CN106782652B - 用于非易失性存储器设备的具有偏移补偿的感测放大器电路 - Google Patents

用于非易失性存储器设备的具有偏移补偿的感测放大器电路 Download PDF

Info

Publication number
CN106782652B
CN106782652B CN201610363597.5A CN201610363597A CN106782652B CN 106782652 B CN106782652 B CN 106782652B CN 201610363597 A CN201610363597 A CN 201610363597A CN 106782652 B CN106782652 B CN 106782652B
Authority
CN
China
Prior art keywords
circuit
module
current
voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610363597.5A
Other languages
English (en)
Other versions
CN106782652A (zh
Inventor
A·康特
F·拉罗萨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
STMicroelectronics SRL
Original Assignee
STMicroelectronics Rousset SAS
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS, STMicroelectronics SRL filed Critical STMicroelectronics Rousset SAS
Publication of CN106782652A publication Critical patent/CN106782652A/zh
Application granted granted Critical
Publication of CN106782652B publication Critical patent/CN106782652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失性存储器设备(1)的感测放大器电路(10)，设置有：偏置级(11)，其偏置存储器阵列(2)的位线(BL)用于在存储器单元(3)中存储的数据的读取操作的预充电步骤期间对其预充电；电流至电压变换器级(12)，具有差分配置以及第一电路支路(12a)和第二电路支路(12b)，其在预充电步骤之后的数据读取步骤期间在相应比较输入(INa，INb)上接收单元电流(Icell)和参考电流(Iref)，每个电流具有相应放大模块(22a，22b)，放大模块生成相应经放大的电压(Va，Vb)，输出电压(Vout)是经放大的电压(Va，Vb)之间的差异的函数并且指示数据的值。电容步长模块(26)在第一预充电步骤期间检测并且存储第一与第二电路支路之间的偏移，并且在数据读取步骤期间补偿输出电压(Vout)中的这一偏移。

Description

用于非易失性存储器设备的具有偏移补偿的感测放大器电路
技术领域
本发明涉及用于非易失性存储器设备的具有偏移补偿的感测放大器电路。
背景技术
通过已知的方式并且如图1中示意性地所示出的那样，表示为1的例如闪存类型或者PCM(相变存储器)类型的非易失性存储器设备通常包括存储器阵列2，存储器阵列2包括布置成行(字线WL)和列(位线BL)的多个存储器单元3。
每个存储器单元3包括例如由闪存存储器中的浮动栅极晶体管形成的存储元件，其栅极端子被设计成耦合至相应字线WL，第一传导端子被设计成耦合至相应位线BL，并且第二传导端子连接至参考电势(例如接地gnd)。特别地，相同字线WL的存储器单元3的栅极端子连接在一起。
列解码器电路4和行解码器电路5使得能够基于在存储器单元3的输入(用本身已知的方式生成并且整体用AS表示)处接收的地址信号并且特别是对应字线WL和位线BL来选择每个寻址时间，以便在存储器操作期间将其偏置到适当的电压和电流值。
列解码器电路4特别地定义读取路径和感测放大器电路10，该读取路径被设计用于在每个选中时间在存储器阵列2的位线BL之间产生传导路径，感测放大器电路10被设计成将在寻址的存储器单元3中循环的电流与参考电流相比较以便确定所存储的数据。
如图2所示，在已知的电路实施例中，感测放大器电路10通常包括偏置级11和电流电压(I/V)变换器级12。
偏置级11被设计成偏置存储器阵列2的位线BL并且进而包括偏置生成器13以及成对共源共栅配置的NMOS类型的偏置晶体管14a、14b。
偏置生成器13在输入处接收例如可以通过电荷泵电压升压器级(本文中未说明)来被升压(下文中称为升压电压Vboost)的电压，并且在输出处在偏置节点Np上生成偏置电压Vcasc。替选地，并且根据针对偏置电压Vcasc理想的值，偏置生成器13可以直接接收具有逻辑值(低于升压电压Vboost)的电源电压Vdd。
偏置晶体管14a、14b的控制端子都连接至上述偏置节点Np以用于接收偏置电压Vcasc。
另外，成对晶体管中的第一偏置晶体管14a具有耦合至所选择的位线的第一传导端子以及连接至电流至电压变换器级12的第一比较输入INa的第二传导端子，第一偏置晶体管14a在使用中通过由列解码器4定义的读取路径从所选择的位线接收单元读取电流Icell。
进而，成对晶体管中的第二偏置晶体管14b具有耦合至参考电流生成器15(或者，替选地通过本文未说明的方式耦合至参考单元)的相应第一传导端子以及连接至电流至电压变换器级12的第二比较输入INb的第二传导端子，第二偏置晶体管14b从参考电流生成器15接收参考读取电流Iref。
电流至电压变换器级12还具有电源输入，电流至电压变换器级12在电源输入上接收电源电压Vdd，电流至电压变换器级12被配置成将单元读取电流Icell的值与参考读取电流Iref的值相比较，并且基于这一比较的结果生成输出电压Vout。
感测放大器电路10还包括比较器级16，比较器级16在输入处从电流至电压变换器级12接收输出电压Vout，并且基于上述输出电压Vout的值(例如正的或者负的)生成指示存储器单元3中存储的数据的数字读取信号Sout。
图2还示出了电耦合在位线BL与接地参考gnd之间的寄生线路电容器17以及耦合在偏置节点Np与接地参考gnd之间的偏置电容器18。
在操作期间，对存储器单元3中存储的数据的读取包括经由偏置级11和对应第一偏置晶体管14a对对应位线BL进行预充电的第一步骤(或阶段)，其使得能够根据偏置电压Vcasc来施加期望的预充电电压(特别地，这一预充电操作使得能够对耦合至所选择的位线BL的寄生电容17充电)。
读取操作接着包括通过检测单元读取电流Icell并且将其与参考读取电流Iref相比较来读取所存储的数据的步骤(阶段)，以便生成输出电压Vout并且经由比较器级16生成数字输出信号Sout。
例如，如果单元读取电流Icell高于参考读取电流Iref，则数字输出信号Sout可以具有高逻辑值“1”，否则，如果单元读取电流Icell低于参考读取电流Iref，则数字输出信号Sout可以具有低逻辑值“0”。
本申请人已经发现，存储器单元的尺寸(所谓的“按比例缩小”)的逐步减小以及由技术发展强加的对增加电气性能(特别地，增加读取速度，或者减小访问时间，以及减小消耗)的同时要求可能在确保感测放大器电路10的正确操作方面引起严重的问题。
上述要求实际上需要在逐渐增加的更短的时间内的逐渐更小的值的单元读取电流Icell与参考读取电流Iref之间的电流差的正确区分。
例如，在安全存储应用(比如用于信用卡等的微控制器)中，技术演进已经导致存储器单元从90nm的大小到40nm的大小的变化，这通过将访问时间从70ns减小至25ns来实现。
在这些应用中，还构思了更低值、例如3μA数量级的参考读取电流Iref，并且在区分低于500nA的数据的值时需要绝对误差(即小于16％的相对误差)。
感测放大器电路10因此确保速度增加(即对位线BL预充电的能力以及在最短可能时间内区分所存数的数据)与准确性增加(即区分单元读取电流Icell与参考读取电流Iref之间的最小差异的能力)的相反要求之间的折衷。
特别地，本申请人已经发现，感测放大器电路10中的偏移和失配的存在(例如，由于电子部件的制造过程的差异，由于部件的老化而导致的变化，或者由于环境因素)表示在实现上述折衷时存在障碍，并且通常表示在确定非易失性存储器设备1的性能和可靠性时的关键方面。
发明内容
本发明的目的是通过提供一种能够实现偏移补偿并且在任何情况下对失配呈现低的灵敏度的用于非易失性存储器设备的感测放大器电路来至少部分解决以上强调的问题。
根据本发明，提供了一种用于非易失性存储器设备的感测放大器电路以及对应的读取方法。
附图说明
为了更好地理解本发明，现在仅作为非限制性示例通过参考附图来描述其优选实施例，在附图中：
图1示出了已知类型的非易失性存储器设备的整体框图；
图2示出了也是已知类型的图1的非易失性存储器设备中的感测放大器电路的一般框图；
图3示出了根据本技术方案的第一实施例的图2的感测放大器电路中的电流至电压变换器级的框图；
图4A和图4B示出了图3的电流至电压变换器级中的电学量的趋势；
图5更详细地示出了图3的电流至电压变换器级的可能的电路实施例；
图6示出了根据本技术方案的一方面的电流至电压变换器级的偏置部分；
图7示出了根据本技术方案的第二实施例的电流至电压变换器级的框图；以及
图8更详细地示出了图7的电流至电压变换器级的可能的电路实施例。
具体实施方式
本技术方案一方面包括：在基本上类似于参考图2描述的电路的感测放大器电路的电路架构(这里不再详细描述)中，再次用12表示的电流至电压变换器级的特定实施例被设计成补偿由于电路部件的失配而产生的偏移，从而使得能够在甚至小的电流差异的读取期间实现区分，并且同时确保短的访问时间和低的电流消耗。
如下文中详细讨论的那样，本实施例构思以下各项的存在：电容补偿模块，其可操作用于在读取步骤(或阶段)之前并且不同于读取步骤的补偿步骤(或阶段)期间补偿电路中存在的偏移；以及开关模块，耦合至电容补偿模块，其可操作用于将电路的操作状态从补偿步骤切换至存储器单元中存储的数据的实际读取步骤。
参考图3，现在描述实现先前强调的特征的电流至电压变换器级12的第一实施例。
电流至电压变换器级12具有差分结构，其具有两个基本等同的电路支路：第一电路支路12a和第二电路支路12b，第一电路支路12a连接至第一比较输入INa并且被设计成从所选择的存储器单元3接收单元读取电流Icell，所选择的存储器单元3在此用包括单元电阻器20的电阻负载示意性地表示，第二电路支路12b连接至第二比较输入INb并且被设计成从在此用参考电阻器21示意性地表示的参考生成器或单元接收参考读取电流Iref。
下面，仅描述第一电路支路12a，类似的考虑适用于第二电路支路12b(下面还应当强调，使用后缀“a”表示构成第一电路支路12a的部件，使用后缀“b”表示构成第二电路支路12b的部件)。
详细地，第一电路支路12a包括：
第一开关T1a，其布置在第一比较输入INa与接收电源电压Vdd的电源输入之间，并且第一开关T1a由第一控制信号S1(例如由管理单元生成或者从管理单元接收，管理单元用于管理非易失性存储器设备1的一般操作，本文中未说明)来控制；
第二开关T2a，其布置在上述第一比较输入INa与第一内部节点N1a之间，并且第一开关T2a由第二控制信号S2(例如也由用于管理非易失性存储器设备1的一般操作的管理单元生成)来控制；
放大器模块22a，输入连接至第一内部节点N1a并且输出定义第二内部节点N2a，并且放大器模块22a供应经放大的电压Va，经放大的电压Va根据以下关系式取决于来自第一内部节点N1a的输出处的内部电流：
Va＝Ia·ARa
其中ARa是放大器模块22a的放大因子，并且Ra是耦合至放大器模块22a的输入的等同电阻负载；
第三开关T3a，其布置在第二内部节点N2a与第三内部节点N3a之间，第三内部节点N3a上存在反馈电压Vga，并且第三开关T3a由上述第一控制信号S1来控制；以及
跨导模块24a，其输入连接至第三内部节点N3a并且输出连接至第一内部节点N1a并且在输入处向上述第一内部节点N1a供应再生电流Ida，再生电流Ida根据以下关系式取决于反馈电压Vga：
Ida＝-Vga·ga
其中ga是跨导模块24a的跨导因子。
根据本技术方案的一个特定方面，电流至电压变换器级12还包括电容补偿模块26，电容补偿模块26以交叉方式耦合第一电路支路12a和第二电路支路12b；即，电容补偿模块26将其上存在相应经放大的电压Va、Vb的每个电路支路12a、12b的第二内部节点N2a、N2b与其上存在相应反馈电压Vgb、Vga的另一电路支路12b、12a的第三内部节点N3b、N3a进行耦合，经放大的电压Va、Vb取决于上述电路支路12a、12b的第一内部节点N1a、N1b上存在的内部电流Ia、Ib。
电容补偿模块26被配置成在所存储的数据的读取步骤之前的补偿步骤期间检测和存储电流至电压变换器级12中存在的偏移，并且特别是电压偏移ΔV，其被定义为第一电路支路12a和第二电路支路12b的经放大的电压Va、Vb之间的不平衡(例如，由于电路部件的值的失配)：
ΔV＝Va–Vb
(或者类似地，反馈电压Vga与Vgb之间的不平衡，其中相应第三开关T3a、T3b通过第一控制信号S1被驱动至闭合状态)。
电容补偿模块26还被配置成实现在存储器单元3中存储的数据的随后的读取步骤中这一电压偏移ΔV的补偿。
更详细地，在本第一实施例中，电容补偿模块26针对每个电路支路12a、12b包括：
第一补偿电容器27a、27b，第一补偿电容器27a、27b连接在每个电路支路12a、12b的第三内部节点N3a、N3b与其上存在输出电压Voutb、Vouta(其取决于上述另一电路支路12b、12a的经放大的电压Vb、Va)的另一电路支路12b、12a的输出端子outb、outa之间，输出电压Voutb、Vouta之间的差异定义电流至电压变换器级12的输出电压Vout：Vout＝Voutb–Vouta；以及
连接在第二内部节点N2a、N2b与电流至电压变换器级12的上述电路支路12a、12b的输出端子outa、outb之间的第二补偿电容器28a、28b。
电流至电压变换器级12还包括布置在电路支路12a、12b的输出端子outa、outb之间并且通过第三控制信号S3来控制的耦合开关Tc。
现在描述电流至电压变换器级12的操作，特别是在存储器读取操作期间的操作，其包括三个不同且连续的操作步骤(或阶段)：
第一操作步骤：对位线BL预充电并且存储和消除偏移；
第二操作步骤：其为等待步骤；以及
第三操作步骤：实际读取所存储的数据，同时实现偏移补偿。
详细地，在第一操作步骤期间，将电路支路12a、12b二者中的第一开关T1a、T1b切换至闭合状态(通过第一控制信号S1)，而将电路支路12a、12b二者中的第二开关T2a、T2b切换至断开状态(通过第二控制信号S2)。
在这一操作条件下，位线BL的预充电(以及可能的参考单元的预充电)通过偏置晶体管14a、14b(参见图2以及以上讨论)来进行。偏置晶体管14a、14b的栅极端子的偏置模式可以是若干类型(例如具有恒定的或者动态的偏置)之一。
另外，将电路支路12a、12b二者的第三开关T3a、T3b切换至闭合状态(通过第一控制信号S1)，并且将耦合开关Tc切换至闭合状态(通过第三控制信号S3)。
在这一步骤中，通过存储补偿电荷，将等同于反馈电压Vga、Vgb之间的偏移(ΔV＝Vga–Vgb)的第一和第二电路支路12a、12b的经放大的电压Va、Vb之间的偏移(由于例如部件的失配)存储在电容补偿模块26的补偿电容器27a-27b、28a-28b中。
特别地，只要耦合开关Tc闭合，则输出电压Vouta、Voutb(其表示电流至电压变换器级12的差分输出)具有相同的值，其满足以下关系式：
Vouta＝Voutb≈(Vga+Vgb)/2
换言之，在每个补偿电容器27a-27b、28a-28b上，基本上存储有等于ΔV/2的电压。
接着，在随后的等待步骤中，将电路支路12a、12b二者的第一开关T1a、T1b切换至断开状态(通过第一控制信号S1)。另外将电路支路12a、12b二者的第三开关T3a、T3b切换至断开状态，而耦合开关Tc保持处于闭合状态。以此方式，偏移补偿电荷保持存储在补偿电容器27a-27b、28a-28b中。
紧随其后，将相同的电路支路12a、12b的第二开关T2a、T2b切换至闭合状态。以此方式，中断通过偏置晶体管14a、14b的预充电，并且去往偏置晶体管14a、14b的漏极端子的电压开始经由单元读取电流Icell和参考读取电流Iref放电。
另外，耦合开关Tc的闭合状态的性能使得能够阻挡再生回路的演进(由于放大器模块22a的输出与跨导模块24a的输入之间的正反馈)，从而防止由于第二开关的切换而引入的噪声(以及偏置晶体管14a、14b的上述漏极端子的放电)所引起的切换。这表示对存储器单元3中存储的数据的随后读取操作仅基于单元读取电流Icell与参考读取电流Iref之间的差异。
在对存储器单元3中存储的数据的随后实际读取步骤中，通过第三控制信号S3将耦合开关Tc切换至断开状态(而其他开关T1a-T1b、T2a-T2b、T3a-T3b的开关状态与前一操作步骤、等待步骤相比保持不变)。
在这一操作步骤中，两个电路支路12a、12b定义相应再生放大回路，其在由偏移补偿模块26的相应补偿电容器27a-27b、28a-28b定义的电容路径上闭合。
这一再生放大回路排他性地通过单元读取电流Icell与参考读取电流Iref之间的差异而从在前一等待步骤中达到的亚稳定状态变得不平衡。换言之，放大回路的初始增益由包括所选择的位线BL的电阻负载并且由参考单元或参考生成器(单元电阻器20和参考电阻器21)修改。
由于不平衡，输出电压Vouta、Voutb在相反方向上发展。特别地：
如果Icell>Iref，则Vouta<Voutb(Vout>0)；而
如果Icell<Iref，则Vouta>Voutb(Vout<0)。
图4A参考先前描述的操作步骤(表示为“步骤1”、“步骤2”和步骤“3”)示出了第一控制信号S1、第二控制信号S2和第三控制信号S3的演进。
图4B取而代之示出了定义电流至电压变换器级12的差分输出Vout的输出电压Vouta、Voutb的演进。
特别地，在所图示的示例中，整个读取操作(包括预充电步骤、等待步骤和所存储的数据的实际读取步骤)所需要的访问时间大致为10μs(考虑到为100nA的数量级的单元读取电流Icell与参考读取电流Iref之间的差异)。
参考图5，现在描述电流至电压变换器级12的可能的电路实现。应当注意，图5示出了被选择用于使用单元读取电流Icell(以及寄生线路电容17)进行读取操作以及可以通过整体用15表示的参考电流结构用各种方式生成的参考电流Iref的存储器单元3。
用3'表示的单元(具有对应的寄生线路电容17')在此表示关于被选择用于读取的部分对称布置的存储器阵列的可能部分，其可以用于平衡感测放大器10的电容负载(在这种情况下，对应字线WL'没有被选中)，或者相同的单元3'可以用作用于生成用于比较的参考电流Iref的参考(在这种情况下，可以不存在参考电流生成器)。
在本实施例中，放大器级22a(应当注意，仅参考第一电路支路12a，除非另外详述)包括：
PMOS类型的第一放大晶体管30a，其连接在第一内部节点N1a与第二内部节点N2a之间，并且控制端子连接至第一偏置节点Np1(对于两个电路支路12a、12b公用)，第一放大晶体管30a在第一偏置节点Np1上接收适当值的第一内部偏置电压Vp1；以及
NMOS类型的第二放大晶体管32a，其连接在第二内部节点N2a与接地参考gnd之间，并且控制端子连接至第二偏置节点Np2(对于电路支路12a、12b公用)，第二放大晶体管32a在第二偏置节点Np2上接收适当值的第二内部偏置电压Vp2。
跨导级24a进而包括PMOS类型的跨导晶体管34a，跨导晶体管34a连接在第一内部节点N1a与接收电源电压Vdd的电源输入之间，并且控制端子连接至第三内部节点N3a。
本领域技术人员清楚，图5所示的电路实施例实现先前详细描述的操作，并且特别地实现位线BL的预充电以及偏移的存储和消除这些操作步骤、等待步骤、以及所存储的数据的实际读取步骤，同时实现偏移补偿。
参考图6，现在描述本技术方案的另一方面，其包括在所存储的数据的实际读取步骤(先前详细描述的第三读取操作步骤)期间将上述第一和第二偏置节点Np1、Np2置于浮置状态。
以此方式，有利地，将非易失性存储器设备1中的每个感测放大器电路10保持与其他电路隔离以及与相关开关噪声隔离，从而进一步改善其电特性。
详细地，电流至电压变换器级12在这种情况下包括：
第一去耦合开关36，其通过第二控制信号S2来控制并且连接在第一偏置节点Np1与第一偏置输入INp1之间，其中第一去耦合开关36例如从非易失性存储器设备1的管理单元的偏置源(本文中未说明)接收适当值的第一偏置电压Vp1'。
第二去耦合开关37，也通过上述第二控制信号S2来控制并且连接在第二偏置节点Np2与第二偏置输入Inp2之间，其中第二去耦合开关37例如从非易失性存储器设备1的管理单元的相应偏置源(本文中未说明)接收适当值的第二偏置电压Vp2'。
值例如为10fF的第一保持电容器38，连接在第一偏置节点Np1与接收电源电压Vdd的电源输入之间；以及
值例如也为10fF的第二保持电容器39，连接在第二偏置节点Np2与接地参考gnd之间。
在使用时，第一偏置节点Np1和第二偏置节点Np2在读取操作期间在相应偏置电压Vp1'、Vp2'处通过相应偏置源被偏置，直到存储器单元3中存储的数据的第三读取步骤开始。
在上述第三步骤的开始，第二控制信号S2引起第一耦合开关36和第二去耦合开关37的断开，使得第一偏置节点Np1和第二偏置节点Np2被浮置。
在这一第三步骤，通过第一保持电容器38和第二保持电容器39维持第一内部偏置电压Vp1和第二内部偏置电压Vp2的值(直到该时刻由偏置电压Vp1'、Vp2'直接确定)，其先前已经变为相同的偏置电压Vp1'、Vp2'的值。
参考图7和图8，现在描述感测放大器电路10的电流至电压变换器级12的第二实施例。
这一第二实施例不同于先前针对电容补偿模块26的不同配置详细描述的第一实施例，其也被配置成在实际读取步骤之前的补偿步骤期间检测和存储电流至电压变换器级12中存在的偏移，并且实现存储器单元3中存储的数据的随后读取步骤中对这一电压偏移ΔV的补偿。
详细地，在这一第二实施例中，电容补偿模块26针对每个电路支路12a、12b仅包括：
连接在相应电路支路12a、12b的第三内部节点N3a、N3b与对应输出电压Voutb、Vouta存在于其上的电流至电压变换器级12的另一电路支路12b、12a的输出端子outb、outa之间的第一补偿电容器27a、27b。
取代第二补偿电容器28a、28b，电容补偿模块26在这种情况下针对每个电路支路12a、12b包括：
布置在相同的电路支路12a、12b的第二内部节点N2a、N2b与另一电路支路12b、12a的输出端子outb、outa之间并且通过上述第二控制信号S2来控制的第四开关T4a、T4b。
电容补偿模块26的一般操作(以及电流至电压变换器级12的一般操作)基本上不会不同于先前所说明的(其中第四开关T4a、T4b的适当开关存在差异)。
然而，本申请人已经发现，至少对于某些操作条件，这一第二实施例与第一实施例相比能够确保偏移补偿的更低性能。
所提出的技术方案的优点根据以上描述将很清楚。
在任何情况下，再次强调，由于例如差分读取架构中的电路部件之间的失配而导致的感测放大器电路10中存在的偏移在位线BL的预充电期间被有效地补偿。
根据DC比较方案，输出out的切换因此仅由于单元读取电流Icell与参考读取电流Iref之间的不平衡所致，这引起回路增益的变化。
由于用于确定读取操作的各个步骤的开关的切换而导致的噪声的影响在等待步骤中借助于再生回路的“冻结(freezing)”而有利地被消除。
所提出的技术方案因此使得能够极为快速地读取，这也是由于输出的切换从亚稳定状态(典型的读取时间在几十纳秒的数量级，包括预充电步骤以及输出的切换步骤)开始这一事实。
另外，读取误差具有非常低的离差，然而读取速度很高；本申请人已经发现与传统技术方案的500nA数量级的离差相比的大致70nA的离差σ(ΔI)，同时访问时间相当。
另外，减小了所提出的技术方案的电流消耗；本发明人还发现与传统的技术方案的0.8μA/MHz的数量级的消耗相比的大致0.22μA/MHz的消耗。
最后，很清楚，可以对本文中已经描述和说明的内容做出修改和变化，而没有偏离本发明的范围。
特别地，注意，所描述的技术方案可以应用于不同类型的非易失性存储器设备(例如嵌入式或者独立式闪存设备)或者PCM类型的设备，其中读取所存储的数据需要电流的比较。

Claims (13)

1.一种具有存储器阵列(2)的非易失性存储器设备(1)的感测放大器电路(10)，所述存储器阵列(2)具有按字线(WL)和位线(BL)布置的存储器单元(3)，所述电路包括：
偏置级(11)，被配置成偏置所述存储器阵列(2)的至少一个位线(BL)以用于在对应的存储器单元(3)中存储的数据的读取操作的预充电步骤中对所述位线预充电；以及
电流至电压变换器级(12)，具有包括第一电路支路(12a)和第二电路支路(12b)的差分配置，所述第一电路支路(12a)和所述第二电路支路(12b)被设计成在所述预充电步骤之后的数据的读取步骤期间在相应的比较输入(INa，INb)上接收来自所述位线(BL)的单元电流(Icell)和来自电流参考结构(15)的参考电流(Iref)，并且在相应的第一差分输出端子(outa)与第二差分输出端子(outb)之间供应输出电压(Vout)，其中所述第一电路支路和所述第二电路支路中的每个电路支路包括相应的放大模块(22a，22b)，相应的所述放大模块(22a，22b)被配置成在所述读取步骤期间分别根据所述单元电流和所述参考电流生成相应的经放大的电压(Va，Vb)，所述输出电压(Vout)取决于所述经放大的电压(Va，Vb)之间的差异并且指示所述数据的值，
其特征在于，所述电流至电压变换器级(12)包括电容补偿模块(26)，所述电容补偿模块(26)被配置成在所述预充电步骤期间检测和存储所述第一电路支路(12a)与所述第二电路支路(12b)之间的偏移，并且在所存储的数据的所述读取步骤期间补偿所述输出电压(Vout)中的所述偏移；
所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路还包括相应的跨导模块(24a，24b)，所述跨导模块(24a，24b)具有：相应的输入(N3a，N3b)和相应的输出，相应的所述输入(N3a，N3b)在所述预充电步骤期间被选择性地连接至相应的所述放大模块(22a，22b)的输出(N2a，N2b)以用于接收相应的反馈电压(Vga，Vgb)，相应的所述输出被连接至相应的所述放大模块(22a，22b)的输入(N1a，N1b)并且被设计成供应相应的再生电流(Ida，Idb)，相应的所述再生电流(Ida，Idb)取决于相应的所述反馈电压(Vga，Vgb)。
2.根据权利要求1所述的电路，其中所述电容补偿模块(26)针对所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路包括连接在相应的所述跨导模块(24a，24b)的输入(N3a，N3b)与所述第一电路支路和所述第二电路支路(12a，12b)中的另一支路的所述差分输出端子(outb，outa)之间的相应的第一补偿电容器(27a，27b)。
3.根据权利要求2所述的电路，其中所述电容补偿模块(26)针对所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路还包括连接在相应的所述差分输出端子(outb，outa)与相应的所述放大模块(22a，22b)的输出(N2a，N2b)之间的相应的第二补偿电容器(28a，28b)。
4.根据权利要求1到3中的任一项所述的电路，其中所述电流至电压变换器级(12)还包括开关模块，所述开关模块耦合至所述电容补偿模块(26)并且可操作用于将所述电流至电压变换器级的操作状态从所述预充电步骤切换至所存储的数据的读取步骤。
5.根据权利要求4所述的电路，其中所述开关模块被配置成：在所述预充电步骤期间，在电学上将所述比较输入(INa，INb)从相应的所述放大模块(22a，22b)的输入(N1a，N1b)去耦合并且将相应的所述放大模块(22a，22b)的输出(N2a，N2b)电耦合至相应的所述跨导模块(24a，24b)的输入(N3a，N3b)以用于实现所述电容补偿模块(26)对所述第一电路支路和所述第二电路支路(12a，12b)之间的偏移的存储；以及
在所存储的数据的所述读取步骤期间，将所述比较输入(INa，INb)电耦合至相应的所述放大模块(22a，22b)的输入(N1a，N1b)，在电学上将相应的所述放大模块(22a，22b)的输出(N2a，N2b)从相应的所述跨导模块(24a，24b)的输入(N3a，N3b)去耦合，并且实现相应的所述放大模块(22a，22b)的所述输出(N2a，N2b)电耦合至相应的第一差分输出端子和第二差分输出端子(outa，outb)。
6.根据权利要求4所述的电路，其中所述开关模块针对所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路包括：
布置在相应的比较输入(INa，INb)与接收电源电压(Vdd)的电源输入之间并且由第一控制信号(S1)来控制的第一开关(T1a，T1b)；
布置在相应的所述比较输入(INa，INb)与相应的所述放大模块(22a，22b)的输入(N1a，N1b)之间并且由第二控制信号(S2)来控制的第二开关(T2a，T2b)；以及
布置在相应的所述放大模块(22a，22b)的输出(N2a，N2b)与相应的所述跨导模块(24a，24b)的输入(N3a，N3b)之间并且由所述第一控制信号(S1)来控制的第三开关(T3a，T3b)。
7.根据权利要求6所述的电路，其中所述开关模块针对所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路还包括：
布置在相应的所述放大模块(22a，22b)的输出(N2a，N2b)与相应的所述第一差分输出端子和所述第二差分输出端子(outa，outb)之间并且由所述第二控制信号(S2)来控制的第四开关(T4a，T4b)。
8.根据权利要求4所述的电路，其中所述开关模块还包括布置在所述第一差分输出端子和所述第二差分输出端子(outa，outb)之间并且由相应的控制信号(S3)来控制的耦合开关(Tc)；以及
其中所述开关模块被配置成在所述预充电步骤期间并且还在暂时设置在所述预充电步骤与所存储的数据的所述读取步骤之间的所述读取操作的等待步骤期间电耦合所述第一差分输出端子和所述第二差分输出端子(outa，outb)，并且在所存储的数据的所述读取步骤期间在电学上去耦合所述第一差分输出端子和所述第二差分输出端子(outa，outb)。
9.根据权利要求1到3中的任一项所述的电路，其中所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路的所述跨导模块(24a，24b)包括连接在相应的所述放大模块(22a，22b)的输入(N1a，N1b))与接收电源电压(Vdd)的电源输入之间并且其控制端子连接至所述跨导模块(24a，24b)的输入(N3a，N3b)的跨导晶体管(34a，34b)；以及
其中所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路的所述放大模块(22a，22b)包括：连接在相应的所述放大模块(22a，22b)的输入(N1a，N1b)与相应的所述放大模块(22a，22b)的输出(N2a，N2b)之间并且其控制端子连接至第一偏置节点(Np1)的第一放大晶体管(30a，30b)，所述第一放大晶体管(30a，30b)在所述第一偏置节点(Np1)上接收第一内部偏置电压(Vp1)；以及连接在相应的所述放大模块(22a，22b)的输出(N2a，N2b)与接地参考(gnd)之间并且其控制端子连接至第二偏置节点(Np2)的第二放大晶体管(32a，32b)，所述第二放大晶体管(32a，32b)在所述第二偏置节点(Np2)上接收第二内部偏置电压(Vp2)。
10.根据权利要求9所述的电路，其中所述电流至电压变换器级(12)还包括被配置成在所述数据读取步骤期间将所述第一偏置节点(Np1)和所述第二偏置节点(Np2)带入浮置状态的去耦合模块(36，37)；以及被配置成在所述数据读取步骤期间维持所述第一内部偏置电压(Vp1)和所述第二内部偏置电压(Vp2)的值的保持模块(38，39)。
11.根据权利要求10所述的电路，其中所述去耦合模块(36，37)包括：连接在所述第一偏置节点(Np1)与第一偏置输入(INp1)之间的第一去耦合开关(36)，所述第一去耦合开关(36)在所述第一偏置输入(INp1)上接收第一偏置电压(Vp1')；以及连接在所述第二偏置节点(Np2)与第二偏置输入(Inp2)之间的第二去耦合开关(37)，所述第二去耦合开关(37)在所述第二偏置输入(Inp2)上接收第二偏置电压(Vp2')；并且其中所述保持模块(38，39)包括连接在所述第一偏置节点(Np1)与电源输入之间的第一保持电容器(38)以及连接在所述第二偏置节点(Np2)与接地参考(gnd)之间的第二保持电容器(39)。
12.一种非易失性存储器设备(1)，包括存储器阵列(2)以及根据前述权利要求中的任一项的感测放大器电路(10)，所述设备耦合至所述存储器阵列(2)并且被设计成实现所述存储器阵列(2)的所述存储器单元(3)中存储的数据的读取操作。
13.一种用于非易失性存储器设备(1)的读取方法，包括：
偏置所述非易失性存储器设备(1)的存储器阵列(2)的至少一个位线(BL)以用于在对应的存储器单元(3)中存储的数据的读取操作的预充电步骤中对所述位线预充电；
在所述预充电步骤之后的所述数据的读取步骤期间，从所述位线(BL)接收单元电流(Icell)并且从电流参考结构(15)接收参考电流(Iref)，并且借助于具有差分配置并且包括第一电路支路(12a)和第二电路支路(12b)的电流至电压变换器级(12)以分别根据所述单元电流(Icell)和所述参考电流(Iref)生成相应的经放大的电压(Va，Vb)，指示所述数据的值的在所述第一电路支路和所述第二电路支路的相应的第一差分输出端子(outa)与第二差分输出端子(outb)之间的输出电压(Vout)取决于所述经放大的电压(Va，Vb)之间的差异，
其特征在于，包括在所述预充电步骤期间检测和存储所述第一电路支路和所述第二电路支路(12a，12b)之间的偏移，并且在所存储的数据的所述读取步骤期间补偿所述输出电压(Vout)中的所述偏移；
所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路还包括相应的跨导模块(24a，24b)，所述跨导模块(24a，24b)具有：相应的输入(N3a，N3b)和相应的输出，相应的所述输入(N3a，N3b)在所述预充电步骤期间被选择性地连接至相应的所述放大模块(22a，22b)的输出(N2a，N2b)以用于接收相应的反馈电压(Vga，Vgb)，相应的所述输出被连接至相应的所述放大模块(22a，22b)的输入(N1a，N1b)并且被设计成供应相应的再生电流(Ida，Idb)，相应的所述再生电流(Ida，Idb)取决于相应的所述反馈电压(Vga，Vgb)。
CN201610363597.5A 2015-11-24 2016-05-26 用于非易失性存储器设备的具有偏移补偿的感测放大器电路 Active CN106782652B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102015000076148 2015-11-24
ITUB2015A005867A ITUB20155867A1 (it) 2015-11-24 2015-11-24 Circuito amplificatore di lettura con compensazione dell'offset per un dispositivo di memoria non volatile

Publications (2)

Publication Number Publication Date
CN106782652A CN106782652A (zh) 2017-05-31
CN106782652B true CN106782652B (zh) 2021-03-26

Family

ID=55359685

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201620499943.8U Withdrawn - After Issue CN205789124U (zh) 2015-11-24 2016-05-26 感测放大器电路
CN201610363597.5A Active CN106782652B (zh) 2015-11-24 2016-05-26 用于非易失性存储器设备的具有偏移补偿的感测放大器电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201620499943.8U Withdrawn - After Issue CN205789124U (zh) 2015-11-24 2016-05-26 感测放大器电路

Country Status (4)

Country Link
US (1) US9627011B1 (zh)
EP (1) EP3174200B1 (zh)
CN (2) CN205789124U (zh)
IT (1) ITUB20155867A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20155867A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Circuito amplificatore di lettura con compensazione dell'offset per un dispositivo di memoria non volatile
IT201700108905A1 (it) * 2017-09-28 2019-03-28 St Microelectronics Srl Memoria a cambiamento di fase con selettori in tecnologia bjt e relativo metodo di lettura differenziale
IT201700114539A1 (it) 2017-10-11 2019-04-11 St Microelectronics Srl Circuito e metodo di lettura con migliorate caratteristiche elettriche per un dispositivo di memoria non volatile
US10347322B1 (en) * 2018-02-20 2019-07-09 Micron Technology, Inc. Apparatuses having memory strings compared to one another through a sense amplifier
IT201800003796A1 (it) * 2018-03-20 2019-09-20 St Microelectronics Srl Dispositivo di memoria non volatile con modalita' di lettura commutabile e relativo metodo di lettura
IT201800005084A1 (it) * 2018-05-04 2019-11-04 Dispositivo di memoria non volatile, in particolare a cambiamento di fase e relativo metodo di lettura
CN110556137B (zh) * 2018-06-04 2021-05-04 上海磁宇信息科技有限公司 一种抵消偏差的mram读出放大器
US10734056B2 (en) * 2018-11-16 2020-08-04 Arm Limited Amplifier circuit devices and methods
CN109787574B (zh) * 2018-12-29 2021-05-04 南京汇君半导体科技有限公司 一种毫米波可变增益放大器结构
TWI687048B (zh) * 2019-11-04 2020-03-01 茂達電子股份有限公司 高線性光感測器
CN111583975B (zh) * 2020-04-01 2022-06-17 上海华虹宏力半导体制造有限公司 灵敏放大器
CN111863050B (zh) 2020-07-27 2022-10-28 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863055B (zh) * 2020-08-13 2022-10-28 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
US11929111B2 (en) 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
CN112509615B (zh) * 2020-12-02 2022-10-11 长江存储科技有限责任公司 闪速存储器、感测电路及确定存储单元存储状态的方法
CN112992200B (zh) * 2021-03-24 2022-05-17 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
CN113012729B (zh) * 2021-03-24 2022-05-10 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120287740A1 (en) * 2011-05-12 2012-11-15 Micron Technology, Inc. Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69524572T2 (de) * 1995-04-28 2002-08-22 St Microelectronics Srl Leseverstärkerschaltung für Halbleiterspeicheranordnungen
IT1314042B1 (it) * 1999-10-11 2002-12-03 St Microelectronics Srl Circuito amplificatore di lettura per memorie, ad elevata capacita'di discriminazione di livelli di corrente.
JP2005285197A (ja) * 2004-03-29 2005-10-13 Renesas Technology Corp 半導体記憶装置
US7369450B2 (en) * 2006-05-26 2008-05-06 Freescale Semiconductor, Inc. Nonvolatile memory having latching sense amplifier and method of operation
US8493139B2 (en) * 2011-11-17 2013-07-23 Analog Devices, Inc. Low noise auto-zero circuits for amplifiers
ITUB20155867A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Circuito amplificatore di lettura con compensazione dell'offset per un dispositivo di memoria non volatile

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120287740A1 (en) * 2011-05-12 2012-11-15 Micron Technology, Inc. Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell

Also Published As

Publication number Publication date
CN106782652A (zh) 2017-05-31
US9627011B1 (en) 2017-04-18
ITUB20155867A1 (it) 2017-05-24
EP3174200B1 (en) 2018-08-22
CN205789124U (zh) 2016-12-07
EP3174200A1 (en) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106782652B (zh) 用于非易失性存储器设备的具有偏移补偿的感测放大器电路
US7177203B2 (en) Data readout circuit and semiconductor device having the same
EP3114688B1 (en) Improved sensing circuits for use in low power nanometer flash memory devices
US8605521B2 (en) Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell
CN107180652B (zh) 用于读取非易失性存储器器件的存储器单元的电路和方法
US20080239834A1 (en) Sense amplifier for low voltage high speed sensing
CN109658966B (zh) 非易失性存储器件的读取电路和方法
US6456549B1 (en) Sense amplifier circuit and semiconductor storage device
CN210015710U (zh) 非易失性存储器装置
US20090296506A1 (en) Sense amplifier and data sensing method thereof
CN107305779B (zh) 用于存储器设备的感测放大器
TWI655631B (zh) 記憶體電路以及自記憶體電路讀取資料的方法
US5694363A (en) Reading circuit for memory cell devices having a low supply voltage
KR102256196B1 (ko) 판독 전압 부스트를 포함하는 메모리 회로
KR100426912B1 (ko) 반도체 메모리 장치
US8111570B2 (en) Devices and methods for a threshold voltage difference compensated sense amplifier
US8547751B2 (en) Non-volatile storage device
CN111951844B (zh) 半导体装置的数据感测电路
US7903478B1 (en) High impedance reference voltage distribution
KR20070055998A (ko) 전류 전압 변환 회로 및 그 제어 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant