附图说明
图1A是本发明实施例提供的一种阵列基板的结构示意图图;
图1B是本发明实施例提供的一种阵列基板驱动显示的示意图;
图1C是本发明实施例提供的另一种阵列基板驱动显示的示意图;
图2A是本发明实施例提供的另一种阵列基板的结构示意图;
图2B是本发明实施例提供的另一种阵列基板的结构示意图;
图2C是本发明实施例提供的另一种阵列基板的结构示意图;
图2D是本发明实施例提供的另一种阵列基板的结构示意图;
图2E是本发明实施例提供的另一种阵列基板的结构示意图;
图2F是本发明实施例提供的另一种阵列基板的结构示意图;
图3是本发明实施例提供的一种显示面板的结构示意图;
图4是本发明实施例提供的一种显示装置的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种阵列基板,该阵列基板划分为至少两个显示区域,阵列基板包括至少两个驱动电路组,驱动电路组与显示区域一一对应;
驱动电路组包括级联的多个移位寄存器,对于驱动电路组中任意相邻的两级移位寄存器,后一级移位寄存器的触发信号输入端与前一级移位寄存器的输出端电连接;
驱动电路组用于根据各自第一级移位寄存器的触发信号输入端输入的触发信号启动工作,驱动电路组工作时,驱动电路组中级联的多个移位寄存器逐级输出扫描信号,以驱动该驱动电路组对应的显示区域显示图像。
示例性的,参见图1A,图1A是本发明实施例提供的一种阵列基板的电路图。该阵列基板100划分为两个显示区域,为第一显示区域101和第二显示区域102,该阵列基板100包括两个驱动电路组,即第一驱动电路组11和第二驱动电路组12,第一驱动电路组11和第一显示区域101对应,第二驱动电路组和第二显示区域102对应。第一驱动电路组11和第二驱动电路组12分别包括级联的多个移位寄存器,对于第一驱动电路组11中任意相邻的两级移位寄存器,后一级移位寄存器的触发信号输入端与前一级移位寄存器的输出端电连接。对于第二驱动电路组12中任意相邻的两级移位寄存器,后一级移位寄存器的触发信号输入端与前一级移位寄存器的输出端电连接,第一驱动电路组11根据其第一级移位寄存器的触发信号输入端STV1输入的触发信号启动工作,驱动电路组12根据其第一极移位寄存器的触发信号输入端STV2输入的触发信号启动工作,驱动电路组11和/或驱动电路组12工作时,驱动电路组11和/或者驱动电路组12中级联的多个移位寄存器逐级输出扫描信号,驱动电路组11输出扫描信号时,驱动第一显示区域101显示图像,驱动电路组12输出扫描信号时,驱动第二显示区域102显示图像。
需要说明的是,图1A所示的移位寄存器1表示第一级移位寄存器,移位寄存器2表示第二级移位寄存器,以此类推。上述是以两个驱动电路组(第一驱动电路组11和第二驱动电路组12)为例来说明阵列基板的结构,本发明实施例提供的阵列基板中驱动电路组的个数可以大于两个,而且各个驱动电路组中移位寄存器的级数也不限定,不同驱动电路组中移位寄存器的级数可以相同也可以不同均可以根据实际电路情况进行配置。
图1B是本发明实施例提供的一种阵列基板驱动显示的示意图,该阵列基板100包括三个驱动电路组,分别为第一驱动电路组11、第二驱动电路组12和第三驱动电路组13。对于各驱动电路组,每级移位寄存器的输出端与一扫描信号线20电连接。扫描信号线20延伸至显示区,显示区包括三个显示区域,分别为第一显示区域101、第二显示区域102和第三显示区域103,其中,第一显示区域101和第二显示区域102和第三显示区域103沿与扫描信号线20垂直的方向连续,共同组成显示区,也就是说第一显示区域101、第二显示区域102或者第三显示区域103可以作为局部显示区域,进行局部显示。每个驱动电路组可对应一显示区域,并为其对应的显示区域内的扫描信号线提供扫描信号,以逐行打开显示区域内的像素并进行显示。可以看到,第一驱动电路组11与第一显示区域101对应,第二驱动电路组12与第二显示区域102对应,第三驱动电路组13与第三显示区域103对应。当需要在第二显示区域102显示图像时,例如在第二显示区域102显示图像“A”,可以在第二驱动电路组12的第一级移位寄存器的触发信号输入端STV2输入触发信号,第二驱动电路组12启动工作,第二驱动电路组12中的移位寄存器逐级输出扫描信号至第二显示区域102内的扫描信号线上,逐行打开第二显示区102内的像素,第二显示区102内的像素根据相应的数据信号显示出图像“A”。而在第二显示区域102进行显示时,第一驱动电路组11的第一级移位寄存器的触发信号输入端STV1没有输入触发信号,第三驱动电路组13的第一级移位寄存器的触发信号输入端STV3也没有输入触发信号,第一驱动电路组11和第三驱动电路组13均不工作。相比现有技术中,在局部显示过程中(例如在第二区域显示过程中),需要阵列基板内的所有移位寄存器均逐级输出扫描信号,即阵列基板内的所有移位寄存器都工作,可以节省驱动电路组的功耗,即节省阵列基板的功耗,节约电量。
图1C是本发明实施例提供的另一种阵列基板驱动显示的示意图。参见图1C,当阵列基板100包括多个驱动电路组时,可以同时控制多个驱动电路组独立工作,在第一显示区域101、第二显示区域102和第三显示区域103显示相同的图像,可以使同一图像在不同的显示区域进行变换显示,从而使显示更加动态。在多个显示区域显示相同或者不同的图像,即多个局部显示区域同时显示不同的图像。
本发明实施例提供的阵列基板,移位寄存器还可包括第一电平信号输入端、第二电平信号输入端、第一时钟信号输入端和第二时钟信号输入端。移位寄存器用于根据触发信号输入端输入的触发信号、第一电平信号输入端输入的第一电平信号、第二电平信号输入端输入的第二电平信号、第一时钟信号输入单输入的第一时钟信号、以及第二时钟信号输入端输入的第二时钟信号逐级输出扫描信号。
图2A是本发明实施例提供的另一种阵列基板的结构示意图。参见图2A,图中只示出了驱动电路组,本发明实施例提供的阵列基板包括至少两个驱动电路组,每个驱动电路组包括级联的多个移位寄存器,对于驱动电路组中任意相邻的两级移位寄存器,后一级移位寄存器的触发信号输入端与前一级移位寄存器的输出端电连接;驱动电路组用于根据各自第一级移位寄存器的触发信号输入端输入的触发信号启动工作,驱动电路组工作时,驱动电路组中级联的多个移位寄存器逐级输出扫描信号。该阵列基板还包括第一开关模块21。其中,第N个驱动电路组T1n的最后一级移位寄存器的输出端通过第一开关模块21与第N+1个驱动电路组T1n+1的第一级移位寄存器的触发信号输入端STVn+1电连接;第一开关模块21包括第一端、第二端和控制端,第一开关模块21的第一端与第N个驱动电路组T1n的最后一级移位寄存器的输出端电连接,第一开关模块21的第二端与第N+1个驱动电路组T1n+1的第一级移位寄存器的触发信号输入端STVn+1电连接;N为大于等于1的整数。也就是说,对应相邻设置的两个驱动电路组,前一个驱动电路组的最后一级移位寄存器的输出端通过第一开关模块21与后一个驱动电路组的第一级移位寄存器的触发信号输入端电连接。
当第N个驱动电路组T1n的第一级移位寄存器的触发信号输入端STVn输入触发信号时,第N个驱动电路组T1n的移位寄存器从第一级开始逐级输出扫描信号,在第N个驱动电路组T1n的最后一级移位寄存器输出扫描信号时,可以向第一开关模块21的控制端施加控制信号控制第一开关模块21导通,第N个驱动电路组T1n的最后一级移位寄存器的输出端输出的扫描信号通过导通的第一开关模块21传输至第N+1个驱动电路组T1n+1的第一级移位寄存器的触发信号输入端STVn+1,第N+1个驱动电路组T1n+1启动工作,第N+1个驱动电路组T1n+1中的移位寄存器逐级输出扫描信号。通过控制第一开关模块21,可以控制整个阵列基板的移位寄存器逐级输出扫描信号。由于设置了第一开关模块21,第N个驱动电路组T1n启动工作时,第N个驱动电路组T1n最后一级移位寄存器的扫描信号可以通过第一开关模块21传输至给第N+1个驱动电路组T1n+1的第一级移位寄存器的触发信号输入端STVn+1,控制N+1个驱动电路组启动工作。而当第N个驱动电路组的第一级移位寄存器的触发信号输入端STVn输入触发信号时,第一开关模块21可以将该触发信号与第N-1个驱动电路组的最后一级移位寄存器的输出端隔离,防止该触发信号干扰第N-1个驱动电路组扫描信号的输出。
可选的,图2B是本发明实施例提供的另一种阵列基板的结构示意图。参见图2B,本发明实施例提供的阵列基板,在图2A所示阵列基板的基础上,第一开关模块21的控制端与第一开关模块21的第一端电连接。由于第一开关模块21的控制端与其第一端电连接,当第N个驱动电路组T1n的工作时,第N个驱动电路组T1n中的移位寄存器逐级输出扫描信号,第N个驱动电路组T1n的最后一级移位寄存器的输出端输出的扫描信号控制第一开关模块21导通,第N个驱动电路组T1n的最后一级移位寄存器的输出端输出的扫描信号通过导通的第一开关模块21传输至第N+1个驱动电路组的第一级移位寄存器的触发信号输入端STVn+1,第N+1个驱动电路组启动工作,第N+1个驱动电路组中的移位寄存器逐渐输出扫描信号。以此类推,整个阵列基板的移位寄存器逐级输出扫描信号。也就是说,当使用第一开关模块21时,第N个驱动电路组T1n启动工作时,第N个驱动电路组T1n最后一级移位寄存器的扫描信号会通过第一开关模块21传递给第N+1个驱动电路组T1n+1的第一级移位寄存器的触发信号输入端STVn+1,控制第N+1个驱动电路组T1n+1启动工作。第N个驱动电路组T1n工作时,会带动第N+1个驱动电路组T1n+1工作,第N个驱动电路组T1n和其后的驱动电路组依次启动工作。但需要局部显示图像时,只需向除第一个驱动电路组的之外的驱动电路组的第一级移位寄存器的触发信号输入端输入触发信号,该驱动电路组和其后的驱动电路组对应的显示区域可以作为一个局部显示区域显示图像。当需要全局显示时,可向第一个驱动电路组的第一级移位寄存器的触发信号输入端输入触发信号,阵列基板中的所有驱动电路组会依次启动工作。
示例性的,参见图2C,图2C是本发明实施例提供的另一种阵列基板的结构示意图图。该阵列基板中包括四个驱动电路组,分别为第一驱动电路组11,第二驱动电路组12、第三驱动电路组13和第四驱动电路组14。
例如,第三驱动电路组13的第一级移位寄存器的触发信号输入端STV3输入触发信号时,第三驱动电路组13中的移位寄存器逐级输出扫描信号,第三驱动电路组13的最后一级移位寄存器输出的扫描信号控制与该级移位寄存电连接的第一开关模块21导通,并通过第一开关模块21将扫描信号传输至第四驱动电路组14的第一级移位寄存器的触发信号输入端STV4,第四个驱动电路组14的移位寄存器逐级输出扫描信号。例如,第二驱动电路组12的第一级移位寄存的触发信号输入端STV2输入触发信号时,第二驱动电路组12中的移位寄存器逐级输出扫描信号,第二驱动电路组12的最后一级移位寄存器输出的扫描信号控制与该级移位寄存电连接的第一开关模块21导通,并通过第一开关模块21将扫描信号传输至第三驱动电路组13的第一级移位寄存器的触发信号输入端STV3,第三个驱动电路组13的移位寄存器逐级输出扫描信号,第三个驱动电路组13的最后一级移位寄存器输出的扫描信号控制与该级移位寄存电连接的第一开关模块21导通,并通过第一开关模块21将扫描信号传输至第四驱动电路组14的第一级移位寄存器的触发信号输入端STV4,第四个驱动电路组14的移位寄存器逐级输出扫描信号。前一个驱动电路组的扫描信号可以通过第一开关模块21传输至后一个驱动电路组,后一个驱动电路组的扫描信号不能通过第一开关模块21传输至前一个驱动电路组。第一开关模块21即起到与当前驱动电路组与下一驱动电路组传递扫描信号的作用,也起到了与上一个驱动电路组隔离的作用,控制灵活。
图2D是本发明实施例提供的另一种阵列基板的结构示意图。本发明实施例提供的阵列基板,在图2B所示阵列基板的基础上,第一开关模块21包括第一晶体管211,第一晶体管211的第一极和栅极与第N个驱动电路组T1n的最后一级移位寄存器的输出端电连接,第一晶体管211的第二极与第N+1个驱动电路组T1n+1的第一级移位寄存器的触发信号输入端STVn+1电连接。
即第一晶体管211以二极管的形式进行连接。当第N个驱动电路组T1n的最后一级移位寄存器的输出端输出扫描信号时,第一晶体管211导通,第N个驱动电路组T1n的最后一级移位寄存器的输出端输出的扫描信号通过导通的第一晶体管211传输至第N+1个驱动电路组T1n+1的第一级移位寄存器的触发信号输入端STVn+1,第N+1个驱动电路组T1n+1启动工作,第N+1个驱动电路组T1n+1中的移位寄存器逐级输出扫描信号。在此过程中,第一晶体管211不需要额外的控制信号控制其导通,在前一个驱动电路组的最后一级移位寄存器的输出端输出扫描信号时,直接控制第一晶体管211导通,并将扫描信号通过第一晶体管211传输至后一个驱动电路组的第一级移位寄存器的触发信号输入端,后一个驱动电路组中的移位寄存器从第一级至最后一级逐级输出扫描信号,电路控制简单灵活。
可选的,图2E是本发明实施例提供的另一种阵列基板的结构示意图。参见图2E,本发明实施例提供的阵列基板,在图2A所示阵列基板的基础上,移位寄存器包括扫描单元131和选择输出单元132,扫描单元131的输入端与移位寄存器的触发信号输入端电连接,扫描单元131的输出端与选择输出单元132的控制端电连接,选择输出单元132的输出端与移位寄存器的输出端电连接。扫描单元131用于产生扫描控制信号,选择输出单元132用于根据其控制端输入的扫描控制信号和输入端输入的信号输出扫描信号。第一开关模块21的控制端与第N个驱动电路组T1n的最后一级选择输出单元132的输入端电连接,其中,驱动电路组的最后一级选择输出单元为驱动电路组的最后一级移位寄存器中的选择输出单元。
在本实施例中,当第N个驱动电路组T1n的最后一级选择输出单元132的控制端输入扫描控制信号时,例如输入低电平的扫描控制信号,该选择输出单元132输出低电平的扫描信号,输出的扫描信号可进一步拉低选择输出单元132的控制端输入的扫描控制信号的电位。由于第一开关模块21的控制端与该选择输出单元132的控制端电连接,选择输出单元132的控制端输入的扫描控制信号可控制第一开关模块21导通(第一开关模块21可采用其控制端输入低电平导通的器件,例如P型晶体管),第一开关模块21的第一端与第N个驱动电路组T1n的最后一级移位寄存器的输出端电连接,也即与该选择输出单元132的输出端电连接,该选择输出单元132的输出端输出的低电平扫描信号进一步拉低选择输出单元132的控制端的信号时,也相当于拉低了第一开关模块21控制端输入的信号的电位,第一开关模块21能够完全导通。可提高对第一开关模块21的驱动能力。或者,当第N个驱动电路组T1n的最后一级选择输出单元132的输入端输入扫描控制信号时,例如输入高电平的扫描控制信号,该选择输出单元132输出高电平的扫描信号,输出的扫描信号可进一步拉高选择输出单元132控制端输入的信号的电位。由于第一开关模块21的控制端与该选择输出单元132的控制端电连接,选择输出单元132的控制端输入的扫描控制信号可控制第一开关模块21导通(第一开关模块21可采用其控制端输入高电平导通的器件,例如N型晶体管),第一开关模块21的第一端与第N个驱动电路组T1n的最后一级移位寄存器的输出端电连接,也即与该选择输出单元132的输出端电连接,该选择输出单元132的输出端输出的扫描信号进一步拉高选择输出单元132的控制端的信号时,也相当于拉高了第一开关模块21控制端输入的信号的电位,第一开关模块21能够完全导通。可提高对第一开关模块21的驱动能力。
图2F是本发明实施例提供的另一种阵列基板的结构示意图。参见图2F,本发明实施例提供的阵列基板,在图2E所示阵列基板的基础上,第一开关模块包括第二晶体管212;选择输出单元包括第三晶体管151和第一电容161。其中,第二晶体管212的第一极与第N个驱动电路组T1n的最后一级选择输出单元的输出端电连接,第二晶体管212的栅极与第N个驱动电路组T1n的最后一级选择输出单元的控制端电连接,第二晶体管212的第二极与第N+1个驱动电路组T1n+1的第一级移位寄存器的触发信号输入端电连接。第三晶体管151的第一极与选择输出单元的输入端电连接,第三晶体管151的第二极与选择输出单元的输出端电连接,第三晶体管151的栅极与选择输出单元的控制端电连接;第一电容161的第一极与第三晶体管151的栅极电连接,第一电容161的第二极与第三晶体管151的第二极电连接。
下面以第二晶体管212为P型晶体管,移位寄存器的选择输出单元的输入端输入低电平信号为例说明图2F所示电路的工作过程。第N个驱动电路组T1n的第一级移位寄存器的触发信号输入端STVn输入触发信号,第N个驱动电路组T1n中的移位寄存器逐级输出扫描信号,具体是前一级移位寄存器中的扫描单元输出扫描控制信号,该级移位寄存器的选择输出单元根据其控制端输入的扫描控制信号和输入端输入的低电平信号输出低电平的扫描信号,输出的扫描信号控制后一级移位寄存器工作,后一级移位寄存器的选择输出单元输出扫描信号。第N个驱动电路组T1n中的最后一级移位寄存器的扫描单元131输出扫描控制信号时,输出的扫描控制信号控制与该扫描单元131电连接的第三晶体管151和第二晶体管212导通。第三晶体管151导通时,第三晶体管151的第一极输入的低电平信号传输至第三晶体管151的第二极,由于第一电容161的作用,第一电容161将拉低第三晶体管151栅极的电位,第二晶体管212栅极的电位也降低,第二晶体管212能够完全导通,将第三晶体管151第二极输出的扫描信号传输至第N+1个驱动电路组T1n+1的第一级移位寄存器的触发信号输入端STVn+1。
需要说明的是,上述是以第二晶体管212为P型晶体管为例进行示例性说明,在本发明实施例的其它实施方式中,第二晶体管212可为N型晶体管,相应地,选择输出单元输入端输入高电平信号,选择输出单元输出的扫描信号为高电平信号。
本发明实施例还提供一种显示面板,该显示面板包括本发明任意实施例提供的阵列基板。
本发明实施例还提供了一种显示面板,该阵列基板包括本发明任意实施例提供的阵列基板,还包括多条扫描信号线,第一电平信号线、第二电平信号线、第一时钟信号线、第二时钟信号线以及与驱动电路组一一对应的触发信号线。触发信号线与对应的驱动电路组的第一级移位寄存器的触发信号输入端电连接。第一电平信号线与移位寄存器的第一电平信号输入端电连接,第二电平信号线与移位寄存器的第二电平信号输入端电连接,第一时钟信号线与移位寄存器的第一时钟信号输入端电连接,第二时钟信号线与移位寄存器的第二时钟信号输入端电连接。每级移位寄存器的输出端与一扫描信号线电连接。
示例性的,参见图3,图3是本发明实施例提供的一种显示面板的结构示意图。图3中是以阵列基板包括两个驱动电路组为示例,该显示面板包括阵列基板,阵列基板包括第一驱动电路组11和第二驱动电路组12。该阵列基板还包括多条扫描信号线20,第一电平信号线、第二电平信号线、第一时钟信号线ck1、第二时钟信号线ck2以及与驱动电路组一一对应的触发信号线(第一电平信号线和第二电平信号线未示出),第一触发信号线s1与第一驱动电路组11的第一级移位寄存器的触发信号输入端电连接,第二触发信号线s2与第二驱动电路组12的第一级移位寄存器的触发信号输入端电连接。第一电平信号线与移位寄存器的第一电平信号输入端电连接,第二电平信号线与移位寄存器的第二电平信号输入端电连接,第一时钟信号线ck1与移位寄存器的第一时钟信号输入端电连接,第二时钟信号线ck2与移位寄存器的第二时钟信号输入端电连接。每级移位寄存器的输出端与一扫描信号线20电连接。
本发明实施例还提供了一种显示装置,参见图4,该显示装置41包括本发明任意实施例提供的显示面板31。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。