CN108831387A - 阵列基板、显示面板、显示装置及显示面板的驱动方法 - Google Patents

Abstract

本发明公开了一种阵列基板、显示面板、显示装置及显示面板的驱动方法，其中，阵列基板包括显示区域和非显示区域；显示区域包括至少两个子显示区域，每个子显示区域设置有多条扫描线；非显示区域设置第一启动信号线和至少两条第二启动信号线，多个级联的移位寄存器构成至少两个移位寄存器组，移位寄存器组与子显示区域一一对应，移位寄存器组的移位寄存器的输出端与对应的子显示区域内的扫描线连接；每个移位寄存器组中的第一级移位寄存器为第一移位寄存器，其他级移位寄存器为第二移位寄存器；第一移位寄存器还包括第二启动信号端，第二启动信号端与第二启动信号线一一对应连接，本发明实施例提供的技术方案，能够实现分区显示刷新，节省功耗。

Description

阵列基板、显示面板、显示装置及显示面板的驱动方法

技术领域

本发明实施例涉及显示技术，尤其涉及一种阵列基板、显示面板、显示装置及显示面板的驱动方法。

背景技术

电子纸显示是一种具有类似纸张显示性能的平板显示技术，电子纸显示面板在电子纸标签、电子阅读器(电子书)、电子价格牌、工业仪器仪表、动态显示广告牌以及媒介产品等领域，具有巨大的应用空间。

在现有技术中，电子纸显示多为整体显示，整体刷新，即从第一行扫描至最后一行进行刷新。对于长度较长且包含多个显示项目的电子纸标签，若有个别显示项目需要更换，在对这些显示项目对应的显示区域进行刷新的同时，但必须从第一行扫描至最后一行，造成浪费，功耗较高。

发明内容

本发明提供一种阵列基板、显示面板、显示装置及显示面板的驱动方法，以实现分区驱动，降低显示面板的功耗。

第一方面，本发明实施例提供了一种阵列基板，该阵列基板包括显示区域和非显示区域；

所述显示区域包括至少两个子显示区域，每个所述子显示区域设置有多条扫描线；

所述非显示区域设置有多个级联的移位寄存器、第一启动信号线和至少两条第二启动信号线，所述移位寄存器包括第一启动信号端和触发信号端；任意相邻的两级所述移位寄存器，后一级所述移位寄存器的第一启动信号端与前一级所述移位寄存器的触发信号端连接；第一级所述移位寄存器的第一启动信号端与第一启动信号线连接；

所述多个级联的移位寄存器构成至少两个移位寄存器组，所述移位寄存器组与所述子显示区域一一对应，所述移位寄存器组的移位寄存器的输出端与对应的所述子显示区域内的所述扫描线连接；

每个所述移位寄存器组中的第一级移位寄存器为第一移位寄存器，其他级移位寄存器为第二移位寄存器；所述第一移位寄存器还包括第二启动信号端，所述第二启动信号端与所述第二启动信号线一一对应连接；所述第一移位寄存器用于根据其第一启动信号端或者第二启动信号端输入的启动信号输出扫描信号，所述第二移位寄存器用于根据其第一启动信号端输入的启动信号输出扫描信号。

第二方面，本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例中的阵列基板。

第三方面，本发明实施例还提供了一种显示装置，该显示装置包括本发明任意实施例中的显示面板。

第四方面，本发明实施例还提供了一种显示面板的驱动方法，可用于驱动本发明任意实施例中的显示面板。

所述驱动方法包括：向所述第一启动信号线输入启动信号；所述启动信号控制所述第一级移位寄存器启动工作。

本发明实施例提供的技术方案，每个所述移位寄存器组中的第一级移位寄存器为第一移位寄存器，其他级移位寄存器为第二移位寄存器，第一移位寄存器包括第一启动信号端和第二启动信号端，所述第二启动信号端与所述第二启动信号线一一对应连接，可以通过第二启动信号线对某一或多个移位寄存器组进行控制，而其他移位寄存组不工作，如此，某一或多个移位寄存器组对应的子显示区域显示的内容得到刷新，而其他移位寄存器组对应的子显示区域显示的内容保持不变，即刷新子部分子显示区域显示的内容时，只有需要刷新的子显示区域对应的移位寄存器组的移位寄存器输出扫描信号，其他不需要刷新的子显示区域对应的移位寄存器组不工作，相对于现有技术中在刷新部分显示区域需要所有移位寄存器从第一级扫描到最后一级，节省了功耗。

附图说明

图1是本发明实施例提供的一种阵列基板的结构示意图；

图2是本发明实施例提供的另一种阵列基板的结构示意图；

图3是本发明实施例提供的又一种阵列基板的结构示意图；

图4是本发明实施例提供的又一种阵列基板的结构示意图；

图5是本发明实施例提供的又一种阵列基板的结构示意图；

图6是本发明实施例提供的又一种阵列基板的结构示意图；

图7是本发明实施例提供的一种时序图；

图8是本发明实施例提供的第一移位寄存器的一种电路图；

图9是本发明实施例提供的第二移位寄存器的一种电路图；

图10是本发明实施例提供的一种显示面板的结构示意图；

图11是本发明实施例提供的一种显示装置的结构示意图；

图12是本发明实施例提供的一种显示面板的驱动方法的流程示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1是本发明实施例提供的一种阵列基板的结构示意图。请参考图1，该阵列基板包括显示区域和非显示区域；

显示区域包括至少两个子显示区域，每个子显示区域设置有多条扫描线11；例如图1中的显示区域示例性地包括3个子显示区域，分别为第一子显示区域101、第二子显示区域102和第三子显示区域103。

非显示区域设置有多个级联的移位寄存器，移位寄存器包括第一移位寄存器12和第二移位寄存器13、第一启动信号线ST1和至少两条第二启动信号线，图1中的第二启动信号线的条数为三条，分别为第一条第二启动信号线ST21、第二条第二启动信号线ST22和第三条第二启动信号线ST32，移位寄存器包括第一启动信号端stv1和触发信号端next；任意相邻的两级移位寄存器，后一级移位寄存器的第一启动信号端stv1与前一级移位寄存器的触发信号端next连接；第一级移位寄存器的第一启动信号端stv1与第一启动信号线ST1连接(从a到b方向依次为第一级移位寄存器至最后一级移位寄存器)；

多个级联的移位寄存器构成至少两个移位寄存器组，移位寄存器组与子显示区域一一对应，移位寄存器组的移位寄存器的输出端与对应的子显示区域内的扫描线11连接；每个移位寄存器组中的第一级移位寄存器为第一移位寄存器12，其他级移位寄存器为第二移位寄存器13；第一移位寄存器12还包括第二启动信号端stv2，第二启动信号端stv2与第二启动信号线一一对应连接；第一移位寄存器12用于根据其第一启动信号端stv1或者第二启动信号端stv2输入的启动信号输出扫描信号，第二移位寄存器13用于根据其第一启动信号端stv1输入的启动信号输出扫描信号。图1中的示出的阵列基板上的移位寄存器12构成3个移位寄存器组，分别为第一移位寄存器组111、第二移位寄存器组112和第三移位寄存器组113。第一移位寄存器组111中的第一移位寄存器12的第二启动信号端stv2与第一条第二启动信号线ST21连接，第二移位寄存器组112中的第一移位寄存器12的第二启动信号端stv2与第二条第二启动信号线ST22连接，第三移位寄存器组113中的第一移位寄存器12的第二启动信号端stv2与第三条第二启动信号线ST23连接。第一子显示区域101与第一移位寄存器组111对应，即第一子显示区域101内的扫描线11与第一移位寄存器组111内的移位寄存器(第一移位寄存器12和第二移位寄存器13)连接；第二子显示区域102与第二移位寄存器组112对应，第三子显示区域103与第三移位寄存器组113对应。一般第一移位寄存器12和第二移位寄存器12还需要连接到时钟信号线上，第一移位寄存器12能够根据其第一启动信号端stv1输入的启动信号以及时钟信号线上的时钟信号输出扫描信号，第二移位寄存器13能够根据其第一启动信号端stv1或第二启动信号端stv2输入的启动信号以及时钟信号线上的时钟信号输出扫描信号。第一移位寄存器12和第二移位寄存器连接13的时钟信号线可以根据具体选用的移位寄存器进行配置。

本发明实施例提供的阵列基板10可构成显示面板，阵列基板还包括多条数据线，多条数据线以及多个子像素，子像素连接对应的扫描线和数据线，例如多条扫描线呈多行排布，多条数据线呈多列排布，一行子像素与一条扫描线连接，一列子像素与一条数据线连接。移位寄存器逐行输出扫描信号至其连接的扫描线11上，在对一行扫描线11输出扫描信号过程，该行扫描线11连接的一行子像素打开，数据线上的数据信号写入该行子像素，该行子像素刷新显示。一般从第一行扫描线11扫描到最后一行扫描线11或者从最后一行扫描线11扫描到第一行扫描线11，也即完成逐行扫描过程，实现对显示画面的刷新显示。本发明实施例提供的技术方案，不仅能够实现阵列基板上全部区域刷新显示，也可以实现局部区域的刷新显示。例如向第一启动信号线ST1输出启动信号，启动信号可以是一脉冲信号，第一移位寄存器组111内的第一移位寄存器12输出扫描信号至其连接的扫描线11上，并且该第一移位寄存器12的触发信号端next输出触发信号至下一级第二移位寄存器13，第二移位寄存器13输出扫描信号和触发信号，如此，在第一移位寄存器组111内，从第一级移位寄存器到最后一级移位寄存器逐级输出扫描信号。第一移位寄存器组111的最后一级移位寄存器的触发信号端next输出的触发信号传输至第二移位寄存器组112的第一级移位寄存器(第一移位寄存器12)的第一启动信号端stv1，第二移位寄存器组112的第一级移位寄存器输出扫描信号和触发信号，进而第二移位寄存器的各级移位寄存器逐级输出扫描信号；第二移位寄存器组的最后一级移位寄存器输出的触发信号传输至第三移位寄存器组113的第一级移位寄存器，进而第三移位寄存器组113的各移位寄存器逐级输出扫描信号，扫描的方向从a到b，第一子显示区区域101、第二子显示区域102、第三子显示区域103依次完成显示内容的刷新，即完成了整个显示区域的显示内容的刷新。当仅需要刷新第三子显示区域103显示的内容，可以向第三条第二启动信号线ST23输出启动信号，第三移位寄存器组113内的第一移位寄存器根据其第一启动信号端stv1输入的启动信号输出扫描信号，进而第三移位寄存器组113内的各移位寄存器逐级输出扫描信号，完成第三子显示区域103显示内容的刷新。在此过程，即通过第三条第二启动信号线ST23向第三移位寄存器组113提供启动信号，控制第三移位寄存器组113各级移位寄存器输出扫描信号过程，不影响第一移位寄存器组111和第二移位寄存器组112的移位寄存器的输出，第二子显示区域102和第三子显示区域103显示保持显示的内容。即在刷新某一个子显示区域显示的内容过程，只有该子显示区域对应的移位寄存器组内的移位寄存器工作，不需要所有移位寄存器从第一级扫描到最后一级，节省了功耗。

需要说明的是，图1中移位寄存器组的个数以及每一移位寄存器组内的移位寄存器的个数可以根据具体的使用情况进行配置，不同移位寄存器组内的移位寄存器的个数可以相等也可以不等。一般而言，移位寄存器组的个数与第二启动信号线的个数匹配，以实现通过第二启动信号线对各移位寄存器组的单独控制，即实现对显示区域的局部刷新显示。

图2是本发明实施例提供的另一种阵列基板的结构示意图。请参考图2，与图1中相同的部分的功能可参考上述描述，与图1所示的阵列基板不同的是，该阵列基板中的移位寄存器的输出端out作为移位寄存器的触发信号端。图1中所示的阵列基板，移位寄存器(第一移位寄存器12和第二移位寄存器12)包括单独的触发信号端next，移位寄存器在输出扫描信号时，触发信号端next输出触发信号。而图2中的阵列基板上的移位寄存器的输出端out输出的扫描信号传输至其电连接的扫描线11的同时，也传输至下一级移位寄存器的第一启动信号端stv1，下一级移位寄存器根据其第一启动信号端stv1输入的信号输出扫描信号，如此各级移位寄存器逐级输出扫描信号。图1中的阵列基板使用的移位寄存器和图2中阵列基板使用的移位寄存器可以是本技术领域公知的移位寄存器，图1中阵列基板上的移位寄存器设置单独的触发信号端next，触发信号端next和输出端out分别独立设置，可以降低对移位寄存器输出端out输出扫描信号的影响，然而移位寄存器中可能会使用较多的器件，例如移位寄存器中使用较多的薄膜晶体管。图2中阵列基板上的移位寄存器输出端输出的扫描信号除了输出至其连接的扫描线11上，还用于驱动下一级移位寄存器输出扫描信号，结构相对简单，移位寄存器中使用器件较少，易于实现窄边框设计。在实际的阵列基板中，可以根据具体的情况选用相应的移位寄存器。

可选地，本发明实施例还提供的又一种阵列基板，示例性地，请参考图3，图3是本发明实施例提供的又一种阵列基板的结构示意图。在上述实施例的基础上，该阵列基板还包括至少两条复位信号线，移位寄存器还包括复位信号端；

每组移位寄存器组内的移位寄存器的复位信号端连接一条复位信号线。复位信号线的条数一般与移位寄存器组的个数相等，一移位寄存器组内的移位寄存器的复位信号端电连接一条复位信号线。图3中的复位信号线的条数为3条，分为第一复位信号线res1、第二复位信号线res2和第三复位信号线res3，第一移位寄存器组111内的移位寄存器(第一移位寄存器和第二移位寄存器)的复位信号端reset与第一复位信号线res1连接，第二移位寄存器组112内的移位寄存器的复位信号端reset与第二复位信号线res2连接，第三移位寄存器组113内的移位寄存器的复位信号端reset与第三复位信号线res3连接。每一移位寄存器组对应设置一条复位信号线，可以实现对每一子显示区的独立控制。例如，向第一条第二启动信号线ST21输出启动信号，第一移位寄存器组111内的第一级至最后一级移位寄存器逐级输出扫描信号，在第一移位寄存器组111内的最后一级移位寄存器输出扫描信号之后，向第二复位信号线res2施加复位信号，虽然第一移位寄存器组111的最后一级移位寄存器输出的扫描信号输出至第二移位寄存器组112的第一级移位寄存器的触发信号端stv1，但是由于第二复位信号线res2上的复位信号的作用，第二移位寄存器组112内的各移位寄存器处于复位阶段，不输出扫描信号，可以实现只对第一子显示区域101显示内容的刷新，第二子显示区域102和第三子显示区域103保持显示的内容。若只更新第二子显示区域显示的内容，向第二条第二启动信号线ST22输出启动信号，在第二移位寄存器组112内的最后一级移位寄存器输出扫描信号后，向第三复位信号线res3施加复位信号。也可以一次更新若干个子显示区域显示的内容，例如向第一条第二启动信号线ST21输出启动信号，第一移位寄存器组111内的移位寄存器逐级输出扫描信号之后，紧接着第二移位寄存器组112内的移位寄存器逐级输出扫描信号，在第二移位寄存器组112的最后一级移位寄存器输出扫描信号后，向第三复位信号线res3施加复位信号，只刷新第一子显示区域101和第二子显示区域102显示的内容。本发明实施例提供的技术方案，可以实现一个或者若干个子显示区域的显示内容的独立刷新，在刷新一个或者若干个子显示区域更新的内容时，只控制一个或者若干个子显示区一域对应的移位寄存器组工作，其他子显示区域对应的移位寄存器组不输出扫描信号，其他不需要更新内容的子显示区域保持显示的内容，节省功耗。

图4是本发明实施例提供的又一种阵列基板的结构示意图。请参考图4，与图3所示的阵列基板不同的是，该阵列基板的复位信号线的条数为1条，在阵列基板的同一侧，各移位寄存器的复位信号端连接至该条复位信号线。由于设置了一条复位信号线，例如在第二移位寄存器组112内的移位寄存器输出扫描信号后，通过复位信号线复位第三移位寄存器组112内的移位寄存器，同时复位信号线上的复位信号会传输至第一移位寄存器组和第二移位寄存器组，第一移位寄存器组已完成扫描，不会对第一移位寄存组内的移位寄存器和第二移位寄存器组内的寄存器造成影响，即不会影响第一子显示区域101和第二子显示区域102显示的内容。设置的一条复位信号线可以节省复位信号线的数量，实现阵列基板的窄边框设计。

图5是本发明实施例提供的又一种阵列基板的结构示意图。请参考图5，在该阵列基板中，移位寄存器设置于显示区的两侧，例设置于阵列基板左侧的移位寄存器与奇数行扫描线11连接，设置于阵列基板右侧的移位寄存器与偶数行扫描线11连接，移位寄存器交错输出扫描信号。

图6是本发明实施例提供的又一种阵列基板的结构示意图，在上述实施例的基础上，请参考图6，该阵列基板还包括第一时钟信号线CK1和第二时钟信号线CK2，移位寄存器还包括第一时钟信号输入端ck、第二时钟信号输入端ck和关闭信号端res；

相邻的两级移位寄存器，后一级移位寄存器的输出端out与前一级移位寄存器的关闭信号端res连接；后一级移位寄存器的输出端out输出的扫描信号传输至前一级移位寄存器的关闭信号端res,前一级移位寄存器的根据关闭信号端res的信号关闭自身输出的扫描信号。

相邻两级移位寄存器的第一时钟信号输入端和第二时钟信号输入端分别与第一时钟信号线CK1和第二时钟信号线CK2交替连接。

继续参考图6，,该阵列基板还包括第一电平信号线V1、第二电平信号线V2和第三电平信号线，第三电平信号线的设置方式于第一电平信号线V1和第二电平信号线V2类似；第一电平信号线V1、第二电平信号线V2和第三电平信号线中的任一条可以和第一启动信号线或者第二启动信号线交叠设置，例如第一电平信号线V1和第一启动信号线ST1交叠是指，第一电平信号线V1和第一启动信号线设置于不同的膜层，二者在不同膜层存在交叠，第一电平信号线V1、第二电平信号线V2、第三电平信号线、第一启动信号线和第二启动信号线一般设置于边框区域，这些走线交叠设置，可以降低这些走线在同一膜层上占用的边框面积，实现阵列基板的窄边框。移位寄存器是包括第一电平信号输入端dir1、第二电平信号输入端dir2和第三电平信号输入端，分别与第一电平信号线V1、第二电平信号线V2和第三电平信号线电连接。

在阵列基板工作过程，可向第一电平信号线V1提供第一电平信号，向第二电平信号线V2提供第二电平信号，第一电平信号和第二电平信号的电位不相同，第一电平信号可以为导通移位寄存器中的晶体管的信号，第二电平信号可以为关断移位寄存器中的晶体管的信号；或者第二电平信号可以为导通移位寄存器中的晶体管的信号，第一电平信号可以为关断移位寄存器中的晶体管的信号。第一电平信号和第二电平信号可以分别为高电平信号和低电平信号。需要说明的是，在这里，高电平信号和低电平信号仅表示电平信号的相对关系。

图7是本发明实施例提供的一种时序图，可参考图6和图7，G1、G2、……、G12为第一级移位寄存器输出端输出的扫描信号、第二级移位寄存器输出端输出的扫描信号、……、第十二级移位寄存器输出端输出的扫描信号。第一至第三级移位寄存器构成第一移位寄存器组111，第四至第六级移位寄存器构成第二移位寄存器组112，第七至第九级移位寄存器构成第三移位寄存器组113，第十至第十二级移位寄存器构成第四移位寄存器组114。第一级移位寄存器、第四级移位寄存器、第七级移位寄存器、第九级移位寄存器为第一移位寄存器器，其他为第二移位寄存器。t1阶段，第一级移位寄存器的第一启动信号端stv1输入第一启动信号线ST1上的启动信号，第一级移位寄存器至第十二级移位寄存器依次输出扫描信号，如t2阶段所示，t11即为整个显示区域实现刷新的阶段。t12为第二子显示区域实现刷新的阶段，在t3阶段，第二条第二启动信号线ST22输出启动信号，第二移位寄存器组112的移位寄存器逐级输出扫描信号，在第二移位寄存器组112的最后一级移位寄存器(第六级移位寄存器)输出扫描信号之后，在t4阶段，第三条复位信号线res3传输复位信号，第三移位寄存器组113的移位寄存器不输出扫描信号，完成对第二子显示区域的刷新显示。

图8是本发明实施例提供的第一移位寄存器的一种电路图。请参考图6和图8，第一移位寄存器还包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第一电容C1和第二电容C2；

第一晶体管M1的栅极与第一移位寄存器的第一启动信号端stv1连接，第一晶体管M1的第一极与第一电平信号输入端dir1连接，也即与第一电平信号线V1连接，第一晶体管M1的第二极与第一节点P1连接；

第二晶体管M2的栅极与第二节点P2连接，第二晶体管M2的第一极与第三电平信号输入端vgl连接，也即与第三电平信号线连接，第二晶体管M2的第二极与第一节点P1连接；

第三晶体管M3的栅极与关闭信号端连接，第三晶体管M3的第一极与第二电平信号输入端dir2连接，也即与第二电平信号线V2连接，第三晶体管M3的第二极与第一节点P1连接；

第四晶体管M4的栅极与第二启动信号端stv2连接，第四晶体管M4的第一极与第一电平信号线V1连接，第四晶体管M4的第二极与第一节点P1连接；

第五晶体管M5的栅极与第一节点P1连接，第五晶体管M5的第一极与第三电平信号线连接，第五晶体管M5的第二极与第二节点P2连接；

第一电容C1的第一极与第二时钟信号输入端ckb连接，第一电容C1的第二极与第二节点P2连接；

第六晶体管M6的栅极与复位信号端reset连接，第六晶体管M6的第一极与第三电平信号线连接，第六晶体管M6的第二极与第一移位寄存器的输出端out连接；

第七晶体管M7的栅极与复位信号端reset连接，第七晶体管M7的第一极与第三电平信号线连接，第七晶体管M7的第二极与第一节点P1连接；

第八晶体管M8的栅极与第一节点P1连接，第八晶体管M8的第一极与第二时钟信号输入端连接，第八晶体管M8的第二极与第一移位寄存器的输出端out连接；

第九晶体管M9的栅极与第二节点P2连接，第九晶体管M9的第一极与第三电平信号线连接，第九晶体管M9的第二极与第一移位寄存器的输出端out连接；

第十晶体管M10的栅极与第一时钟信号输入端连接，第十晶体管M10的第一极与第三电平信号线连接，第十晶体管M10的第二极与第一移位寄存器的输出端out连接；

第二电容C2的第一极与第一节点P1连接，第二电容的第二极与第一移位寄存器的输出端连接。

下面结合图6、图7和图8，以第一级移位寄存器为例，说明第一移位寄存器的工作过程。向第一时钟信号输入端ck提供第一时钟信号(对应CK1)，向第二时钟信号输入端ckb提供第二时钟信号(对应CK2)，向第一电平信号线V1提供电压值恒定的第一电平信号，向第二电平信号线V2提供电压值恒定的第二电平信号，第一电平信号为高电平，第二电平信号为低电平，第三电平信号线上的信号为低电平信号。

具体地，在t1阶段，向第一启动信号端stv1提供启动信号，第一晶体管M1导通，第一电平信号写入第一节点，第一节点为高电平，第五晶体管M5和第八晶体管M8导通，因第五晶体管M5导通，第三电平信号线上低电平信号通过第三电平信号输入端vgl写入第二节点P2，第二节点P2为低电平，第九晶体管M9截止；第一时钟信号输入端ck和第二时钟信号输入端ckb输入的时钟信号均为低电平，第十晶体管M10关断，因第八晶体管M8导通，第二时钟信号输入端ckb输入的低电平信号写入第一移位寄存器的输出端out，第一移位寄存器的输出端out输出低电平。也可在t1阶段，向第二启动信号端stv2提供启动信号，第四晶体管M4导通，第一电平信号输入端dir1的高电平信号会传输至第一节点P1。

t2阶段，第一启动信号端stv1为低电平，第一晶体管M1截止，复位信号端reset为低电平，第七晶体管M7截止，由于第二电容C2的保持作用，第一节点P1维持高电平，第八晶体管M8导通，第二时钟信号输入端ckb输入的高电平信号写入第一移位寄存器的输出端out,第一移位寄存器的输出端out输出高电平信号。在t2之后，关闭信号端res接收到下一级移位寄存器输出的触发信号，触发信号为高电平，第三晶体管M3导通，第二电平信号线V2上低电平信号通过第二电平信号端dir2写入第一节点P1，第一节点P1为低电平，第八晶体管M8截止，第一时钟信号输入端ck输入高电平信号，第十晶体管M10导通，第三电平信号线vgl上的低电平信号写入第一移位寄存器的输出端out，第一移位寄存器输出低电平信号。

图9是本发明实施例提供的第二移位寄存器的一种电路图，请参考图9，第二移位寄存器还包括第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第三电容C3和第四电容C4；

第十一晶体管M11的栅极与第一移位寄存器的第一启动信号端stv1连接，第十一晶体管M11的第一极与第一电平信号线dir1连接，第十一晶体管M11的第二极与第一节点P1连接；

第十二晶体管M12的栅极与第二节点P2连接，第十二晶体管M12的第一极与第三电平信号线vgl连接，第十二晶体管M12的第二极与第一节点P1连接；

第十三晶体管M13的栅极与关闭信号端res连接，第十三晶体管M13的第一极与第二电平信号线V2连接，第十三晶体管M13的第二极与第一节点P1连接；

第十四晶体管M14的栅极与第一节点P1连接，第十四晶体管M14的第一极与第三电平信号线连接，第十四晶体管M14的第二极与第二节点P2连接；

第三电容C3的第一极与第二时钟信号输入端ckb连接，第三电容C3的第二极与第二节点P2连接；

第十五晶体管M15的栅极与复位信号端res连接，第十五晶体管M15的第一极与第三电平信号线连接，第十五晶体管M15的第二极与第二移位寄存器的输出端out连接；

第十六晶体管M16的栅极与复位信号端reset连接，第十六晶体管M16的第一极与第三电平信号线连接，第十六晶体管M16的第二极与第一节点连接；

第十七晶体管M17的栅极与第一节点连接，第十七晶体管M17的第一极与第二时钟信号输入端ckb连接，第十七晶体管M17的第二极与第二移位寄存器的输出端连接；

第十八晶体管M18的栅极与第二节点P2连接，第十八晶体管M18的第一极与第三电平信号线连接，第十八晶体管M18的第二极与第二移位寄存器的输出端连接：

第十九晶体管M19的栅极与第一时钟信号输入端ck连接，第十九晶体管M19的第一极与第三电平信号线连接，第十九晶体管M19的第二极与第二移位寄存器的输出端out连接；

第四电容C4的第一极与第一节点P1连接，第四电容C4的第二极与第二移位寄存器的输出端out连接。

第二移位寄存器的结构与第一移位寄存器的结构类似，第二移位寄存没有第四晶体管。工作过程可参考第一移位寄存器的描述。

本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例中的阵列基板。该显示面板可以是电泳显示面板，请参考图10，图10是本发明实施例提供的一种电泳显示面板的结构示意图，该电泳显示面板包括本发明任意实施例提供的阵列基板10，电泳显示面板还包括电泳膜20和公共电极层30；电泳膜20位于阵列基板10和公共电极层30之间，电泳膜20和公共电极层30之间还设置有保护层31，用于包括电泳膜20，公共电极层30设置于保护层31靠近电泳膜20的一侧。该电泳显示面板的工作原理为，阵列基板10上设置有像素电极，电泳膜20中包括多种电泳粒子29，通过两电极(像素电极和公共电极层3)之间的电场可以控制电泳粒子29移动的位置，通过电泳粒子29是否移动到显示一侧来控制光的反射情况，从而使电子纸式显示面板实现所需显示图像。本发明实施例还提供了一种显示装置，请参考图11，图11是本发明实施例提供的一种显示装置的结构示意图，该显示装置50包括本发明任意实施例中的显示面板40，可以看到显示面板包括多个子显示区域，显示装置比较长，本发明实施例的技术方案，可以通过对子显示区域进行分区域显示，也可以控制其中一个或者若干个子显示区域进行显示，显示面板显示控制灵活，而且当刷新某一个或者若干个字显示区域显示的内容，只有这些子显示区域对应的移位寄存器工作，节省功耗。

本发明实施例还提供了一种显示面板的驱动方法，该显示面板可包括本发明任意实施例提供的阵列基板；

该驱动方法包括：向预设的一条所述第二启动信号线输入启动信号；所述启动信号控制所述第二启动信号线连接的第一移位寄存器启动工作。

本发明实施例还提供了另一种显示面板的驱动方法，请参考图12，图12是本发明实施例提供的一种显示面板的驱动方法的流程示意图。该驱动方法包括：

S11O、向第一启动信号线输入启动信号；

向第一启动信号线提供启动信号，具体可以显示面板上的驱动芯片提供启动信号，启动信号控制第一级移位寄存器输出扫描信号，第一级移位寄存器输出的触发信号控制第二级移位寄存器输出扫描信号，进而各级移位寄存器逐级输出扫描信号，完成整个显示区域的刷新。

S120、向预设的一条第二启动信号线输入启动信号，启动信号控制第二启动信号线连接的第一移位寄存器启动工作。

例如，可参考图1，向第一启动信号线ST1输入启动信号，启动信号可以是一脉冲信号，第一移位寄存器组111内的第一移位寄存器12输出扫描信号至其连接的扫描线11上，并且该第一移位寄存器12的触发信号端next输出触发信号至下一级第二移位寄存器13，第二移位寄存器13输出扫描信号和触发信号，如此，在第一移位寄存器组111内，从第一级移位寄存器到最后一级移位寄存器逐级输出扫描信号。第一移位寄存器组111的最后一级移位寄存器的触发信号端next输出的触发信号传输至第二移位寄存器组112的第一级移位寄存器(第一移位寄存器12)的第一启动信号端stv1，第二移位寄存器组112的第一级移位寄存器输出扫描信号和触发信号，进而第二移位寄存器的各级移位寄存器逐级输出扫描信号；第二移位寄存器组的最后一级移位寄存器输出的触发信号传输至第三移位寄存器组113的第一级移位寄存器，进而第三移位寄存器组113的各移位寄存器逐级输出扫描信号，扫描的方向从a到b，第一子显示区区域、第二子显示区域102、第三子显示区域依次完成显示内容的刷新，即完成了整个显示区域的显示内容的刷新。当仅需要刷新第三子显示区域103显示的内容，可以向预设的第三条第二启动信号线ST23输出启动信号，第三移位寄存器组113内的第一移位寄存器根据其第一启动信号端stv1输入的启动信号输出扫描信号，进而第三移位寄存器组113内的各移位寄存器逐级输出扫描信号，完成第三子显示区域103显示内容的刷新。在此过程，即通过第三条第二启动信号线ST23向第三移位寄存器组113提供启动信号，控制第三移位寄存器组113各级移位寄存器输出扫描信号过程，不影响第一移位寄存器组111和第二移位寄存器组112的移位寄存器的输出，第二子显示区域102和第三子显示区域103显示保持显示的内容。即在刷新某一个子显示区域显示的内容过程，只有该子显示区域对应的移位寄存器组内的移位寄存器工作，不需要所有移位寄存器从第一级扫描到最后一级，节省了功耗。

可选地，阵列基板包括至少两条复位信号线、第一时钟信号线和第二时钟信号线；移位寄存器还包括复位信号端、第一时钟信号输入端和第二时钟信号输入端；相邻两级移位寄存器的第一时钟信号输入端和第二时钟信号输入端分别与第一时钟信号线和第二时钟信号线交替连接；

每组移位寄存器组内的移位寄存器的复位信号端连接一条复位信号线；

驱动方法还包括：

向第一时钟信号线和第二时钟信号线输入时钟信号，第一时钟信号线上的时钟信号和第二时钟信号线上的时钟信号互为反相信号；

向预设的一条第二启动信号线输入启动信号，在该启动信号线连接的第一移位寄存器所在的移位寄存器组中的最后一级第二移位寄存器输出扫描信号之后，向该移位寄存器组的后一组移位寄存器组连接的复位信号线输入复位信号，并停止向第一时钟信号线和第二时钟信号线输入时钟信号。

例如，显示面板中采用的阵列基板如图6所示，请参考图6和图7，在t1阶段，第一启动信号端stv1输入第一启动信号线ST1上的启动信号，第一级移位寄存器至第十二级移位寄存器依次输出扫描信号，如t2阶段所示，t11即为整个显示区域实现刷新的阶段。t12为第二子显示区域实现刷新的阶段，在t3阶段，向预设的第二条第二启动信号线ST22输入启动信号，第二移位寄存器组112的移位寄存器逐级输出扫描信号，在第二移位寄存器组112的最后一级移位寄存器(第六级移位寄存器)输出扫描信号之后，在t4阶段，向第三条复位信号线res3输入复位信号，并停止向第一时钟信号线CK1和第二时钟信号线CK2输入时钟信号,第三移位寄存器组113的移位寄存器不输出扫描信号，完成对第二子显示区域的刷新显示。

可选地，本发明实施例提供的显示面板中的阵列基板包括复位信号线、第一时钟信号线和第二时钟信号线；移位寄存器还包括复位信号端、第一时钟信号输入端和第二时钟信号输入端；相邻两级移位寄存器的第一时钟信号输入端和第二时钟信号输入端分别与第一时钟信号线和第二时钟信号线交替连接；各移位寄存器的复位信号端均连接至复位信号线。驱动方法还包括：

向第一时钟信号线和第二时钟信号线输入时钟信号，第一时钟信号线上的时钟信号和第二时钟信号线上的时钟信号互为反相信号；

向预设的一条第二启动信号线输入启动信号，在该启动信号线连接的第一移位寄存器所在的移位寄存器组中的最后一级第二移位寄存器输出扫描信号之后，向复位信号线输入复位信号，并停止向第一时钟信号线和第二时钟信号线输入时钟信号。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (14)

1.一种阵列基板，其特征在于，包括显示区域和非显示区域；

所述显示区域包括至少两个子显示区域，每个所述子显示区域设置有多条扫描线；

所述非显示区域设置有多个级联的移位寄存器、第一启动信号线和至少两条第二启动信号线，所述移位寄存器包括第一启动信号端和触发信号端；任意相邻的两级所述移位寄存器，后一级所述移位寄存器的第一启动信号端与前一级所述移位寄存器的触发信号端连接；第一级所述移位寄存器的第一启动信号端与第一启动信号线连接；

所述多个级联的移位寄存器构成至少两个移位寄存器组，所述移位寄存器组与所述子显示区域一一对应，所述移位寄存器组的移位寄存器的输出端与对应的所述子显示区域内的所述扫描线连接；

每个所述移位寄存器组中的第一级移位寄存器为第一移位寄存器，其他级移位寄存器为第二移位寄存器；所述第一移位寄存器还包括第二启动信号端，所述第二启动信号端与所述第二启动信号线一一对应连接；所述第一移位寄存器用于根据其第一启动信号端或者第二启动信号端输入的启动信号输出扫描信号，所述第二移位寄存器用于根据其第一启动信号端输入的启动信号输出扫描信号。

2.根据权利要求1所述的阵列基板，其特征在于，所述移位寄存器的输出端作为所述移位寄存器的触发信号端。

3.根据权利要求1所述的阵列基板，其特征在于，还包括至少两条复位信号线，所述移位寄存器还包括复位信号端；

每组所述移位寄存器组内的所述移位寄存器的复位信号端连接一条所述复位信号线。

4.根据权利要求1所述的阵列基板，其特征在于，还包括复位信号线；

所述移位寄存器还包括复位信号端，各所述移位寄存器的复位信号端均连接至所述复位信号线。

5.根据权利要求3或4所述的阵列基板，其特征在于，还包括第一时钟信号线和第二时钟信号线，所述移位寄存器还包括第一时钟信号输入端、第二时钟信号输入端和关闭信号端；

相邻的两级所述移位寄存器，后一级所述移位寄存器的输出端与前一级所述移位寄存器的关闭信号端连接；

相邻两级移位寄存器的第一时钟信号输入端和第二时钟信号输入端分别与所述第一时钟信号线和所述第二时钟信号线交替连接。

6.根据权利要求5所述的阵列基板，其特征在于，还包括第一电平信号线、第二电平信号线和第三电平信号线；所述第一移位寄存器还包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第一电容和第二电容；

所述第一晶体管的栅极与所述第一移位寄存器的第一启动信号端连接，所述第一晶体管的第一极与所述第一电平信号线连接，所述第一晶体管的第二极与第一节点连接；

所述第二晶体管的栅极与第二节点连接，所述第二晶体管的第一极与所述第三电平信号线连接，所述第二晶体管的第二极与所述第一节点连接；

所述第三晶体管的栅极与所述关闭信号端连接，所述第三晶体管的第一极与所述第二电平信号线连接，所述第三晶体管的第二极与所述第一节点连接；

所述第四晶体管的栅极与所述第二启动信号端连接，所述第四晶体管的第一极与所述第一电平信号线连接，所述第四晶体管的第二极与所述第一节点连接；

所述第五晶体管的栅极与所述第一节点连接，所述第五晶体管的第一极与所述第三电平信号线连接，所述第五晶体管的第二极与所述第二节点连接；

所述第一电容的第一极与所述第二时钟信号输入端连接，所述第一电容的第二极与所述第二节点连接；

所述第六晶体管的栅极与所述复位信号端连接，所述第六晶体管的第一极与所述第三电平信号线连接，所述第六晶体管的第二极与所述第一移位寄存器的输出端连接；

所述第七晶体管的栅极与所述复位信号端连接，所述第七晶体管的第一极与所述第三电平信号线连接，所述第七晶体管的第二极与所述第一节点连接；

所述第八晶体管的栅极与所述第一节点连接，所述第八晶体管的第一极与所述第二时钟信号输入端连接，所述第八晶体管的第二极与所述第一移位寄存器的输出端连接；

所述第九晶体管的栅极与所述第二节点连接，所述第九晶体管的第一极与所述第三电平信号线连接，所述第九晶体管的第二极与所述第一移位寄存器的输出端连接；

所述第十晶体管的栅极与所述第一时钟信号输入端连接，所述第十晶体管的第一极与所述第三电平信号线连接，所述第十晶体管的第二极与所述第一移位寄存器的输出端连接；

所述第二电容的第一极与所述第一节点连接，所述第二电容的第二极与所述第一移位寄存器的输出端连接。

7.根据权利要求5所述的阵列基板，其特征在于，还包括第一电平信号线、第二电平信号线和第三电平信号线；所述第二移位寄存器还包括第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管、第三电容和第四电容；

所述第十一晶体管的栅极与所述第一移位寄存器的第一启动信号端连接，所述第十一晶体管的第一极与所述第一电平信号线连接，所述第十一晶体管的第二极与第一节点连接；

所述第十二晶体管的栅极与第二节点连接，所述第十二晶体管的第一极与所述第三电平信号线连接，所述第十二晶体管的第二极与所述第一节点连接；

所述第十三晶体管的栅极与所述关闭信号端连接，所述第十三晶体管的第一极与所述第二电平信号线连接，所述第十三晶体管的第二极与所述第一节点连接；

所述第十四晶体管的栅极与所述第一节点连接，所述第十四晶体管的第一极与所述第三电平信号线连接，所述第十四晶体管的第二极与所述第二节点连接；

所述第三电容的第一极与所述第二时钟信号输入端连接，所述第三电容的第二极与所述第二节点连接；

所述第十五晶体管的栅极与所述复位信号端连接，所述第十五晶体管的第一极与所述第三电平信号线连接，所述第十五晶体管的第二极与所述第二移位寄存器的输出端连接；

所述第十六晶体管的栅极与所述复位信号端连接，所述第十六晶体管的第一极与所述第三电平信号线连接，所述第十六晶体管的第二极与所述第一节点连接；

所述第十七晶体管的栅极与所述第一节点连接，所述第十七晶体管的第一极与所述第二时钟信号输入端连接，所述第十七晶体管的第二极与所述第二移位寄存器的输出端连接；

所述第十八晶体管的栅极与所述第二节点连接，所述第十八晶体管的第一极与所述第三电平信号线连接，所述第十八晶体管的第二极与所述第二移位寄存器的输出端连接：

所述第十九晶体管的栅极与所述第一时钟信号输入端连接，所述第十九晶体管的第一极与所述第三电平信号线连接，所述第十九晶体管的第二极与所述第二移位寄存器的输出端连接；

所述第四电容的第一极与所述第一节点连接，所述第四电容的第二极与所述第一移位寄存器的输出端连接。

8.一种显示面板，其特征在于，包括权利要求1-7任一项所述的阵列基板。

9.根据权利要求8所述的显示面板，其特征在于，所述显示面板为电泳显示面板，所述电泳显示面板还包括电泳膜和公共电极层；所述电泳膜位于所述阵列基板和所述公共电极层之间。

10.一种显示装置，其特征在于，包括权利要求8或9所述的显示面板。

11.一种显示面板的驱动方法，其特征在于，所述显示面板包括权利要求1所述的阵列基板；

所述驱动方法包括：向预设的一条所述第二启动信号线输入启动信号；所述启动信号控制所述第二启动信号线连接的第一移位寄存器启动工作。

12.根据权利要求11所述的显示面板的驱动方法，其特征在于

在向预设的一条所述第二启动信号线输入启动信号之前，还包括：

向所述第一启动信号线输入启动信号。

13.根据权利要求11所述的显示面板的驱动方法，其特征在于，所述阵列基板包括至少两条复位信号线、第一时钟信号线和第二时钟信号线；所述移位寄存器还包括复位信号端、第一时钟信号输入端和第二时钟信号输入端；相邻两级移位寄存器的第一时钟信号输入端和第二时钟信号输入端分别与所述第一时钟信号线和所述第二时钟信号线交替连接；

每组所述移位寄存器组内的所述移位寄存器的复位信号端连接一条所述复位信号线；

所述驱动方法还包括：

向所述第一时钟信号线和所述第二时钟信号线输入时钟信号，所述第一时钟信号线上的时钟信号和所述第二时钟信号线上的时钟信号互为反相信号；

向预设的一条所述第二启动信号线输入启动信号，在该启动信号线连接的第一移位寄存器所在的移位寄存器组中的最后一级第二移位寄存器输出扫描信号之后，向该移位寄存器组的后一组移位寄存器组连接的复位信号线输入复位信号，并停止向所述第一时钟信号线和所述第二时钟信号线输入时钟信号。

14.根据权利要求12所述的显示面板的驱动方法，其特征在于，所述阵列基板包括复位信号线、第一时钟信号线和第二时钟信号线；所述移位寄存器还包括复位信号端、第一时钟信号输入端和第二时钟信号输入端；相邻两级移位寄存器的第一时钟信号输入端和第二时钟信号输入端分别与所述第一时钟信号线和所述第二时钟信号线交替连接；各所述移位寄存器的复位信号端均连接至所述复位信号线。

所述驱动方法还包括：

向所述第一时钟信号线和所述第二时钟信号线输入时钟信号，所述第一时钟信号线上的时钟信号和所述第二时钟信号线上的时钟信号互为反相信号；

向预设的一条所述第二启动信号线输入启动信号，在该启动信号线连接的第一移位寄存器所在的移位寄存器组中的最后一级第二移位寄存器输出扫描信号之后，向所述复位信号线输入复位信号，并停止向所述第一时钟信号线和所述第二时钟信号线输入时钟信号。