CN115691382A - 一种移位寄存电路、显示面板及显示装置 - Google Patents

Abstract

本申请实施例提供一种移位寄存电路、显示面板及显示装置，移位寄存电路包括多级移位寄存器和多个级传控制单元，级传控制单元与移位寄存器的触发端电连接，用于控制移位寄存器能否接收到触发信号；移位寄存器输出使能信号的时段所对应的级数为m，m≥1；至少部分级传控制单元的控制端与同一条第一信号线电连接，且与同一第一信号线电连接的级传控制单元中，相邻的两个级传控制单元分别与第i级移位寄存器的触发端、第j级移位寄存器的触发端电连接，j‑i≥m+2。本申请可以通过控制级传控制单元的开关状态来控制移位寄存电路中各级移位寄存器之间的级传，使得无需输出使能信号的移位寄存器停止输出使能信号成为了可能，有利于降低显示面板的功耗。

Description

一种移位寄存电路、显示面板及显示装置

技术领域

本申请涉及显示技术领域，尤其是涉及一种移位寄存电路、显示面板及显示装置。

背景技术

在显示面板中，通常通过移位寄存电路向显示区域晶体管的栅极提供开启信号。其中，移位寄存电路中每一级移位寄存器的输出端与一对应的栅线电连接，通过栅线向像素区域晶体管的栅极提供开启信号，以实现对显示区域晶体管的逐行扫描。

现有技术中，显示面板在显示一帧画面时，移位寄存电路会向所有的栅线依序提供开启信号，这就导致在无需向所有栅线提供开启信号的情况下(如显示面板仅需要部分区域显示画面时)增加了显示面板的功耗。

发明内容

有鉴于此，本申请实施例提供了一种移位寄存电路、显示面板及显示装置，以解决上述问题。

第一方面，本申请实施例提供一种移位寄存电路，设置于显示面板，移位寄存电路包括多级移位寄存器和多个级传控制单元，级传控制单元与移位寄存器的触发端电连接，级传控制单元用于控制移位寄存器能否接收到触发信号；其中，移位寄存器输出使能信号的时段所对应的级数为m，m≥1；至少部分级传控制单元的控制端与同一条第一信号线电连接，且与同一第一信号线电连接的级传控制单元中，相邻的两个级传控制单元分别与第i级移位寄存器的触发端、第j级移位寄存器的触发端电连接，j-i≥m+2。

在第一方面的一种实现方式中，各移位寄存器的触发端与级传控制单元一一对应电连接，移位寄存电路与至少三条不同的第一信号线电连接。

在第一方面的一种实现方式中，部分移位寄存器的触发端与级传控制单元一一对应电连接，移位寄存电路与至少一条第一信号线电连接。

在第一方面的一种实现方式中，在相邻的两级移位寄存器中，一者的触发端与级传控制单元的输出端电连接，另一者的输出端与该级传控制单元的输入端电连接。

在第一方面的一种实现方式中，级传控制单元包括第一晶体管，第一晶体管的第一极与级传控制单元的输入端电连接、第二极与级传控制单元的输出端电连接、栅极与级传控制单元的控制端电连接。

在第一方面的一种实现方式中，移位寄存电路包括级传截止工作阶段，在级传截止工作阶段，级传截止处的移位寄存器的触发端所电连接的级传控制单元关闭。

在第一方面的一种实现方式中，移位寄存器包括输入模块，输入模块的输入端与级传控制单元的输出端电连接；移位寄存电路包括常规工作阶段，在常规工作阶段，输入模块开启的时段位于其所电连接的级传控制单元开启的时段内。

在第一方面的一种实现方式中，在常规工作阶段，第一信号线传输有效信号控制级传控制单元保持开启状态。

第二方面，本申请实施例提供一种显示面板，包括如第一方面提供的移位寄存电路。

第三方面，本申请实施例提供一种显示装置，包括如第二方面提供的显示面板。

本申请实施例中，设置级传控制单元与移位寄存器的触发端电连接，则可以通过控制级传控制单元的开关状态来控制移位寄存电路中各级移位寄存器之间的级传，使得在显示面板的一帧画面中，无需输出使能信号的移位寄存器停止输出使能信号成为了可能，从而有利于降低显示面板的功耗。

此外，将至少部分级传控制单元的控制端与同一条第一信号线电连接，则有利于减少第一信号线的数量，在级传控制单元数量较多的情况下方便走线，降低显示面板的制备难度。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请实施例提供的一种移位寄存电路的示意图；

图2为本申请实施例提供的一种移位寄存电路的应用场景；

图3为本申请实施例提供的又一种移位寄存电路的示意图；

图4为本申请实施例提供的一种级传控制单元与移位寄存器的电路连接示意图；

图5为图4所示电路的一种时序图；

图6为本申请实施例提供的又一种移位寄存电路的示意图；

图7为图4所示电路的一种第一信号线与第一时钟信号线的时序图；

图8为图4所示电路的又一种第一信号线与第一时钟信号线的时序图；

图9为本申请实施例提供的一种级传截止处移位寄存器的时序图；

图10为本申请实施例提供的一种显示装置的示意图。

具体实施方式

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本说明书的描述中，需要理解的是，本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。

应当理解，尽管在本申请实施例中可能采用术语第一、第二等来描述晶体管、信号线等，但这些晶体管、信号线等不应限于这些术语。这些术语仅用来将晶体管、信号线等彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一晶体管也可以被称为第二晶体管，类似地，第二晶体管也可以被称为第一晶体管。

本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。

图1为本申请实施例提供的一种移位寄存电路的示意图，图2为本申请实施例提供的一种移位寄存电路的应用场景。

本申请实施例提供一种移位寄存电路100，如图1所示，移位寄存电路 100包括多级移位寄存器10和多个级传控制单元20，级传控制单元20与移位寄存器10的触发端IN电连接，级传控制单元20用于控制移位寄存器10 能否接收到触发信号。

在相邻的两级移位寄存器10中，一者的输出端OUT所输出的使能信号可以作为另一者的触发信号。第1级移位寄存器的触发信号可以由起始信号线STV提供。

可选地，如图1所示，在相邻的两级移位寄存器10中，一者的触发端IN 与级传控制单元20的输出端电连接，另一者的输出端OUT与该级传控制单元20的输入端电连接。

需要说明的是，图1仅是示意出了移位寄存电路100正向级传的情况，在一些其他的实施例中，移位寄存电路100也可以反向级传。

结合图1和图2所示，本申请实施例提供的移位寄存电路100可以设置在显示面板01的非显示区NA中，每级移位寄存器10的输出端OUT与显示面板01的显示区AA中的栅线SL对应电连接，移位寄存电路100所包括的多级移位寄存器10可以依序输出使能信号提供给栅线SL，以控制显示区AA 中晶体管的逐行开启。

本申请中所指使能信号为，与移位寄存器10的输出端OUT电连接的栅线SL接收到该使能信号后，该栅线SL所连接控制的晶体管开启。

在移位寄存电路100中，移位寄存器10输出使能信号的时段所对应的级数为m，m≥1。此处使能信号的时段所对应的级数是指，第P级移位寄存器 10输出使能信号的时段与第P+1级移位寄存器10、第P+2级移位寄存器10 至第P+m-1级移位寄存器10输出使能信号的时段交叠，P≥1。

例如，当m＝3，P＝1时，第1级移位寄存器10输出使能信号的时段与第 2级移位寄存器、第3级移位寄存器输出使能信号的时段交叠。

其中，至少部分级传控制单元20的控制端20C与同一条第一信号线SW1 电连接，并且与同一第一信号线SW1电连接的级传控制单元20中，相邻的两个级传控制单元20分别与第i级移位寄存器10的触发端IN、第j级移位寄存器10的触发端IN电连接，j-i≥m+2。图1仅示意出了m＝1时第一信号线 SW1的连接情况。

可以理解的是，在移位寄存电路100的多级移位寄存器10的级传过程中，当与某个移位寄存器10的触发端IN电连接的级传控制单元20关闭时，则该移位寄存器10无法接收触发信号，使得该移位寄存器10不能输出使能信号，从而使得该移位寄存器10下一级的移位寄存器10接收不到触发信号，进而使得后续移位寄存器10均无法接收触发信号，移位寄存电路100的级传工作停止。在显示面板01的一帧画面中，级传截止处的移位寄存器10(级传过程中首先不能输出使能信号的移位寄存器)及其后续的移位寄存器10均不会输出使能信号。

本申请实施例中，设置级传控制单元20与移位寄存器10的触发端IN电连接，则可以通过控制级传控制单元20的开关状态来控制移位寄存电路100 中各级移位寄存器10之间的级传，使得在显示面板01的一帧画面中，无需输出使能信号的移位寄存器10停止输出使能信号成为了可能，从而有利于降低显示面板01的功耗。

此外，将至少部分级传控制单元20的控制端20C与同一条第一信号线 SW1电连接，则有利于减少第一信号线SW1的数量，在级传控制单元20数量较多的情况下方便走线，降低显示面板01的制备难度。而且与同一第一信号线SW1电连接的相邻两个级传控制单元20分别与第i级移位寄存器10的触发端IN、第j级移位寄存器10的触发端IN电连接，j-i≥m+2；则可以避免第i级移位寄存器10与第j级移位寄存器10工作之间的相互影响。

例如，在移位寄存电路100的级传顺序中，第i级移位寄存器10位于第 j级移位寄存器10之前，当移位寄存电路100在第j级移位寄存器10处停止级传时，同一第一信号线SW1传输有效信号控制第i级移位寄存器10的触发端IN、第j级移位寄存器10的触发端IN所分别电连接的级传控制单元20均关闭，与第j级移位寄存器10的触发端IN电连接的级传控制单元20关闭，控制第j级移位寄存器10不能输出使能信号，此时，与第i级移位寄存器10 的触发端IN电连接的级传控制单元20虽然关闭，但是第i级移位寄存器10 已完成一个周期的工作，不会影响第i级移位寄存器10的正常工作。

请继续参考图2，在本申请实施例的一种应用场景中，显示面板01的显示区AA包括第一区域A1和第二区域A2。

在显示面板01的相邻两帧画面中，后一帧画面中第二区域A2的图案与前一帧画面中第二区域A2的图案相同，后一帧画面相对于前一帧画面仅第一区域A1的图案发生变化，则显示面板01的显示画面由前一帧画面向后一帧画面变化时，可以控制移位寄存电路100中与第一区域A1中的栅线SL电连接的移位寄存器10依序输出使能信号，与第二区域A2中的栅线SL电连接的移位寄存器10维持上一阶段的工作状态，无需输出使能信号，即移位寄存电路100可以在与第二区域A2起始行栅线SL电连接的移位寄存器10处停止级传，从而降低显示面板01的功耗。

图3为本申请实施例提供的又一种移位寄存电路的示意图。

在本申请的一个实施例中，如图3所示，级传控制单元20包括第一晶体管M1，第一晶体管M1的第一极与级传控制单元20的输入端电连接、第二极与级传控制单元20的输出端电连接、栅极与级传控制单元20的控制端20C 电连接。

可选地，第一晶体管M1的第一极为其源极、第二极为其漏极。

需要说明的是，在一些其他的实施例中，第一晶体管M1的第一极也可以为其漏极、第二极为其源极。

本申请实施例中，级传控制单元20可以仅包括一个第一晶体管M1，可以通过控制第一晶体管M1的开关状态来控制移位寄存电路100的级传过程。当第一晶体管M1关闭时，与该第一晶体管M1的第二极电连接的移位寄存器 10不能接收到触发信号，移位寄存电路100在该移位寄存器10处停止级传。当第一晶体管M1开启时，与该第一晶体管M1的第二极电连接的移位寄存器 10正常接收触发信号，移位寄存电路100正常级传。

图4为本申请实施例提供的一种级传控制单元与移位寄存器的电路连接示意图，图5为图4所示电路的一种时序图。

为了将本申请实施例的技术方案阐述的更加清楚，下面结合图4和图5 对图4所示的移位寄存器的工作过程进行说明。

如图4所示，本申请实施例提供的移位寄存器10可以包括晶体管 M2～M16，晶体管M2的第一极与第一电压端VGH电连接、第二极与移位寄存器10的输出端OUT电连接、栅极与第二节点N2电连接；晶体管M3的第一极与第二电压端VGL电连接、第二极与移位寄存器10的输出端OUT电连接、栅极与第一节点N1电连接；晶体管M4的第一极与第一电压端VGH电连接、第二极与第二节点N2电连接，晶体管M4的栅极与晶体管M9的栅极、晶体管M10的第二极、晶体管M14的第一极电连接；晶体管M5的第一极与晶体管M6的第二极电连接、第二极与第二节点N2电连接、栅极与第二时钟信号线XCK电连接；晶体管M6的第一极与第二时钟信号线XCK电连接、栅极与晶体管M13的第二极电连接；晶体管M7的第一极与第一电压端VGH 电连接、第二极与晶体管M12的第二极电连接，晶体管M7的栅极与晶体管 M13的第一极、晶体管M11的第二极、晶体管M9的第二极电连接；晶体管 M8的第一极与移位寄存器的触发端IN电连接、第二极与晶体管M15的第一极电连接、栅极与第一时钟信号线CK电连接；晶体管M9的第一极与第一时钟信号线CK电连接；晶体管M10的第一极与移位寄存器的触发端IN电连接、栅极与第一时钟信号线CK电连接；晶体管M11的第一极与第二电压端VGL 电连接、栅极与第一时钟信号线CK电连接；晶体管M12的第一极与第二时钟信号线XCK电连接，晶体管M12的栅极与晶体管M15的第二极、晶体管 M16的第一极及晶体管M16的栅极电连接；晶体管M13的栅极与第二电压端 VGL电连接；晶体管M14的第二极与第一节点N1电连接、栅极与第二电压端VGL电连接；晶体管M15的栅极与第二电压端VGL电连接；晶体管M16 的第二极与第一节点N1电连接。

可选地，第一电压端VGH传输直流高电平信号，第二电压端传输直流低电平信号，移位寄存器10输出的使能信号为直流高电平信号。

此外，移位寄存器10还包括电容C1～C3，电容C1的一个极板与晶体管 M13的第二极及晶体管M6的栅极电连接、另一个极板与晶体管M5的第一极及晶体管M6的第二极电连接；电容C2的一个极板与第一电压端VGH电连接、另一个极板与第二节点N2电连接；电容C3的一个极板与晶体管M12的第二极电连接、另一个极板与晶体管M12的栅极电连接。

移位寄存器10的工作过程包括t1、t2、和t3三个阶段。本申请实施例中，以晶体管M2～M16均为P型晶体管，第一电压端VGH传输直流高电平信号，第二电压端传输直流低电平信号，移位寄存器10输出的使能信号为直流高电平信号为例进行说明。当然，在一些其他的实施例中，晶体管M2～M16中的任意一者也可以为N型晶体管。

在t1阶段，触发端IN和第二时钟信号线XCK提供高电平信号，第一时钟信号线CK提供低电平信号，第一时钟信号线CK上的低电平信号控制晶体管M10、晶体管M11开启，晶体管M14在第二电压端VGL的控制下开启，触发端IN提供的高电平信号可以经过开启的晶体管M10和晶体管M14传输至第一节点N1，第一节点N1的高电平信号控制晶体管M3关闭；同时，第一节点N1的高电平信号控制晶体管M4关闭，第二时钟信号线XCK上的高电平信号控制晶体管M5关闭，由于电容C2的作用，第二节点N2维持上一阶段的高电平电位，第二节点N2的高电平电位控制晶体管M2关闭，移位寄存器10的输出端OUT输出上一阶段的低电平信号。

在t2阶段，触发端IN和第二时钟信号线XCK提供低电平信号，第一时钟信号线CK提供高电平信号。第一时钟信号线CK提供的高电平信号控制晶体管M8、晶体管M10和晶体管M11关闭，第一节点N1维持上一阶段的高电平电位，第一节点N1的高电平信号控制晶体管M3关闭；第二时钟信号线 XCK提供的低电平信号控制晶体管M4开启，第二时钟信号线XCK上的低电平信号通过晶体管M4传输至第二节点N2，第二节点N2的低电平信号控制晶体管M2开启，第一电压端VGH提供的高电平信号传输至移位寄存器10 的输出端OUT，移位寄存器10输出使能信号。

在t3阶段，触发端IN和第一时钟信号线CK提供低电平信号，第二时钟信号线XCK提供高电平信号。第一时钟信号线CK提供的低电平信号控制晶体管M8、晶体管M10和晶体管M11开启，第二电压端VGL提供的低电平信号控制晶体管M14和晶体管M15开启，此时晶体管M16的第一极为低电平信号，晶体管M16开启；触发端IN的低电平信号可以传输至第一节点N1；同时，触发端IN的低电平信号通过晶体管M10传输至晶体管M4的栅极，晶体管M4开启，第一电压端VGH的高电平信号可以通过晶体管M4传输至第二节点N2；第二节点N2的高电平信号控制晶体管M2关闭，第一节点N1 的低电平信号控制晶体管M3开启，第二电压端VGL提供的低电平信号传输至移位寄存器10的输出端OUT。

需要说明的是，在t1阶段开始之前，移位寄存器10中的第一节点N1、第二节点N2的电位维持在t3阶段的状态，移位寄存器10的输出端OUT传输低电平信号。

当第一信号线SW1传输有效信号控制第一晶体管M1关闭，使得与该第一晶体管M1的第二极电连接的移位寄存器10的触发端IN接收不到触发信号时，该移位寄存器10不再执行t1阶段和t2阶段，从而无法输出使能信号，进而无法向后续的移位寄存器10提供触发信号，移位寄存电路100在该移位寄存器10处停止级传。

当第一信号线SW1传输有效信号控制晶体管M1保持开启状态时，与该第一晶体管M1的第二极电连接的移位寄存器10正常执行t1、t2、和t3阶段，移位寄存电路100正常级传。

需要说明的是，在一些其他的实施例中，移位寄存器10还可以为其他电路结构，只需移位寄存器10在触发端IN接收触发信号后才能输出使能信号即可。本申请不做具体限定。

请继续参考图3，在本申请的一个实施例中，移位寄存电路100中的各移位寄存器10的触发端IN与级传控制单元20一一对应电连接，移位寄存电路 100与至少三条不同的第一信号线SW1电连接。

也就是说，在移位寄存电路100中，每级移位寄存器10的触发端IN均与级传控制单元20一一对应电连接，并且所有级传控制单元20由至少三条第一信号线SW1传输控制信号。

由上述移位寄存器的工作过程可知，当移位寄存器10输出使能信号的时段对应的级数为1级时，即m＝1时，第i级移位寄存器10执行完毕t1、t2、 t3阶段后，第i+3级移位寄存器10开始执行t1阶段，i≥1。

其中，第i级移位寄存器10的触发端IN所电连接的级传控制单元20的控制端20C可以与第i+n级移位寄存器10的触发端IN所电连接的级传控制单元20的控制端20C电连接同一条第一信号线SW1，n≥3。第i+1级至第i+n-1 级移位寄存器10的触发端IN所电连接的级传控制单元20可以分别与不同的第一信号线SW1电连接。

例如，如图3所示，移位寄存电路100中，第1级移位寄存器101、第4 级移位寄存器104的触发端IN所分别电连接的级传控制单元20与同一条第一信号线SW1电连接；第2级移位寄存器102、第5级移位寄存器105的触发端IN所分别电连接的级传控制单元20与同一条第一信号线SW1电连接；第3级移位寄存器103、第6级移位寄存器106的触发端IN所分别电连接的级传控制单元20与同一条第一信号线SW1电连接。

当需要移位寄存电路100在第i+n级移位寄存器10处停止级传时，则可以在第i+n级移位寄存器10执行t1阶段的起始时刻，控制第i+n级移位寄存器10的触发端IN所电连接的级传控制单元20关闭，使得第i+n级移位寄存器10不能正常执行t1、t2阶段，从而无法输出使能信号，进而使得移位寄存电路100在第i+n级移位寄存器10处停止级传。此时，虽然与第i级移位寄存器10的触发端IN电连接的级传控制单元20关闭，但是第i级移位寄存器 10已执行完毕t1、t2、t3阶段，不会影响第i级移位寄存器10的正常工作。

需要说明的是，图3仅示意出了移位寄存电路100与三条不同的第一信号线SW1电连接的情况。

本申请实施例提供的移位寄存电路100可以在任意一级移位寄存器10处停止级传。

图6为本申请实施例提供的又一种移位寄存电路的示意图。

在本申请的一个实施例中，如图6所示，移位寄存电路100中的部分移位寄存器10的触发端IN与级传控制单元20一一对应电连接，移位寄存电路 100与至少一条第一信号线SW1电连接。

也就是说，在移位寄存电路100中，部分移位寄存器10的触发端IN与级传控制单元20一一对应电连接，并且所有级传控制单元20由至少一条第一信号线SW1传输控制信号。

由上述实施例的分析可知，在m＝1时，可以设置第i级移位寄存器10的触发端IN所电连接的级传控制单元20的控制端20C与第i+n级移位寄存器 10的触发端IN所电连接的级传控制单元20的控制端20C电连接同一条第一信号线SW1，n≥3。

可选地，第i级移位寄存器10的触发端IN所电连接的级传控制单元20 的控制端20C与第i+3级移位寄存器10的触发端IN所电连接的级传控制单元20的控制端20C电连接同一条第一信号线SW1。

例如，如图6所示，移位寄存电路100中，第1级移位寄存器101、第4 级移位寄存器104及第7级移位寄存器107的触发端IN与级传控制单元20 一一对应电连接，所有级传控制单元20的控制端20C均与同一条第一信号线 SW1电连接。

本申请实施例中，移位寄存电路100可以在需要级传截止处的接近位置实现移位寄存器10停止级传，在降低显示面板01功耗的同时，可以设置较少的第一信号线SW1，有利于进一步降低第一信号线SW1的走线难度，从而进一步降低显示面板01的制备难度。

图7为图4所示电路的一种第一信号线与第一时钟信号线的时序图，图8 为图4所示电路的又一种第一信号线与第一时钟信号线的时序图。

请继续参考图4，在本申请的一个实施例中，移位寄存器10包括输入模块11，输入模块11的控制端与第一时钟信号线CK电连接，输入模块11的输入端与级传控制单元20的输出端电连接。

具体地，如图4所示，输入模块11的输入端可以是移位寄存器10的触发端IN，输入模块11用于将触发端IN接收到的信号传输至移位寄存器10 内部。输入模块11可以包括晶体管M8和晶体管M10，晶体管M8的第一极和晶体管M10的第一极、移位寄存器10的触发端IN电连接。晶体管M8的栅极、晶体管M10的栅极与第一时钟信号线CK电连接。

移位寄存器电路100包括常规工作阶段T1，在常规工作阶段T1，输入模块11开启的时段位于其所电连接的级传控制单元20开启的时段内。

可选地，结合图4和图7所示，级传控制单元20的控制端20C与第一信号线SW1电连接，在常规工作阶段T1，第一信号线SW1传输有效信号(如低电平信号)控制级传控制单元20开启的时段与第一时钟信号线CK传输有效信号(如低电平信号)控制输入模块11开启的时段相同。

可选地，结合图4和图8所示，级传控制单元20的控制端20C与第一信号线SW1电连接，在常规工作阶段T1，第一信号线SW1传输有效信号(如低电平信号)控制级传控制单元20保持开启状态。

图9为本申请实施例提供的一种级传截止处移位寄存器的时序图。

在本申请的一个实施例中，移位寄存电路100包括级传截止工作阶段T2，在级传截止工作阶段T2，级传截止处的移位寄存器10的触发端IN所电连接的级传控制单元20关闭。

具体地，结合图3、图4和图9所示，移位寄存电路100在第k级移位寄存器10处停止级传，k＞1；在级传截止工作阶段T2，第一信号线SW1传输有效信号(如高电平信号)控制第k级移位寄存器10的触发端IN所电连接的级传控制单元20关闭，此时，第k级移位寄存器10上一级的移位寄存器 10(如第k-1级移位寄存器)所输出的使能信号不能传输至第k级移位寄存器 10的触发端IN，即第k级移位寄存器10无法接收高电平的触发信号，第k 级移位寄存器10不能执行t1、t2阶段。第k级移位寄存器10中的第一节点 N1保持低电平电位、第二节点N2保持高电平电位，第k级移位寄存器10的输出端OUT输出低电平信号，无法输出高电平使能信号，进而控制后续移位寄存器10均停止输出使能信号。

本申请实施例将级传截止处移位寄存器10的触发端IN所电连接的级传控制单元20关闭，则可以停止移位寄存电路100的级传工作，使得在显示面板01的一帧画面中，无需输出使能信号的移位寄存器10停止输出使能信号成为了可能，从而有利于降低显示面板01的功耗。

本申请实施例还提供一种显示面板01，如图2所示，显示面板01包括如上述实施例提供的移位寄存电路100。示例性地，显示面板01可以为液晶显示面板、有机发光二极管显示面板、次毫米发光二极管显示面板(mini-LED)、微型发光二极管显示面板(micro-LED)，本申请实施例对此不作限定。

在显示面板01中，设置级传控制单元20与移位寄存器10的触发端IN 电连接，则可以通过控制级传控制单元20的开关状态来控制移位寄存电路100 中各级移位寄存器10之间的级传，使得在显示面板01的一帧画面中，无需输出使能信号的移位寄存器10停止输出使能信号成为了可能，从而有利于降低显示面板01的功耗。

此外，将至少部分级传控制单元20的控制端20C与同一条第一信号线 SW1电连接，则有利于减少第一信号线SW1的数量，在级传控制单元20数量较多的情况下方便走线，降低显示面板01的制备难度。

图10为本申请实施例提供的一种显示装置的示意图。

本申请实施例提供一种显示装置02，如图10所示，包括如上一实施例提供的显示面板01。示例性的，显示装置02可为手机、电脑、电视、智能可穿戴设备(例如，智能手表)以及车载显示设备等电子设备，本申请实施例对此不作限定。

在显示装置02中，设置级传控制单元20与移位寄存器10的触发端IN 电连接，则可以通过控制级传控制单元20的开关状态来控制移位寄存电路100 中各级移位寄存器10之间的级传，使得在显示装置02的一帧画面中，无需输出使能信号的移位寄存器10停止输出使能信号成为了可能，从而有利于降低显示装置02的功耗。

此外，将至少部分级传控制单元20的控制端20C与同一条第一信号线 SW1电连接，则有利于减少第一信号线SW1的数量，在级传控制单元20数量较多的情况下方便走线，降低显示装置02的制备难度。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种移位寄存电路，设置于显示面板，其特征在于，所述移位寄存电路包括多级移位寄存器和多个级传控制单元，所述级传控制单元与所述移位寄存器的触发端电连接，所述级传控制单元用于控制所述移位寄存器能否接收到触发信号；

其中，所述移位寄存器输出使能信号的时段所对应的级数为m，m≥1；至少部分所述级传控制单元的控制端与同一条第一信号线电连接，且与同一所述第一信号线电连接的级传控制单元中，相邻的两个级传控制单元分别与第i级移位寄存器的触发端、第j级移位寄存器的触发端电连接，j-i≥m+2。

2.根据权利要求1所述的移位寄存电路，其特征在于，各所述移位寄存器的触发端与所述级传控制单元一一对应电连接，所述移位寄存电路与至少三条不同的所述第一信号线电连接。

3.根据权利要求1所述的移位寄存电路，其特征在于，部分所述移位寄存器的触发端与所述级传控制单元一一对应电连接，所述移位寄存电路与至少一条所述第一信号线电连接。

4.根据权利要求1所述的移位寄存电路，其特征在于，在相邻的两级移位寄存器中，一者的触发端与所述级传控制单元的输出端电连接，另一者的输出端与该所述级传控制单元的输入端电连接。

5.根据权利要求1所述的移位寄存电路，其特征在于，所述级传控制单元包括第一晶体管，所述第一晶体管的第一极与所述级传控制单元的输入端电连接、第二极与所述级传控制单元的输出端电连接、栅极与所述级传控制单元的控制端电连接。

6.根据权利要求1所述的移位寄存电路，其特征在于，所述移位寄存电路包括级传截止工作阶段，在所述级传截止工作阶段，级传截止处的所述移位寄存器的触发端所电连接的级传控制单元关闭。

7.根据权利要求1所述的移位寄存电路，其特征在于，所述移位寄存器包括输入模块，所述输入模块的输入端与所述级传控制单元的输出端电连接；

所述移位寄存电路包括常规工作阶段，在所述常规工作阶段，所述输入模块开启的时段位于其所电连接的所述级传控制单元开启的时段内。

8.根据权利要求7所述的移位寄存电路，其特征在于，在所述常规工作阶段，所述第一信号线传输有效信号控制所述级传控制单元保持开启状态。

9.一种显示面板，其特征在于，包括如权利要求1-8任意一项所述的移位寄存电路。

10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。

Images