CN106711106A - 集成在晶体管上的温度传感二极管结构及其制备方法 - Google Patents
集成在晶体管上的温度传感二极管结构及其制备方法 Download PDFInfo
- Publication number
- CN106711106A CN106711106A CN201611267856.0A CN201611267856A CN106711106A CN 106711106 A CN106711106 A CN 106711106A CN 201611267856 A CN201611267856 A CN 201611267856A CN 106711106 A CN106711106 A CN 106711106A
- Authority
- CN
- China
- Prior art keywords
- diode
- doped region
- layer
- silicon chip
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 185
- 229920005591 polysilicon Polymers 0.000 claims abstract description 185
- 238000009413 insulation Methods 0.000 claims abstract description 70
- 238000002955 isolation Methods 0.000 claims abstract description 61
- 229910052710 silicon Inorganic materials 0.000 claims description 130
- 239000010703 silicon Substances 0.000 claims description 130
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 129
- 238000001259 photo etching Methods 0.000 claims description 90
- 230000003647 oxidation Effects 0.000 claims description 69
- 238000007254 oxidation reaction Methods 0.000 claims description 69
- 230000000903 blocking effect Effects 0.000 claims description 67
- 239000012535 impurity Substances 0.000 claims description 67
- 229920002120 photoresistant polymer Polymers 0.000 claims description 60
- 230000001413 cellular effect Effects 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 43
- 238000011161 development Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 29
- 229940090044 injection Drugs 0.000 claims description 28
- 238000002347 injection Methods 0.000 claims description 28
- 239000007924 injection Substances 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 26
- 238000002513 implantation Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000005260 corrosion Methods 0.000 claims description 8
- 230000007797 corrosion Effects 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 225
- 150000002500 ions Chemical class 0.000 description 17
- 229910052796 boron Inorganic materials 0.000 description 14
- -1 boron ion Chemical class 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000001939 inductive effect Effects 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 230000024241 parasitism Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000003834 intracellular effect Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Abstract
本发明涉及一种集成在晶体管上的温度传感二极管结构及其制备方法，第一多晶硅层上部连接有第二氧化层和绝缘介质层，第二氧化层具有隔离出二极管区域的隔离部分和环形隔离部分，环形隔离部分将二极管区域的第一多晶硅层隔离形成不相连接的二极管第一掺杂区和隔离保护环，隔离保护环不闭合，外周为圆弧面的二极管第二掺杂区连接在二极管第一掺杂区内形成横向的PN结，二极管的第一、第二电极与对应的二极管第一、第二掺杂区连接，保护电极穿过绝缘介质层与第一多晶硅层上的隔离保护环连接，保护电极与第一电极连接形成等电位。本发明结构合理，能实时探测晶体管芯片温度，能解决外界电流、电压及电场变化对温度传感二极管影响，降低制造成本。
Description
技术领域
本发明涉及一种集成在晶体管上的温度传感二极管结构及其制备方法，属于晶体管制作技术领域。
背景技术
大电流、大功率的功率半导体模块越来越多应用于汽车领域，需要对绝缘栅双极晶体管(IGBT)或场效应晶体管(MOSFET)采取过温、过流、过压等保护措施，因此往往需要将IGBT或MOSFET与温度传感器集成在一起。通过集成的温度传感器可以实时、有效检测模块、芯片的温度，从而及时对器件进行保护。目前功率半导体模块大多是将温度敏感元件与IGBT或MOSFET芯片封装于同一模块中，而该温度敏感元件是检测电路的温度，并把温度信号转换成热电动势信号,这种结构的温度传感器无法直接检测到芯片内部的温度，在晶体管出现瞬间过温、过流和过压时，温度敏感元件检测无法真正起到保护作用。
目前先进的温度传感器采用多晶薄膜结构，以实现温度检测功能，一方面该多晶薄膜二极管采用横向PN结，其耐压与面积成正比，需要兼顾。另一方面该多晶薄膜二极管也需要通过内部电路与晶体管连接，造成功率半导体模块结构复杂，且与IGBT、MOSFET等晶体管工艺不完全兼容，提高了制作成本。
发明内容
本发明的目的是提供一种结构合理，集成在晶体管芯片的有源区内，能够实时探测晶体管芯片温度，并能减少外界电流、电压及电场变化对温度传感二极管影响，能与晶体管工艺兼容，且能避免占用过大的芯片面积，降低制造成本的集成在晶体管上的温度传感二极管结构及其制备方法。
本发明为达到上述目的的技术方案是：一种集成在晶体管上的温度传感二极管结构，其特征在于：硅片的有源区内依次连接有第一氧化层和其上部的第一多晶硅层，所述的第一多晶硅层为晶体管的多晶硅栅，第一多晶硅层上部依次连接有第二氧化层和绝缘介质层，第二氧化层具有向下穿过第一多晶硅层和第一氧化层与晶体管的第一掺杂区和第二掺杂区连接用以隔离出二极管区域的隔离部分，第二氧化层还具有穿过第一多晶硅层和第一氧化层与硅片连接的环形隔离部分，环形隔离部分将二极管区域的第一多晶硅层隔离形成不相连接的二极管第一掺杂区和位于二极管第一掺杂区外围的隔离保护环，且隔离保护环不闭合，外周为圆弧面的二极管第二掺杂区连接在二极管第一掺杂区内并形成横向的PN结，二极管的第一电极和第二电极穿过绝缘介质层和第二氧化层与对应的二极管第一掺杂区和二极管第二掺杂区连接，保护电极穿过绝缘介质层和第二氧化层与第一多晶硅层上的隔离保护环连接，且保护电极与第一电极连接形成等电位。
本发明为达到上述目的的另一个技术方案是：一种集成在晶体管上的温度传感二极管结构，其特征在于：硅片的有源区内依次连接有第一氧化层和其上部的第一多晶硅层，所述的第一多晶硅层为晶体管的多晶硅栅，第一多晶硅层上部连接有第二氧化层，第二氧化层具有向下穿过第一多晶硅层和第一氧化层与晶体管的第一掺杂区和第二掺杂区连接用以隔离出二极管区域的隔离部分，第二氧化层上部在二极管区域处连接有第二多晶硅层，绝缘介质层连接在第二多晶硅层上部和第二氧化层上，绝缘介质层具有向下穿过第二多晶硅层与第二氧化层连接的环形隔离部分，环形隔离部分将第二多晶硅层隔离形成不相连接的二极管第一掺杂区和位于二极管第一掺杂区外围的隔离保护环，且隔离保护环不闭合，外周为圆弧面的二极管第二掺杂区连接在二极管第一掺杂区内形成横向的PN结，二极管的第一电极和第二电极穿过绝缘介质层与对应的二极管第一掺杂区和二极管第二掺杂区连接，保护电极穿过绝缘介质层与第二多晶硅层上的隔离保护环连接，或保护电极一引脚穿过绝缘介质层与第二多晶硅层上的隔离保护环连接、另一引脚穿过绝缘介质层和第二氧化层与第一多晶硅层连接，且保护电极与第一电极连接形成等电位。
本发明一种集成在晶体管上的温度传感二极管结构的制备方法，其特征在于：包括以下步骤：
⑴、场氧化：将清洁处理后的硅片放入氧化炉内进行氧化处理，形成场氧化层；
⑵、光刻有源区：在硅片表面涂覆光刻胶，进行光刻、显影，刻蚀出有源区，刻蚀后将光刻胶去掉；
⑶、一次氧化：将硅片放入氧化炉内进行氧化处理，形成第一氧化层；
⑷、淀积第一多晶硅：在将硅片放入淀积炉内，在第一氧化层上淀积并自掺杂形成第一多晶硅层，用于多晶硅栅；
⑸、光刻有源区元胞窗口、二极管的隔离窗口以及隔离保护环窗口，注入离子并推结：在硅片表面涂覆光刻胶，进行光刻、显影、刻蚀第一多晶硅层和第一氧化层形成有源区元胞窗口、二极管的隔离窗口及隔离保护环窗口，隔离保护环窗口不相通，刻蚀后将光刻胶去掉，将第一杂质注入有源区元胞窗口及二极管的隔离窗口，将硅片放入扩散炉内扩散形成有源区原胞的第一掺杂区；
⑹、光刻晶体管的第二掺杂区窗口，离子注入并推结：淀积氧化层，在硅片表面涂覆光刻胶，进行光刻、显影、刻蚀氧化层形成晶体管第二掺杂区窗口，在第二掺杂区窗口注入与第一掺杂杂质不同的第二掺杂杂质，将硅片放入扩散炉内扩散形成有源区元胞的第二掺杂区；
⑺、二次氧化：将硅片放入氧化炉内进行氧化处理，形成第二氧化层及隔离部分和环形隔离部分；
⑻、光刻PN结窗口,离子注入并推结：在硅片表面涂覆光刻胶，进行光刻、显影、刻蚀第二氧化层，形成光刻PN结窗口，刻蚀后去掉光刻胶，再向光刻PN结窗口注入与二极管第一掺杂区杂质不同的杂质，将硅片放入扩散炉内扩散形成二极管第二掺杂区并形成横向PN结；
⑼、绝缘介质层淀积，光刻引线接触孔：将硅片放入淀积炉内，在硅片表面淀积绝缘介质层，在硅片表面涂覆光刻胶、光刻、显影、刻蚀有源区元胞的栅极引线孔及发射极引线孔，二极管的第一电极引线孔、第二电极引线孔及保护电极引线孔；
⑽、金属层淀积：对硅片溅射或蒸发金属层；
⑾、金属光刻和腐蚀：在金属层涂覆光刻胶、光刻、显影、刻蚀金属层形成晶体管栅极和发射极，以及二极管的第一电极、第二电极和保护电极，且第二电极与保护电极连接，制得集成在晶体管上的温度传感二极管。
本发明另一种集成在晶体管上的温度传感二极管结构的制备方法，其特征在于：包括以下步骤：
⑴、场氧化：将清洁处理后的硅片放入氧化炉内进行氧化处理，形成场氧化层；
⑵、光刻有源区：在硅片表面涂覆光刻胶，进行光刻、显影，刻蚀出有源区，刻蚀后将光刻胶去掉，
⑶、一次氧化：将硅片放入氧化炉内进行氧化处理，形成第一氧化层；
⑷、淀积第一多晶硅：将硅片放入淀积炉内，在第一氧化层上淀积并自掺杂形成第一多晶硅层，或在第一氧化层上淀积本征多晶硅并进行离子注入掺杂形成第一多晶硅层，形成导电的多晶硅栅；
⑸、光刻有源区元胞窗口及二极管的隔离窗口，注入离子并推结：在硅片表面涂覆光刻胶，进行光刻、显影、刻蚀第一多晶硅层和第一氧化层形成有源区元胞窗口及二极管的隔离窗口，刻蚀后将光刻胶去掉，将第一杂质注入有源区元胞窗口及二极管的隔离窗口内，将硅片放入扩散炉内扩散形成有源区元胞的第一掺杂区，
⑹、光刻有源区第二掺杂区窗口，注入离子并推结：在硅片表面淀积氧化层，涂覆光刻胶，进行光刻、显影、刻蚀氧化层形成有源区第二掺杂区窗口向第一掺杂区内注入与第一杂质不同的杂质，再将硅片放入扩散炉内，扩散形成有源区元胞的第二掺杂区；
⑺、二次氧化：将硅片放入氧化炉内进行氧化处理，形成第二氧化层及隔离部分；
⑻、淀积多晶硅：将硅片放入淀积炉内，在第二氧化层上淀积本征多晶硅并经离子注入掺杂形成第二晶硅层，或在第二氧化层上淀积并自掺杂形成第二多晶硅层，形成导电的二极管第一掺杂区；
⑼、光刻PN结窗口，离子注入并推结：在硅片表面淀积氧化层，涂覆光刻胶，进行光刻、显影，刻蚀出氧化层上的二极管PN结窗口，再向PN结窗口注入与二极管第一掺杂区杂质不同的杂质，将硅片放入扩散炉内扩散形成二极管第二掺杂区并形成横向PN结；
⑽、光刻隔离保护还窗口：在硅片表面涂覆光刻胶，进行光刻、显影，刻蚀光刻第二多晶硅层形成不相连的隔离保护环窗口；
⑾、绝缘介质层淀积，光刻引线接触孔：将硅片放入淀积炉内，在硅片表面淀积绝缘介质层，并形成环形隔离部分，在硅片表面涂覆光刻胶、光刻、显影、刻蚀有源区元胞的栅极引线孔及发射极引线孔，二极管的第一电极引线孔、第二电极引线孔及保护电极引线孔；
⑿、金属层淀积：对硅片溅射或蒸发金属层；
⒀、金属光刻和腐蚀：在金属层涂覆光刻胶、光刻、显影、刻蚀金属层形成晶体管的栅极和发射极，以及二极管的第一电极、第二电极和保护电极，且第一电极与保护电极连接，制得集成在晶体管上的温度传感二极管。
本发明的温度传感二极管连接在晶体管的硅片有源区内，温度传感二极管制作于第一层多晶硅层上或第二多晶硅层上，第一或第二多晶硅层的二极管第一掺杂区内连接有二极管第二掺杂区并形成横向PN结，使多晶硅形成温度传感器结构，能与晶体管一起制作，二极管第一掺杂区和第二掺杂区均可根据实际应用进行调整，能避免占用过大的芯片面积，而集成在同一颗芯片上，将温度传感二极管置于芯片中温度变化比较敏感的位置来探测芯片温度，由于温度传感二极管的电压受温度变化较明显并且比较稳定，更能够实时、直接、准确的探测、监控晶体管的温度。本发明针对将温度传感二极管置于硅片的有源区内，通过设置在二极管第二掺杂区外部的隔离保护环，达到隔离周边的信号及主器件的干扰，使温度传感二极管不受外界电流电压及电场变化的影响，故能妥善保护二极管的工作环境，为其提供良好安静的工作条件，保证二极管能够有效、安全的工作。本发明隔离保护环采用非封闭结构，能避免封闭环绕带来寄生的电感效应，提高了其抗干扰能力及可靠性。本发明将连接隔离保护环的保护电极与温度传感二极管的第一电极连接形成等电位，使得器件特性更加均匀，可靠性更高。本发明采用两层多晶硅层时，通过二极管区域的第一多晶硅层起到保护垫作用，并能保证上方形成二极管的多晶硅层结构平整度，通过第一多晶硅导层隔离，屏蔽二极管下方影响，提高了其抗干扰能力及可靠性。
本发明的第一多晶硅层与晶体管的多晶硅栅同时形成，通过光刻得到所需图形，温度传感二极管的第一掺杂区和第二掺杂区以及隔离保护环均在同一层多晶硅完成，结构更加紧凑。本发明采用二层多晶硅层时，在作为晶体管的多晶硅栅基础上，增加第二多晶硅层，使二极管区域的第一多晶硅层作为保护垫，通过光刻第二多晶硅层到不相连接的二极管第一掺杂区和位于二极管第一掺杂区外部的隔离保护环，并通过绝缘介质层进行隔离，实现对二极管的保护。本发明通过光刻形成PN结窗口，使二极管第二掺杂区连接在二极管第一掺杂区内形成横向的PN结，由于PN结界面更加平整均匀，因此耐压较高，电流更加均匀，可靠性更高，从而提高温度传感二极管的工作可靠性，同时也能方便通过调整第一及二多晶硅层的掺杂浓度，可轻松控制二极管耐压，不影响主芯片特性。本发明能与晶体管工艺兼容，降低制造成本。本发明在淀积第一多晶硅之前，还可对形成二极管的区域的保护区窗口进行注入离子和推结，形成与晶体管终端区杂质相同杂质的掺杂保护层，以使得二极管能够与晶体管进行更好的隔离，该步工艺与晶体管的终端区同时形成，不需要增加额外的工艺步骤。本发明工艺不仅能与IGBT或MOSFET晶体管工艺兼容，而且还能GTO、GTR、GJT、ITCT、SCT等晶体管工艺兼容，工艺实现简单易行，可靠性高。
附图说明
下面结合附图对本发明的实施例作进一步的详细描述。
图1是本发明的集成在晶体管上的温度传感二极管的结构示意图。
图2是图1的A向结构示意图。
图3是本发明另一种集成在晶体管上的温度传感二极管的结构示意图。
图4是本发明再一种集成在晶体管上的温度传感二极管的结构示意图。
图5是图1结构二极管耐压与第二掺杂区剂量变化的曲线图。
图6是图3结构二极管耐压与第二掺杂区剂量变化的曲线图。
图7是图4结构二极管耐压与第二掺杂区剂量变化的曲线图。
其中：1—硅片，2—第二掺杂区，3—第一掺杂区，4—第二氧化层，4-1—环形隔离部分，4-2—隔离部分，5—掺杂保护区，6—第一氧化层，6-1—隔离垫，6-2—栅氧化层，7—PN结，8—第一多晶硅层，8-1—隔离保护环，8-2—多晶硅栅，8-3—二极管第一掺杂区，8-4—二极管第二掺杂区，9—隔离保护环窗口，10—隔离窗口，11—有源区元胞窗口，12—发射极，13—栅极，14—绝缘介质层，14-1—环形隔离部分，15—保护电极，16—第二电极，17—第一电极，18—第二多晶硅层，18-1—二极管第一掺杂区，18-2—二极管第二掺杂区，18-3—隔离保护环。
具体实施方式
见图1、2所示，本发明的集成在晶体管上的温度传感二极管结构，硅片1的有源区内依次连接有第一氧化层6和其上部的第一多晶硅层8，第一氧化层6作为多晶硅栅8-2的隔离层6-2，该第一多晶硅层8为晶体管的多晶硅栅8-2，硅片1在有源区源胞内有与硅片1连接的第一掺杂区3和连接在第一掺杂区3内的第二掺杂区2，发射极12与第一掺杂区3和第二掺杂区2连接，栅极13与多晶硅栅8-2连接，而第一多晶硅层8经处理后作为本发明二极管第一掺杂区8-3，第一多晶硅层8上部依次连接有第二氧化层4和绝缘介质层14，通过第二氧化层4方便对第一多晶硅层8进行处理而形成多晶硅二极管，本发明的第二氧化层4可通过多次氧化形成。见图1、2所示，本发明第二氧化层4具有向下穿过第一多晶硅层8和第一氧化层6与晶体管的第一掺杂区3和第二掺杂区2连接用以隔离出二极管区域的隔离部分4-2，将二极管能集成在晶体管上，并对二极管进行保护，隔离部分4-2内的第一氧化层6构成二极管的隔离垫6-1，第一多晶硅层8形成二极管第一掺杂区8-3。见图1、2所示，本发明第二氧化层4还具有穿过第一多晶硅层8和第一氧化层6与硅片1连接的环形隔离部分4-1，环形隔离部分4-1将二极管区域的第一多晶硅层8隔离形成不相连接的二极管第一掺杂区8-3和位于二极管第一掺杂区8-3外围的隔离保护环8-1，通过隔离保护环8-1达到隔离周边的信号及主器件的干扰，以保证二极管能够有效、安全的工作，该隔离保护环8-1不闭合，第一多晶硅层8的隔离保护环8-1具有开口，隔离保护环8-1采用非封闭结构，能避免封闭环绕带来寄生的电感效应，进一步提高了其抗干扰能力及可靠性。见图1、2所示，本发明第二氧化层4的隔离部分4-2连接有晶体管的发射极12，且晶体管的发射极12穿出晶体管的第二掺杂区2与晶体管的第一掺杂区3和外侧的第二掺杂区2连接，晶体管的发射极12能断开第二掺杂区2，能保证器件的正常工作。
见图1、2所示，本发明外周为弧形面的二极管第二掺杂区8-4连接在二极管第一掺杂区8-3内并形成横向的PN结7，本发明采用光刻出PN结窗口，而二极管第二掺杂区8-4的连接部分其外周边界面为弧形面，如弧形面采用圆形或椭圆形等，避免了传统四边形表观在拐角处容易造成电场集中的风险，提高温度传感二极管的可靠性，同时由于PN结界面更加平整均匀，耐压较高，电流更加均匀，可靠性更高，并通过调节二极管第二掺杂区8-4的杂质浓度控制二极管电压，从而避免占用过大的芯片面积。
见图1、2所示，本发明二极管的第一电极17和第二电极16穿过绝缘介质层14和第二氧化层4与各自对应的二极管第一掺杂区8-3和二极管第二掺杂区8-4连接，保护电极15穿过绝缘介质层14和第二氧化层4与第一多晶硅层8上的隔离保护环8-1连接，保护电极15与第一电极17连接形成等电位，使得器件特性更加均匀，可靠性更高。
见图1所示，本发明硅片1在二极管区域内还具有与晶体管终端区相同杂质的掺杂保护区5，且掺杂保护区5与晶体管的第一掺杂区3相接，使得二极管能够与晶体管进行更好的隔离，同时不增加额外工艺步骤。
见图1、2所示，本发明第一多晶硅层8的隔离保护环8-1上的开口宽度h在8-12um，如该开口宽度h在9-11um，隔离保护环8-1的内边界与二极管第二掺杂区8-4外边界之间的距离在5-15um，如隔离保护环8-1的内边界与二极管第二掺杂区8-4外边界之间的距离在8-12um，第一多晶硅层8的二极管第一掺杂区8-3为多晶硅自掺杂N型杂质，做作二极管的阴极区，该表面浓度可达1E18cm-3～1E20cm-3，保证能够形成良好的欧姆接触，二极管第二掺杂区8-4为注入P型杂质，可在采用本征多晶硅并进行硼注入，做作二极管的阳极区，且第一多晶硅层8厚度在1-2um，可通过调整硼注入条件来调整二极管耐压性能，该二极管第二掺杂区8-4的杂质注入剂量控制在1E12cm-3～1E13cm-3。
见图1、2所示，本发明一种集成在晶体管上的温度传感二极管结构的制备方法，包括以下步骤：
⑴、场氧化：将清洁处理后的硅片1放入氧化炉内进行氧化处理，可将硅片1放入氧化炉内在900℃～1200℃条件下进行氧化，形成氧化层。
⑵、光刻有源区：在硅片1表面涂覆光刻胶，进行光刻、显影，刻蚀出有源区，刻蚀后将光刻胶去掉。
⑶、一次氧化：将硅片1放入氧化炉内进行氧化处理，在1000℃～1100℃条件下进行氧化，形成第一氧化层6，该第一氧化层6的厚度在0.1-0.15um之间。
⑷、淀积第一多晶硅：在将硅片1放入淀积炉内，在第一氧化层6上淀积并自掺杂形成第一多晶硅层8，形成导电的多晶硅栅8-2，第一多晶硅层8也为制作IGBT或MOSFET的多晶硅栅，能完全兼容现有IGBT或MOSFET工艺，
⑸、光刻有源区元胞窗口、二极管的隔离窗口以及隔离保护环窗口，注入离子并推结：在硅片1表面涂覆光刻胶，进行光刻、显影、刻蚀第一多晶硅层8和第一氧化层6形成有源区元胞窗口11、二极管的隔离窗口10、隔离保护环窗口9，隔离保护环窗口9不相通，隔离保护环窗口9在5-15um之间，实现隔离周边的信号及主器件的干扰，同时因隔离保护环8-1的未完全封闭，也避免了自身的电感效应，进一步提高了其抗干扰能力及可靠性，刻蚀后将光刻胶去掉，将第一杂质注入有源区元胞窗口11及二极管的隔离窗口10，将硅片1放入扩散炉内扩散形成有源区元胞的第一掺杂区3，第一杂质可采用硼离子或磷离子，当采用硼离子时其注入能量在60～100KeV，注入剂量在1E13～1E14cm-3，然后在1000～1250℃进行扩散形成有源区元胞的P区，或磷离子注入扩散形成有源区元胞的N区。
⑹、光刻晶体管的第二掺杂区窗口，离子注入并推结：在硅片1表面淀积氧化层，涂覆光刻胶，进行光刻、显影、刻蚀氧化层形成晶体管第二掺杂区窗口，在第二掺杂区窗口注入与第一杂质不同的第二杂质，将硅片1放入扩散炉内扩散形成有源区元胞的第二掺杂区2，当向第二掺杂区窗口内注入磷离子，注入能量在10-80kev，注入剂量在1×1014cm-3～5×1015cm-3，然后在900-1050℃进行扩散形成有源区元胞的N区,注入硼离子、扩散形成有源区元胞的P区。
⑺、二次氧化：将硅片1放入氧化炉内进行氧化处理，在900℃～1200℃条件下进行氧化，形成第二氧化层及隔离部分4-2和环形隔离部分4-1，该氧化层的厚度在0.1-0.15um之间。
⑻、光刻PN结窗口,离子注入并推结：在硅片1表面涂覆光刻胶，进行光刻、显影、刻蚀第二氧化层4，形成PN结窗口，刻蚀后去掉光刻胶，再向PN结窗口注入与二极管第一掺杂区8-3不同杂质，然后将硅片1放入扩散炉内扩散形成二极管第二掺杂区8-4并形成横向PN结7，即作为二极管的阳极区，能通过调节二极管第二掺杂区8-4的杂质浓度来方便控制二极管的穿电压。
⑼、绝缘介质层淀积，光刻引线接触孔：将硅片1放入淀积炉内，在硅片1表面淀积绝缘介质层14，用等离子增强化学汽相淀积(PECVD)，在硅片1表面淀积绝缘介质层14，该绝缘介质层采用常规磷硅玻璃或硼磷硅玻璃。在硅片1表面涂覆光刻胶、光刻、显影、刻蚀有源区元胞的栅极引线孔及发射极引线孔，二极管的第一电极引线孔、第二电极引线孔及保护电极引线，栅极引线孔至第一多晶硅层8，而发射极引线孔穿过第二杂质区2至第一杂质区3，二极管的第一电极引线孔至二极管第一掺杂区8-3，二极管的第二电极引线孔至二极管第二掺杂区8-4，而保护电极引线孔至第一多晶硅层8的隔离保护环8-1上。
⑽、金属层淀积：对硅片1溅射或蒸发金属层，金属层的厚度为4μm～6μm。
⑾、金属光刻和腐蚀：属光刻和腐蚀：在金属层涂覆光刻胶、光刻、显影、刻蚀金属层形成晶体管的栅极13和发射极12，以及二极管的第一电极17、第二电极16和保护电极15，且第二电极16与保护电极15连接，制得集成在晶体管上的温度传感二极管。
本发明在场氧化步骤和光刻有源区步骤之间具有光刻场环保护区窗口，并注入离子和推结工艺，在硅片1表面涂覆光刻胶，进行光刻、显影，刻蚀出场氧化层的保护区窗口，刻蚀后将光刻胶去掉，在保护区窗口进行离子注入和推结，形成与晶体管终端区相同杂质的掺杂保护区5，且掺杂保护区5与晶体管的第一掺杂区3相接。以使得二极管能够与IGBT或MOSFET进行更好的隔离，且该步工艺与绝缘栅双极晶体管的终端P++区同时形成，不需要增加额外的工艺步骤。
图5所示是本发明上述结构二极管耐压与第二掺杂区剂量变化的曲线图，从图5中可以看出当二极管第二掺杂区8-4的硼剂量在1E12～1E13cm-3时，温度传感二极管耐压>50V,且电压对硼剂量更加敏感，故通过调整硼注入剂量更加容易控制二极管电压，从而避免占用过大的芯片面积。
见图3、4所示，是本发明另一种集成在晶体管上的温度传感二极管结构，硅片1有源区内依次连接有第一氧化层6和其上部的第一多晶硅层8，该第一多晶硅层8为晶体管的多晶硅栅8-2，硅片1在有源区元胞内有与硅片1连接的第一掺杂区3和连接在第一掺杂区3内的第二掺杂区2，发射极12与第一掺杂区3和第二掺杂区2连接，栅极13与多晶硅栅8-2连接，同时第一多晶硅层8作为二极管的隔离垫，一方面达到隔离周边的信号及主器件的干扰，另一方面也能保证上方形成二极管的第二多晶硅层18的结构平整度，该第二多晶硅层18厚度较厚在1.2-2.5um，隔离效果好。
见图3、4所示，本发明的第一多晶硅层8上部连接有第二氧化层4，本发明第二氧化层4可通过多次氧化形成，第二氧化层4具有向下穿过第一多晶硅层8和第一氧化层6与晶体管的第一掺杂区3和第二掺杂区2连接并用以隔离出二极管区域的隔离部分4-2，将二极管能集成在晶体管内，并对二极管进行保护，隔离部分4-2内的第一氧化层6和第一多晶硅层8构成二极管的隔离垫、达到隔离周边的信号及主器件的干扰。见图3、4所示，本发明第二氧化层4的隔离部分4-2连接有晶体管的发射极12，且晶体管的发射极12穿出晶体管的第二掺杂区2与晶体管的第一掺杂区3和外侧的第二掺杂区2连接，晶体管的发射极12能断开第二掺杂区2，能保证器件的正常工作。
见图3、4所示，本发明第二氧化层4上部在二极管区域处连接有第二多晶硅层18，绝缘介质层14连接在第二多晶硅层18上部和第二氧化层4上，绝缘介质层14具有向下穿过第二多晶硅层18与第二氧化层4连接的环形隔离部分14-1，环形隔离部分14-1将第二多晶硅层18隔离形成不相连接的二极管第一掺杂区18-1和位于二极管第一掺杂区18-1外围的隔离保护环18-3，通过隔离保护环18-3达到隔离周边的信号及主器件的干扰，以保证二极管能够有效、安全的工作。隔离保护环18-3不闭合，使第二多晶硅层18的隔离保护环18-3具有开口，第二多晶硅层18的隔离保护环18-3上的开口宽度在8-12um，隔离保护环18-3采用非封闭结构，能避免封闭环绕带来寄生的电感效应，进一步提高了其抗干扰能力及可靠性。
见图3、4所示，本发明外界面为圆弧面的二极管第二掺杂区18-2连接在二极管第一掺杂区18-1内形成横向的PN结7，本发明采用光刻出PN结窗口，在二极管第二掺杂区18-2的连接部分其外周边界面为弧形面，同样能避免了传统四边形表观在拐角处容易造成电场集中的风险，提高温度传感二极管的可靠性，同时由于PN结界面更加平整均匀，耐压较高，电流更加均匀，可靠性更。
见图3、4所示，本发明二极管的第一电极17和第二电极16穿过绝缘介质层14与各自对应的二极管第一掺杂区18-1和二极管第二掺杂区18-2连接，见图3所示，保护电极15穿过绝缘介质层14与第二多晶硅层18上的隔离保护环18-3连接，还可见图4所示，保护电极15一引脚穿过绝缘介质层14与第二多晶硅层18上的隔离保护环18-3连接、另一引脚穿过绝缘介质层14和第二氧化层4与第一多晶硅层8连接，且保护电极15与第一电极17连接形成等电位。
见图3、4所示，本发明硅片1在二极管区域内还具有与晶体管终端区离子相同杂质的掺杂保护区5，且掺杂保护区5与晶体管的第一掺杂区3相接，使得二极管能够与晶体管进行更好的隔离，同时不增加工艺步骤。
见图3、4所示，本发明第一多晶硅层8为多晶硅自掺杂N型杂质，第一多晶硅层8的厚度在1-2um，第二多晶硅层18的二极管第一掺杂区18-1为多晶硅注入P型杂质，形成二极管的阳极区，当采用硼大面积注入时，能量20kev-60kev，剂量1E12cm-3-1E14cm-3，第二多晶硅层18厚度在1.2-2.5um，二极管第二掺杂区18-2为N型杂质，形成二极管的阴极，该二极管第二掺杂区8-4的杂质注入剂量控制在1E14cm-3～1E15cm-3。
本发明的第一多晶硅层8为多晶硅自掺杂P型杂质，第一多晶硅层8的厚度在1-2um，第二多晶硅层18的二极管第一掺杂区为多晶硅注入N型杂质，形成二极管的阴极，第二多晶硅层18厚度在1.2-2.5um，二极管第二掺杂区18-2为P型杂质，形成二极管的阳极，同样该二极管第二掺杂区8-4的杂质注入剂量控制在1E14cm-3～1E15cm-3。本发明可通过二极管第一和第二掺杂区注入剂量，方便控制二极管的击穿电压。
见图3、4所示，本发明另一种集成在晶体管上的温度传感二极管结构的制备方法，包括以下步骤：
⑴、场氧化：将清洁处理后的硅片1放入氧化炉内进行氧化处理，可将硅片1放入氧化炉内在900℃～1200℃条件下进行氧化，形成氧化层。
⑵、光刻有源区：在硅片1表面涂覆光刻胶，进行光刻、显影，刻蚀出有源区，刻蚀后将光刻胶去掉。
⑶、一次氧化：将硅片1放入氧化炉内进行氧化处理，在1000℃～1100℃条件下进行氧化，形成第一氧化层6，该第一氧化层6的厚度在0.1-0.15um之间。
⑷、淀积第一多晶硅：将硅片1放入淀积炉内，在第一氧化层6上淀积并自掺杂形成第一多晶硅层8，或在第一氧化层6上淀积本征多晶硅并进行离子注入掺杂形成第一多晶硅层8，形成导电的多晶硅栅，第一多晶硅层8也为制作IGBT或MOSFET的多晶硅栅，能完全兼容现有IGBT或MOSFET工艺。
⑸、光刻有源区元胞窗口及二极管的隔离窗口，注入离子并推结：在硅片1表面涂覆光刻胶，进行光刻、显影、刻蚀第一多晶硅层8和第一氧化层6形成有源区元胞窗口11及二极管的隔离窗口10，刻蚀后将光刻胶去掉，将第一杂质注入有源区元胞窗口11及二极管的隔离窗口10内，将硅片1放入扩散炉内扩散形成有源区元胞的第一掺杂区3。第一杂质可采用硼离子或磷离子，当采用硼离子时其注入能量在60～100KeV，注入剂量在1E13～1E14cm-3，然后在1000～1250℃进行扩散形成有源区元胞的P区；若采用磷离子时，其注入能量在60～180KeV，注入剂量在5E12～5E14cm-3，然后在1000～1250℃进行扩散形成有源区元胞的N区。
⑹、光刻有源区第二掺杂区窗口注入离子并推结：在硅片1表面淀积氧化层，涂覆光刻胶，进行光刻、显影、刻蚀氧化层形成有源区第二掺杂区窗口向第一掺杂区3内注入与第一杂质不同的杂质，再将硅片1放入扩散炉内，扩散形成有源区元胞的第二掺杂区2。当第一掺杂区3为P型时，向有源区元胞窗口11内注入磷离子，注入能量在40-80kev，注入剂量在1E14～5E15cm-3，然后在900-1050℃进行扩散形成有源区元胞的N区。当第一掺杂区3为N型时，可注入硼离子，经扩散形成有源区元胞的P区。
⑺、二次氧化：将硅片1放入氧化炉内进行氧化处理，在900℃～1200℃条件下进行氧化，形成第二氧化层4及隔离部分4-2。该第二氧化层4的厚度在0.5-1.2um之间，通过第二氧化层4实现第一多晶硅与第二多晶硅的隔离。
⑻、淀积多晶硅：将硅片1放入淀积炉内，在第二氧化层4上淀积本征多晶硅并经离子注入掺杂形成第二晶硅层，本发明本征多晶硅的厚度可在1.2-2.5um，掺杂扩散硼注入能量20-60kev,注入剂量在1E14～1E15cm-3，然后在900-1050℃进行扩散形成P型杂质区，从而作为二极管的阳极区。或在第二氧化层4上淀积并自掺杂磷形成第二多晶硅层18，形成导电的二极管第一掺杂区18-1，作为二极管的阴极区。
⑼、光刻PN结窗口，离子注入并推结：在硅片1表面淀积氧化层，涂覆光刻胶，进行光刻、显影，刻蚀出氧化层上的二极管PN结窗口，再向PN结窗口注入与二极管第一掺杂区18-1杂质不同的杂质，将硅片1放入扩散炉内扩散形成二极管第二掺杂区18-2并形成横向PN结7，因此可根据实际应用进行方便对注入二极管第二掺杂区18-2的杂质离子浓度进行调整。
⑽、光刻隔离保护还窗口：在硅片1表面涂覆光刻胶，进行光刻、显影，刻蚀光刻第二多晶硅层1形成不相连的隔离保护环窗口9，隔离保护环窗口9不相通，隔离保护环窗口9在5-15um之间，通过隔离保护达到隔离周边的信号及主器件的干扰，同时所形成的隔离保护环18-3的未完全封闭，也避免了自身的电感效应，进一步提高了其抗干扰能力及可靠性。
⑾、绝缘介质层淀积，光刻引线接触孔：将硅片1放入淀积炉内，在硅片1表面淀积绝缘介质层14，形成环形隔离部分14-1，用等离子增强化学汽相淀积(PECVD)，在硅片1表面淀积绝缘介质层14，该绝缘介质层14采用常规磷硅玻璃或硼磷硅玻璃。在硅片1表面涂覆光刻胶、光刻、显影、刻蚀有源区原胞的栅极引线孔及发射极引线孔，二极管的第一电极引线孔、第二电极引线孔及保护电极引线孔，见图3、4所示，该栅极引线孔至第一多晶硅层8，而发射极引线孔穿过第二杂质区2至第一杂质区3，二极管的第一电极引线孔至二极管第一掺杂区18-1，二极管的第二电极引线孔至二极管第二掺杂区18-2，而保护电极引线孔至第二多晶硅层18的隔离保护环18-3上，或图4所示，保护电极的一个引线孔至第二多晶硅层18的隔离保护环18-3上，另一个引线孔至第一多晶硅层8上，起到具有更加安全可靠的保护作用。
⑿、金属层淀积：对硅片1溅射或蒸发金属层；金属层的厚度为4μm～6μm。
⒀、金属光刻和腐蚀：属光刻和腐蚀：在金属层涂覆光刻胶、光刻、显影、刻蚀金属层形成晶体管栅极13和发射极12，以及二极管的第一电极17、第二电极16和保护电极15，且第一电极17与保护电极15连接，制得集成在晶体管上的温度传感二极管。
见图3、4所示，本发明同样在场氧化步骤和光刻有源区步骤之间具有光刻场环保护区窗口，并注入离子和推结工艺，在硅片1表面涂覆光刻胶，进行光刻、显影，刻蚀出场氧化层的保护区窗口，刻蚀后将光刻胶去掉，在保护区窗口进行离子注入和推结，形成与晶体管终端区相同杂质的掺杂保护区5，以使得二极管能够与IGBT或MOSFET进行更好的隔离。
图6所示是本发明保护电极与第二多晶硅层18的隔离保护环18-3连接时的二极管耐压与第二掺杂区剂量变化的曲线图，从图6中可以看出，当二极管第二掺杂区18-2硼剂量在1E14～1E15cm-3,温度传感二极管耐压>40V。由于二极管第一掺杂区和第二掺杂区均在第二多晶硅层上，其注入剂量不受第一多晶硅层影响，故二极管第一掺杂区和第二掺杂区均可根据实际应用进行调整。
图7所示是本发明保护电极与第二多晶硅层18的隔离保护环18-3及第一多晶硅层8连接时的二极管耐压与第二掺杂区剂量变化的曲线图，从图7中可以看出，其二极管PN结无变化，仅是隔离保护环作用更加有效，在超高压的应用场合中，其电场更高，应用环境更加恶劣，故采用该种隔离保护环结构，对保证温度传感器能够更加安全可靠工作更加有效。
Claims (12)
1.一种集成在晶体管上的温度传感二极管结构，其特征在于：硅片(1)的有源区内依次连接有第一氧化层(6)和其上部的第一多晶硅层(8)，所述的第一多晶硅层(8)为晶体管的多晶硅栅(8-2)，第一多晶硅层(8)上部依次连接有第二氧化层(4)和绝缘介质层(14)，第二氧化层(4)具有向下穿过第一多晶硅层(8)和第一氧化层(6)与晶体管的第一掺杂区(3)和第二掺杂区(2)连接并用以隔离出二极管区域的隔离部分(4-2)，第二氧化层(4)还具有穿过第一多晶硅层(8)和第一氧化层(6)与硅片(1)连接的环形隔离部分(4-1)，环形隔离部分(4-1)将二极管区域的第一多晶硅层(8)隔离形成不相连接的二极管第一掺杂区(8-3)和位于二极管第一掺杂区(8-3)外围的隔离保护环(8-1)，且隔离保护环(8-1)不闭合，外周为圆弧面的二极管第二掺杂区(8-4)连接在二极管第一掺杂区(8-3)内并形成横向的PN结(7)，二极管的第一电极(17)和第二电极(16)穿过绝缘介质层(14)和第二氧化层(4)与对应的二极管第一掺杂区(8-3)和二极管第二掺杂区(8-4)连接，保护电极(15)穿过绝缘介质层(14)和第二氧化层(4)与第一多晶硅层(8)上的隔离保护环(8-1)连接，且保护电极(15)与第一电极(17)连接形成等电位。
2.一种集成在晶体管上的温度传感二极管结构，其特征在于：硅片(1)的有源区内依次连接有第一氧化层(6)和其上部的第一多晶硅层(8)，所述的第一多晶硅层(8)为晶体管的多晶硅栅(8-2)，第一多晶硅层(8)上部连接有第二氧化层(4)，第二氧化层(4)具有向下穿过第一多晶硅层(8)和第一氧化层(6)与晶体管的第一掺杂区(3)和第二掺杂区(2)连接用以隔离出二极管区域的隔离部分(4-2)，第二氧化层(4)上部在二极管区域处连接有第二多晶硅层(18)，绝缘介质层(14)连接在第二多晶硅层(18)上部和第二氧化层(4)上，绝缘介质层(14)具有向下穿过第二多晶硅层(18)与第二氧化层(4)连接的环形隔离部分(14-1)，环形隔离部分(14-1)将第二多晶硅层(18)隔离形成不相连接的二极管第一掺杂区(18-1)和位于二极管第一掺杂区(18-1)外围的隔离保护环(18-3)，且隔离保护环(18-3)不闭合，外周为圆弧面的二极管第二掺杂区(18-2)连接在二极管第一掺杂区(18-1)内形成横向的PN结(7)，二极管的第一电极(17)和第二电极(16)穿过绝缘介质层(14)与对应的二极管第一掺杂区(18-1)和二极管第二掺杂区(18-2)连接，保护电极(15)穿过绝缘介质层(14)与第二多晶硅层(18)上的隔离保护环(18-3)连接，或保护电极(15)一引脚穿过绝缘介质层(14)与第二多晶硅层(18)上的隔离保护环(18-3)连接、另一引脚穿过绝缘介质层(14)和第二氧化层(4)与第一多晶硅层(8)连接，且保护电极(15)与第一电极(17)连接形成等电位。
3.根据权利要求1或2所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述硅片(1)在二极管区域内还具有与晶体管终端区离子相同杂质的掺杂保护区(5)，且掺杂保护区(5)与晶体管的第一掺杂区(3)相接。
4.根据权利要求1或2所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述第二氧化层(4)的隔离部分(4-2)连接有晶体管的发射极(12)，且晶体管的发射极(12)穿出晶体管的第二掺杂区(2)与晶体管的第一掺杂区(3)和外侧的第二掺杂区(2)连接。
5.根据权利要求1所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述第一多晶硅层(8)的隔离保护环(8-1)上的开口宽度h在8-12um，隔离保护环(8-1)的内边界与二极管第二掺杂区(8-4)外边界之间的距离在5-15um，第一多晶硅层(8)的二极管第一掺杂区(8-3)为多晶硅自掺杂N型杂质，第一多晶硅层(8)厚度在1-2um，二极管第二掺杂区(8-4)为注入P型杂质。
6.根据权利要求1或5所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述二极管第二掺杂区(8-4)的杂质注入剂量控制在1E12cm-3～1E13cm-3。
7.根据权利要求2所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述第一多晶硅层(8)为多晶硅自掺杂N型杂质，第一多晶硅层(8)的厚度在1-2um，第二多晶硅层(18)的二极管第一掺杂区(18-1)为多晶硅注入P型杂质，第二多晶硅层(18)厚度在1.2-2.5um，二极管第二掺杂区(18-2)为N型杂质。
8.根据权利要求2所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述第一多晶硅层(8)为多晶硅自掺杂P型杂质，第一多晶硅层(8)的厚度在1-2um，第二多晶硅层(18)的二极管第一掺杂区为多晶硅注入N型杂质，第二多晶硅层(18)厚度在2-5um，且二极管第二掺杂区(18-2)为P型杂质。
9.根据权利要求2或7或8所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述二极管第二掺杂区(8-4)的杂质注入剂量控制在1E14cm-3～1E15cm-3。
10.根据权利要求1所述的集成在晶体管上的温度传感二极管结构的制备方法，其特征在于：包括以下步骤：
⑴、场氧化：将清洁处理后的硅片(1)放入氧化炉内进行氧化处理，形成场氧化层；
⑵、光刻有源区：在硅片(1)表面涂覆光刻胶，进行光刻、显影，刻蚀出有源区，刻蚀后将光刻胶去掉；
⑶、一次氧化：将硅片(1)放入氧化炉内进行氧化处理，形成第一氧化层(6)；
⑷、淀积第一多晶硅：在将硅片(1)放入淀积炉内，在第一氧化层(6)上淀积并自掺杂形成第一多晶硅层(8)，用于多晶硅栅；
⑸、光刻有源区元胞窗口、二极管的隔离窗口以及隔离保护环窗口，注入离子并推结：在硅片(1)表面涂覆光刻胶，进行光刻、显影、刻蚀第一多晶硅层(8)和第一氧化层(6)形成有源区元胞窗口(11)、二极管的隔离窗口(10)及隔离保护环窗口(9)，隔离保护环窗口(9)不相通，刻蚀后将光刻胶去掉，将第一杂质注入有源区元胞窗口(11)及二极管的隔离窗口(10)，将硅片(1)放入扩散炉内扩散形成有源区原胞的第一掺杂区(3)；
⑹、光刻晶体管的第二掺杂区窗口，离子注入并推结：淀积氧化层，在硅片(1)表面涂覆光刻胶，进行光刻、显影、刻蚀氧化层形成晶体管第二掺杂区窗口，在第二掺杂区窗口注入与第一掺杂杂质不同的第二掺杂杂质，将硅片(1)放入扩散炉内扩散形成有源区元胞的第二掺杂区(2)；
⑺、二次氧化：将硅片(1)放入氧化炉内进行氧化处理，形成第二氧化层(4)及隔离部分(4-2)和环形隔离部分(4-1)；
⑻、光刻PN结窗口,离子注入并推结：在硅片(1)表面涂覆光刻胶，进行光刻、显影、刻蚀第二氧化层(4)，形成光刻PN结窗口，刻蚀后去掉光刻胶，再向光刻PN结窗口注入与二极管第一掺杂区(8-3)杂质不同的杂质，将硅片(1)放入扩散炉内扩散形成二极管第二掺杂区(8-4)并形成横向PN结；
⑼、绝缘介质层淀积，光刻引线接触孔：将硅片(1)放入淀积炉内，在硅片(1)表面淀积绝缘介质层(14)，在硅片(1)表面涂覆光刻胶、光刻、显影、刻蚀有源区元胞的栅极引线孔及发射极引线孔，二极管的第一电极引线孔、第二电极引线孔及保护电极引线孔；
⑽、金属层淀积：对硅片(1)溅射或蒸发金属层；
⑾、金属光刻和腐蚀：在金属层涂覆光刻胶、光刻、显影、刻蚀金属层形成晶体管栅极(13)和发射极(12)，以及二极管的第一电极(17)、第二电极(16)和保护电极(15)，且第二电极(16)与保护电极(15)连接，制得集成在晶体管上的温度传感二极管。
11.根据权利要求2所述的集成在晶体管上的温度传感二极管结构的制备方法，其特征在于：包括以下步骤：
⑴、场氧化：将清洁处理后的硅片(1)放入氧化炉内进行氧化处理，形成场氧化层；
⑵、光刻有源区：在硅片(1)表面涂覆光刻胶，进行光刻、显影，刻蚀出有源区，刻蚀后将光刻胶去掉，
⑶、一次氧化：将硅片(1)放入氧化炉内进行氧化处理，形成第一氧化层(6)；
⑷、淀积第一多晶硅：将硅片(1)放入淀积炉内，在第一氧化层(6)上淀积并自掺杂形成第一多晶硅层(8)，或在第一氧化层(6)上淀积本征多晶硅并进行离子注入掺杂形成第一多晶硅层(8)，形成导电的多晶硅栅；
⑸、光刻有源区元胞窗口及二极管的隔离窗口，注入离子并推结：在硅片(1)表面涂覆光刻胶，进行光刻、显影、刻蚀第一多晶硅层(8)和第一氧化层(6)形成有源区元胞窗口(11)及二极管的隔离窗口(10)，刻蚀后将光刻胶去掉，将第一杂质注入有源区元胞窗口(11)及二极管的隔离窗口(10)内，将硅片(1)放入扩散炉内扩散形成有源区元胞的第一掺杂区(3)，
⑹、光刻有源区第二掺杂区窗口，注入离子并推结：在硅片(1)表面淀积氧化层，涂覆光刻胶，进行光刻、显影、刻蚀氧化层形成有源区第二掺杂区窗口向第一掺杂区(3)内注入与第一杂质不同的杂质，再将硅片(1)放入扩散炉内，扩散形成有源区元胞的第二掺杂区(2)；
⑺、二次氧化：将硅片(1)放入氧化炉内进行氧化处理，形成第二氧化层(4)及隔离部分(4-2)；
⑻、淀积多晶硅：将硅片(1)放入淀积炉内，在第二氧化层(4)上淀积本征多晶硅并经离子注入掺杂形成第二晶硅层，或在第二氧化层(4)上淀积并自掺杂形成第二多晶硅层(18)，形成导电的二极管第一掺杂区(18-1)；
⑼、光刻PN结窗口，离子注入并推结：在硅片(1)淀积氧化层，涂覆光刻胶，进行光刻、显影，刻蚀出氧化层上的二极管PN结窗口，再向PN结窗口注入与二极管第一掺杂区(18-1)杂质不同的杂质，将硅片(1)放入扩散炉内扩散形成二极管第二掺杂区(18-2)并形成横向PN结；
⑽、光刻隔离保护还窗口：在硅片(1)表面涂覆光刻胶，进行光刻、显影，刻蚀光刻第二多晶硅层(18)形成不相连的隔离保护环窗口(9)；
⑾、绝缘介质层淀积，光刻引线接触孔：将硅片(1)放入淀积炉内，在硅片(1)表面淀积绝缘介质层(14)，并形成环形隔离部分(14-1)，在硅片(1)表面涂覆光刻胶、光刻、显影、刻蚀有源区元胞的栅极引线孔及发射极引线孔，二极管的第一电极引线孔、第二电极引线孔及保护电极引线孔；
⑿、金属层淀积：对硅片(1)溅射或蒸发金属层；
⒀、金属光刻和腐蚀：在金属层涂覆光刻胶、光刻、显影、刻蚀金属层形成晶体管的栅极(13)和发射极(12)，以及二极管的第一电极(17)、第二电极(16)和保护电极(15)，且第一电极(17)与保护电极(15)连接，制得集成在晶体管上的温度传感二极管。
12.根据权利要求10或11所述的集成在晶体管上的温度传感二极管结构的制备方法，其特征在于：在场氧化步骤和光刻有源区步骤之间具有光刻场环保护区窗口，并注入离子和推结工艺，在硅片(1)表面涂覆光刻胶，进行光刻、显影，刻蚀出场氧化层的保护区窗口，刻蚀后将光刻胶去掉，在保护区窗口进行离子注入和推结，形成与晶体管终端区相同杂质的掺杂保护区(5)，且掺杂保护区(5)与晶体管的第一掺杂区(3)相接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611267856.0A CN106711106B (zh) | 2016-12-31 | 2016-12-31 | 集成在晶体管上的温度传感二极管结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611267856.0A CN106711106B (zh) | 2016-12-31 | 2016-12-31 | 集成在晶体管上的温度传感二极管结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106711106A true CN106711106A (zh) | 2017-05-24 |
| CN106711106B CN106711106B (zh) | 2018-12-21 |
Family
ID=58905742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611267856.0A Active CN106711106B (zh) | 2016-12-31 | 2016-12-31 | 集成在晶体管上的温度传感二极管结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106711106B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109728081A (zh) * | 2017-10-31 | 2019-05-07 | 比亚迪股份有限公司 | 一种igbt芯片及其制备方法 |
| CN110620041A (zh) * | 2019-09-25 | 2019-12-27 | 上海华虹宏力半导体制造有限公司 | 在igbt芯片上集成温度传感器的方法 |
| CN110634741A (zh) * | 2019-09-25 | 2019-12-31 | 上海华虹宏力半导体制造有限公司 | 在igbt芯片上集成温度传感器的方法 |
| CN111834336A (zh) * | 2019-04-22 | 2020-10-27 | 珠海零边界集成电路有限公司 | 一种igbt芯片及其制备方法、ipm模块 |
| CN114496995A (zh) * | 2022-04-18 | 2022-05-13 | 深圳市威兆半导体有限公司 | 一种带温度采样功能的屏蔽栅器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246148A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 半導体集積回路装置 |
| JPH04176129A (ja) * | 1990-11-08 | 1992-06-23 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH07307402A (ja) * | 1994-04-28 | 1995-11-21 | Texas Instr Inc <Ti> | 高電圧／高ベータ半導体デバイスとその製法 |
| JPH08213558A (ja) * | 1995-01-31 | 1996-08-20 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JP2001284573A (ja) * | 2000-03-31 | 2001-10-12 | Toshiba Corp | 半導体素子 |
-
2016
- 2016-12-31 CN CN201611267856.0A patent/CN106711106B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246148A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 半導体集積回路装置 |
| JPH04176129A (ja) * | 1990-11-08 | 1992-06-23 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH07307402A (ja) * | 1994-04-28 | 1995-11-21 | Texas Instr Inc <Ti> | 高電圧／高ベータ半導体デバイスとその製法 |
| JPH08213558A (ja) * | 1995-01-31 | 1996-08-20 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JP2001284573A (ja) * | 2000-03-31 | 2001-10-12 | Toshiba Corp | 半導体素子 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109728081A (zh) * | 2017-10-31 | 2019-05-07 | 比亚迪股份有限公司 | 一种igbt芯片及其制备方法 |
| CN111834336A (zh) * | 2019-04-22 | 2020-10-27 | 珠海零边界集成电路有限公司 | 一种igbt芯片及其制备方法、ipm模块 |
| CN111834336B (zh) * | 2019-04-22 | 2022-02-11 | 珠海零边界集成电路有限公司 | 一种igbt芯片及其制备方法、ipm模块 |
| CN110620041A (zh) * | 2019-09-25 | 2019-12-27 | 上海华虹宏力半导体制造有限公司 | 在igbt芯片上集成温度传感器的方法 |
| CN110634741A (zh) * | 2019-09-25 | 2019-12-31 | 上海华虹宏力半导体制造有限公司 | 在igbt芯片上集成温度传感器的方法 |
| CN110634741B (zh) * | 2019-09-25 | 2023-04-28 | 上海华虹宏力半导体制造有限公司 | 在igbt芯片上集成温度传感器的方法 |
| CN114496995A (zh) * | 2022-04-18 | 2022-05-13 | 深圳市威兆半导体有限公司 | 一种带温度采样功能的屏蔽栅器件 |
| CN114496995B (zh) * | 2022-04-18 | 2022-06-17 | 深圳市威兆半导体有限公司 | 一种带温度采样功能的屏蔽栅器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106711106B (zh) | 2018-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106711106B (zh) | 集成在晶体管上的温度传感二极管结构及其制备方法 | |
| TWI572003B (zh) | 用於高浪湧和低電容的暫態電壓抑制器的結構及其製備方法 | |
| CN106784018B (zh) | 集成在晶体管上的温度传感二极管结构及其制备方法 | |
| CN103531450B (zh) | 用于形成横向变化掺杂浓度的方法和半导体器件 | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN111755503A (zh) | 一种可变横向掺杂的终端结构及其制作方法 | |
| CN106601731A (zh) | 带有esd保护结构的半导体结构及其制作方法 | |
| CN104253153A (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN104253151A (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN104517855B (zh) | 超级结半导体器件制造方法 | |
| CN106158744B (zh) | 静电保护结构及其制作方法、芯片及其制作方法 | |
| CN109449153A (zh) | 一种功率器件防护芯片及其制造方法 | |
| CN113161238B (zh) | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 | |
| CN106847923B (zh) | 超结器件及其制造方法 | |
| CN106024635B (zh) | 功率半导体器件有源区的制造方法 | |
| CN102456764B (zh) | 光电二极管及其制造方法，及包括光电二极管的光传感器 | |
| CN101789400A (zh) | 一种半导体整流器件的制造方法及所得器件 | |
| KR20100122281A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN104282741A (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| RU2383968C2 (ru) | Интегральная би-моп ячейка детектора излучений | |
| CN206410796U (zh) | 集成在晶体管上纵向pn结的温度传感二极管结构 | |
| CN205984999U (zh) | 带静电放电保护二极管结构的功率晶体管 | |
| CN112530938A (zh) | 一种用于soi工艺的横向scr抗静电结构及其制备方法 | |
| CN207381398U (zh) | 一种单向npn穿通型超低压tvs结构 | |
| CN105551944A (zh) | 功率晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |