CN106784018B - 集成在晶体管上的温度传感二极管结构及其制备方法 - Google Patents
集成在晶体管上的温度传感二极管结构及其制备方法 Download PDFInfo
- Publication number
- CN106784018B CN106784018B CN201611267833.XA CN201611267833A CN106784018B CN 106784018 B CN106784018 B CN 106784018B CN 201611267833 A CN201611267833 A CN 201611267833A CN 106784018 B CN106784018 B CN 106784018B
- Authority
- CN
- China
- Prior art keywords
- diode
- layer
- doped region
- polysilicon
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 153
- 229920005591 polysilicon Polymers 0.000 claims abstract description 151
- 230000000903 blocking effect Effects 0.000 claims abstract description 37
- 238000009413 insulation Methods 0.000 claims abstract description 37
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 68
- 239000010703 silicon Substances 0.000 claims description 68
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 67
- 238000001259 photo etching Methods 0.000 claims description 50
- 230000003647 oxidation Effects 0.000 claims description 36
- 238000007254 oxidation reaction Methods 0.000 claims description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 230000001413 cellular effect Effects 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 24
- 238000011161 development Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 21
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 229940090044 injection Drugs 0.000 claims 4
- 239000000126 substance Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 4
- 238000011897 real-time detection Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 14
- 229910052796 boron Inorganic materials 0.000 description 12
- 238000002513 implantation Methods 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 238000001514 detection method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- -1 phosphonium ion Chemical class 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003834 intracellular effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229940095676 wafer product Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6603—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种集成在晶体管上的温度传感二极管结构及其制备方法，第一多晶硅层上部连接有第二氧化层，第二氧化层具有向下隔离出二极管区域的隔离部分，第二氧化层上部依次连接有第二多晶硅层和绝缘介质层，绝缘介质层的环形隔离部分将第二多晶硅层形成不相连接的二极管第二掺杂区和位于二极管第二掺杂区外围的隔离保护环，且隔离保护环不闭合，第二多晶硅层向下延伸与二极管第二掺杂区连接形成纵向的PN结，二极管的第一电极与第一多晶硅层连接、第二电极与二极管第二掺杂区连接，保护电极隔离保护环连接，保护电极与第二电极连接形成等电位。本发明能够实时探测晶体管芯片温度，能减少外界电流、电压及电场变化能对温度传感二极管影响。
Description
技术领域
本发明涉及一种集成在晶体管上的温度传感二极管结构及其制备方法，属于晶体管技术领域。
背景技术
大电流、大功率的功率半导体模块越来越多应用于汽车领域，需要对绝缘栅双极晶体管(IGBT)或场效应晶体管(MOSFET)采取过温、过流、过压等保护措施，因此往往需要将IGBT或MOSFET与温度传感器集成在一起。通过集成的温度传感器可以实时、有效检测模块、芯片的温度，从而及时对器件进行保护。目前功率半导体模块大多是将温度敏感元件与IGBT或MOSFET芯片封装于同一模块中，而该温度敏感元件是检测电路的温度，并把温度信号转换成热电动势信号,这种结构的温度传感器无法直接检测到芯片内部的温度，在晶体管出现瞬间过温、过流和过压时，温度敏感元件检测无法真正起到保护作用。
目前先进的温度传感器采用多晶薄膜结构，以实现温度检测功能，一方面该多晶薄膜二极管采用横向pn结，其耐压与面积成正比，需要兼顾。另一方面该多晶薄膜二极管也需要通过内部电路与晶体管连接，造成功率半导体模块结构复杂，且与IGBT、MOSFET等晶体管工艺不完全兼容，提高了制作成本。
发明内容
本发明的目的是提供一种结构合理，集成在晶体管芯片的有源区内，能够实时探测晶体管芯片温度，并能减少外界电流、电压及电场变化对温度传感二极管影响，能与晶体管工艺兼容，降低制造成本的一种集成在晶体管上的温度传感二极管结构及其制备方法。
本发明为达到上述目的的技术方案是：一种集成在晶体管上的温度传感二极管结构，其特征在于：硅片有源区内依次连接有第一氧化层和其上部的第一多晶硅层，所述的第一多晶硅层为晶体管的多晶硅栅，所述第一多晶硅层上部连接有第二氧化层，第二氧化层具有向下穿过第一多晶硅层和第一氧化层并与晶体管的第一掺杂区和第二掺杂区连接用以隔离出二极管区域的隔离部分，隔离部分内的第一氧化层构成二极管的隔离垫、第一多晶硅层形成二极管第一掺杂区，第二氧化层上部连接有二极管区域处的第二多晶硅层及顶部的绝缘介质层，绝缘介质层具有穿过第二多晶硅层与第二氧化层连接的环形隔离部分，环形隔离部分将第二多晶硅层形成不相连接的二极管第二掺杂区和位于二极管第二掺杂区外围的隔离保护环，且隔离保护环具有不闭合的开口，第二多晶硅层向下延伸的连接部分穿过第二氧化层与第一多晶硅层上的二极管第一掺杂区连接形成纵向的PN结，二极管的第一电极穿过绝缘介质层和第二氧化层与第一多晶硅层连接、第二电极穿过绝缘介质层与第二多晶硅层上的二极管第二掺杂区连接，保护电极穿过绝缘介质层与第二多晶硅层上的隔离保护环连接，且保护电极与第二电极连接形成等电位。
本发明集成在晶体管上的温度传感二极管结构的制备方法，其特征在于：包括以下步骤：
⑴、场氧化：将清洁处理后的硅片入氧化炉内进行氧化处理，形成场氧化层；
⑵、光刻有源区：在硅片表面涂覆光刻胶，进行光刻、显影，刻蚀出有源区，刻蚀后将光刻胶去掉；
⑶、一次氧化：将硅片放入氧化炉内进行氧化处理，形成第一氧化层；
⑷、淀积第一多晶硅：在将硅片放入淀积炉内，在第一氧化层上淀积并自掺杂形成第一多晶硅层或在第一氧化层上淀积本征多晶硅并进行离子注入掺杂形成第一多晶硅层，形成导电的多晶硅栅和二极管第一掺杂区；
⑸、光刻有源区元胞窗口及二极管的隔离窗口，注入离子并推结：在硅片表面涂覆光刻胶，进行光刻、显影、刻蚀第一多晶硅层和第一氧化层形成有源区元胞窗口及二极管的隔离窗口，刻蚀后将光刻胶去掉，将第一杂质注入有源区元胞窗口及二极管的隔离窗口内，将硅片放入扩散炉内扩散形成有源区元胞的第一掺杂区；
⑹、光刻有源区元胞第二掺杂区扩散窗口：在硅片淀积氧化层，表面涂覆光刻胶，进行光刻、显影、刻蚀氧化层，形成第一掺杂区扩散窗口，向第一掺杂区内注入与第一杂质不同的杂质，然后再将硅片放入扩散炉内，扩散形成有源区元胞的第二掺杂区；
⑺、二次氧化，光刻PN结窗口：将硅片放入氧化炉内进行氧化处理，形成第二氧化层和隔离部分，硅片表面涂覆光刻胶，进行光刻、显影，刻蚀第二氧化层形成PN结窗口，刻蚀后将光刻胶去掉；
⑻、淀积多晶硅：将硅片放入淀积炉内，在第二氧化层上淀积本征多晶硅经离子注入掺杂形成第二多晶硅层，或在第二氧化层上淀积并自掺杂形成第二多晶硅层，形成二极管第二掺杂区，且第二多晶硅层在PN结窗口内与第一多晶硅层连接形成PN结；
⑼、光刻隔离保护环：在硅片表面涂覆光刻胶，进行光刻、显影，刻蚀光刻形成不相连的二极管第二掺杂区及外围的隔离保护环，且隔离保护环不相通，隔离保护环的内边界与二极管第二掺杂区的外边界之间的距离在5-15um；
⑽、绝缘介质层淀积，光刻引线接触孔：将硅片放入淀积炉内，在硅片表面淀积绝缘介质层，在硅片表面涂覆光刻胶、光刻、显影、刻蚀有源区元胞的栅极引线孔及发射极引线孔，二极管的第一电极引线孔、第二电极引线孔及保护电极引线孔，
⑾、金属层淀积：对硅片溅射或蒸发金属层；
⑿、金属光刻和腐蚀：在金属层涂覆光刻胶、光刻、显影、刻蚀金属层形成晶体管栅极(12)和发射极，以及二极管的第一电极、第二电极和保护电极，且第二电极与保护电极连接，制得集成在晶体管上的温度传感二极管。
本发明的温度传感二极管连接在晶体管的硅片有源区内，温度传感二极管制作于两层多晶硅上，其第一多晶硅层与第二多晶硅层之间通过第二氧化层实现隔离，以保证有良好的电隔离，第一多晶硅层与第二多晶硅层直接接触区域通过纵向PN结连接，使温度传感二极管形成多晶硅结构，能与晶体管一起制作，集成在同一颗芯片上，因此能将温度传感二极管置于芯片中温度变化比较敏感的位置来探测芯片温度，由于温度传感二极管的电压受温度变化较明显并且比较稳定，更能够实时、直接、准确的探测、监控晶体管的温度。本发明针对将温度传感二极管置于硅片的有源区内，而在有源区内为晶体管的有效结构，通过设置在二极管第二掺杂区外部的隔离保护环，以及二极管区域内的隔离垫，达到隔离周边的信号及主器件的干扰，使温度传感二极管不受外界电流电压及电场变化的影响，故能妥善保护二极管的工作环境，为其提供良好安静的工作条件，保证二极管能够有效、安全的工作。本发明隔离保护环采用非封闭结构，能避免封闭环绕带来寄生的电感效应，进一步提高了其抗干扰能力及可靠性。本发明将连接隔离保护环保护电极与温度传感二极管的第二电极连接形成等电位，使得器件特性更加均匀，可靠性更高。
本发明的第一多晶硅层与晶体管的多晶硅栅同时形成，通过光刻得到所需图形，且该多晶硅自掺杂形成导电的多晶硅栅和二极管第一掺杂区，不需要另外的离子注入，简化了工艺步骤。本发明只需要增加第二多晶硅层，通过离子注入形成二极管第二掺杂区，并通过光刻第二多晶硅层得到不相连接的二极管第二掺杂区和位于二极管第二掺杂区外部的隔离保护环，通过绝缘介质层进行隔离，实现对二极管的保护。本发明通过光刻第二氧化层，实现第一多晶硅层与第二多晶层的PN结，可使PN结界面更加平整均匀，因此耐压较高，电流更加均匀，可靠性更高，从而提高温度传感二极管的工作可靠性，同时也能通过调整第二多晶硅层的厚度和掺杂浓度，能方便控制二极管耐压性能，不影响主芯片特性。本发明能与晶体管工艺兼容，降低制造成本。本发明在光刻有源区之前，还可对形成二极管的区域的保护区窗口进行注入离子和推结，形成与晶体管终端区离子相同杂质的掺杂保护区，以使得二极管能够与晶体管进行更好的隔离，该步工艺与晶体管的终端区同时形成，不需要增加额外的工艺步骤。本发明工艺不仅能与IGBT或MOSFET晶体管工艺兼容，而且还能GTO、GTR、GJT、ITCT、SCT等晶体管工艺兼容，工艺实现简单易行，可靠性高。
附图说明
下面结合附图对本发明的实施例作进一步的详细描述。
图1是本发明的集成在晶体管上的温度传感二极管的结构示意图。
图2是图1的A向结构示意图。
图3是本发明不同硼剂量下二极管耐压随第二多晶硅层厚度的变化曲线图。
其中：1—硅片，2—第二掺杂区，3—第一掺杂区，4—隔离窗口，5—掺杂保护区，6—第一氧化层，6-1—隔离垫，6-2—栅氧化层，7—PN结窗口，8—第一多晶硅层，8-1—二极管第一掺杂区，8-2—多晶硅栅，9—第二氧化层，9-1—隔离部分，10—有源区元胞窗口，11—发射极，12—栅极，13—保护电极，14—第一电极，15—绝缘介质层，15-1—环形隔离部分，16—第二电极，17—第二多晶硅层，17-1—隔离保护环，17-2—二极管第二掺杂区，17-3—连接部分。
具体实施方式
见图1、2所示，本发明集成在晶体管上的温度传感二极管结构，硅片1有源区内依次连接有第一氧化层6和其上部的第一多晶硅层8，该第一多晶硅层8为晶体管的多晶硅栅8-2，第一氧化层6作为晶体管的栅氧化层6-2，硅片1在有源区元胞内有与硅片1连接的第一掺杂区3和连接在第一掺杂区3内的第二掺杂区2，发射极11与第一掺杂区3和第二掺杂区2连接，栅极12与多晶硅栅8-2连接，而第一多晶硅层8同时作为本发明二极管第一掺杂区8-1，第一多晶硅层8上部连接有第二氧化层9，通过第二氧化层9实现对第一多晶硅层8和第二多晶硅层17有效的电气隔离，第二氧化层9具有向下穿过第一多晶硅层8和第一氧化层6并与晶体管的第一掺杂区3和第二掺杂区2连接用以隔离出二极管区域的隔离部分9-1，将温度传感二极管能集成在晶体管内，并对温度传感二极管进行保护。见图1所示，本发明第二氧化层9的隔离部分9-1连接有晶体管的发射极11，晶体管的发射极11穿出晶体管的第二掺杂区2并与晶体管的第一掺杂区3及外侧的第二掺杂区2连接，晶体管的发射极11能断开第二掺杂区2，能保证器件的正常工作。本发明第二氧化层9的隔离部分9-1可为环状结构或通槽结构，隔离部分9-1的宽度在5-10um，如隔离部分9-1的宽度在6-8um，隔离部分9-1可采用周边宽度相同，或周边宽度不相同。
见图1、2所示，本发明隔离部分9-1内的第一氧化层6构成二极管的隔离垫6-1、第一多晶硅层8形成二极管第一掺杂区8-1，达到隔离周边的信号及主器件的干扰，第二氧化层9上部连接有二极管区域处的第二多晶硅层17及顶部的绝缘介质层15，该第二多晶硅层17仅在二极管区域处，绝缘介质层15具有向下穿过第二多晶硅层17与第二氧化层9连接的环形隔离部分15-1，环形隔离部分15-1将第二多晶硅层17形成不相连接的二极管第二掺杂区17-2和位于二极管第二掺杂区17-2外围的隔离保护环17-1，通过隔离保护环17-1达到隔离周边的信号及主器件的干扰，以保证二极管能够有效、安全的工作，见图2所示，本发明第二多晶硅层17的隔离保护环17-1不闭合，第二多晶硅层17的隔离保护环17-1上的开口宽度h在5-15um，如开口宽度h在8-12um，由于隔离保护环17-1采用非封闭结构，能避免封闭环绕带来寄生的电感效应，进一步提高了其抗干扰能力及可靠性。见图1所示，本发明第二多晶硅层17向下延伸的连接部分17-3穿过第二氧化层9与第一多晶硅层8上的二极管第一掺杂区8-1连接形成纵向的PN结，本发明第二多晶硅层17的二极管第二掺杂区17-2的连接部分17-3其外周面为弧形面，如弧形面采用圆形或椭圆形等，避免了传统四边形表观在拐角处容易造成电场集中的风险，提高温度传感二极管的可靠性，同时由于PN结界面更加平整均匀，耐压较高，电流更加均匀，可靠性更高。
见图1、2所示，本发明二极管的第一电极14穿过绝缘介质层15和第二氧化层9与第一多晶硅层8连接、第二电极16穿过绝缘介质层15与第二多晶硅层17上的二极管第二掺杂区17-2连接，保护电极13穿过绝缘介质层15与第二多晶硅层17上的隔离保护环17-1连接，且保护电极13与第二电极16连接形成等电位，使得器件特性更加均匀，可靠性更高。
见图1所示，本发明硅片1在二极管区域还具有与晶体管终端区离子相同杂质的掺杂保护区5，掺杂保护区5与晶体管的第一掺杂区3相接，以使得二极管能够与晶体管进行更好的隔离，同时无需增加工艺。
见图1所示，本发明第一多晶硅层8的二极管第一掺杂区8-1为多晶硅自掺杂n型杂质，做作二极管的阴极区，该浓度可为1×1018cm-3～1×1020cm-3,第一多晶硅层8的厚度在1-2um，第二多晶硅层17的二极管第二掺杂区17-2为多晶硅注入p型杂质，在采用本征多晶硅并进行硼注入，制作二极管的阳极区，注入剂量1×1012cm-3～1×1013cm-3,且第二多晶硅层17的厚度在2-5um，该厚度可为3um或4um等，可通过调整硼注入条件及第二多晶硅层17的厚度来调整二极管耐压性能。
本发明第一多晶硅层8的二极管第一掺杂区8-1为多晶硅自掺杂p型杂质，第一多晶硅层8的厚度在1-2um，二极管第一掺杂区8-1做作二极管的阳极区，而第二多晶硅层17的二极管第二掺杂区17-2为多晶硅注入n型杂质，做作二极管的阴极区，注入剂量1×1012cm-3～1×1013cm-3,且第二多晶硅层17的厚度在2-5um，通过控制注入n型杂质的注入条件及第二多晶硅层17的厚度来调整二极管耐压性能。
本发明的集成在晶体管上的温度传感二极管结构的制备方法，包括以下步骤。
⑴、场氧化：将清洁处理后的硅片1放入氧化炉内进行氧化处理，形成场氧化层。可将硅片1放入氧化炉内在900℃～1200℃条件下进行氧化，形成氧化层。
⑵、光刻有源区：在硅片1表面涂覆光刻胶，进行光刻、显影，刻蚀出有源区，刻蚀后将光刻胶去掉。
⑶、一次氧化：将硅片1放入氧化炉内进行氧化处理，在1000℃～1100℃条件下进行氧化，形成第一氧化层6，该第一氧化层6的厚度在0.1-0.15um之间，通过第一氧化层6实现第一多晶硅层8与硅片1的隔离。
⑷、淀积第一多晶硅：在将硅片1放入淀积炉内，在第一氧化层6上淀积并自掺杂形成第一多晶硅层8，形成导电的多晶硅栅8-2和二极管第一掺杂区8-1，第一多晶硅层8作为制作二极管第一掺杂区8-1，同时第一多晶硅层8也为制作IGBT或MOSFET的多晶硅栅，能完全兼容现有IGBT或MOSFET工艺。当第一多晶硅层8为高浓度自掺杂n型时，浓度1×1018cm-3～1×1020cm-3，二极管第一掺杂区8-1为二极管的阴极区，保证能够形成良好的欧姆接触，而第一多晶硅厚度在1-2um。
本发明还在淀积第一多晶硅时，在第一氧化层6上淀积本征多晶硅，并进行离子注入掺杂形成第一多晶硅层8，形成导电的多晶硅栅8-2和二极管第一掺杂区8-1，当硼注入时浓度可控制在1×1018cm-3～1×1020cm-3，形成P区，二极管第一掺杂区8-1为二极管的阳极区，同样第一多晶硅厚度在1-2um。
⑸、光刻有源区元胞窗口10及二极管的隔离窗口4，注入离子并推结：在硅片1表面涂覆光刻胶，进行光刻、显影、刻蚀多晶硅层和第一氧化层6形成有源区元胞窗口10及二极管的隔离窗口4，刻蚀后将光刻胶去掉，将第一杂质注入有源区元胞窗口10及二极管的隔离窗口4内，将硅片1放入扩散炉内扩散形成有源区元胞的第一掺杂区3，第一杂质可采用硼离子或磷离子，当采用硼离子时其注入能量在60～100KeV，注入剂量在1×1013cm-3～1×1014cm-3，然后在1000～1250℃进行扩散形成有源区元胞的P区，该衬底采用N型。若采用磷离子时，其注入能量在60～180KeV，注入剂量在5×1012cm-3～5×1014cm-3，然后在1000～1250℃进行扩散形成有源区元胞的N区，该衬底采用P型。
⑹、光刻有源区元胞第二掺杂区：在硅片1淀积氧化层，表面涂覆光刻胶，进行光刻、显影、刻蚀氧化层，形成第一掺杂区扩散窗口，向第一掺杂区3内注入与第一杂质不同的杂质，然后再将硅片1放入扩散炉内，扩散形成有源区元胞的第二掺杂区2。当第一掺杂区3为P型时，向第一掺杂区3内注入磷离子，注入能量在40-80kev，注入剂量在1×1014cm-3～5×1015cm-3，然后在900-1050℃进行扩散形成有源区元胞的第二掺杂区。当第一掺杂区3为N型时，注入硼离子的注入剂量也可控制在1×1014cm-3～5×1015cm-3，经扩散形成有源区元胞的第二掺杂区。
⑺、二次氧化，光刻PN结窗口7：将硅片1放入氧化炉内进行氧化处理，形成第二氧化层9和隔离部分9-1，如干-湿-干交替生长氧化层，在900℃～1200℃条件下进行氧化，如氧化层厚度0.5-1.2μm，硅片1表面涂覆光刻胶，进行光刻、显影，刻蚀第二氧化层9形成PN结窗口7，该PN结窗口7可为圆形或椭圆形，刻蚀后将光刻胶去掉。
⑻、淀积多晶硅：将硅片1放入淀积炉内，在第二氧化层9上淀积本征多晶硅，经离子注入掺杂形成第二多晶硅层，形成导电的二极管第二掺杂区17-2，因此本发明可通过调整离子注入条件及第二多晶硅层的厚度调整二极管耐压性能。本发明本征多晶硅的厚度可在2-5um，掺杂扩散硼注入注入能量20-60kev,注入剂量在1×1012cm-3～1×1013cm-3，然后在900-1050℃进行扩散形成P型杂质区，作为二极管的阳极区。
本发明在第二氧化层9上淀积并自掺杂形成第二多晶硅层17，同样注入剂量可控制在1×1012cm-3～1×1013cm-3，在将硅片1放入淀积炉内，在第二氧化层9上淀积并自掺杂形成第二多晶硅层17，形成导电的二极管第二掺杂区17-2，即作为二极管的阳极区，第二多晶硅层17在PN结窗口7内与第一多晶硅层8连接形成PN结，PN结界面更加平整均匀，耐压较高，电流更加均匀，可靠性更高。
⑼、光刻隔离保护环17-1：在硅片1表面涂覆光刻胶，进行光刻、显影，刻蚀光刻形成不相连的二极管第二掺杂区17-2及外围的隔离保护环17-1，且隔离保护环17-1不相通，将二极管区域外的第二多晶硅层刻蚀掉，隔离保护环17-1的内边界与二极管第二掺杂区17-2的外边界为5-15um，达到隔离周边的信号及主器件的干扰，同时隔离保护环17-1的未完全封闭，也避免了自身的电感效应，进一步提高了其抗干扰能力及可靠性。
⑽、绝缘介质层15淀积，光刻引线接触孔：将硅片1放入淀积炉内，在硅片1表面淀积绝缘介质层15，形成环形隔离部分15-1，用等离子增强化学汽相淀积(PECVD)，在硅片1表面淀积绝缘介质层15，形成隔离保护环17-1，该绝缘介质层15采用常规磷硅玻璃或硼磷硅玻璃。在硅片1表面涂覆光刻胶、光刻、显影、刻蚀有源区元胞的栅极引线孔及发射极引线孔，二极管的第一电极引线孔、第二电极引线及保护电极引线孔，栅极引线孔至第一多晶硅层8，而发射极引线孔穿过第二杂质区2至第一杂质区3，二极管的第一电极引线孔至第一多晶硅层6，二极管的第二电极引线孔至第二多晶硅层17的二极管第二掺杂区17-2，而保护电极引线孔至第二多晶硅层17的隔离保护环17-1。
⑾、金属层淀积：对硅片1溅射或蒸发金属层，该金属层的厚度可在4μm～8μm。
⑿、金属光刻和腐蚀：属光刻和腐蚀：在金属层涂覆光刻胶、光刻、显影、刻蚀金属层形成晶体管的栅极12和发射极11，以及二极管的第一电极14、第二电极16和保护电极13，且第二电极16与保护电极13连接，制得集成在晶体管上的温度传感二极管。
本发明还可在场氧化步骤和光刻有源区步骤之间具有光刻场环保护区窗口，并注入离子和推结工艺，在硅片1表面涂覆光刻胶，进行光刻、显影，刻蚀出场氧化层的保护区窗口，刻蚀后将光刻胶去掉，在保护区窗口进行离子注入和推结，形成与晶体管终端区离子相同杂质的掺杂保护区5，如进行硼注入，形成P++区，以使得二极管能够与IGBT或MOSFET进行更好的隔离，该步工艺与绝缘栅双极晶体管的终端P++区同时形成，不需要增加额外的工艺步骤。
见图3所示是本发明不同硼剂量下二极管耐压随第二多晶硅层厚度的变化曲线图，从图3中可以看出，当第二多晶硅层17厚度2-5μm，且硼注入的剂量在1×1012cm-3～1×1013cm-3时,温度传感二极管耐压>50V，保证了其不易因外部环境干扰导致失效，同时参数调整范围也较宽，其击穿电压对剂量更加敏感。而当第二多晶硅层17厚度在2-5μm，且硼注入的剂量1×1014cm-3时,温度传感二极管耐压＜20V，通过隔离保护结构，对保证温度传感二极管安全可靠工作。
Claims (10)
1.一种集成在晶体管上的温度传感二极管结构，其特征在于：硅片(1)有源区内依次连接有第一氧化层(6)和其上部的第一多晶硅层(8)，所述的第一多晶硅层(8)为晶体管的多晶硅栅(8-2)，所述第一多晶硅层(8)上部连接有第二氧化层(9)，第二氧化层(9)具有向下穿过第一多晶硅层(8)和第一氧化层(6)并与晶体管的第一掺杂区(3)和第二掺杂区(2)连接用以隔离出二极管区域的隔离部分(9-1)，隔离部分(9-1)内的第一氧化层(6)构成二极管的隔离垫(6-1),隔离部分(9-1)内的第一多晶硅层(8)形成二极管第一掺杂区(8-1)，第二氧化层(9)上部连接有二极管区域处的第二多晶硅层(17)及顶部的绝缘介质层(15)，绝缘介质层(15)具有向下穿过第二多晶硅层(17)与第二氧化层(9)连接的环形隔离部分(15-1)，环形隔离部分(15-1)将第二多晶硅层(17)形成不相连接的二极管第二掺杂区(17-2)和位于二极管第二掺杂区(17-2)外围的隔离保护环(17-1)，且隔离保护环(17-1)不闭合，第二多晶硅层(17)向下延伸的连接部分(17-3)穿过第二氧化层(9)与第一多晶硅层(8)上的二极管第一掺杂区(8-1)连接形成纵向的PN结，二极管的第一电极(14)穿过绝缘介质层(15)和第二氧化层(9)与第一多晶硅层(8)连接、第二电极(16)穿过绝缘介质层(15)与第二多晶硅层(17)上的二极管第二掺杂区(17-2)连接，保护电极(13)穿过绝缘介质层(15)与第二多晶硅层(17)上的隔离保护环(17-1)连接，且保护电极(13)与第二电极(16)连接形成等电位。
2.根据权利要求1所述的集成在晶体管上的温度传感二极管结构，其特征在于：硅片(1)在二极管区域还具有与晶体管终端区离子相同的掺杂保护区(5)，掺杂保护区(5)与晶体管的第一掺杂区(3)相接。
3.根据权利要求1所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述第二氧化层(9)的隔离部分(9-1)连接有晶体管的发射极(11)，晶体管的发射极(11)穿过晶体管的第二掺杂区(2)并与晶体管的第一掺杂区(3)连接，且晶体管的发射极(11)的外侧与第二掺杂区(2)连接。
4.根据权利要求1所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述第二多晶硅层(17)的二极管第二掺杂区(17-2)的连接部分(17-3)其外周面为弧形面。
5.根据权利要求1所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述第二多晶硅层(17)的隔离保护环(17-1)上的开口宽度h在5-15um。
6.根据权利要求1所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述第二氧化层(9)上的隔离部分(9-1)的宽度在5-10um。
7.根据权利要求1所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述第一多晶硅层(8)的二极管第一掺杂区(8-1)为多晶硅自掺杂n型杂质，第一多晶硅层(8)的厚度在1-2um，第二多晶硅层(17)的二极管第二掺杂区(17-2)为多晶硅注入p型杂质，注入剂量1×1012cm-3～1×1013cm-3,且第二多晶硅层(17)的厚度在2-5um。
8.根据权利要求1所述的集成在晶体管上的温度传感二极管结构，其特征在于：所述第一多晶硅层(8)的二极管第一掺杂区(8-1)为多晶硅自掺杂p型杂质，第一多晶硅层(8)的厚度在1-2um，第二多晶硅层(17)的二极管第二掺杂区(17-2)为多晶硅注入n型杂质，注入剂量1×1012cm-3～1×1013cm-3,且第二多晶硅层(17)的厚度在2-5um。
9.根据权利要求1所述的集成在晶体管上的温度传感二极管结构的制备方法，其特征在于：包括以下步骤：
⑴、场氧化：将清洁处理后的硅片(1)放入氧化炉内进行氧化处理，形成场氧化层；
⑵、光刻有源区：在硅片(1)表面涂覆光刻胶，进行光刻、显影，刻蚀出有源区，刻蚀后将光刻胶去掉；
⑶、一次氧化：将硅片(1)放入氧化炉内进行氧化处理，形成第一氧化层(6)；
⑷、淀积第一多晶硅：在将硅片(1)放入淀积炉内，在第一氧化层(6)上淀积并自掺杂形成第一多晶硅层(8)，或在第一氧化层(6)上淀积本征多晶硅并进行离子注入掺杂形成第一多晶硅层(8)，形成导电的多晶硅栅(8-2)和二极管第一掺杂区(8-1)；
⑸、光刻有源区元胞窗口(10)及二极管的隔离窗口(4)，注入离子并推结：在硅片(1)表面涂覆光刻胶，进行光刻、显影、刻蚀第一多晶硅层(8)和第一氧化层(6)形成有源区元胞窗口(10)及二极管的隔离窗口(4)，刻蚀后将光刻胶去掉，将第一杂质注入有源区元胞窗口(10)及二极管的隔离窗口(4)内，将硅片(1)放入扩散炉内扩散形成有源区元胞的第一掺杂区(3)；
⑹、光刻有源区元胞第二掺杂区扩散窗口：在硅片(1)淀积氧化层，表面涂覆光刻胶，进行光刻、显影、刻蚀氧化层，形成第二掺杂区扩散窗口，向第二掺杂区扩散窗口内注入与第一杂质不同的杂质，然后再将硅片(1)放入扩散炉内，扩散形成有源区元胞的第二掺杂区(2)；
⑺、二次氧化，光刻PN结窗口(7)：将硅片(1)放入氧化炉内进行氧化处理，形成第二氧化层(9)和隔离部分(9-1)，硅片(1)表面涂覆光刻胶，进行光刻、显影，刻蚀第二氧化层(9)形成PN结窗口(7)，刻蚀后将光刻胶去掉；
⑻、淀积多晶硅：将硅片(1)放入淀积炉内，在第二氧化层(9)上淀积本征多晶硅经离子注入掺杂形成第二多晶硅层(17)，或在第二氧化层(9)上淀积并自掺杂形成第二多晶硅层(17)，形成二极管第二掺杂区(17-2)，且第二多晶硅层(17)在PN结窗口(7)内与第一多晶硅层(8)连接形成PN结；
⑼、光刻隔离保护环(17-1)：在硅片(1)表面涂覆光刻胶，进行光刻、显影，刻蚀光刻形成不相连的二极管第二掺杂区(17-2)及外围的隔离保护环(17-1)，且隔离保护环(17-1)不相通，隔离保护环(17-1)的内边界与二极管第二掺杂区(17-2)的外边界之间的距离在5-15um；
⑽、绝缘介质层(15)淀积，光刻引线接触孔：将硅片(1)放入淀积炉内，在硅片(1)表面淀积绝缘介质层(15)，形成隔离部分(15-1)，在硅片(1)表面涂覆光刻胶、光刻、显影、刻蚀有源区元胞的栅极引线孔及发射极引线孔，二极管的第一电极引线孔、第二电极引线孔及保护电极引线孔，
⑾、金属层淀积：对硅片(1)溅射或蒸发金属层；
⑿、金属光刻和腐蚀：在金属层涂覆光刻胶、光刻、显影、刻蚀金属层形成晶体管栅极(12)和发射极(11)，以及二极管的第一电极(14)、第二电极(16)和保护电极(13)，且第二电极(16)与保护电极(13)连接，制得集成在晶体管上的温度传感二极管。
10.根据权利要求9所述的集成在晶体管上的温度传感二极管结构的制备方法，其特征在于：在场氧化步骤和光刻有源区步骤之间具有光刻场环保护区窗口，并注入离子和推结工艺，在硅片(1)表面涂覆光刻胶，进行光刻、显影，刻蚀出场氧化层的保护区窗口，刻蚀后将光刻胶去掉，在保护区窗口进行离子注入和推结，形成与晶体管终端区离子相同的掺杂保护区(5)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611267833.XA CN106784018B (zh) | 2016-12-31 | 2016-12-31 | 集成在晶体管上的温度传感二极管结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611267833.XA CN106784018B (zh) | 2016-12-31 | 2016-12-31 | 集成在晶体管上的温度传感二极管结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106784018A CN106784018A (zh) | 2017-05-31 |
| CN106784018B true CN106784018B (zh) | 2019-10-01 |
Family
ID=58951626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611267833.XA Active CN106784018B (zh) | 2016-12-31 | 2016-12-31 | 集成在晶体管上的温度传感二极管结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106784018B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112130B (zh) * | 2019-04-30 | 2024-02-09 | 苏州固锝电子股份有限公司 | 一种新型四颗二极管集成芯片的制造工艺 |
| CN110471099B (zh) * | 2019-06-28 | 2023-03-10 | 上海芬创信息科技有限公司 | 一种离子传感器及其制备方法 |
| CN110620041A (zh) * | 2019-09-25 | 2019-12-27 | 上海华虹宏力半导体制造有限公司 | 在igbt芯片上集成温度传感器的方法 |
| CN110634741B (zh) * | 2019-09-25 | 2023-04-28 | 上海华虹宏力半导体制造有限公司 | 在igbt芯片上集成温度传感器的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102322968A (zh) * | 2005-12-28 | 2012-01-18 | 维西埃-硅化物公司 | 沟槽式多晶硅二极管 |
| CN102881679A (zh) * | 2012-09-24 | 2013-01-16 | 株洲南车时代电气股份有限公司 | 一种集成了温度和电流传感功能的igbt芯片 |
| CN204991700U (zh) * | 2014-08-13 | 2016-01-20 | 意法半导体(格勒诺布尔2)公司 | 集成电路芯片 |
| CN105406850A (zh) * | 2014-09-05 | 2016-03-16 | 英飞凌科技股份有限公司 | 具有集成温度传感器的半导体开关 |
-
2016
- 2016-12-31 CN CN201611267833.XA patent/CN106784018B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102322968A (zh) * | 2005-12-28 | 2012-01-18 | 维西埃-硅化物公司 | 沟槽式多晶硅二极管 |
| CN102881679A (zh) * | 2012-09-24 | 2013-01-16 | 株洲南车时代电气股份有限公司 | 一种集成了温度和电流传感功能的igbt芯片 |
| CN204991700U (zh) * | 2014-08-13 | 2016-01-20 | 意法半导体(格勒诺布尔2)公司 | 集成电路芯片 |
| CN105406850A (zh) * | 2014-09-05 | 2016-03-16 | 英飞凌科技股份有限公司 | 具有集成温度传感器的半导体开关 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106784018A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106711106B (zh) | 集成在晶体管上的温度传感二极管结构及其制备方法 | |
| CN106784018B (zh) | 集成在晶体管上的温度传感二极管结构及其制备方法 | |
| TWI572003B (zh) | 用於高浪湧和低電容的暫態電壓抑制器的結構及其製備方法 | |
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| CN105789334B (zh) | 一种肖特基势垒半导体整流器及其制造方法 | |
| CN103531450B (zh) | 用于形成横向变化掺杂浓度的方法和半导体器件 | |
| TW201110318A (en) | Integrated schottky diode in high voltage semiconductor device | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN111755503A (zh) | 一种可变横向掺杂的终端结构及其制作方法 | |
| CN101924131B (zh) | 横向扩散mos器件及其制备方法 | |
| TW201715700A (zh) | 整合齊納二極體及場效應電晶體的半導體元件及其製備方法 | |
| CN106601731A (zh) | 带有esd保护结构的半导体结构及其制作方法 | |
| CN104253153A (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN104253151A (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| KR101252625B1 (ko) | 패시베이션층을 갖는 반도체 파워 디바이스 | |
| US5923065A (en) | Power MOSFET device manufactured with simplified fabrication processes to achieve improved ruggedness and product cost savings | |
| CN104517855B (zh) | 超级结半导体器件制造方法 | |
| JP3372176B2 (ja) | 半導体装置とその製造方法 | |
| JP2010258329A (ja) | ワイドバンドギャップ半導体素子 | |
| JP7405261B2 (ja) | 半導体装置 | |
| CN206410796U (zh) | 集成在晶体管上纵向pn结的温度传感二极管结构 | |
| KR20100122281A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN206685391U (zh) | 功率半导体器件 | |
| CN106803515A (zh) | 半导体功率器件的终端结构及其制造方法 | |
| CN106298681B (zh) | 一种mosfet器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |