CN106601712B

CN106601712B - 载体衬底

Info

Publication number: CN106601712B
Application number: CN201610913498.XA
Authority: CN
Inventors: 蓝源富; 许献文
Original assignee: Powertech Technology Inc
Current assignee: Powertech Technology Inc
Priority date: 2015-10-20
Filing date: 2016-10-20
Publication date: 2019-03-05
Anticipated expiration: 2036-10-20
Also published as: TWI581394B; TW201715680A; CN106601712A

Abstract

本发明提供一种载体衬底，包括绝缘密封体、第一导电图案、第二导电图案、至少一第一虚拟图案，和至少一第二虚拟图案。载体衬底具有第一布线区和第二布线区。第一导电图案和第一虚拟图案位于第一布线区中。第二导电图案和第二虚拟图案位于第二布线区中。第一和第二导电图案以及第一和第二虚拟图案嵌入于绝缘密封体中。绝缘密封体露出第一和第二导电图案以及第一和第二虚拟图案的顶表面。第一和第二虚拟图案与第一和第二导电图案绝缘。第一虚拟图案面向第二虚拟图案的边缘轮廓包括矩形锯齿形形状、V形锯齿形形状、半圆形锯齿形形状、波浪形状或其组合。本发明能够缓解组装过程中产生的断裂问题，改善半导体封装和电子产品的可靠性。

Description

载体衬底

技术领域

本发明涉及一种载体衬底(carrier substrate)，且尤其涉及一种具有具非线性边缘轮廓(edge profile)的虚拟图案(dummy pattern)的载体衬底。

背景技术

近年来，随着电子技术的快速进展以及高科技电子产业的繁荣发展，更多具有更好功能的用户友好电子产品出现并且朝向轻、薄、短和小的趋势演变。所述电子产品通常包括多个半导体封装结构。一般来说，可通过将多个芯片堆叠在载体衬底上而形成半导体封装结构。因此，半导体封装结构中的载体衬底的开发在增强电子产品的性能方面扮演重要的角色。

发明内容

本发明提供一种载体衬底，其能够缓解组装过程期间所产生的断裂问题，由此改善使用所述载体衬底的半导体封装(semiconductor package)和电子产品的可靠性。

本发明提供一种载体衬底，其包括绝缘密封体、多个第一导电图案、多个第二导电图案、至少一个第一虚拟图案，和至少一个第二虚拟图案。所述载体衬底具有第一布线区和第二布线区。所述第一导电图案位于所述第一布线区中，且所述第二导电图案位于所述第二布线区中。所述第一导电图案和所述第二导电图案嵌入于所述绝缘密封体中。所述绝缘密封体露出所述第一导电图案和所述第二导电图案的顶表面。所述第一虚拟图案位于所述第一布线区中，且所述第二虚拟图案位于所述第二布线区中。所述第一虚拟图案和所述第二虚拟图案与所述第一导电图案和所述第二导电图案绝缘。所述第一虚拟图案和所述第二虚拟图案嵌入于所述绝缘密封体中。所述绝缘密封体露出所述第一虚拟图案和所述第二虚拟图案的顶表面。所述第一虚拟图案面向所述第二虚拟图案的边缘轮廓包括矩形锯齿形形状、V形锯齿形形状、半圆形锯齿形形状、波浪形状或其组合。

基于以上内容，通过更改载体衬底中的虚拟图案的边缘轮廓，可充分地消除虚拟图案、导电图案与绝缘密封体之间的断裂，由此改善使用所述载体衬底的半导体封装和电子产品的可靠性。此外，通过增加虚拟图案的某些部分的厚度，可增大虚拟图案与绝缘密封体之间的接触面积。因此，可减少发生断裂的情形，并且可进一步确保半导体封装和电子产品的可靠性。

为了使本发明的前述特征以及优点较可理解,下文详细描述实施例附图。

附图说明

包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。

图1为根据本发明的一些实施例的载体衬底的示意性俯视图；

图2A到图2D分别为图1中的区域的示意性放大视图；

图3为根据本发明的一些实施例的沿着图2A的剖线A-A'截取的示意性横截面图；

图4为根据本发明的一些替代实施例的沿着图2A的剖线A-A'截取的示意性横截面图；

图5为根据本发明的一些替代实施例的载体衬底的示意性俯视图。

附图标记：

10、10a：载体衬底；

100、100a、100b、100c：区域；

101：第一导电图案；

102：绝缘密封体；

103：第一虚拟图案；

103a：第一主体部；

103b：第一突起部；

201：第二导电图案；

203：第二虚拟图案；

203a：第二主体部；

203b：第二突起部；

CR：核心区；

PR：周边区；

R1：第一布线区；

R2：第二布线区；

w1、w2：厚度。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

图1是根据本发明的一些实施例的载体衬底(carrier substrate)10的示意性俯视图。参考图1，载体衬底10包括第一布线区(layout region)R1和相邻于第一布线区R1的第二布线区R2。第一布线区R1与第二布线区R2分别包括核心区CR和周边区PR。如图1中所示出，在一些实施例中，周边区PR围绕核心区CR。第一布线区R1的核心区CR包括多个第一导电图案101，且第二布线区R2的核心区CR包括多个第二导电图案201。在一些实施例中，第一布线区R1的周边区PR包括第一虚拟图案103，且第二布线区R2的周边区PR包括第二虚拟图案203。在一些实施例中，由于周边区PR围绕核心区CR，因此第一虚拟图案103围绕第一导电图案101，且第二虚拟图案203围绕第二导电图案201。

第一导电图案101和第二导电图案201是用于信号传输。举例来说，第一导电图案101和第二导电图案201可为由铜、铝、金、银、镍、钯或其组合制成的金属迹线(metallictrace)。部分的第一导电图案101可彼此互连。类似地，部分的第二导电图案201可彼此互连。由于位于核心区CR中的第一导电图案101和第二导电图案201是用于信号传输，因此核心区CR可称为有源区(active region)。

第一虚拟图案103和第二虚拟图案203与第一导电图案101和第二导电图案201电绝缘。不同于第一导电图案101和第二导电图案201，第一虚拟图案103和第二虚拟图案203不用于信号传输。在一些实施例中，第一虚拟图案103和第二虚拟图案203可连接到接地(ground)或可连接到电源(未示出)。可施加接地偏压(ground bias)或电源偏压(powerbias)到第一虚拟图案103和第二虚拟图案203。换句话说，恒定电压施加到第一虚拟图案103和第二虚拟图案203。然而，本发明不限于此。第一虚拟图案103和第二虚拟图案203还可基于电路设计而具有其它功能。举例来说，在一些替代实施例中，第一虚拟图案103和第二虚拟图案203可以为电浮置。换句话说，并无电压施加到第一虚拟图案103和第二虚拟图案203。在一些实施例中，第一虚拟图案103和第二虚拟图案203为网孔结构(meshstructure)，如图1所示出。

在一些实施例中，第一导电图案101、第二导电图案201、第一虚拟图案103与第二虚拟图案203可通过相同工艺形成。举例来说，第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203可经由电镀工艺形成于不锈钢板(未示出)上，但本发明不限于此。其它合适方法可适于形成第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203。在载体衬底10的形成工艺完成之后，可移除不锈钢板。

图2A为图1中的区域100的示意性放大视图。图3为根据本发明的一些实施例的沿着图2A的剖线A-A'截取的示意性横截面图。同时参考图2A和图3，载体衬底10包括绝缘密封体102，且第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203嵌入于绝缘密封体102中。绝缘密封体102露出第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203的顶表面，使得这些元件可经由其顶表面连接到其它电气组件(electrical component)。尽管图3中所示出的第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203的顶表面低于绝缘密封体102的顶表面，但本发明不限于此。在一些替代实施例中，第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203的顶表面可与绝缘密封体102的顶表面共面(coplanar)。

绝缘密封体102密封第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203以使第一导电图案101与第一虚拟图案103电绝缘并且使第二导电图案201与第二虚拟图案203电绝缘。绝缘密封体102的材料包括(但不限于)味之素堆积薄膜(Ajinomoto build-up film，ABF)树脂、聚合材料或环氧树脂。在一些实施例中，绝缘密封体102可由苯并环丁烯(benzocyclo-butene，BCB)、液晶聚合物(liquid crystal polymer、LCP)、聚酰亚胺(polyimide)、聚苯醚(polyphenylene ether，PPE)、FR4、FR5、芳族聚酰胺(aramide或aramid)、模制化合物(molding compound)、与环氧树脂混合的玻璃纤维或其组合制成。在一些实施例中，密封材料层(未示出)可经由例如模制工艺(molding process)的技术形成以覆盖第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203。随后，移除密封材料层的一部分以露出第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203的顶表面，以形成绝缘密封体102。密封材料层的一部分可经由蚀刻工艺或化学机械抛光(chemical mechanical polishing，CMP)工艺移除。

参考图2A，第一虚拟图案103包括第一主体部103a和朝向第二虚拟图案203横向突出的多个第一突起部103b。类似地，第二虚拟图案203包括第二主体部203a和朝向第一虚拟图案103横向突出的多个第二突起部203b。换句话说，第一虚拟图案103具有位于其边缘上的多个第一突起部103b，且第二虚拟图案203具有位于其边缘上的多个第二突起部203b。因此，如图2A的俯视图所示出，第一虚拟图案103面向第二虚拟图案203的边缘轮廓(edgeprofile)为非线性(non-linear)的。类似地，第二虚拟图案203面向第一虚拟图案103的边缘轮廓也是非线性的。换句话说，布线区具有周期性(规律的)波浪或锯齿形边界，且第一虚拟图案103与第二虚拟图案203沿着周期性(规律的)波浪或锯齿形边界共形(conformal)地安置。边界的形状不限于具有均匀形状的波浪状。边界的形状可根据在半导体封装工艺期间接收较高压力的区域而加以调整。举例来说，载体衬底10的特定区域(高压力区域；未示出)在后续半导体封装工艺期间可能经受较高压力。在一些实施例中，第一突起部103b和第二突起部203b可特定地安置在载体衬底10被施加压力的区域中。压力区域通常经受8MPa到10MPa的机器压力(machine pressure)或350g/cm²到400g/cm²的弯曲压力(bendingpressure)。在一些实施例中，第一虚拟图案103的边缘轮廓与第二虚拟图案203的边缘轮廓镜像对称。然而，本发明不限于此。在一些替代实施例中，第一虚拟图案103与第二虚拟图案203的边缘轮廓可不对称。如图2A中所示出，第一突起部103b和第二突起部203b可为矩形管柱形状，因此第一虚拟图案103和第二虚拟图案203的边缘轮廓展现矩形锯齿形形状。然而，本发明不限于此。如稍后将在图2B到图2D的实施例中所描述，第一突起部103b和第二突起部203b可以具有其他形状，只要第一虚拟图案103的边缘轮廓与第二突起部203b的边缘轮廓形成周期性锯齿形或波浪轮廓即可。在一些实施例中，仅第一虚拟图案103面向第二虚拟图案203的边缘为非线性的。然而，此种配置方式仅为示范性说明，且本发明不限于此。在一些替代实施例中，第一虚拟图案103的整个边缘(所有四个侧)和第二虚拟图案203的整个边缘为非线性的。

由于第一虚拟图案103和第二虚拟图案203的边缘轮廓为非线性的，因此第一虚拟图案103、第二虚拟图案203与绝缘密封体102之间的接触面积可增大。因此，这些元件之间的粘附力(adhesion)得以恰当增强。由此，可充分地消除导电图案(例如，第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203)与绝缘密封体102之间的断裂，由此改善使用载体衬底10的半导体封装和电子产品的可靠性。

图2B为图1中的区域100a的示意性放大视图。参考图2B，图2B的实施例类似于图2A的实施例，因此类似元件由相同数字编号表示，且本文中不重复对这些类似元件描述。图2B的实施例与图2A的实施例之间的差异在于，在图2B中，第一突起部103b和第二突起部203b为梯形管柱形状以形成V形锯齿形边缘轮廓。类似于图2A的实施例，图2B的非线性边缘轮廓可增大第一虚拟图案103、第二虚拟图案203与绝缘密封体102之间的接触面积。因此，可充分地消除导电图案(例如，第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203)与绝缘密封体102之间的断裂，由此改善使用载体衬底10的半导体封装和电子产品的可靠性。

图2C为图1中的区域100b的示意性放大视图。参考图2C，图2C的实施例类似于图2A的实施例，因此类似元件由相同数字编号表示，且本文中不重复对这些类似元件描述。图2C的实施例与图2A的实施例之间的差异在于，在图2C中，第一突起部103b和第二突起部203b为具有弯曲支腿(leg)的梯形管柱形状以形成半圆形锯齿形边缘轮廓。类似于图2A的实施例，图2C的非线性边缘轮廓可增大第一虚拟图案103、第二虚拟图案203与绝缘密封体102之间的接触面积。因此，可充分地消除导电图案(例如，第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203)与绝缘密封体102之间的断裂，由此改善使用载体衬底10的半导体封装和电子产品的可靠性。

图2D为图1中的区域100c的示意性放大视图。参考图2D，图2D的实施例类似于图2A的实施例，因此类似元件由相同数字编号表示，且本文中不重复对这些类似元件描述。图2D的实施例与图2A的实施例之间的差异在于，在图2D中，第一突起部103b和第二突起部203b为半圆形管柱形状以形成波浪形边缘轮廓。类似于图2A的实施例，图2D的非线性边缘轮廓可增大第一虚拟图案103、第二虚拟图案203与绝缘密封体102之间的接触面积。因此，可充分地消除导电图案(例如，第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203)与绝缘密封体102之间的断裂，由此改善使用载体衬底10的半导体封装和电子产品的可靠性。

图4为根据本发明的一些替代实施例的沿着图2A的剖线A-A'截取的示意性横截面图。参考图4，图4的实施例类似于图3的实施例，因此类似元件由相同数字编号表示，且本文中不重复对这些类似元件描述。图4的实施例与图3的实施例之间的差异在于，在图4中，第一突起部103b和第二突起部203b的厚度w1大于第一主体部103a和第二主体部203a的厚度w2。换句话说，第一突起部103b不仅横向突出，而且纵向突出。举例来说，第一主体部103a和第二主体部203a可为导电线层(conductive line layer)。另一方面，除导电线层以外，第一突起部103b和第二突起部203b可进一步包括位于导电线层下方的导电柱(conductivepost)。由此，第一虚拟图案103和第二虚拟图案203在其边缘处的厚度能被增大。由于第一突起部103b和第二突起部203b的厚度w1大于第一主体部103a和第二主体部203a的厚度w2，因此可增大第一虚拟图案103、第二虚拟图案203与绝缘密封体102之间的接触面积。因此，这些元件之间的粘附力得以恰当增强。由此，可充分地消除导电图案(例如，第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203)与绝缘密封体102之间的断裂，由此改善使用载体衬底10的半导体封装和电子产品的可靠性。

图5为根据本发明的一些替代实施例的载体衬底10a的示意性俯视图。参考图5，图5的实施例类似于图1的实施例，因此类似元件由相同数字编号表示，且本文中不重复对这些类似元件描述。图5的实施例与图1的实施例之间的差异在于，在图5中，第一虚拟图案103的至少一部分位于两相邻的第一导电图案101之间，且第二虚拟图案203的至少一部分位于两相邻的第二导电图案201之间。换句话说，在图5的实施例中不存在周边区。第一虚拟图案103和第二虚拟图案203安置在核心区CR中。类似于图1的实施例，第一虚拟图案103面向第二虚拟图案203的边缘轮廓以及第二虚拟图案203面向第一虚拟图案103的边缘轮廓为非线性的。因此，可增大第一虚拟图案103、第二虚拟图案203与绝缘密封体102之间的接触面积。由此，可充分地消除导电图案(例如，第一导电图案101、第二导电图案201、第一虚拟图案103和第二虚拟图案203)与绝缘密封体102之间的断裂，由此改善使用载体衬底10的半导体封装和电子产品的可靠性。

基于以上内容，通过更改载体衬底中的虚拟图案的边缘轮廓，可充分地消除虚拟图案、导电图案与绝缘密封体之间的断裂，改善使用载体衬底的半导体封装和电子产品的可靠性。此外，通过增加虚拟图案的某些部分的厚度，可增大虚拟图案与绝缘密封体之间的接触面积。虚拟图案的厚度增加的部分还可战略性地放置于半导体封装的制造过程期间与其它区域相比被施加增大压力的区域中。因此，可减少发生断裂的情形，且可进一步确保半导体封装和电子产品的可靠性。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims

1.一种具有第一布线区和第二布线区的载体衬底，其特征在于，包括：

绝缘密封体；

位于所述第一布线区中的多个第一导电图案和位于所述第二布线区中的多个第二导电图案，其中所述第一导电图案和所述第二导电图案嵌入于所述绝缘密封体中，且所述绝缘密封体露出所述第一导电图案和所述第二导电图案的顶表面；以及

位于所述第一布线区中的至少一个第一虚拟图案和位于所述第二布线区中的至少一个第二虚拟图案，其中所述第一虚拟图案包括第一主体部和朝向所述第二虚拟图案突出的多个第一突起部，且所述第一突起部的厚度大于所述第一主体部的厚度，所述第一虚拟图案和所述第二虚拟图案与所述第一导电图案和所述第二导电图案绝缘，所述第一虚拟图案和所述第二虚拟图案嵌入于所述绝缘密封体中，所述绝缘密封体露出所述第一虚拟图案和所述第二虚拟图案的顶表面，且所述第一虚拟图案面向所述第二虚拟图案的边缘轮廓包括矩形锯齿形形状、V形锯齿形形状、半圆形锯齿形形状、波浪形状或其组合。

2.根据权利要求1所述的载体衬底，其中所述第一布线区与所述第二布线区分别包括周边区和核心区，所述第一虚拟图案和所述第二虚拟图案位于所述周边区中，所述第一虚拟图案围绕所述第一导电图案，且所述第二虚拟图案围绕所述第二导电图案。

3.根据权利要求2所述的载体衬底，其中所述第一虚拟图案和所述第二虚拟图案为网孔结构。

4.根据权利要求1所述的载体衬底，其中所述第一虚拟图案的至少一部分位于两相邻的第一导电图案之间，且所述第二虚拟图案的至少一部分位于两相邻的第二导电图案之间。

5.根据权利要求1所述的载体衬底，其中所述第二虚拟图案包括第二主体部和朝向所述第一虚拟图案突出的多个第二突起部，且所述第二突起部的厚度大于所述第二主体部的厚度。

6.根据权利要求1所述的载体衬底，其中所述第一突起部位于所述第一虚拟图案的边缘上。

7.根据权利要求1所述的载体衬底，其中所述第一突起部位于所述载体衬底在半导体封装工艺期间接收压力的区域中。

8.根据权利要求1所述的载体衬底，其中所述第一虚拟图案和所述第二虚拟图案连接到接地、连接到电源或为电浮置。

9.根据权利要求1所述的载体衬底，其中所述第一导电图案、所述第二导电图案、所述第一虚拟图案和所述第二虚拟图案的顶表面低于所述绝缘密封体的顶表面或与所述绝缘密封体的顶表面共面。