CN106449521A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN106449521A
CN106449521A CN201610930682.5A CN201610930682A CN106449521A CN 106449521 A CN106449521 A CN 106449521A CN 201610930682 A CN201610930682 A CN 201610930682A CN 106449521 A CN106449521 A CN 106449521A
Authority
CN
China
Prior art keywords
active layer
doped region
pattern
semiconductor pattern
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610930682.5A
Other languages
English (en)
Other versions
CN106449521B (zh
Inventor
孙双
彭宽军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610930682.5A priority Critical patent/CN106449521B/zh
Publication of CN106449521A publication Critical patent/CN106449521A/zh
Priority to PCT/CN2017/108059 priority patent/WO2018077239A1/zh
Priority to US15/779,694 priority patent/US11043515B2/en
Application granted granted Critical
Publication of CN106449521B publication Critical patent/CN106449521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示基板及其制备方法、显示装置，属于显示技术领域，其可解决现有的底栅结构的低温多晶硅晶体管的制备方法具有较高工艺复杂性和制备成本的问题。本发明的显示基板的制备方法，所述显示基板包括衬底、衬底上的第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管包括第一有源层，所述第二薄膜晶体管包括第二有源层，所述第二有源层包括中心区域和位于所述中心区域两侧的掺杂区域；所述制备方法包括：通过一次构图工艺形成包括所述第一有源层和所述第二有源层的掺杂区域的图形。

Description

显示基板及其制备方法、显示装置
技术领域
本发明属于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。
背景技术
当前，显示面板作为电子行业的基础产业，其技术在不断的演变和革新，其中，氧化物技术和低温多晶硅技术因其自身的优点被广泛应用。具体地，低温多晶硅晶体管的优点在于其具有较高的电子迁移率，但同时也具有漏电流大的缺点；而氧化物晶体管的优点在于其具有较小的漏电流，但也存在电子迁移率低的问题。
基于氧化物晶体管和低温多晶硅晶体管自身的缺点，二者在实际的应用中都受到了限制，具体地，低温多晶硅晶体管的漏电流过大，不适用于显示区域。
在现有的制备包括低温多晶硅晶体管和氧化物晶体管的显示基板时，多数采用顶栅结构，以栅极作为低温多晶硅晶体管中掺杂区域的掩膜，但对于底栅结构的低温多晶硅晶体管而言，则需要多设计一个掩膜板，这无疑增加制备工艺的复杂性和制备成本。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种能够降低工艺复杂性和制备成本的显示基板及其制备方法、显示装置。
解决本发明技术问题所采用的技术方案是一种显示基板的制备方法，所述显示基板包括衬底、衬底上的第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管包括第一有源层，所述第二薄膜晶体管包括第二有源层，所述第二有源层包括中心区域和位于所述中心区域两侧的掺杂区域；
所述制备方法包括：
通过一次构图工艺形成包括所述第一有源层和所述第二有源层的掺杂区域的图形。
其中，在所述通过一次构图工艺形成所述第一有源层和所述第二有源层的掺杂区域之前，还包括：形成第一半导体图案；
其中，所述第二有源层的掺杂区域是通过对所述第一半导体图案进行掺杂形成的。
其中，所述掺杂区域包含第一掺杂区域和第二掺杂区域，所述第一掺杂区域位于所述第二掺杂区域和所述中心区域之间；所述通过一次构图工艺形成所述第一有源层和所述第二有源层的掺杂区域包括：
形成第二半导体薄膜，所述第二半导体薄膜覆盖第一半导体图案；
在所述第二半导体薄膜上形成光刻胶层；
对所述光刻胶层进行曝光、显影，形成第一光刻胶图案和第二光刻胶图案；所述第一光刻胶图案对应所述第一有源层所在区域，所述第二光刻胶图案对应所述中心区域和所述第一掺杂区域所在位置；
对所述第二半导体薄膜进行刻蚀，形成所述第一有源层图形和第二半导体图案，并露出部分所述第一半导体图案；所述第二半导体图案与所述中心区域和第一掺杂区域位置相对应；
对露出的部分所述第一半导体图案进行掺杂，形成所述第二掺杂区域；
对第二光刻胶图案进行灰化处理，形成第三光刻胶图案，所述第三光刻胶图案对应所述中心区域所在位置；
对所述第一半导体图案进行第二次掺杂，形成所述第一掺杂区域；
去除所述第一光刻胶图案和所述第三光刻胶图案。
其中，所述通过一次构图工艺形成所述第一有源层和所述第二有源层的掺杂区域包括：
形成第二半导体薄膜，所述第二半导体薄膜覆盖第一半导体图案；
在第二半导体薄膜上形成光刻胶层；
对所述光刻胶层进行曝光、显影，形成第一光刻胶图案和第二光刻胶图案；所述第一光刻胶图案对应所述第一有源层所在区域，第二光刻胶图案对应所述中心区域所在位置；
对所述第二半导体薄膜进行刻蚀，形成所述第一有源层图形和第二半导体图案，并露出部分所述第一半导体图案；所述第二半导体图案与所述中心区域位置相对应；
对露出的部分所述第一半导体图案进行掺杂，形成所述掺杂区域；
去除所述第一光刻胶图案和所述第二光刻胶图案。
其中，在所述形成第一半导体图案之后，还包括：
通过一次构图工艺形成公共电极和去除所述第二半导体图案。
其中，所述第二半导体图案与所述中心区域和第一掺杂区域位置相对应，所述通过一次构图工艺形成公共电极和去除所述第二半导体图案包括：
在所述第一有源层和所述第二掺杂区域的上方沉积公共电极层材料，并对所述公共电极层材料和覆盖在所述中心区域和第一掺杂区域上的第二半导体图案进行构图工艺，以形成所述公共电极和去除所述第二半导体图案。
其中，第二光刻胶图案对应所述中心区域所在位置，所述通过一次构图工艺形成公共电极和去除所述第二半导体图案包括：
在所述第一有源层的上方沉积公共电极层材料，并对所述公共电极层材料和覆盖在所述中心区域上的第二半导体图案进行构图工艺，以形成所述公共电极和去除所述第二半导体图案。
其中，在所述通过一次构图工艺形成公共电极和去除所述第二半导体图案之前，还包括：
在所述第一有源层之上形成第一源漏图形，在所述第二掺杂区域之上形成第二源漏图形；
在所述第一源漏图形和所述第二源漏图形上沉积第一绝缘层和树脂层；
对所述第一绝缘层和所述树脂层进行一次构图工艺，以在所述第一绝缘层和所述树脂层中与所述第一源漏图形对应的位置形成第一通孔，在所述第一绝缘层和所述树脂层中与所述中心区域对应的位置形成第二通孔。
作为另一技术方案，本发明还提供一种显示基板，包括衬底、位于所述衬底上的第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管包括第一有源层，所述第二薄膜晶体管包括第二有源层，所述第二有源层包括中心区域和位于所述中心区域两侧的掺杂区域。
其中，所述第一有源层和所述第二有源层的掺杂区域通过一次构图工艺形成。
其中，第一有源层为氧化物有源层，所述第二有源层为多晶硅有源层。
其中，所述掺杂区域包含第一掺杂区域和第二掺杂区域，所述第一掺杂区域位于所述第二掺杂区域和所述中心区域之间，所述第二薄膜晶体管还包含第二源漏图形，所述第二源漏图形覆盖所述第二掺杂区域。
其中，所述第二薄膜晶体管还包含第二源漏图形，所述第二源漏图形覆盖所述掺杂区域。
其中，所述显示基板设置有显示区域和位于所述显示区域周围的周边区域，所述第一薄膜晶体管位于显示区域内，所述第二薄膜晶体管位于所述周边区域。
作为另一技术方案，本发明还提供一种显示装置，包括上述任意一项所述的显示面基板。
本发明的显示基板及其制备方法、显示装置中，显示基板包括衬底、衬底上的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管包括第一有源层，第二薄膜晶体管包括第二有源层，第二有源层包括中心区域和位于中心区域两侧的掺杂区域，制备方法包括：通过一次构图工艺形成包括第一有源层和第二有源层的掺杂区域第二有源层的图形，通过这种方法，位于第二有源层之上的第二半导体薄膜，一方面能够作为第二有源层的掺杂区域的掩膜板，另一方面还能够防止形成第二源漏图形时，刻蚀物质与第二有源层的接触，而位于第二有源层上的第二半导体薄膜可以在形成公共电极层时被一起去除，从而降低工艺复杂性和制备成本。
附图说明
图1为本发明的实施例1的显示基板的制备方法的流程示意图；
图2为本发明的实施例1的制备方法中步骤S1的结构示意图；
图3为本发明的实施例1的制备方法中步骤S2的结构示意图；
图4为本发明的实施例1的制备方法中步骤S3的结构示意图；
图5为本发明的实施例1的制备方法中步骤S41的结构示意图；
图6为本发明的实施例1的制备方法中步骤S43的结构示意图；
图7为本发明的实施例1的制备方法中步骤S44的结构示意图；
图8为本发明的实施例1的制备方法中步骤S45的结构示意图；
图9为本发明的实施例1的制备方法中步骤S46的结构示意图；
图10为本发明的实施例1的制备方法中步骤S47的结构示意图；
图11为本发明的实施例1的制备方法中步骤S48的结构示意图；
图12为本发明的实施例1的制备方法中步骤S5的结构示意图；
图13为本发明的实施例1的制备方法中步骤S6的结构示意图；
图14为本发明的实施例1的制备方法中步骤S7的结构示意图；
图15为本发明的实施例1的制备方法中步骤S8的结构示意图；
图16为本发明的实施例1的制备方法中步骤S9的结构示意图；
图17为本发明的实施例1的制备方法中步骤S10的结构示意图；
其中，附图标记为：100、显示基板；A、显示区域；B、周边区域；1、衬底；2、第一栅极；3、第一有源层；31、第一有源层图形；4、第一源漏图形；41、第一源极；42、第一漏极；5、第二栅极；6、第二有源层；61、中心区域；621、第一掺杂区域；622、第二掺杂区域；7、第二源漏图形；71、第二源极；72、第二漏极；8、栅绝缘层；9、第一半导体图案；10、第二半导体薄膜；101、第二半导体图案；11、第一光刻胶图案；12、第二光刻胶图案；121、第三光刻胶图案；13、第一待掺杂区域；14、第二待掺杂区域；15、第一绝缘层；16、树脂层；17、第一通孔；18、第二通孔；19、公共电极；20、钝化层；21、像素电极。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
请参照图1至17，本实施例提供一种显示基板的制备方法，显示基板包括衬底1、衬底1上的第一薄膜晶体管和第二薄膜晶体管；第一薄膜晶体管包括第一有源层3，第二薄膜晶体管包括第二有源层6，第二有源层6包括中心区域61和位于中心区域61两侧的掺杂区域。其中，显示基板设置有显示区域A和位于显示区域周围的周边区域B，第一薄膜晶体管位于显示区域A内，第二薄膜晶体管位于周边区域B；第一有源层3为金属氧化物有源层，第二有源层6为多晶硅有源层。
制备方法包括：
请参照图2，步骤S1，在衬底1上通过一次构图工艺形成第一栅极2和第二栅极5。其中，第一栅极2位于显示区域A内，第二栅极5位于周边区域B内。
需要说明的是，本实施例中所说的一次构图工艺是指在只使用一个掩膜板对光刻胶进行曝光、显影，并通过刻蚀形成相应的图案。
请参照图3，步骤S2，在第一栅极2和第二栅极5之上形成栅绝缘层8。
步骤S3，形成第一半导体图案9。
请参照图4，第一半导体图案9位于栅绝缘层8之上。可以理解的是，步骤S3具体为：在栅绝缘层8上沉积非晶硅材料层，对非晶硅材料层进行去氢工艺和准分子激光退火工艺，以形成低温多晶硅材料层，在低温多晶硅材料层上沉积光刻胶层，对光刻胶层进行曝光、显影工艺，对裸露出的多晶硅材料层进行刻蚀工艺，去除剩余的、位于第二栅极5对应位置的光刻胶层，以形成第一半导体图案9。
步骤S4，通过一次构图工艺形成包括第一有源层3和第二有源层6的掺杂区域的图形。其中，掺杂区域包含第一掺杂区域621和第二掺杂区域622，第一掺杂区域621位于第二掺杂区域622和中心区域61之间。其中，第二有源层6的掺杂区域是通过对第一半导体图案9进行掺杂形成的
步骤S4具体包括：
步骤S41，形成第二半导体薄膜10，第二半导体薄膜10覆盖第一半导体图案9。请参照图5，第二半导体薄膜10覆盖栅绝缘层8和位于栅绝缘层8上的第二有源层图形9。
步骤S42，在第二半导体薄膜10上形成光刻胶层。
步骤S43，对光刻胶层进行曝光、显影，形成第一光刻胶图案和第二光刻胶图案；第一光刻胶图案11对应第一有源层3所在区域，第二光刻胶图案12对应中心区域61和第一掺杂区域621所在位置。
请参照图6，部分第二半导体薄膜10在光刻胶层显影后被裸露出来；其中，第一光刻胶图案11位于显示区域A内；第二光刻胶图案12位于周边区域B内，其在衬底1上的投影小于第二有源层图形9在衬底1上的投影。
步骤S44，对第二半导体薄膜10进行刻蚀，形成第一有源层图形31和第二半导体图案101，并露出部分第一半导体图案9；第二半导体图案101与中心区域61和第一掺杂区域621位置相对应。
请参照图7，对裸露出来的第二半导体薄膜10进行刻蚀，由于第二光刻胶图形12在衬底1上的投影小于第二有源层图形9在衬底1上的投影，因此，第一半导体图案9的边缘被裸露出来，视为第一待掺杂区域13。
步骤S45，对露出的部分第一半导体图案9进行掺杂处理，形成第二掺杂区域622。请参照图8，对露出的部分第一半导体图案9(即第一待掺杂区域13)进行重掺杂处理，以形成第二掺杂区域622。
步骤S46，对第二光刻胶图案12进行灰化处理，形成第三光刻胶图案121，第三光刻胶图案121对应中心区域61所在位置。
请参照图9，对第二光刻胶图案12进行灰化处理，以减小第二光刻胶图案12的覆盖面积，即形成第三光刻胶图案121，因此，第三光刻胶图案121在衬底1上的投影小于掺杂区域在衬底1上的投影，该掺杂区域在衬底1上的投影包括第二掺杂区域622的投影和剩余的投影，此剩余的投影对应的掺杂区域即为第二待掺杂区域14。
步骤S47，对第一半导体图案9进行第二次掺杂，形成第一掺杂区域621。请参照图10，对第二待掺杂区域14进行轻掺杂处理，以形成第二掺杂区域622。可以理解的是。第一掺杂区域621和第二掺杂区域622即组成掺杂区域。
步骤S48，去除第一光刻胶图案11和第三光刻胶图案121。请参照图11，去除第一光刻胶图案11和第三光刻胶图案121，以形成第一有源层3，并使位于第一半导体图案9上的第二半导体图案101露出。
其中，第一有源层3采用铟镓锌氧化物(IGZO)制成。当然，第一有源层3的材料并不局限于此，还可以采用其他类型的氧化物，在此不再赘述。
步骤S5，在第一有源层3之上形成第一源漏图形4，在第二掺杂区域622之上形成第二源漏图形7。
请参照图12，第一源漏图形4包括第一源极41和第一漏极42，部分第一源极41位于第一有源层3上，部分第一漏极42位于第一有源层3上；第二源漏图形7包括第二源极71和第二漏极72，部分第二源极71位于第二掺杂区域622上，部分第二漏极72位于第二掺杂区域622上。需要说明的是，由于第一半导体图案9上还覆盖有第二半导体图案101，因此，该第二半导体图案101能够避免第一半导体图案9与形成第一源漏图形4和第二源漏图形7的刻蚀物质接触，起到在刻蚀源漏电极时保护第一半导体图案9的作用。
步骤S6，请参照图13，在第一源漏图形4和第二源漏图形7上沉积第一绝缘层15和树脂层16。其中，第一绝缘层15可具体为层间电介质层。
步骤S7，对第一绝缘层15和树脂层16进行一次构图工艺，以在第一绝缘层15和树脂层16中与第一源漏图形4对应的位置形成第一通孔17，在第一绝缘层15和树脂层16中与第二半导体图案对应的位置形成第二通孔18，并露出第二半导体图案。
请参照图14，可以理解的是，对第一绝缘层15和树脂层16进行一次构图工艺具体包括：在树脂层16上沉积光刻胶层，采用掩膜板对光刻胶层进行曝光、显影，然后对第一绝缘层15和树脂层16进行刻蚀，第一绝缘层15和树脂层16中形成有第一通孔17和第二通孔18，第一通孔17使部分第一漏极41裸露出来，第二通孔18使位于第一半导体图案9上的第二半导体图案101裸露出来。
步骤S8，通过一次构图工艺形成公共电极19并去除第二半导体图案101。
步骤S8具体包括：
在第一有源层3和第二掺杂区域622的上方沉积公共电极层材料(例如可以是ITO)，并对公共电极层材料和覆盖在中心区域61和第一掺杂区域621上的第二半导体图案101进行构图工艺，以形成公共电极19和去除第二半导体图案101。
请参照图15，在对公共电极层材料进行刻蚀时，也可将位于第二有源层的中心区域61上的第二半导体图案101刻蚀掉，从而形成公共电极层19，并露出第二有源层6的中心区域61和第一掺杂区域621。需要说明的是，公共电极层材料和第二半导体图案101可以采用同类材料(例如金属氧化物)制成，也可以采用不同的材料，可以通过刻蚀材料的选取，将公共电极层材料和第二半导体图案同时刻蚀。
步骤S9，在公共电极层19上沉积钝化层材料，并对钝化层材料进行构图工艺，以形成钝化层20。请参照图16，钝化层20中设置有第一通孔17。
步骤S10，在钝化层20上及第一通孔17中沉积像素电极材料，对像素电极材料进行构图工艺，以形成像素电极21。请参照图17，像素电极21位于钝化层20和第一通孔17中，以通过第一通孔17与第一漏极42连接。
本实施例的显示基板的制备方法，其第一有源层3和第二有源层6的掺杂区域通过一次构图工艺形成，因此，位于第二有源层6之上的第二半导体薄膜，一方面能够作为第二有源层6的掺杂区域的掩膜板，另一方面还能够防止形成第二源漏图形7时，刻蚀物质与第二有源层6的接触，而位于第二有源层6上的第二半导体图案101可以在形成公共电极层19时被一起去除，从而降低工艺复杂性和制备成本。
实施例2：
本实施例提供一种显示基板，包括衬底1、位于衬底1上的第一薄膜晶体管和第二薄膜晶体管；第一薄膜晶体管包括第一有源层3，第二薄膜晶体管包括第二有源层6，第二有源层6包括中心区域61和位于中心区域61两侧的掺杂区域。第一薄膜晶体管和第二薄膜晶体管可都为底栅结构的薄膜晶体管，当然，第一薄膜晶体管和第二薄膜晶体管也可以都为顶栅结构的薄膜晶体管；或者两者之中一个为顶栅结构，另一个为底栅结构。
其中，第一有源层3和第二有源层6的掺杂区域通过一次构图工艺形成。
其中，第一有源层3为金属氧化物有源层，第二有源层6为多晶硅有源层。
其中，掺杂区域包含第一掺杂区域621和第二掺杂区域622，第一掺杂区域621位于第二掺杂区域622和中心区域61之间，第二薄膜晶体管还包含第二源漏图形7，第二源漏图形7覆盖第二掺杂区域622。
其中，显示基板100设置有显示区域A和位于显示区域A周围的周边区域B，第一薄膜晶体管位于显示区域A内，第二薄膜晶体管位于周边区域B。
本实施例的显示基板采用实施例1的显示基板的制备方法制备而成，详细描述可参照实施例1的显示基板的制备方法，在此不再赘述。
本实施例的显示基板，其第一有源层3和第二有源层6的掺杂区域通过一次构图工艺形成，因此，位于第二有源层6之上的第二半导体薄膜，一方面能够作为第二有源层6的掺杂区域的掩膜板，另一方面还能够防止形成第二源漏图形7时，刻蚀物质与第二有源层6的接触，而位于第二有源层6上的第二半导体图案101可以在形成公共电极层19时被一起去除，从而降低工艺复杂性和制备成本。
实施例3：
本实施例提供一种显示基板的制备方法，其与实施例1的制备方法的区别在于，步骤S4的具体流程不同。具体地，步骤S4包括：
步骤S41，形成第二半导体薄膜，第二半导体薄膜覆盖第一半导体图案。
步骤S41，在第二半导体薄膜上形成光刻胶层。
步骤S41，对光刻胶层进行曝光、显影，形成第一光刻胶图案和第二光刻胶图案；第一光刻胶图案对应第一有源层所在区域，第二光刻胶图案对应中心区域所在位置。
步骤S41，对第二半导体薄膜进行刻蚀，形成第一有源层图形和第二半导体图案，并露出部分第一半导体图案；第二半导体图案与中心区域位置相对应。
步骤S41，对露出的部分第一半导体图案进行掺杂，形成掺杂区域。
步骤S41，去除第一光刻胶图案和第二光刻胶图案。
其与实施例1的区别仅在于只进行一次掺杂即形成掺杂区域，其他步骤相似，可参照实施例1的描述，在此不再赘述。
本实施例的显示基板的制备方法，其第一有源层3和第二有源层6的掺杂区域通过一次构图工艺形成，因此，位于第二有源层6之上的第二半导体薄膜，一方面能够作为第二有源层6的掺杂区域的掩膜板，另一方面还能够防止形成第二源漏图形7时，刻蚀物质与第二有源层6的接触，而位于第二有源层6上的第二半导体图案101可以在形成公共电极层19时被一起去除，从而降低工艺复杂性和制备成本。
实施例4：
本实施例提供一种显示基板，其具有与实施例2的显示基板相似的结构，区别仅在于第二薄膜晶体管还包含第二源漏图形，第二源漏图形覆盖掺杂区域。
本实施例的显示基板采用实施例3的显示基板的制备方法制备而成，详细描述可参照实施例3的显示基板的制备方法，在此不再赘述。
实施例5：
本实施例提供一种显示面板，包括实施例2或4的显示基板。可以理解的是，本实施例的显示面板还包括与该显示基板相对设置的对盒基板。
本实施例的显示面板，其第一有源层3和第二有源层6的掺杂区域通过一次构图工艺形成，因此，位于第二有源层6之上的第二半导体薄膜，一方面能够作为第二有源层6的掺杂区域的掩膜板，另一方面还能够防止形成第二源漏图形7时，刻蚀物质与第二有源层6的接触，而位于第二有源层6上的第二半导体图案101可以在形成公共电极层19时被一起去除，从而降低工艺复杂性和制备成本。
实施例6：
本实施例提供了一种显示装置，包括实施例2和4的显示基板。显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例的显示装置，其第一有源层3和第二有源层6的掺杂区域通过一次构图工艺形成，因此，位于第二有源层6之上的第二半导体薄膜，一方面能够作为第二有源层6的掺杂区域的掩膜板，另一方面还能够防止形成第二源漏图形7时，刻蚀物质与第二有源层6的接触，而位于第二有源层6上的第二半导体图案101可以在形成公共电极层19时被一起去除，从而降低工艺复杂性和制备成本。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (15)

1.一种显示基板的制备方法，其特征在于，所述显示基板包括衬底、衬底上的第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管包括第一有源层，所述第二薄膜晶体管包括第二有源层，所述第二有源层包括中心区域和位于所述中心区域两侧的掺杂区域；
所述制备方法包括：
通过一次构图工艺形成包括所述第一有源层和所述第二有源层的掺杂区域的图形。
2.根据权利要求1所述的制备方法，其特征在于，在所述通过一次构图工艺形成所述第一有源层和所述第二有源层的掺杂区域之前，还包括：形成第一半导体图案；
其中，所述第二有源层的掺杂区域是通过对所述第一半导体图案进行掺杂形成的。
3.根据权利要求2所述的制备方法，其特征在于，所述掺杂区域包含第一掺杂区域和第二掺杂区域，所述第一掺杂区域位于所述第二掺杂区域和所述中心区域之间；所述通过一次构图工艺形成所述第一有源层和所述第二有源层的掺杂区域包括：
形成第二半导体薄膜，所述第二半导体薄膜覆盖第一半导体图案；
在所述第二半导体薄膜上形成光刻胶层；
对所述光刻胶层进行曝光、显影，形成第一光刻胶图案和第二光刻胶图案；所述第一光刻胶图案对应所述第一有源层所在区域，所述第二光刻胶图案对应所述中心区域和所述第一掺杂区域所在位置；
对所述第二半导体薄膜进行刻蚀，形成所述第一有源层图形和第二半导体图案，并露出部分所述第一半导体图案；所述第二半导体图案与所述中心区域和第一掺杂区域位置相对应；
对露出的部分所述第一半导体图案进行掺杂，形成所述第二掺杂区域；
对第二光刻胶图案进行灰化处理，形成第三光刻胶图案，所述第三光刻胶图案对应所述中心区域所在位置；
对所述第一半导体图案进行第二次掺杂，形成所述第一掺杂区域；
去除所述第一光刻胶图案和所述第三光刻胶图案。
4.根据权利要求2所述的制备方法，其特征在于，所述通过一次构图工艺形成所述第一有源层和所述第二有源层的掺杂区域包括：
形成第二半导体薄膜，所述第二半导体薄膜覆盖第一半导体图案；
在第二半导体薄膜上形成光刻胶层；
对所述光刻胶层进行曝光、显影，形成第一光刻胶图案和第二光刻胶图案；所述第一光刻胶图案对应所述第一有源层所在区域，第二光刻胶图案对应所述中心区域所在位置；
对所述第二半导体薄膜进行刻蚀，形成所述第一有源层图形和第二半导体图案，并露出部分所述第一半导体图案；所述第二半导体图案与所述中心区域位置相对应；
对露出的部分所述第一半导体图案进行掺杂，形成所述掺杂区域；
去除所述第一光刻胶图案和所述第二光刻胶图案。
5.根据权利要求3所述的制备方法，其特征在于，在所述形成第一半导体图案之后，还包括：
通过一次构图工艺形成公共电极并去除所述第二半导体图案。
6.根据权利要求5所述的制备方法，其特征在于，所述第二半导体图案与所述中心区域和第一掺杂区域位置相对应，所述通过一次构图工艺形成公共电极并去除所述第二半导体图案包括：
在所述第一有源层和所述第二掺杂区域的上方沉积公共电极层材料，并对所述公共电极层材料和覆盖在所述中心区域和第一掺杂区域上的第二半导体图案进行构图工艺，以形成所述公共电极和去除所述第二半导体图案。
7.根据权利要求5所述的制备方法，其特征在于，第二光刻胶图案对应所述中心区域所在位置，所述通过一次构图工艺形成公共电极并去除所述第二半导体图案包括：
在所述第一有源层的上方沉积公共电极层材料，并对所述公共电极层材料和覆盖在所述中心区域上的第二半导体图案进行构图工艺，以形成所述公共电极和去除所述第二半导体图案。
8.根据权利要求5所述的制备方法，其特征在于，在所述通过一次构图工艺形成公共电极并去除所述第二半导体图案之前，还包括：
在所述第一有源层之上形成第一源漏图形，在所述第二掺杂区域之上形成第二源漏图形；
在所述第一源漏图形和所述第二源漏图形上沉积第一绝缘层和树脂层；
对所述第一绝缘层和所述树脂层进行一次构图工艺，以在所述第一绝缘层和所述树脂层中与所述第一源漏图形对应的位置形成第一通孔，在所述第一绝缘层和所述树脂层中与所述第二半导体图案对应的位置形成第二通孔。
9.一种显示基板，其特征在于，包括衬底、位于所述衬底上的第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管包括第一有源层，所述第二薄膜晶体管包括第二有源层，所述第二有源层包括中心区域和位于所述中心区域两侧的掺杂区域。
10.根据权利要求9所述的显示基板，其特征在于，所述第一有源层和所述第二有源层的掺杂区域通过一次构图工艺形成。
11.根据权利要求9所述的显示基板，其特征在于，第一有源层为金属氧化物有源层，所述第二有源层为多晶硅有源层。
12.根据权利要求9所述的显示基板，其特征在于，所述掺杂区域包含第一掺杂区域和第二掺杂区域，所述第一掺杂区域位于所述第二掺杂区域和所述中心区域之间，所述第二薄膜晶体管还包含第二源漏图形，所述第二源漏图形所述第二掺杂区域。
13.根据权利要求9所述的显示基板，其特征在于，所述第二薄膜晶体管还包含第二源漏图形，所述第二源漏图形覆盖所述掺杂区域。
14.根据权利要求9所述的显示基板，其特征在于，所述显示基板设置有显示区域和位于所述显示区域周围的周边区域，所述第一薄膜晶体管位于显示区域内，所述第二薄膜晶体管位于所述周边区域。
15.一种显示装置，其特征在于，包括权利要求9至14任意一项所述的显示基板。
CN201610930682.5A 2016-10-31 2016-10-31 显示基板及其制备方法、显示装置 Active CN106449521B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610930682.5A CN106449521B (zh) 2016-10-31 2016-10-31 显示基板及其制备方法、显示装置
PCT/CN2017/108059 WO2018077239A1 (zh) 2016-10-31 2017-10-27 显示基板及其制造方法、显示装置
US15/779,694 US11043515B2 (en) 2016-10-31 2017-10-27 Display substrate, manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610930682.5A CN106449521B (zh) 2016-10-31 2016-10-31 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN106449521A true CN106449521A (zh) 2017-02-22
CN106449521B CN106449521B (zh) 2018-06-15

Family

ID=58178110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610930682.5A Active CN106449521B (zh) 2016-10-31 2016-10-31 显示基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US11043515B2 (zh)
CN (1) CN106449521B (zh)
WO (1) WO2018077239A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019061289A1 (en) * 2017-09-29 2019-04-04 Boe Technology Group Co., Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING NETWORK SUBSTRATE
WO2019071750A1 (zh) * 2017-10-11 2019-04-18 深圳市华星光电半导体显示技术有限公司 混合型cmos器件及其制作方法
CN110137182A (zh) * 2019-04-04 2019-08-16 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
US10559696B2 (en) 2017-10-11 2020-02-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Hybrid CMOS device and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917155A (zh) * 2005-08-18 2007-02-21 三星电子株式会社 薄膜晶体管基板及其制造
CN101540332A (zh) * 2008-03-17 2009-09-23 株式会社日立显示器 显示装置及其制造方法
US20100308324A1 (en) * 2009-06-03 2010-12-09 Yong-Yub Kim Array substrate for display device and method of fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005270A (en) * 1997-11-10 1999-12-21 Sony Corporation Semiconductor nonvolatile memory device and method of production of same
US8227808B2 (en) * 2007-12-06 2012-07-24 Chimei Innolux Corporation Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same
TWI402982B (zh) * 2009-03-02 2013-07-21 Innolux Corp 影像顯示系統及其製造方法
WO2011096387A1 (ja) * 2010-02-02 2011-08-11 シャープ株式会社 半導体装置およびその製造方法
CN105118807B (zh) 2015-07-29 2018-11-06 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN106057826A (zh) 2016-08-08 2016-10-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917155A (zh) * 2005-08-18 2007-02-21 三星电子株式会社 薄膜晶体管基板及其制造
CN101540332A (zh) * 2008-03-17 2009-09-23 株式会社日立显示器 显示装置及其制造方法
US20100308324A1 (en) * 2009-06-03 2010-12-09 Yong-Yub Kim Array substrate for display device and method of fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019061289A1 (en) * 2017-09-29 2019-04-04 Boe Technology Group Co., Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING NETWORK SUBSTRATE
US11233106B2 (en) 2017-09-29 2022-01-25 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
WO2019071750A1 (zh) * 2017-10-11 2019-04-18 深圳市华星光电半导体显示技术有限公司 混合型cmos器件及其制作方法
US10559696B2 (en) 2017-10-11 2020-02-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Hybrid CMOS device and manufacturing method thereof
CN110137182A (zh) * 2019-04-04 2019-08-16 惠科股份有限公司 一种阵列基板及其制造方法和显示面板

Also Published As

Publication number Publication date
US20200312892A1 (en) 2020-10-01
CN106449521B (zh) 2018-06-15
US11043515B2 (en) 2021-06-22
WO2018077239A1 (zh) 2018-05-03

Similar Documents

Publication Publication Date Title
CN109273409B (zh) 一种显示面板、其制作方法及显示装置
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
CN103489922B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN106449521B (zh) 显示基板及其制备方法、显示装置
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
CN104851789B (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN103021820A (zh) 制造薄膜晶体管的方法和制造有机发光显示设备的方法
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN106298957A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
CN106941121A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
WO2022267554A1 (zh) 薄膜晶体管的制备方法及薄膜晶体管
CN105514173A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN105977205A (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
US10957721B1 (en) Manufacturing method for CMOS LTPS TFT substrate
CN106373967A (zh) 阵列基板及其制备方法、显示装置
CN110289307A (zh) 薄膜晶体管驱动背板及其制备方法、显示面板
US20190326332A1 (en) Ltps tft substrate and manufacturing method thereof
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
CN102709240B (zh) 阵列基板的制作方法、阵列基板和显示装置
WO2019051864A1 (zh) 主动阵列开关的制造方法
CN106784015A (zh) 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN106129071A (zh) 一种阵列基板的制作方法及相应装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant