CN106211005A - 具有与贯通线连接的电极的设备及其制造方法 - Google Patents

具有与贯通线连接的电极的设备及其制造方法 Download PDF

Info

Publication number
CN106211005A
CN106211005A CN201510484845.7A CN201510484845A CN106211005A CN 106211005 A CN106211005 A CN 106211005A CN 201510484845 A CN201510484845 A CN 201510484845A CN 106211005 A CN106211005 A CN 106211005A
Authority
CN
China
Prior art keywords
electrode
track
substrate
film
capacitive transducer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510484845.7A
Other languages
English (en)
Inventor
王诗男
濑戸本丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN106211005A publication Critical patent/CN106211005A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N1/00—Electrostatic generators or motors using a solid moving electrostatic charge carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/14—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00373—Selective deposition, e.g. printing or microcontact printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00611—Processes for the planarisation of structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Ceramic Engineering (AREA)

Abstract

本申请涉及具有与贯通线连接的电极的设备及其制造方法。该电容换能器包含：具有第一表面和与第一表面相对的第二表面的基板，该基板包含在第一表面和第二表面之间延伸穿过该基板的贯通线；以及第一表面上的单元，该单元包含第一电极以及与该第一电极以第一电极和第二电极之间的间隙间隔开的第二电极。基板的第一表面侧和第二表面侧的贯通线的表面之上布置导电保护膜。

Description

具有与贯通线连接的电极的设备及其制造方法
技术领域
本发明一般地涉及其电极与贯通线电连接的设备(诸如用作超声波换能设备等的电容换能器)以及这些设备的制造方法。更具体地，本发明涉及包含基板上的贯通电极的电容换能器及制造该电容换能器的方法。
背景技术
至今为止，已经将电容微机械超声波换能器(CMUT)作为压电设备的替代进行了研究。CMUT具有通过使用振动膜的振动来发送和接收声波(诸如超声波)以及容易地获得尤其是在液体中的优越的宽带特性的能力。在实践中，各自由按二维阵列布置的多个振动膜(或单元)构成的多个元件被布置在基板上以形成单个设备，由此实现所期望的性能。对各个元件的独立控制需要形成分别与一个元件对应的连接线。
在以上所描述的结构中，期望使用延伸穿过基板的贯通线或贯通电极以减小设备的尺寸和连接线的寄生电容。用于制造包含贯通线的设备的方法包括“最先穿过(via first)”法和“最后穿过(via last)”法。在最先穿过法中，延伸穿过基板的贯通线在设备形成之前形成。相反，在最后穿过法中，延伸穿过基板的贯通线在设备形成之后形成。就设备性能或制造而言，最先穿过法可能是期望的。
美国专利申请公开No.2007/0264732公开了包含贯通线的CMUT。使用最先穿过法来制造所公开的CMUT，并且多晶硅被用作贯通线的材料。由多晶硅构成的贯通线在贯通线形成之后的制造过程中具有相对高的工艺耐性，并且在CMUT的使用中还具有相对高的环境耐性。日本专利公开No.2010-45371公开了具有导电贯通线的贯通电极结构。导电贯通线在其底部具有导电保护膜以防止导电贯通线经受表面氧化和损伤。
在美国专利申请公开No.2007/0264732所公开的CMUT中，贯通线由高电阻率的多晶硅构成，且不容易降低贯通线的电阻。结果，很可能会发生CMUT的设备特性的降低。就CMUT的设备特性而言，主要由低电阻金属(诸如Cu)构成的贯通线是优选的。在日本专利公开No.2010-45371所公开的贯通电极结构中，由导电材料构成的贯通线被用于降低贯通线的电阻。另一方面，贯通线的制造工艺的复杂度高。另外，贯通线的一部分通过保护膜而暴露。如果使用以上所描述的贯通线结构通过最先穿过法来制作诸如CMUT的设备，那么贯通线的暴露部分可能在制作过程中被化学地或机械地损伤。结果，贯通线易于形成表面粗糙或长度降低，这可能不利于与引线的可靠的低电阻连接。一般地，降低的化学或机械损伤要求限制贯通线的材料或者增加设备制造工艺的步骤数。这样的要求很可能导致设备性能下降或者制造成本增加。鉴于这种技术问题，期望容易地制造低电阻高化学抗性的贯通线结构以维持设备性能并降低制造成本。
发明内容
因此，根据本发明的一个方面的电容换能器包含：具有第一表面和与第一表面相对的第二表面的基板，该基板包含在第一表面和第二表面之间延伸穿过其中的贯通线；以及第一表面上的单元，该单元包含第一电极以及与该第一电极以第一电极和第二电极之间的间隙间隔开的第二电极。在基板的第一表面侧的贯通线的表面之上布置导电保护膜，并且在基板的第二表面侧的贯通线的表面之上布置导电保护膜。
根据本发明的另一个方面的设备包含：具有第一表面和与第一表面相对的第二表面的基板，该基板包含在第一表面和第二表面之间延伸穿过其中的贯通线；以及与贯通线电连接的电极。在基板的第一表面侧的贯通线的表面之上布置导电保护膜，并且在基板的第二表面侧的贯通线的表面之上布置导电保护膜。
根据以下参照附图对示例性实施例的描述，本发明的更多特征将变得清楚。
附图说明
图1是示出根据本发明的第一实施例的电容换能器的结构的示意图。
图2A至2O示出根据本发明的第二实施例的用于制造电容换能器的方法的示意图。
图3是根据本发明的实施例的电容换能器的顶视图。
图4A和4B是示出根据本发明的第三实施例的包含电容换能器的被检体信息获取装置的示意图。
具体实施方式
本发明的实施例提供了一种设备，该设备包含：具有第一表面和与第一表面相对的第二表面的基板，该基板包含在第一表面和第二表面之间延伸穿过其中的贯通线以及与该贯通线电连接的电极，其中在基板的第一表面侧的贯通线的表面之上布置导电保护膜，并且在基板的第二表面侧的贯通线的表面之上布置导电保护膜。该设备例如是包含在基板的第一表面上的单元的电容换能器，该单元包含第一电极以及与该第一电极以第一电极和第二电极之间的间隙间隔开的第二电极。一种用于制造该电容换能器的方法包括：在基板的第一表面侧的贯通线的表面之上形成导电保护膜并且在基板的第二表面侧的贯通线的表面之上形成导电保护膜，并且在基板的第一表面上的形成具有上述结构的单元。
将在下文参照附图来描述本发明的实施例及其实例。
第一实施例
将参照图1来描述根据本发明的第一实施例的电容换能器的基本配置。图1是电容换能器的截面图。在图1中，为了易于理解仅示出电容换能器的一个单元(即一个振动膜)。
如图1所示，根据本实施例的电容换能器包含各自具有下列结构的多个单元。每个单元都包含在基板1的第一表面1a和与第一表面1a相对的第二表面1b之间延伸穿过基板1的贯通线2(包括2-1和2-2)、布置在基板1的第一表面1a侧的第一电极4以及布置在第一电极4之上的第二电极6，其中第二电极6和第一电极4之间具有间隙(或空腔)5。由被布置为使得第二电极6介于其间的绝缘膜7和8形成的振动膜9被支撑从而能够振动。导电保护膜3(3-1a和3-2a或者3-1b和3-2b)形成于第一表面1a侧和第二表面1b侧的贯通线2的表面(2-1a、2-2a、2-1b和2-2b)上。导电保护膜用来确保贯通线的低抵抗性(low-resistance)连接、增加贯通线的物理和化学耐性并且提高贯通线的表面平坦性。
以下将描述平坦性的提高。包含贯通线或贯通电极的端面的基板表面典型地通过化学机械抛光(CMP)等进行平滑化。特别地，期望移除贯通电极的从基板表面暴露的部分或异物(foreignsubstance)。精确的间隙控制对电容换能器而言是重要的。由于该原因，期望主表面(第一表面)侧的基板表面具有充分小于间隙(例如间隙5)的尺寸(或厚度)的表面粗糙度，并且期望，如果间隙具有大约200nm的厚度则执行平滑化以使得最大表面粗糙度(Rmax)变为小于或等于20nm。使贯通电极平滑化通常导致形成CMP中所见的不规则(irregularities)(被称为“凹陷(dishing)”或“侵蚀(erosion)”)。凹陷由对线表面的过度抛光导致，而侵蚀由对绝缘膜的过度抛光导致。不规则还可能由贯通电极的膜沉积条件中的内部缺陷或者由贯通电极被在CMP期间引入的外来物质破坏所导致。这些不规则(诸如凹陷)具有量级为数微米(μm)的尺寸并且不容易控制。
下面将给出进一步的描述。贯通电极基板包含一般主要由低电阻铜制成的贯通电极。通过在硅基板等中形成贯通孔并且将铜电极埋入贯通孔中所制成的基板很可能在基板与铜贯通电极之间具有不规则，如上所述。其原因在于：凹陷很可能发生于用于使其中已埋入铜的表面光滑化的CMP处理中。另外，不规则很可能由于例如与基板的热膨胀系数的差异而发生。为了使上述结构中的贯通电极绝缘或保护上述结构中的贯通电极，使用具有高涂布性的等离子化学气相沉积(CVD)来形成绝缘膜等。但是，由于下列原因难以完全保护电极：(a)绝缘膜具有数百纳米(nm)量级的厚度，而不规则以数微米(μm)量级的凹陷尺寸出现，以及(b)因为高温处理是必需的，所以裂纹很可能会由于热膨胀系数的差异而出现在绝缘膜中。因而，在贯通电极基板上电容换能器的制造过程中的牺牲层蚀刻可能会导致贯通电极被针孔泄漏破坏，如上所述。在本实施例中，通过在贯通线的表面上提供导电保护膜来克服这样的困难。
返回参照该配置，根据所需电容换能器的性能来选择基板1的材料。例如，基板1由诸如玻璃的绝缘材料构成。基板1可以由高电阻硅或低电阻硅构成。基板1具有例如100μm～1000μm的厚度。绝缘膜(未示出)可以根据电绝缘的需要而布置在基板1的第一表面1a和第二表面1b的表面上以及基板1的包含容纳贯通线2的基板1中的贯通孔的侧壁的表面上。
贯通线2由高导电性材料构成。例如，贯通线2由含有金属的材料构成。期望贯通线2由低电阻材料(诸如铜或铜合金)形成(主要由(在本说明书中指主要组成部分)铜)。贯通线2可以被配置以使得基板1的第一表面1a侧的端面2-1a和2-2a从第一表面1a朝基板1的内侧凹进或者从基板1向外突出。期望端面2-1a和2-2a从第一表面1a朝基板1的内部凹进大约0.1μm～5μm。这样的凹进可以由上述凹陷形成。
此外，贯通线2可以被配置以使得基板1的第二表面1b侧的端面2-1b和2-2b从第二表面1b朝基板1的内部凹进或者从基板1向外突出。期望端面2-1b和2-2b从基板1的第二表面1b朝基板1的内部凹进大约0.1μm～5μm。如在与基板1的第一表面1a垂直的方向上所观看到的，贯通线2的截面的形状根据贯通线2的电容和电阻以及制造的简易性来设计。贯通线2的截面在贯通线2的长度方向上可以具有均匀的或非均匀的形状。举例来说，当在与基板1的第一表面1a垂直的方向上观看时，贯通线2中的每一个都具有基本上圆形的截面并且具有5μm～100μm的直径。
以下将描述期望贯通线的端面从基板表面凹进的原因。在理想情况下，贯通线的端面优选从基板表面稍微凹进到如下程度：在贯通线的端面上形成导电保护膜以使导电保护膜的表面与基板表面平齐的程度。从基板表面突出的贯通线可能导致下列问题：
(1)后续形成的导电保护膜也将从基板表面突出，并且向侧向进一步扩展。
(2)5μm或更大的突出将导致后续形成的元件(诸如线或膜)由于阶梯(step)的存在而在贯通线处不连续(“阶梯不连续”)，或者将在用于光刻的光刻胶涂布工艺中导致光刻胶厚度的非均匀性。
相反，从基板表面凹进的贯通线可以防止后续形成的导电保护膜也从基板表面突出。应当注意，深达5μm或更大的凹进可能导致后续形成的元件(诸如导线或膜)由于阶梯的存在而在贯通线处不连续(“阶梯不连续”)，或者可能在用于光刻的光刻胶涂布工艺中导致光刻胶厚度的非均匀性。因而，凹进优选地小于5μm深。
导电保护膜3(包括3-1a、3-1b、3-2a和3-2b)被形成以覆盖贯通线2的端面(包括2-1a、2-1b、2-2a和2-2b)，以防止端面穿过它而暴露。导电保护膜3可以形成于整个端面之上并且可以不必形成于基板1的表面1a和1b上。作为替代或可替代地，导电保护膜3可以只形成在贯通线2的端面的一部分上，或者可以被形成以稍微延伸至基板1的表面1a和1b。导电保护膜3用来防止贯通线2的端面被反应气体、化学品等腐蚀。更具体地，导电保护膜3由对制造CMUT的过程中使用的反应气体或化学品具有抗性的材料构成。如下文所描述的，导电保护膜3还用来中继贯通线2之一与连接线10之间的电连接以及贯通线2与电极焊盘11和12之间的电连接。导电保护膜3中的每一个都可以是单层膜或者是两层或更多层的膜。导电保护膜3主要由单一金属或合金构成。例如，导电保护膜3中的每一个都含有诸如Au、Ni、Ag、Pd、Fe、Cr、Nd、W或Ti之类的金属或者它们的合金。在更具体的实例中，导电保护膜3中的每一个都由Ni和Au制成的多层膜形成，该多层膜的最外层表面是Au薄膜。导电保护膜3的厚度具有下限从而防止贯通线2的端面在制造CMUT的过程中被侵蚀。举例来说，导电保护膜3中的每一个都由具有厚度为0.2μm的Ni薄膜以及厚度为0.1μm的Au薄膜的多层膜形成。此外，导电保护膜3的厚度可以根据贯通线2的端面与基板1的表面之间的位置关系来调整以大于下限。举例来说，在贯通线2-1的端面2-1a从基板1的表面(或第一表面1a)向基板1的内部凹进大约0.5μm的情况下，导电保护膜3-1a可以由具有厚度为0.4μm的Ni薄膜以及厚度为0.1μm的Au薄膜的多层膜形成，以使导电保护膜3-1a的表面与基板1的第一表面1a齐平。
导电保护膜3优选地具有下列特性，诸如对反应气体或化学品有抗性。例如，为了防止在牺牲层蚀刻期间的侵蚀，优选的是蚀刻溶液的蚀刻速度慢于贯通线2的材料的蚀刻速度，或者蚀刻速率为贯通线2的材料的蚀刻速率的0.1倍或更小。
即，就“导电性”而言，期望使用具有10-4Ωm或更小的电阻率且由金属或金属合金制成的导电保护膜。此外，在“保护能力”方面对导电保护膜的优选特性要求是：贯通线材料被覆盖以在对除导电保护膜外的所有膜或结构的处理完成时不被损伤。即，优选地，导电保护膜在全部处理步骤都完成时仍然具有足够的膜厚并且用来覆盖贯通线材料以防止贯通线材料被损伤。只要导电保护膜可以保护贯通线材料免受损伤，那么导电保护膜的厚度在处理步骤中可以被降低。期望导电保护膜在处理步骤完成时具有大于或等于一个原子层或一个分子层的厚度的厚度。更具体地，期望导电保护膜的厚度大于或等于0.01μm。
第一电极4被布置在基板1的第一表面1a侧。第一电极4由金属薄膜形成。如果基板1绝缘，那么第一电极4可以直接被布置在基板1的表面上。作为替代地，可以使用能够紧密附着于基板1的第一表面1a和导电保护膜3-1a两者以提高附着、电绝缘等的金属膜作为基膜来将第一电极4布置在基板1的第一表面1a侧。第一电极4通过导电保护膜3-1a与作为贯通线2之一的贯通线2-1连接，并且还通过导电保护膜3-1b与基板1的第二表面1b侧的电极焊盘11连接。如果有必要，绝缘膜还可以被布置在第一电极4的暴露于间隙5的表面上。
根据电容换能器的所需性能来设计间隙5的面积和高度。当电容换能器被驱动时，间隙5根据振动膜9的振动而变形。例如，间隙5是直径为10μm～100μm且高度为50nm～500nm的基本上圆柱状的腔室。第二电极6以使间隙5介于第二电极6和第一电极4之间的方式被布置在基板1的第一表面1a侧。第二电极6由金属薄膜形成。第二电极6被保持于绝缘膜7与绝缘膜8之间以进行电绝缘。第二电极6通过导电保护膜3-2a使用连接线10与作为贯通线2之一的贯通线2-2连接，并且还通过导电保护膜3-2b与基板1的第二表面1b侧的电极焊盘12连接。连接线10的与导电保护膜3-2a连接的部分被定位以使得连接线10的连接部分的外周的至少一部分位于导电保护膜3-2a的外周之内。更期望地，连接线10的连接部分完全位于导电保护膜3-2a内。这确保了第二电极6与贯通线2-2连接。
除了用作第二电极6的绝缘保护膜之外，绝缘膜7和8与第二电极6一起形成单元的振动膜9。根据电容换能器的所需性能来设计绝缘膜7和8的材料和厚度。举例来说，绝缘膜7和8由氮化硅构成，并且各自具有100nm～1000nm的厚度。绝缘膜7和绝缘膜8可以由不同的材料构成。绝缘膜7和绝缘膜8中的每一个都可以是单层膜或多层膜。
期望由绝缘膜7、第二电极6和绝缘膜8形成的振动膜9具有小于或等于1GPa的张应力。如果振动膜9具有压应力，则振动膜9可能导致粘着(sticking)或屈曲并且可能会大变形。粘着是振动膜9附着于基板1上的第一电极4的情况。如果振动膜9具有高的张应力，则振动膜9很可能会破裂。绝缘膜7、第二电极6和绝缘膜8的材料、膜厚、膜沉积条件以及热处理条件被设计以使得振动膜9具有小于或等于1GPa的张应力。为了在绝缘膜7、第二电极6、绝缘膜8和连接线10中改善膜间附着及绝缘、防止相互扩散等，可以在膜之间布置具有上述效果的膜。
电容换能器与控制电路(未示出)连接。可以使用凸点(bump)接合、线接合、各向异性的导电膜(ACF)接合等经由电极焊盘11和12来执行该连接。通过向第一电极4施加偏压并通过将第二电极6用作信号施加或提取电极或者反过来来驱动该电容换能器，。
如上所述，根据本实施例的电容换能器包含主要由金属(诸如铜)制成的贯通线，以及在贯通线的任一端面上的导电保护膜。因此，贯通线可由低电阻材料制成。此外，贯通线的端面在制造电容换能器的过程中不太易于被侵蚀。因而，可以在制造过程中防止或降低贯通线的长度降低以及表面粗糙度，从而导致贯通线优良地且简易地与引线(包括连接线、电极焊盘等)电连接。导电保护膜减少对设备的结构设计的限制从而实现制造产量的提高。另外，还可以维持电容换能器的性能。用于上述电容换能器的贯通布线的基板还可以应用于除电容换能器外的设备，诸如半导体设备。这样的半导体设备的实例包括各种微机电系统(MEMS)设备。
第二实施例
将参照图2A至2O来描述根据本发明的第二实施例的用于制造电容换能器的方法的实例。图2A至2O是示出根据本实施例的用于制造电容换能器的方法的截面图。在图2A至2O中，为了简单起见，同样仅示出电容换能器的一个单元(即，一个振动膜)。
首先，如图2A所示，具有第一表面1a以及位于第一表面1a的对面的第二表面1b的基板1被制备。根据电容换能器的所需性能来选择基板1的材料。例如，基板1由绝缘材料(诸如玻璃)构成或者由高电阻硅、低电阻硅等构成。在下文中，举例来说，基板1由低电阻硅构成。基板1具有例如100μm～1000μm的厚度。为了减小单元间的性能变化，期望基板1的第一表面1a平坦且光滑。例如，基板1的第一表面1a具有满足Ra<10nm的表面粗糙度Ra(或算术平均粗糙度)。
然后，如图2B所示，贯通孔13被形成于基板1中以在第一表面1a和第二表面1b之间延伸穿过基板1。贯通孔13用作预定的贯通线(或贯通电极)2延伸穿过其中的孔。贯通孔13中的每一个都可以在其长度方向上具有均匀的或非均匀的截面。举例来说，贯通孔13中的每一个都具有基本上圆形的截面并且具有5μm～100μm的直径。使用例如硅的深反应离子蚀刻(RIE)来处理贯通孔13。如果有必要，基板1的第一表面1a和第二表面1b两者都经受RIE处理。此外，如果有必要，贯通孔13的内壁13a被平滑化。通过例如利用热氧化在内壁13a的表面上形成氧化硅膜并然后利用诸如氢氟酸或缓冲氢氟酸(BHF)的化学品来移除氧化硅膜而实现内壁13a的平滑化。在氢气氛下的热处理对于内壁13a的平滑化同样是有效的。贯通孔13的数量对应于贯通线2的数量。可以制备具有形成于其中的贯通孔的预形成的基板。
然后，如图2C所示，绝缘膜14形成于基板1的表面上，所述表面包括第一表面1a、第二表面1b以及贯通孔13的内壁13a(参见图2B)。绝缘膜14由例如氧化硅、氮化硅、氧化铝(Al2O3)等构成，并且期望具有高绝缘性。根据待使用的材料的期望介电强度和特性来确定绝缘膜14的厚度。例如，绝缘膜14的厚度的范围为0.1μm～2μm。用于形成绝缘膜14的方法的实例包括热氧化、化学气相沉积(CVD)和原子层沉积(ALD)。绝缘膜14可以是单层膜或多层膜。如果有必要，可以在基板1的表面与绝缘膜14之间形成附着层。同样在该阶段可以制备具有上述结构的预先形成的基板。
然后，如图2D所示，贯通线2(包括2-1和2-2)在贯通孔13(见图2C)中形成，从而在基板1的第一表面1a与位于第一表面1a对面的第二表面1b之间延伸穿过基板1的。贯通线2由低电阻率材料构。期望贯通线2由含有金属的材料构成。例如，贯通线2具有含有铜作为主成分的结构。贯通线2以使贯通孔13基本上被贯通线2填充的方式被形成。用于形成贯通线2的方法的实例包括金属镀。特别地，优选的是基板1的表面(例如，基板1的第二表面1b)接合于涂有种子(seed)层的基板并然后经受电镀。在镀处理之后，基板1的第一表面1a和第二表面1b被抛光以平坦化。用于抛光的优选方法是化学机械抛光(CMP)。基板1的第一表面1a的表面粗糙度Ra通过CMP来降低以满足Ra<10nm。在CMP之后，贯通线2的端面从基板1的表面朝基板1的内部凹进。例如，基板1的第一表面1a侧的贯通线2的端面2-1a和2-2a从绝缘膜14的表面朝基板1的内部凹进大约0.1μm～5μm。此外，基板1的第二表面1b侧的贯通线2的端面2-1b和2-2b从绝缘膜14的表面朝基板1的内部凹进大约0.1μm～5μm。对于包括多个振动膜(或单元)的每个元件都形成至少两个贯通线2。
然后，如图2E所示，导电保护膜3(包括3-1a、3-1b、3-2a和3-2b)形成于贯通线2的端面(包括2-1a、2-1b、2-2a和2-2b)上。导电保护膜3被形成以覆盖贯通线2的整个端面从而防止端面穿过它而暴露。导电保护膜3可以仅形成于贯通线2的端面上并且可以不必形成于基板1的表面1a和1b上。导电保护膜3主要由单一金属或合金构成。例如，导电保护膜3含有诸如Au、Ni、Ag、Pd、Fe、Cr、Nd、W或Ti的金属或者它们的合金。
在更具体的实例中，导电保护膜3中的每一个都由Ni和Au制成的多层膜形成，该多层膜的最外层表面是Au的薄膜。导电保护膜3的厚度的下限被确定以使得贯通线2的端面在制造CMUT的过程中不被侵蚀。根据贯通线2的端面与基板1的表面之间的位置关系，导电保护膜3的厚度可以大于下限。举例来说，在基板1的第一表面1a侧的贯通线2的端面2-1a从绝缘膜14的表面朝基板1的内部凹进大约0.5μm的情况下，导电保护膜3-1a由具有厚度约为0.4μm的Ni薄膜以及厚度约为0.1μm的Au薄膜的多层膜形成。这使得基板1的第一表面1a侧的导电保护膜3-1a的表面与绝缘膜14的表面平齐。导电保护膜3通过例如无电镀来形成。无电镀使导电保护膜3(包括3-1a、3-1b、3-2a和3-2b)能够同时形成于贯通线2的所有端面(包括2-1a、2-1b、2-2a和2-2b)上。根据电镀条件和电镀时间来控制电镀膜的厚度。在电镀处理之后，如果有必要，使用CMP来调整导电保护膜3的厚度和表面平坦性。
然后，如图2F所示，第一电极4形成于基板1的第一表面1a侧。第一电极4是用于驱动振动膜9(见图2O)的电极之一。由于第一电极4形成于绝缘膜14之上，因而第一电极4与基板1绝缘。第一电极4位于单元的振动膜9的振动部分(图2O中的与间隙5对应的部分)之下，并且围绕多于振动膜9的振动部分而延伸。第一电极4由具有高电导率的材料构成。例如，第一电极4由含有金属作为主成分的膜形成。第一电极4可以是单层膜或多个层的膜。举例来说，第一电极4由厚度约为10nm的Ti膜和厚度约为50nm的W膜的层叠形成。第一电极4被形成以使得同一元件中的单元是电连续的(electrical continuity)。可以使用包括金属膜沉积、光刻和金属干法蚀刻或湿法蚀刻的方法来形成第一电极4。
然后，如图2G所示，形成绝缘膜16。绝缘膜16被形成以覆盖第一电极4的表面，并且其作用之一是用作第一电极4的绝缘保护膜。例如，绝缘膜16是由氧化硅、氮化硅和氧化铝(Al2O3)中的任一种或两种或更多种材料构成的高绝缘膜。根据该一种或多种材料的期望介电强度和特性来确定绝缘膜16的厚度，并且该厚度的范围为例如0.1μm～2μm。期望绝缘膜16在小于或等于400℃的温度下形成。用于形成绝缘膜16的方法的实例包括化学气相沉积、原子层沉积、真空沉积和溅射沉积。绝缘膜16可以是单层膜或多层膜。如果有必要，可以在绝缘膜16下面形成粘合层。绝缘膜16具有开口16a、16b和16c。开口16a允许导电保护膜3-2a的表面的一部分暴露。开口16b允许导电保护膜3-1a的表面的一部分暴露。开口16c允许第一电极4的表面的一部分暴露。可以使用包括使用光刻来形成蚀刻掩膜以及包括反应离子蚀刻的干法蚀刻或者使用化学品的湿法蚀刻的方法来形成开口16a、16b和16c。
然后，如图2H所示，形成牺牲层17。牺牲层17是用于形成单元的间隙5(见图2O)的临时结构，并且由在形成间隙5的过程中可被选择性地去除的材料构成。牺牲层17由例如基于硅的材料或金属(诸如Cr)构成。可以使用包括膜形成、使用光刻来形成蚀刻掩膜以及干法蚀刻或者使用化学品的湿法蚀刻的方法来形成牺牲层17的图案。
然后，如图2I所示，形成绝缘膜7。绝缘膜7被形成以在第二电极6(见图2J)的底表面之上伸展，并且其作用之一是用作第二电极6的绝缘保护膜。例如，绝缘膜7是由氧化硅、氮化硅和氧化铝(Al2O3)中的任一种或两种或更多种材料构成的高绝缘膜。根据该期望介电强度和一种或多种材料的特性来确定绝缘膜7的厚度，并且该厚度的范围为例如0.1μm～2μm。期望绝缘膜7在小于或等于400℃的温度下形成。用于形成绝缘膜7的方法的实例包括化学气相沉积、原子层沉积和溅射。绝缘膜7可以是单层膜或多层膜。
然后，如图2J所示，形成第二电极6。第二电极6被形成于振动膜9(见图2O)中以面向第一电极4以及用于驱动振动膜9的电极之一。第二电极6具有与第一电极4类似的材料配置，并且可以使用与用于第一电极4的方法类似的方法来形成第二电极6。举例来说，第二电极6由厚度约为10nm的Ti膜以及厚度约为100nm的Al-Nd合金膜的层叠来形成。此外，第二电极6被形成以使得同一元件内的单元是电连续的。
然后，如图2K所示，形成绝缘膜8。绝缘膜8被形成以覆盖第二电极6的顶表面，并且其作用之一是用作第二电极6的绝缘保护膜。期望绝缘膜8在小于或等于400℃的温度下形成。绝缘膜8具有与绝缘膜7类似的材料配置，并且可以使用与用于绝缘膜7的方法类似的方法来形成绝缘膜8。
然后，如图2L所示，形成蚀刻孔18并且移除牺牲层17(见图2K)。蚀刻孔18是延伸穿过绝缘膜7和8的且通过其来蚀刻牺牲层17的开口。可以使用包括使用光刻来形成蚀刻掩膜以及包括反应离子蚀刻的干法蚀刻或者使用化学品的湿法蚀刻的方法来形成蚀刻孔18。使用蚀刻溶液或蚀刻气体通过蚀刻孔18来移除牺牲层17。在牺牲层17移除之后，间隙5被形成。
然后，如图2M所示，形成薄膜19并且密封蚀刻孔18(见图2L)。薄膜19用来密封蚀刻孔18并且还形成振动膜9，该振动膜9能够与绝缘膜7、第二电极6和绝缘膜8一起在间隙5之上振动。薄膜19优良地密封蚀刻孔18，并且根据振动膜9的期望性能来确定薄膜19的材料、厚度等。期望薄膜19在小于或等于400℃的温度下形成。作为绝缘膜的薄膜19具有与绝缘膜7类似的材料配置，并且可以使用与用于绝缘膜7的方法类似的方法来形成薄膜19。绝缘膜7、第二电极6、绝缘膜8和薄膜19的材料、膜厚度、膜沉积条件和热处理条件被综合设计以使得由绝缘膜7、第二电极6、绝缘膜8和薄膜19形成的振动膜9由于上述原因而具有小于或等于1GPa的张应力。
然后，如图2N所示，形成用于电连接的接触孔20、21(包括21a和21b)和22(包括22a和22b)。接触孔20是形成于基板1的第二表面1b侧的且基板1的第二表面1b的一部分从其暴露的开口。接触孔21和22形成于基板1的第一表面1a侧。接触孔21a是导电保护膜3-2a的表面的一部分从其暴露的开口，并且接触孔21b是第二电极6的表面的一部分从其暴露的开口。接触孔22a是第一电极4的表面的一部分从其暴露的开口，而接触孔22b是导电保护膜3-1a的表面的一部分从其暴露的开口。接触孔21a被定位以使得其外周的至少一部分位于导电保护膜3-2a内侧。更期望地，接触孔21a完全位于导电保护膜3-2a之内。此外，接触孔22b被定位以使得其外周的至少一部分位于导电保护膜3-1a内侧。更期望地，接触孔22b完全位于导电保护膜3-1a内侧。可以使用包括使用光刻来形成蚀刻掩膜以及包括反应离子蚀刻的干法蚀刻或者使用化学品的湿法蚀刻的方法来形成接触孔20、21和22。
然后，如图2O所示，形成连接线10和23以及电极焊盘11、12和24。连接线10和23形成于基板1的第一表面1a侧。连接线10通过接触孔21(包括21a和21b)(见图2N)将第二电极6连接至贯通线2-2的一个端面上的导电保护膜3-2a。连接线23通过接触孔22(包括22a和22b)(见图2N)将第一电极4连接至贯通线2-1的一个端面上的导电保护膜3-1a。电极焊盘11、12和24形成于基板1的第二表面1b侧。电极焊盘11被形成以与贯通线2-1的另一端面上的导电保护膜3-1b连接。电极焊盘12被形成以与贯通线2-2的另一端面上的导电保护膜3-2b连接。结果，基板1的第一表面1a侧的第一电极4通过贯通线2-1被引向基板1的相对的第二表面1b侧。同样地，基板1的第一表面1a侧的第二电极6通过贯通线2-2被引向基板1的相对的第二表面1b侧。电极焊盘24被形成以与基板1连接。连接线10和23以及电极焊盘11、12和24主要由金属制成，并且可以使用与用于第一电极4的方法类似的方法来形成。
在上述第二实施例中，在图2A至2O中，形成贯通线并且导电保护膜形成于贯通线的前侧和后侧。作为替代地，可以使用以下配置：电极焊盘被直接形成于贯通线的后侧，并且然后导电保护膜形成于电极焊盘之上。即，下面的实例同样可能：在单元的形成之前，提供直接在贯通线的后侧形成电极焊盘并然后在贯通线的前侧和后侧形成导电保护膜的步骤。在这点上，应当针对下列点来采取措施。
(1)如果电极焊盘由与贯通线的材料不同的材料制成，则电极焊盘在贯通线被镀有导电保护膜时可以不被镀有导电保护膜。
(2)之后有单元形成处理的焊盘形成可能导致电极焊盘的材料由于热而扩散到基板的后表面上的绝缘膜中从而导致绝缘耐性劣化。因此，应当采取措施来抑制绝缘耐性的劣化。
在上述图2C至2O中所示的制造过程中，为了改善膜之间附着及绝缘、防止相互扩散等，可以在膜之间布置具有上述效果的膜。同样有效的是，在上层膜的沉积之前对下层膜执行表面处理以便改善膜之间的附着力。表面处理清理或活性化(activate)下层膜的表面。表面处理的实例包括等离子体处理和基于化学品的处理。
然后，电容换能器与控制电路(未示出)连接。经由电极焊盘11、12和24来执行该连接。该连接的实例包括直接的金属接合、凸点接合、ACF接合和线接合。通过对第一电极4施加偏压并通过将第二电极6用作信号施加或提取电极或者反过来来驱动电容换能器。基板1经由电极焊盘24接地从而导致信号噪声降低。本实施例还可以实现与第一实施例的那些优点类似的优点。
下面将描述更加具体的实例。
第一实例
图1是电容换能器的第一实例的截面图。仅电容换能器的一个单元(或一个振动膜)被示出。
如图1所示，根据本实例的电容换能器包含具有以上在第一实施例中描述的结构的单元，在该单元内形成有导电保护膜3(包括3-1a、3-1b、3-2a和3-2b)。在本实例中，基板1由绝缘玻璃基板形成，该绝缘玻璃基板的两个表面都被镜面抛光并且具有满足Ra<5nm的表面粗糙度Ra。基板1具有180μm的厚度。贯通线2(包括2-1和2-2)中的每一个都具有主要由Cu制成的基本上圆柱状的结构并且在基板1的第一表面1a和第二表面1b上具有端部，端部的直径约为30μm。贯通线2具有基板1的第一表面1a侧的端面2-1a和2-2a，这些端面从基板1的第一表面1a朝基板1的内部凹进大约0.5μm。贯通线2还具有基板1的第二表面1b侧的端面2-1b和2-2b，这些端面从第二表面1b朝基板1的内部凹进大约0.5μm。
导电保护膜3被形成以覆盖贯通线2的各个端面，并且仅形成于贯通线2的端面上。导电保护膜3各自由具有厚度约为0.4μm的Ni层和厚度约为0.1μm的Au层的多层膜形成，该多层膜的最外层表面是Au薄膜。导电保护膜3-1a和3-2a的表面与基板1的第一表面1a基本上平齐。导电保护膜3-1b和3-2b的表面同样与基板1的第二表面1b基本上平齐。
第一电极4形成于基板1的第一表面1a侧，并且覆盖间隙5的整个底部。第一电极4通过导电保护膜3-1a与贯通线2-1连接，并且通过导电保护膜3-1b进一步与基板1的第二表面1b侧的电极焊盘11电连接。10nm的Ti膜和50nm的W膜依次布置于基板1的第一表面1a上以形成第一电极4。Ti膜主要用来改善第一电极4与基板1的第一表面1a之间的附着。间隙5是直径约为30μm的且高度(或厚度)约为150nm的圆柱状腔室。
第二电极6以使间隙5介于第二电极6和第一电极4之间的方式被布置于基板1的第一表面1a侧。第二电极6被形成以被保持于绝缘膜7和绝缘膜8之间以用于电绝缘。第二电极6通过导电保护膜3-2a使用连接线10与贯通线2-2连接，并且进一步通过导电保护膜3-2b与基板1的第二表面1b侧的电极焊盘12电连接。连接线10的与导电保护膜3-2a连接的部分完全位于导电保护膜3-2a之内，确保第二电极6和贯通线2-2之间的连接。由10nm的Ti膜和100nm的Al-Nd合金膜按顺序的层叠来形成第二电极6。Ti膜主要用来改善第二电极6与绝缘膜7之间的附着并防止相互扩散。
除了用作第二电极6的绝缘保护膜之外，绝缘膜7和绝缘膜8还与第二电极6一起形成单元的振动膜9。绝缘膜7和8由氮化硅构成。绝缘膜7具有大约400nm的厚度，而绝缘膜8具有大约1μm的厚度。由绝缘膜7、第二电极6和绝缘膜8形成的振动膜9具有小于或等于0.7GPa的张应力。由厚度为10nm的Ti膜和厚度为500nm的Al膜按顺序的层叠形成连接线10。Ti膜主要用来改善连接线10与绝缘膜7、绝缘膜8及导电保护膜3-2a中的每一个之间的附着并防止相互扩散。电极焊盘11和12是厚度约为500nm的Al膜。
电容换能器与控制电路(未示出)连接。经由电极焊盘11和12使用ACF接合来执行该连接。通过对第一电极4施加偏压并通过将第二电极6用作信号施加或提取电极来驱动电容换能器。
如上所述，根据本实例的电容换能器包含主要由Cu制成的贯通线以及在由Au/Ni构成的贯通线的端面上的导电保护膜。因此，贯通线由低电阻材料制成。此外，在制造过程中避免了对贯通线的端面的侵蚀。这导致电极、贯通线和引线(包含连接线和电极焊盘)间的可靠的低电阻连接。导电保护膜减少对设备的结构设计的限制，实现了制造产量的提高。另外还可以维持电容换能器的性能。
第二实例
在第二实例中，将参照图2A至2O所示的截面图来描述根据本发明的实施例的用于制造电容换能器的方法的更具体的实例。
首先，如图2A所示，具有第一表面1a以及位于第一表面1a的对面的第二表面1b的基板1被制备。基板1由其两个表面被镜面抛光且具有满足Ra<2nm的表面粗糙度Ra以及大约0.01Ω·cm的电阻率的低电阻硅基板形成。基板1具有200μm的厚度。然后，如图2B所示，贯通孔13被形成于基板1中从而在基板1的第一表面1a与位于第一表面1a对面的第二表面1b之间延伸穿过基板1。贯通孔13具有基本上圆柱状的形状并且在基板1的第一表面1a和第二表面1b中具有开口，这些开口具有大约20μm的直径。使用硅的深RIE技术来处理贯通孔13。在深RIE处理之后，贯通孔13的内壁13a被平滑化。通过重复两次对由硅构成的基板1的表面的热氧化以及移除热氧化膜来实现内壁13a的平滑化。
然后，如图2C所示，绝缘膜14形成于基板1的表面上，所述表面包括基板1的第一表面1a和第二表面1b以及贯通孔13的内壁13a。绝缘膜14是厚度约为1μm的氧化硅膜并且通过硅的热氧化来形成。然后，如图2D所示，贯通线2被形成于贯通孔13中，从而在基板1的第一表面1a与位于第一表面1a对面的第二表面1b之间延伸穿过基板1。贯通线2主要由Cu制成。使用电镀和抛光技术来形成贯通线2。具体地，首先，使基板1的第二表面1b与涂有种子层的基板(未示出)紧密附着以执行Cu的电镀。在镀处理之后，涂有种子层的基板被移除。然后，基板1的第一表面1a和第二表面1b分别经受Cu CMP。通过CMP，贯通线2的端面从基板1的表面朝基板1的内部凹进大约0.5μm。即，基板1的第一表面1a侧的贯通线2的端面2-1a和2-2a从绝缘膜14的表面朝基板1的内部凹进大约0.5μm。此外，基板1的第二表面1b侧的贯通线2的端面2-1b和2-2b从绝缘膜14的表面朝基板1的内部凹进大约0.5μm。在图2D中，两个贯通线2呈现为被形成用于每个振动膜(或每个单元)；实际上，两个贯通线2被形成用于包括多个振动膜的每个元件。贯通线2的数量对应于贯通孔13的数量。
然后，如图2E所示，导电保护膜3(包括3-1a、3-1b、3-2a和3-2b)形成于贯通线2的端面(包括2-1a、2-1b、2-2a和2-2b)上。导电保护膜3仅形成于贯通线2的端面上以覆盖贯通线2的端面从而使得贯通线2的端面不暴露。导电保护膜3各自由具有厚度约为0.4μm的Ni薄膜以及厚度约为0.1μm的Au薄膜的多层膜形成，该多层膜的最外层表面是Au的薄膜。因此，使基板1的第一表面1a侧和第二表面1b侧的导电保护膜3的表面与绝缘膜14的表面基本上平齐。通过使用无电镀按顺序来层叠Ni膜和Au膜而形成导电保护膜3。在镀Ni之前，贯通线2的端面经受清理，并且然后仅对Cu表面施加Pd的细或微粒子。精细的Pd粒子用作Ni电镀的原子核。对贯通线2的所有端面(包括2-1a、2-1b、2-2a和2-2b)同时执行电镀处理。根据电镀条件和电镀时间来控制电镀膜的厚度。在电镀处理之后，如果有必要，使用CMP来调整导电保护膜3的厚度和表面平坦度。特别地，在镀Ni之后通过CMP对Ni膜的形状和厚度的调整可以促进对导电保护膜3的整体形状和厚度的控制。
然后，如图2F所示，第一电极4形成于基板1的第一表面1a侧。第一电极4是用于驱动振动膜9的电极中的一个。第一电极4形成于绝缘膜14之上并从而与基板1绝缘。第一电极4位于单元的振动膜9的振动部分(与图2O中的间隙5对应的部分)之下，并且围绕多于振动膜9的振动部分而延伸。第一电极4被形成以使得同一元件中的单元是电连续的。由厚度约为10nm的Ti膜以及厚度约为50nm的W膜的层叠形成第一电极4。使用包括金属膜沉积、使用光刻的蚀刻掩膜的形成以及金属蚀刻的方法来形成第一电极4。
然后，如图2G所示，形成绝缘膜16。绝缘膜16被形成以覆盖第一电极4的表面，并且其作用之一是用作第一电极4的绝缘保护膜。绝缘膜16是厚度为200nm的氧化硅膜。在大约300℃的基板温度下使用CVD法来形成氧化硅膜。在氧化硅膜的沉积之后，在绝缘膜16中形成开口16a、16b和16c。使用包括使用光刻来形成蚀刻掩膜以及包括反应离子蚀刻的干法蚀刻的方法来形成开口16a、16b和16c。
然后，如图2H所示，形成牺牲层17。牺牲层17被用来在单元中形成间隙5并且由Cr构成。首先，使用电子束气相沉积在基板1的第一表面1a上形成厚度为150nm的Cr膜。然后，使用包括光刻和湿法蚀刻的方法将Cr膜处理成期望的形状。牺牲层17具有直径约为30μm且高度约为150nm的圆柱状结构，并且具有蚀刻孔18(见图2L)在后续步骤中与其连通的结构。
然后，如图2I所示，形成绝缘膜7。绝缘膜7被形成以与第二电极6的底表面接触，并且其作用之一是用作第二电极6的绝缘保护膜。绝缘膜7是厚度为400nm的氮化硅膜。在大约300℃的基板温度下使用等离子体增强CVD(PE-CVD)来沉积氮化硅膜。在膜沉积期间，沉积气体的流量等被控制以使得成为绝缘膜7的氮化硅膜具有大约0.1GPa的张应力。
然后，如图2J所示，形成第二电极6。第二电极6形成于振动膜上以面向第一电极4并且是用于驱动振动膜9的电极之一。第二电极6由10nm Ti膜和100nm的Al-Nd合金膜按顺序的层叠形成。使用包括金属溅射沉积、使用光刻的蚀刻掩膜的形成以及金属蚀刻的方法来形成第二电极6。膜沉积条件被调整以使得第二电极6在电容换能器的制造完成时具有小于或等于0.4GPa的张应力。第二电极6被形成为使得同一元件中的单元是电连续的。
然后，如图2K所示，形成绝缘膜8。绝缘膜8被形成以覆盖第二电极6的顶表面并且其作用之一是用作第二电极6的绝缘保护膜。绝缘膜8具有与绝缘膜7类似的配置，并且使用与用于绝缘膜7的方法类似的方法来形成绝缘膜8。
然后，如图2L所示，蚀刻孔18被形成以移除牺牲层17。使用包括光刻和反应离子蚀刻的方法来形成蚀刻孔18。然后，蚀刻溶液通过蚀刻孔18被引入以移除由Cr构成的牺牲层17。因此，具有与牺牲层17相同的形状的间隙5被形成。
然后，如图2M所示，形成薄膜19。薄膜19密封蚀刻孔18并且还与绝缘膜7、第二电极6和绝缘膜8一起在间隙5之上形成振动膜9，该振动膜能够振动。薄膜19是厚度为500nm的氮化硅膜。类似于绝缘膜7，在大约300℃的基板温度下使用PE-CVD来沉积薄膜19。按照上述方式形成的振动膜9整体上具有大约0.7GPa的张应力并且具有没有粘着或屈曲的抗破裂结构。
然后，如图2N所示，形成用于电连接的接触孔20、21(包括21a和21b)和22(包括22a和22b)。接触孔20是形成于基板1的第二表面1b侧的且基板1的第二表面1b的一部分从其暴露的开口。接触孔21和22形成于基板1的第一表面1a侧。接触孔21a是导电保护膜3-2a的表面的一部分从其暴露的开口，而接触孔21b是第二电极6的表面的一部分从其暴露的开口。接触孔22a是第一电极4的表面的一部分从其暴露的开口，且接触孔22b是导电保护膜3-1a的表面的一部分从其暴露的开口。接触孔21a被定位以使得其外周位于导电保护膜3-2a内侧。此外，接触孔22b被定位以使得其外周位于导电保护膜3-1a内侧。使用包括使用光刻来形成蚀刻掩膜以及使用缓冲氢氟酸的氧化硅蚀刻的方法来形成接触孔20。使用包括使用光刻来形成蚀刻掩膜以及氮化硅的反应离子蚀刻的方法来形成接触孔21和22。接触孔20、21和22具有例如直径约为10μm的圆柱状形状。
然后，如图2O所示，形成连接线10和23以及电极焊盘11、12和24。连接线10和23形成于基板1的第一表面1a侧，并且通过按顺序层叠厚度为10nm的Ti膜和厚度为500nm的Al膜来形成连接线10和23。连接线10通过接触孔21(包括21a和21b)(见图2N)将第二电极6连接至贯通线2-2的一个端面上的导电保护膜3-2a。连接线23通过接触孔22(包括22a和22b)(见图2N)将第一电极4连接至贯通线2-1的一个端面上的导电保护膜3-1a。电极焊盘11、12和24形成于基板1的第二表面1b侧，并且各自由厚度约为500nm的Al膜形成。电极焊盘11被形成以与贯通线2-1的另一端面上的导电保护膜3-1b连接。电极焊盘12被形成以与贯通线2-2的另一端面上的导电保护膜3-2b连接。结果，基板1的第一表面1a侧的第一电极4通过贯通线2-1被引向基板1的相对的第二表面1b侧。此外，基板1的第一表面1a侧的第二电极6通过贯通线2-2被引向基板1的相对的第二表面1b侧。电极焊盘24被形成以与基板1连接。
在上述制造过程中，在上层膜的沉积之前，可以对下层膜的表面执行等离子体处理以提高绝缘膜7、8和9之间的膜间附着。等离子体处理清理或活化下层膜的表面。
然后，电容换能器与控制电路连接。经由电极焊盘11、12和24来执行该连接。ACF接合被用于连接。通过上述制造方法来形成单元。实际中，多个单元20按照图3的顶视图所示的方式被布置。沿图3中的线I-I截取的单元20的布置的截面示于图1中。如图3所示，元件30由多个单元20形成。在每个元件30中，至少第一电极4或第二电极6被电连接。通过对第一电极4施加偏压以及通过将第二电极6用作信号施加或提取电极来驱动电容换能器。基板1经由电极焊盘24接地从而使信号噪声能够降低。本实例也可以实现与前述实施例和实例的那些优点类似的优点。
第三实施例
以上在前述实施例和实例中所描述的电容换能器可以应用于使用声波的被检体信息获取装置，诸如超声波诊断装置或超声波图像形成装置。来自被检体的声波被电容换能器接收，并且从电容换能器输出的电信号被用来获取被检体信息，所述信息的实例包括反映被检体的光学特性值(诸如光吸收系数)的被检体信息以及反映声阻抗差的被检体信息。
图4A示出了使用光声效应的被检体信息获取装置的实例。从光源2010生成的脉冲光穿过包括透镜、反射镜和光纤的光学部件2012，并且被施加于被检体2014。被检体2014内部的光吸收体2016吸收脉冲光的能量并生成作为声波的光声波2018。探测器2022包括包含根据本发明的实施例的机电换能设备(例如，电容换能器)的设备2020。设备2020接收光声波2018、将光声波2018转换成电信号并且将该电信号输出到信号处理单元2024。信号处理单元2024对输入电信号执行信号处理(诸如模数(A/D)转换和放大)并且将得到的信号输出到数据处理单元2026。数据处理单元2026通过使用该输入信号来获取作为图像数据的被检体信息(反映被检体的光学特性值的(诸如光吸收系数)的特性信息)。如此处所使用的，信号处理单元2024和数据处理单元2026共同被称为处理部分。显示单元2028基于从数据处理单元2026输入的图像数据来显示图像。如上所述，本实例中的被检体信息获取装置包含根据本发明的实施例的设备、光源和处理部分。该设备接收响应于使用从光源生成的光对被检体的照射而生成的光声波并且将该光声波转换成电信号。处理部分通过使用该电信号来获取关于被检体的信息。
图4B示出了使用声波的反射的被检体信息获取装置，诸如超声波回声诊断装置。探针2122包括包含根据本发明的实施例的机电换能设备(例如，电容换能器)的设备2120。从设备2120发送到被检体2114的声波被反射体2116反射。设备2120接收所反射的声波(或反射波)2118、将声波2118转换成电信号并且将电信号输出到信号处理单元2124。信号处理单元2124对输入电信号执行信号处理(诸如A/D转换和放大)并且将得到的信号输出到数据处理单元2126。数据处理单元2126通过使用输入信号来获得作为图像数据的被检体信息(反映声阻抗差的特性信息)。同样，如此处所使用的，信号处理单元2124和数据处理单元2126共同被称为处理部分。显示单元2128基于从数据处理单元2126输入的图像数据而显示图像。如上所述，在本实例中的被检体信息获取装置包含根据本发明的实施例的设备以及通过使用从该设备输出的电信号来获取关于被检体的信息的处理部分。该设备接收来自被检体的声波并且输出电信号。
探针可以被配置为机械地扫描或者可以被配置为由用户(诸如医师或工程师)在被检体上移动(或可以是手持式的)。在使用反射波的装置(诸如图4B所示的装置)中，发送声波的探针以及接收声波的探针可以被分离地设置。另外，具有图4A和图4B所示的两个装置的功能的装置可以被使用，并且该装置可以被配置为获取反映被检体的光学特性值的被检体信息以及反映声阻抗差的被检体信息两者。在这种情况下，图4A所示的设备2020可以被配置为不仅接收光声波而且发送声波和接收反射波。
以上所描述的电容换能器同样可以用于例如测量外力大小的测量装置中。在这种情况下，来自经受外力的电容换能器的电信号被用来测量施加于电容换能器的表面的外力的大小。
根据本发明的实施例，诸如电容换能器的设备包含在主表面侧和与主表面相对的侧(即，在贯通线的两个表面侧)的贯通线的表面上的由金属等构成的导电保护膜，从而降低贯通线的连接电阻。因而可获得良好的设备特性。另外，贯通线的两个表面侧的导电保护膜具有高化学抗性等，从而导致贯通线的表面在贯通线形成之后的设备制造过程中不太可能被侵蚀。因此可以降低贯通线的长度降低量或者表面粗糙度，从而促进优良且简易地与引线等连接。
虽然已经参考示例性实施例描述本发明，但是应当理解，本发明并不限于所公开的示例性实施例。所附权利要求书的范围应当被给予最宽泛的解释，以便涵盖所有此类修改及等效的结构和功能。

Claims (19)

1.一种电容换能器，其特征在于，包含：
基板，所述基板具有第一表面以及与第一表面相对的第二表面，所述基板包含在第一表面与第二表面之间延伸穿过所述基板的贯通线；以及
第一表面上的单元，所述单元包含第一电极以及与所述第一电极以第一电极和第二电极之间的间隙间隔开的第二电极，
其中在所述基板的第一表面侧的贯通线的表面之上布置导电保护膜，并且在所述基板的第二表面侧的贯通线的表面之上布置导电保护膜。
2.根据权利要求1所述的电容换能器，其中所述导电保护膜中的每一个都包含具有两个或更多个层的多层膜。
3.根据权利要求1所述的电容换能器，其中所述贯通线的表面从所述基板的第一表面和第二表面凹进。
4.根据权利要求1所述的电容换能器，还包含被配置为经由所述导电保护膜中的任一个与所述贯通线电连接的电极焊盘。
5.根据权利要求1所述的电容换能器，还包含被配置为经由所述导电保护膜中的任一个与所述贯通线电连接的线。
6.根据权利要求1所述的电容换能器，其中所述导电保护膜中的每一个都包含形成于其最外层表面上的Au膜。
7.根据权利要求6所述的电容换能器，其中所述导电保护膜中的每一个都包含Ni膜和Au膜，并且使所述Au膜形成于其最外层表面上。
8.根据权利要求1所述的电容换能器，其中所述贯通线由Cu或Cu合金制成。
9.根据权利要求1所述的电容换能器，其中所述贯通线与第一电极或第二电极电连接。
10.根据权利要求1所述的电容换能器，其中所述导电保护膜全部形成于所述贯通线的表面上。
11.一种设备，其特征在于，包含：
基板，所述基板具有第一表面以及与第一表面相对的第二表面，所述基板包含在第一表面与第二表面之间延伸穿过所述基板的贯通线；以及
与所述贯通线电连接的电极，
其中在所述基板的第一表面侧的贯通线的表面之上布置导电保护膜，并且在所述基板的第二表面侧的贯通线的表面之上布置导电保护膜。
12.一种用于制造电容换能器的方法，其特征在于，所述电容换能器包含：具有第一表面以及与所述第一表面相对的第二表面的基板，所述基板包含在第一表面与第二表面之间延伸穿过所述基板的贯通线，以及第一表面上的单元，所述单元包含第一电极以及与所述第一电极以第一电极和第二电极之间的间隙间隔开的第二电极，所述方法包括：
在所述基板的第一表面侧的贯通线的表面之上形成导电保护膜，并且在所述基板的第二表面侧的贯通线的表面之上形成导电保护膜；以及
在所述基板的第一表面上形成单元，所述单元包含第一电极以及与所述第一电极以第一电极和第二电极之间的所述间隙间隔开的第二电极。
13.根据权利要求12所述的方法，还包括在所述基板中形成所述贯通线。
14.根据权利要求12所述的方法，其中所述导电保护膜全部形成于所述贯通线的表面上。
15.根据权利要求12所述的方法，其中使用无电镀来形成所述导电保护膜。
16.根据权利要求12所述的方法，其中使用无电镀来形成所述导电保护膜，并且然后所述导电保护膜经受表面平坦化。
17.一种被检体信息获取装置，其特征在于，包含：
根据权利要求1所述的电容换能器；以及
处理部分，被配置为使用从所述电容换能器输出的电信号来获取有关被检体的信息并处理所述信息，
其中所述电容换能器被配置为接收来自所述被检体的声波并输出所述电信号。
18.根据权利要求17所述的被检体信息获取装置，还包含光源，
其中所述电容换能器被配置为接收通过使用从所述光源产生的光照射所述被检体所产生的声波，并将接收到的声波转换成电信号。
19.一种测量装置，其特征在于，包含：
根据权利要求1所述的电容换能器，所述电容换能器经受外力，
其中所述测量装置被配置为通过使用来自所述电容换能器的电信号来测量施加于所述电容换能器的表面的外力的大小。
CN201510484845.7A 2014-08-08 2015-08-07 具有与贯通线连接的电极的设备及其制造方法 Pending CN106211005A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-161989 2014-08-08
JP2014161989A JP2016039512A (ja) 2014-08-08 2014-08-08 電極が貫通配線と繋がったデバイス、及びその製造方法

Publications (1)

Publication Number Publication Date
CN106211005A true CN106211005A (zh) 2016-12-07

Family

ID=53761990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510484845.7A Pending CN106211005A (zh) 2014-08-08 2015-08-07 具有与贯通线连接的电极的设备及其制造方法

Country Status (7)

Country Link
US (1) US10090780B2 (zh)
EP (1) EP2982446A1 (zh)
JP (1) JP2016039512A (zh)
KR (1) KR20160018393A (zh)
CN (1) CN106211005A (zh)
BR (1) BR102015018931A2 (zh)
RU (1) RU2015132850A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108362408A (zh) * 2018-03-08 2018-08-03 苏州敏芯微电子技术股份有限公司 压力传感器及其制造方法
US20200101492A1 (en) * 2018-09-28 2020-04-02 Canon Kabushiki Kaisha Capacitive transducer, manufacturing method thereof, and image forming apparatus
CN114555248A (zh) * 2019-04-12 2022-05-27 布弗莱运营公司 用于微加工超声换能器器件的分段式吸气剂开口
WO2022170805A1 (zh) * 2021-02-09 2022-08-18 深圳市赛禾医疗技术有限公司 一种微机电超声波换能器及阵列

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578810B2 (ja) * 2009-06-19 2014-08-27 キヤノン株式会社 静電容量型の電気機械変換装置
JP2016122759A (ja) * 2014-12-25 2016-07-07 キヤノン株式会社 貫通配線を有する電子デバイスの作製方法
JP2017112187A (ja) * 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線を有する基板に素子を設けたデバイス及びその製造方法
JP2018107337A (ja) * 2016-12-27 2018-07-05 大日本印刷株式会社 電子部品およびその製造方法
US11590532B2 (en) * 2018-03-09 2023-02-28 Bfly Operations, Inc. Ultrasound transducer devices and methods for fabricating ultrasound transducer devices
EP3856679B1 (en) 2018-09-28 2024-05-01 BFLY Operations, Inc. Fabrication techniques and structures for gettering materials in ultrasonic transducer cavities
WO2020210470A1 (en) 2019-04-12 2020-10-15 Butterfly Network, Inc. Bottom electrode via structures for micromachined ultrasonic transducer devices
KR102536838B1 (ko) * 2021-09-07 2023-05-26 한국과학기술원 정전용량형 미세가공 초음파 변환자 소자 및 그 제조 방법
WO2024024933A1 (ja) * 2022-07-29 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779964A (zh) * 2004-11-08 2006-05-31 新光电气工业株式会社 具有贯穿通道和连接到贯穿通道的布线的衬底及其制造方法
CN101559420A (zh) * 2008-04-16 2009-10-21 奥林巴斯医疗株式会社 超声波转换器以及电子设备
US20100038800A1 (en) * 2008-08-18 2010-02-18 Samsung Electronics Co., Ltd. Through-silicon via structures including conductive protective layers and methods of forming the same
US20110074039A1 (en) * 2009-09-28 2011-03-31 Chartered Semiconductor Manufacturing, Ltd. Reliable interconnect for semiconductor device
CN103718286A (zh) * 2011-06-01 2014-04-09 德克萨斯仪器股份有限公司 热压键合期间用于保护tsv末端的保护层

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4154913B2 (ja) * 2002-04-01 2008-09-24 株式会社村田製作所 電子部品およびその製造方法
JP2005303258A (ja) * 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
JP4790315B2 (ja) 2005-05-31 2011-10-12 オリンパスメディカルシステムズ株式会社 静電容量型超音波振動子
US8372680B2 (en) * 2006-03-10 2013-02-12 Stc.Unm Three-dimensional, ultrasonic transducer arrays, methods of making ultrasonic transducer arrays, and devices including ultrasonic transducer arrays
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
JP2010185798A (ja) * 2009-02-12 2010-08-26 Toyota Motor Corp 静電容量センサ
JP2011254281A (ja) * 2010-06-02 2011-12-15 Canon Inc 容量型電気機械変換装置の作製方法、及び容量型電気機械変換装置
RU2427811C1 (ru) 2010-06-11 2011-08-27 Общество с ограниченной ответственностью "Научно-производственное предприятие "Резонанс" Устройство для измерения давления или силы
JP5754239B2 (ja) * 2011-05-24 2015-07-29 ソニー株式会社 半導体装置
JP2013138411A (ja) * 2011-11-28 2013-07-11 Canon Inc 静電容量型トランスデューサの製造方法
JP5986441B2 (ja) * 2012-07-06 2016-09-06 キヤノン株式会社 静電容量型トランスデューサ
JP2014130767A (ja) * 2012-12-28 2014-07-10 Omron Corp 静電マイクロリレーおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779964A (zh) * 2004-11-08 2006-05-31 新光电气工业株式会社 具有贯穿通道和连接到贯穿通道的布线的衬底及其制造方法
CN101559420A (zh) * 2008-04-16 2009-10-21 奥林巴斯医疗株式会社 超声波转换器以及电子设备
US20100038800A1 (en) * 2008-08-18 2010-02-18 Samsung Electronics Co., Ltd. Through-silicon via structures including conductive protective layers and methods of forming the same
US20110074039A1 (en) * 2009-09-28 2011-03-31 Chartered Semiconductor Manufacturing, Ltd. Reliable interconnect for semiconductor device
CN103718286A (zh) * 2011-06-01 2014-04-09 德克萨斯仪器股份有限公司 热压键合期间用于保护tsv末端的保护层

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108362408A (zh) * 2018-03-08 2018-08-03 苏州敏芯微电子技术股份有限公司 压力传感器及其制造方法
US20200101492A1 (en) * 2018-09-28 2020-04-02 Canon Kabushiki Kaisha Capacitive transducer, manufacturing method thereof, and image forming apparatus
CN114555248A (zh) * 2019-04-12 2022-05-27 布弗莱运营公司 用于微加工超声换能器器件的分段式吸气剂开口
WO2022170805A1 (zh) * 2021-02-09 2022-08-18 深圳市赛禾医疗技术有限公司 一种微机电超声波换能器及阵列

Also Published As

Publication number Publication date
US20160043660A1 (en) 2016-02-11
EP2982446A1 (en) 2016-02-10
US10090780B2 (en) 2018-10-02
BR102015018931A2 (pt) 2016-03-15
KR20160018393A (ko) 2016-02-17
RU2015132850A (ru) 2017-02-09
JP2016039512A (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
CN106211005A (zh) 具有与贯通线连接的电极的设备及其制造方法
Knight et al. Low temperature fabrication of immersion capacitive micromachined ultrasonic transducers on silicon and dielectric substrates
JP6478902B2 (ja) 貫通配線基板の製造方法、及び電子デバイスの製造方法
US7937834B2 (en) Method of fabricating capacitive ultrasonic transducers
JP5305993B2 (ja) 容量型機械電気変換素子の製造方法、及び容量型機械電気変換素子
US10338034B2 (en) Transducer device comprising an insulating film between a through wiring line and a semiconductor substrate
JP6235902B2 (ja) 静電容量型トランスデューサ及びその製造方法
US7721397B2 (en) Method for fabricating capacitive ultrasonic transducers
US20110062535A1 (en) Mems transducers
JP6548566B2 (ja) 貫通配線基板の作製方法、及び電子デバイスの作製方法
JP2013138411A (ja) 静電容量型トランスデューサの製造方法
US7626891B2 (en) Capacitive ultrasonic transducer and method of fabricating the same
TW202029327A (zh) 具多層膜片的半導體傳感器裝置及製造具多層膜片的半導體傳感器裝置之方法
GB2469411A (en) MEMS ultrasonic transducer array
GB2459866A (en) MEMS transducers
US20230002213A1 (en) Micro-machined ultrasound transducers with insulation layer and methods of manufacture
WO2016059762A1 (en) Electrostatic capacitance type transducer
JP2015213224A (ja) 静電容量型トランスデューサの作製方法、及び静電容量型トランスデューサ
EP1790419A2 (en) Capacitive ultrasonic transducer and method of fabricating the same
KR20020092644A (ko) 초음파 탐촉자 제조방법
CN111530723A (zh) 超声换能器制备方法、超声换能器以及信息采集元件
WO2023277914A1 (en) Micro-machined ultrasound transducers with insulation layer and methods of manufacture
JP2017135352A (ja) 貫通配線基板、その作製方法、電子デバイス及びその作製方法
CN114335320A (zh) 压电微机械超声波换能器及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161207

WD01 Invention patent application deemed withdrawn after publication