CN106206570A - 版图布局优化的集成电路 - Google Patents
版图布局优化的集成电路 Download PDFInfo
- Publication number
- CN106206570A CN106206570A CN201610710667.XA CN201610710667A CN106206570A CN 106206570 A CN106206570 A CN 106206570A CN 201610710667 A CN201610710667 A CN 201610710667A CN 106206570 A CN106206570 A CN 106206570A
- Authority
- CN
- China
- Prior art keywords
- driver element
- unit
- prime
- integrated circuit
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005457 optimization Methods 0.000 title abstract description 6
- 238000005538 encapsulation Methods 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 9
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明揭露了一种版图布局优化的集成电路，其特征在于，其包括信号单元，所述信号单元包括封装垫、低压区域及接收单元、PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动、PMOS驱动单元、NMOS驱动单元和用作静电保护的P型二极管及N型二极管，所述封装垫在晶片上的投影区域与PMOS驱动单元和NMOS驱动单元在晶片上的投影区域分开。本发明改变了传统接口单元的版图布局，以使接口单元中主要的电源线/地线区域与封装垫区域分开，从而减少接口单元中的封装垫与电源线/地线的冲突，进而减少总的金属层数，降低成本。
Description
【技术领域】
本发明涉及一种电路设计领域，尤其涉及接口单元布局优化的集成电路。
【背景技术】
现有DDR(Double Data Rate)2/DDR3/LPDDR2/LPDDR3/DDR4/LPDDR4lvds等芯片(或称集成电路、晶片)的信号接口的版图布局，通常从内到外依次排布有：低压区域及接收单元121，PMOS驱动单元的前级驱动122，NMOS驱动单元的前级驱动123，PMOS驱动单元124，NMOS驱动单元125，用作静电保护的P型二极管126及N型二极管127，具体请参考图1所示，其为现有技术中未示出封装垫的信号单元的版图布局示意图。因为所需的数量及电源和地的数量较多，因而版图要求多层金属满足电流要求(如图1所示的电源线及地线)，每多一层金属，成本对应上升。尤其当采用键合线封装时，为了封装良率，信号单元的封装垫同样要求两到三层整块金属，金属层数要求进一步提高，且经常与电源/地线冲突，具体请参考图2所示，其为在图1中添加封装垫后的信号单元的版图布局示意图。在图2中，信号单元的封装垫110与其下层的电源线及地线在同一区域，解决这个冲突只能增加金属层数，现有技术一般要求八层金属及以上，成本高。
因此有必要提供一种新的解决方案来解决上述问题。
【发明内容】
本发明的目的在于提供一种版图布局优化的集成电路，其可以减少接口单元中的封装垫与电源线/地线的冲突，从而减少总的金属层数，降低成本。
为了解决上述问题，本发明提供一种集成电路，其包括信号单元，所述信号单元包括封装垫、低压区域及接收单元、PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动、PMOS驱动单元、NMOS驱动单元和用作静电保护的P型二极管及N型二极管，所述封装垫在晶片上的投影区域与PMOS驱动单元和NMOS驱动单元在晶片上的投影区域分开。
进一步的，所述封装垫在晶片上的投影区域与用作静电保护的P型二极管和N型二极管在晶片上的投影区域分开。
进一步的，用作静电保护的P型二极管、PMOS驱动单元和PMOS驱动单元的前级驱动位于低压区域及接收单元的一侧；NMOS驱动单元的前级驱动、NMOS驱动单元和用作静电保护的N型二极管位于低压区域及接收单元的另一侧。
进一步的，从内到外依次排布有用作静电保护的P型二极管、PMOS驱动单元、PMOS驱动单元的前级驱动、低压区域及接收单元、NMOS驱动单元的前级驱动、NMOS驱动单元和用作静电保护的N型二极管，所述封装垫位于所述低压区域及接收单元上方。
进一步的，所述信号单元还包括一个或多个中继器，所述中继器的一端与所述集成电路中的产生低压信号相连，其另一端与所述低压区域及接收单元相连。
进一步的，集成电路还包括电源单元和地单元，所述电源单元与信号单元的电源线相连，所述地单元与信号单元的地线相连，所述电源单元和地单元位于所述信号单元的周围。
进一步的，所述电源单元和地单元分别位于信号单元的上侧和下侧，或者，电源单元位于所述信号单元的上侧，所述地单元并列于所述信号单元的左右两侧，或者，电源单元并列于所述信号单元的左右两侧，所述地单元位于所述信号单元的下侧。
进一步的，在P型二极管、PMOS驱动单元的上方形成有电源线，PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动和低压区域及接收单元的上方形成有地线和电源线，在NMOS驱动单元和N型二极管的上方形成有地线，其中P型二极管、PMOS驱动单元的上方形成的电源线比PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动和低压区域及接收单元的上方形成的电源线的数量更多，NMOS驱动单元和N型二极管的上方形成的地线较PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动和低压区域及接收单元的上方形成的地线的数量更多。
进一步的，所述电源线、地线、封装垫是由晶片上部的金属层形成。
进一步的，集成电路为双倍率同步动态随机存储器。
与现有技术相比，本发明改变了传统接口单元的版图布局，以使接口单元中主要的电源线/地线区域与封装垫区域分开，从而减少接口单元中的封装垫与电源线/地线的冲突，进而减少总的金属层数，降低成本。
【附图说明】
结合参考附图及接下来的详细描述，本发明将更容易理解，其中同样的附图标记对应同样的结构部件，其中：
图1为现有技术中未示出封装垫的信号单元的版图布局示意图；
图2为在图1中添加封装垫后的信号单元的版图布局示意图；
图3为本发明在一个实施例中未示出封装垫的信号单元的版图布局示意图；
图4为在图3中添加封装垫后的信号单元的版图布局示意图；
图5为本发明在一个实施例中的集成电路的版图布局示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明通过改变传统接口单元的版图布局，以使接口单元中主要的电源线/地线区域与封装垫区域分开，从而减少接口单元中的封装垫与电源线/地线的冲突，进而减少总的金属层数，降低成本。
请参考图3所示，其为本发明在一个实施例中未示出封装垫的信号单元的版图布局示意图；请参考图4所示，其为在图3中添加封装垫后的信号单元的版图布局示意图。由图3和图4所示可知，本发明中的信号单元包括封装垫210、低压区域及接收单元221，PMOS驱动单元的前级驱动222，NMOS驱动单元的前级驱动223，PMOS驱动单元224，NMOS驱动单元225，用作静电保护的P型二极管226及N型二极管227。与图1和图2所示的现有技术相比，本发明改变了传统接口单元的版图布局。
在P型二极管、PMOS驱动单元的上方形成有电源线，PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动和低压区域及接收单元的上方形成有地线和电源线，在NMOS驱动单元和N型二极管的上方形成有地线，其中P型二极管、PMOS驱动单元的上方形成的电源线比PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动和低压区域及接收单元的上方形成的电源线的数量更多，NMOS驱动单元和N型二极管的上方形成的地线较PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动和低压区域及接收单元的上方形成的地线的数量更多。封装垫、所述电源线、地线是由晶片上部的金属层形成。
以下结合图3和图4具体介绍本发明中的接口单元的版图布局。
请参考图3所示，本发明中的信号单元中，用作静电保护的P型二极管226、PMOS驱动单元224和PMOS驱动单元的前级驱动222位于低压区域及接收单元221的一侧；NMOS驱动单元的前级驱动223、NMOS驱动单元225和用作静电保护的N型二极管227位于低压区域及接收单元221的另一侧。在图3所示的具体实施例中，从内到外依次排布有用作静电保护的P型二极管226、PMOS驱动单元224、PMOS驱动单元的前级驱动222、低压区域及接收单元221、NMOS驱动单元的前级驱动223、NMOS驱动单元225和用作静电保护的N型二极管227。在图1所示的信号单元的版图布局中，主要的电源线和地线分布在信号单元的下部区域。而本发明如图3所示的信号单元的版图布局中，主要的电源线分布在信号单元内侧的上部区域，主要的地线分布在信号单元外侧的下部区域，形成分离，从而降低金属走线要求。
请参考图4所示，封装垫210位于信号单元的中部区域(比如，所述封装垫210位于所述低压区域及接收单元221的上方)，所述此区域电源线/地线数量较少；并且封装垫210在晶片上的投影区域，其与PMOS驱动单元224、NMOS驱动单元225、P型二极管226和N型二极管227在晶片上的投影区域分开。这使得接口单元中主要的电源线/地线区域与封装垫区域分开，从而减少接口单元中的封装垫的金属层与电源线/地线金属层的冲突，进而减少总的金属层数，降低成本。所述封装垫210也是由晶片上部的金属层形成。
需要特别说明的是，在本发明的一个实施例中，可以交换图3中的电保护的P型二极管226和PMOS驱动单元224的位置；也可以交换NMOS驱动单元225和用作静电保护的N型二极管227的位置。在本发明的另一个实施例中，还可以使用作静电保护的P型二极管226和N型二极管227位于低压区域及接收单元221的一侧，使PMOS驱动单元224和NMOS驱动单元225位于低压区域及接收单元221的另一侧。也就是说，本发明中的接口单元的版图布局只要能满足以下条件即可：封装垫210在晶片上的投影区域与驱动单元(其包括PMOS驱动单元224和NMOS驱动单元225)在晶片上的投影区域分开，和/或封装垫210在晶片上的投影区域与用作静电保护的二级管(其包括P型二极管226和N型二极管227)在晶片上的投影区域分开，从而使得接口单元中主要的电源线/地线区域与封装垫区域分开。
考虑信号质量，低压信号从最内的上面区域走到中间区域，路径较长，需要在合适的位置加中继单元。故在图3和图4所示的实施例中，所述信号单元还包括有一个或多个中继器230，所述中继器230的一端与所述集成电路中的产生低压信号相连，其另一端与所述低压区域及接收单元221相连。
请参考图5所示，其为本发明在一个实施例中布局优化的集成电路的版图布局示意图。图5所示的集成电路包括信号单元200、电源单元300和地单元400。其中，所述信号单元200为前述图3和图4所示的信号单元，所述电源单元300和地单元400位于所述信号单元200的周围，所述电源单元300与信号单元200的电源线相连，所述地单元400与信号单元200的地线相连。在图5所示的具体实施例中，所述电源单元300和地单元400分别位于信号单元200的上侧和下侧，这有利于电源完整性。
考虑到封装良率，还可以采用折中方案，即在本发明的另一个实施例中，电源单元300位于所述信号单元200的上侧，所述地单元400并列于所述信号单元200的左右两侧；或电源单元300并列于所述信号单元200的左右两侧，所述地单元400位于所述信号单元200的下侧。
本发明中的晶片或集成电路可以为双倍速率同步动态随机存储器(DDR)或其他存在类似问题的芯片。
综上所述，本发明通过将封装垫210在晶片上的投影区域与驱动单元在晶片上的投影区域和用作静电保护的二级管在晶片上的投影区域分开，以使得接口单元中主要的电源线/地线区域与封装垫区域分开，从而减少接口单元中的封装垫的金属层与电源线/地线金属层的冲突，进而减少总的金属层数，降低成本。此外，本发明还改变了信号单元、电源单元和地单元的摆放方式，从而有利于电源的完整性，改善封装良率。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于所述具体实施方式。
Claims (10)
1.一种集成电路，其特征在于，其包括信号单元，
所述信号单元包括封装垫、低压区域及接收单元、PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动、PMOS驱动单元、NMOS驱动单元和用作静电保护的P型二极管及N型二极管，
所述封装垫在晶片上的投影区域与PMOS驱动单元和NMOS驱动单元在晶片上的投影区域分开。
2.根据权利要求1所述的集成电路，其特征在于，
所述封装垫在晶片上的投影区域与用作静电保护的P型二极管和N型二极管在晶片上的投影区域分开。
3.根据权利要求1或2所述的集成电路，其特征在于，
用作静电保护的P型二极管、PMOS驱动单元和PMOS驱动单元的前级驱动位于低压区域及接收单元的一侧；
NMOS驱动单元的前级驱动、NMOS驱动单元和用作静电保护的N型二极管位于低压区域及接收单元的另一侧。
4.根据权利要求3所述的集成电路，其特征在于，
从内到外依次排布有用作静电保护的P型二极管、PMOS驱动单元、PMOS驱动单元的前级驱动、低压区域及接收单元、NMOS驱动单元的前级驱动、NMOS驱动单元和用作静电保护的N型二极管，
所述封装垫位于所述低压区域及接收单元上方。
5.根据权利要求3所述的集成电路，其特征在于，所述信号单元还包括一个或多个中继器，
所述中继器的一端与所述集成电路中的产生低压信号相连，其另一端与所述低压区域及接收单元相连。
6.根据权利要求3所述的集成电路，其特征在于，
其还包括电源单元和地单元，所述电源单元与信号单元的电源线相连，所述地单元与信号单元的地线相连，所述电源单元和地单元位于所述信号单元的周围。
7.根据权利要求6所述的集成电路，其特征在于，
所述电源单元和地单元分别位于信号单元的上侧和下侧，或者，电源单元位于所述信号单元的上侧，所述地单元并列于所述信号单元的左右两侧，或者，电源单元并列于所述信号单元的左右两侧，所述地单元位于所述信号单元的下侧。
8.根据权利要求1所述的集成电路，其特征在于，在P型二极管、PMOS驱动单元的上方形成有电源线，
PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动和低压区域及接收单元的上方形成有地线和电源线，
在NMOS驱动单元和N型二极管的上方形成有地线，
其中P型二极管、PMOS驱动单元的上方形成的电源线比PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动和低压区域及接收单元的上方形成的电源线的数量更多，
NMOS驱动单元和N型二极管的上方形成的地线较PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动和低压区域及接收单元的上方形成的地线的数量更多。
9.根据权利要求8所述的集成电路，其特征在于，所述电源线、地线、封装垫是由晶片上部的金属层形成。
10.根据权利要求1所述的集成电路，其特征在于，其为双倍率同步动态随机存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610710667.XA CN106206570B (zh) | 2016-08-23 | 2016-08-23 | 版图布局优化的集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610710667.XA CN106206570B (zh) | 2016-08-23 | 2016-08-23 | 版图布局优化的集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106206570A true CN106206570A (zh) | 2016-12-07 |
| CN106206570B CN106206570B (zh) | 2019-03-19 |
Family
ID=57524004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610710667.XA Active CN106206570B (zh) | 2016-08-23 | 2016-08-23 | 版图布局优化的集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206570B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108766489A (zh) * | 2018-08-01 | 2018-11-06 | 灿芯半导体(上海)有限公司 | 一种用于倒装封装的ddr接口 |
| CN108878415A (zh) * | 2017-05-12 | 2018-11-23 | 展讯通信（上海）有限公司 | 模拟输入/输出单元的版图设计方法 |
| CN113793848A (zh) * | 2021-08-25 | 2021-12-14 | 珠海妙存科技有限公司 | Pg pad金属结构版图及其设计方法 |
| CN114023720A (zh) * | 2021-10-12 | 2022-02-08 | 广芯微电子（广州）股份有限公司 | 一种链式网状电容结构及其构建方法、布局方法 |
| CN116779608A (zh) * | 2023-08-22 | 2023-09-19 | 牛芯半导体(深圳)有限公司 | Ddrio版图结构、集成电路版图及半导体器件 |
| CN117291139A (zh) * | 2023-11-27 | 2023-12-26 | 成都锐成芯微科技股份有限公司 | 版图布局优化的dcdc稳压器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070284712A1 (en) * | 2006-06-13 | 2007-12-13 | Fujitsu Limited | Semiconductor integrated circuit device, and method of designing and manufacturing the same |
| CN102054523A (zh) * | 2009-11-04 | 2011-05-11 | 上海宏力半导体制造有限公司 | I/o单元及集成电路芯片 |
| CN104852646A (zh) * | 2014-02-17 | 2015-08-19 | 精工爱普生株式会社 | 电路装置以及电子设备 |
| CN105390489A (zh) * | 2014-08-28 | 2016-03-09 | 精工爱普生株式会社 | 集成电路装置以及电子设备 |
-
2016
- 2016-08-23 CN CN201610710667.XA patent/CN106206570B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070284712A1 (en) * | 2006-06-13 | 2007-12-13 | Fujitsu Limited | Semiconductor integrated circuit device, and method of designing and manufacturing the same |
| CN102054523A (zh) * | 2009-11-04 | 2011-05-11 | 上海宏力半导体制造有限公司 | I/o单元及集成电路芯片 |
| CN104852646A (zh) * | 2014-02-17 | 2015-08-19 | 精工爱普生株式会社 | 电路装置以及电子设备 |
| CN105390489A (zh) * | 2014-08-28 | 2016-03-09 | 精工爱普生株式会社 | 集成电路装置以及电子设备 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878415A (zh) * | 2017-05-12 | 2018-11-23 | 展讯通信（上海）有限公司 | 模拟输入/输出单元的版图设计方法 |
| CN108766489A (zh) * | 2018-08-01 | 2018-11-06 | 灿芯半导体(上海)有限公司 | 一种用于倒装封装的ddr接口 |
| CN108766489B (zh) * | 2018-08-01 | 2023-08-08 | 灿芯半导体(上海)股份有限公司 | 一种用于倒装封装的ddr接口 |
| CN113793848A (zh) * | 2021-08-25 | 2021-12-14 | 珠海妙存科技有限公司 | Pg pad金属结构版图及其设计方法 |
| CN113793848B (zh) * | 2021-08-25 | 2022-09-30 | 珠海妙存科技有限公司 | Pg pad金属结构版图及其设计方法 |
| CN114023720A (zh) * | 2021-10-12 | 2022-02-08 | 广芯微电子（广州）股份有限公司 | 一种链式网状电容结构及其构建方法、布局方法 |
| CN114023720B (zh) * | 2021-10-12 | 2023-07-28 | 广芯微电子（广州）股份有限公司 | 一种链式网状电容结构及其构建方法、布局方法 |
| CN116779608A (zh) * | 2023-08-22 | 2023-09-19 | 牛芯半导体(深圳)有限公司 | Ddrio版图结构、集成电路版图及半导体器件 |
| CN116779608B (zh) * | 2023-08-22 | 2023-11-03 | 牛芯半导体(深圳)有限公司 | Ddrio版图结构、集成电路版图及半导体器件 |
| CN117291139A (zh) * | 2023-11-27 | 2023-12-26 | 成都锐成芯微科技股份有限公司 | 版图布局优化的dcdc稳压器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206570B (zh) | 2019-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206570A (zh) | 版图布局优化的集成电路 | |
| CN103972224B (zh) | 具有有源内插器的集成电路封装 | |
| CN103985648B (zh) | 半导体的晶圆级封装方法和半导体封装件 | |
| CN102354519B (zh) | 三维半导体器件 | |
| CN208062047U (zh) | 具有集成dram的系统级封装 | |
| JP2009026792A (ja) | 半導体装置 | |
| CN104067518B (zh) | 产生输出信号的驱动器电路和方法 | |
| CN103296010A (zh) | 屏蔽插入机构及具有集成的电磁屏蔽物的半导体封装 | |
| TW201330221A (zh) | 立體積體電路裝置 | |
| CN102646085A (zh) | 半导体装置 | |
| US10163497B2 (en) | Three dimensional dual-port bit cell and method of using same | |
| CN108962301A (zh) | 一种存储装置 | |
| US8391040B2 (en) | Nonvolatile semiconductor memory device | |
| CN102412239A (zh) | 半导体器件及其制造方法 | |
| CN105280595B (zh) | 半导体装置 | |
| BR112014005202A2 (pt) | método de alívio de soldagem e dispositivo semicondutor que emprega o mesmo | |
| CN101656245A (zh) | 具有垫的半导体存储器件 | |
| CN206532778U (zh) | 版图布局优化的集成电路 | |
| TW202230987A (zh) | 用於臨界信號網的埋入式金屬技術 | |
| CN106054057A (zh) | 用于检测半导体芯片的插入器件 | |
| KR20150094595A (ko) | 감소된 칩-상 노이즈를 갖는 메모리 디바이스 | |
| CN103762214B (zh) | 应用于开关型调节器的集成电路组件 | |
| CN205081113U (zh) | 集成电路芯片和系统封装 | |
| CN215266279U (zh) | 一种芯片的供电结构及芯片 | |
| CN208422418U (zh) | 一种用于倒装封装的ddr接口 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201203 7th floor, building 2, 1158 Zhangdong Road, Zhangjiang hi tech, Pudong New Area, Shanghai Patentee after: Canxin semiconductor (Shanghai) Co.,Ltd. Address before: 201203 7th floor, building 2, 1158 Zhangdong Road, Zhangjiang hi tech, Pudong New Area, Shanghai Patentee before: BRITE SEMICONDUCTOR (SHANGHAI) Corp. |