CN113793848A - Pg pad金属结构版图及其设计方法 - Google Patents
Pg pad金属结构版图及其设计方法 Download PDFInfo
- Publication number
- CN113793848A CN113793848A CN202110979033.5A CN202110979033A CN113793848A CN 113793848 A CN113793848 A CN 113793848A CN 202110979033 A CN202110979033 A CN 202110979033A CN 113793848 A CN113793848 A CN 113793848A
- Authority
- CN
- China
- Prior art keywords
- metal structure
- access point
- metal
- layout
- point area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 247
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 247
- 238000013461 design Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004806 packaging method and process Methods 0.000 claims abstract description 22
- 238000012795 verification Methods 0.000 claims description 11
- 150000002739 metals Chemical class 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 description 7
- 238000012938 design process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开一种PG PAD金属结构版图及其设计方法，包括第一至第六金属结构，第一、第二金属结构位于第一、第三、第五接入点区域内，第一、第三和第五接入点区域沿第一方向依次排布，第一和第二金属结构，第三和第四金属结构，第五和第六金属结构分别沿第二方向间隔排布，第三、第四金属结构位于第二接入点区域内，第二接入点区域位于第一、第三接入点区域之间，第一、第三金属结构连接，第二、第四金属结构连接，第五、第六金属结构位于第四接入点区域内，第四接入点区域位于第三、第五接入点区域之间，第一、第五金属结构连接，第二、第六金属结构连接。本发明能够兼容多种封装打线需求，提高设计效率。
Description
技术领域
本发明涉及集成电路设计技术领域，特别涉及一种PG PAD金属结构版图及其设计方法。
背景技术
在芯片中，PG PAD是Power/Ground PAD(电源/地焊盘)的简称，为芯片提供电源或地，其作用是供电。常见的PG PAD电路中ESD保护部分的核心结构如图1所示，其中包括NMOS管和寄生二极管PDIODE，NMOS管的源端和衬底端接地VSS，漏端接VDD，PDIODE的正极接地VSS，负极接VDD。在芯片设计过程中，PG PAD的版图设计与封装打线需求会互相影响，而PGPAD的版图也会影响其他部分模拟版图的设计和数字PR(Place Route，布局布线)的设计，所以要求PG PAD的版图在完成之后不允许改变版图的边框。现有的PG PAD金属结构版图设计方法，假如在封装评估阶段出现不能满足封装需求的情况，则可能需要修改封装打线方案或修改PG PAD金属结构版图。根据修改幅度的不同，会增加0.5天～1个月的工作量，从而导致设计效率低。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种PGPAD金属结构版图及其设计方法，能够兼容多种封装打线需求，提高设计效率。
第一方面，根据本发明实施例的PG PAD金属结构版图，包括第一金属结构，位于第一接入点区域、第三接入点区域和第五接入点区域内，所述第一接入点区域、所述第三接入点区域和所述第五接入点区域沿第一方向依次排布；第二金属结构，位于与所述第一金属结构相同的接入点区域内，且在相同的接入点区域内所述第二金属结构与所述第一金属结构沿第二方向间隔排布；第三金属结构，位于第二接入点区域内，所述第二接入点区域位于所述第一接入点区域和所述第三接入点区域之间，所述第三金属结构与相邻的所述第一金属结构连接；第四金属结构，位于所述第二接入点区域内，且与所述第三金属结构沿所述第二方向间隔排布，所述第四金属结构与相邻的所述第二金属结构连接；第五金属结构，位于第四接入点区域内，所述第四接入点区域位于所述第三接入点区域和所述第五接入点区域之间，所述第五金属结构与相邻的所述第一金属结构连接；第六金属结构，位于所述第四接入点区域内，且与所述第五金属结构沿所述第二方向间隔排布，所述第六金属结构与相邻的所述第二金属结构连接。
根据本发明实施例的PG PAD金属结构版图，至少具有如下有益效果：
本发明实施例的PG PAD金属结构版图具有较强的兼容性，可以满足多种开窗的版图方案，在芯片设计过程中，若需要更改封装打线方案，只需调整开窗接入点所接的电位和开窗位置，调整时间短，有利于提高设计效率。
根据本发明的一些实施例，所述第一金属结构和所述第二金属结构的金属层次均为2层。
根据本发明的一些实施例，所述第三金属结构、所述第四金属结构、所述第五金属结构和所述第六金属结构的金属层次均为3层。
根据本发明的一些实施例，所述PG PAD金属结构版图还包括开窗金属，所述开窗金属与所述第一接入点区域、所述第二接入点区域、所述第三接入点区域或所述第五接入点区域中至少之一内的金属结构通过金属连接。
根据本发明的一些实施例，所述开窗金属的数量为1个、2个或3个。
根据本发明的一些实施例，所述开窗金属包括顶层金属和次顶层金属，所述顶层金属和所述次顶层金属之间通过金属孔连接。
第二方面，根据本发明实施例的PG PAD金属结构版图的设计方法，包括步骤：
绘制上述的PG PAD金属结构版图；
根据封装打线需求确定开窗的数量和位置；
根据所述开窗的数量和位置确定版图方案；
在金属层次能够满足所述版图方案的情况下，分配各金属结构的金属层次；
在满足ESD设计要求的情况下，进行版图连线及验证。
根据本发明实施例的PG PAD金属结构版图的设计方法，至少具有如下有益效果：本发明实施例的PG PAD金属结构版图具有较强的兼容性，可以满足多种开窗的版图方案，在芯片设计过程中，若需要更改封装打线方案，只需调整开窗接入点所接的电位和开窗位置，调整时间短，有利于提高设计效率。
根据本发明的一些实施例，所述根据封装打线需求确定开窗的数量和位置，之前还包括步骤：在所述PG PAD金属结构版图上采用虚拟连接的方式通过LVS验证及DRC验证。
根据本发明的一些实施例，所述版图方案包括选取所述第一接入点区域、所述第二接入点区域、所述第三接入点区域和所述第五接入点区域中的一个或两个作为开窗接入点。
根据本发明的一些实施例，所述开窗的数量为1个、2个或3个。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为现有的PG PAD电路中ESD保护部分的核心结构示意图；
图2为本发明实施例的PG PAD金属结构版图；
图3为图2示出的PG PAD金属结构版图的接入点区域的示意图；
图4～图9为本发明实施例的PG PAD金属结构版图的开窗的版图方案示意图；
图10为本发明实施例的PG PAD金属结构版图的开窗金属的剖面结构示意图；
图11为PG PAD金属结构版图的设计方法的步骤流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，“若干”的含义是一个或者多个，“多个”的含义是两个以上，大于、小于、超过等理解为不包括本数，“以上”、“以下”、“以内”等理解为包括本数。如果有描述到“第一”、“第二”等只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，“设置”、“连接”等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
实施例1
请参照图2，本实施例公开了一种PG PAD金属结构版图，包括第一金属结构101、第二金属结构102、第三金属结构103、第四金属结构104、第五金属结构105和第六金属结构106。为了便于理解，以图1示出的PG PAD电路中ESD保护部分的核心结构为示例，其中，图2为图1示出的PG PAD电路中ESD保护部分的核心结构的版图。在该版图中，实线框圈示的第一区域对应NMOS管器件区，虚线框圈示的第二区域对应于PDIODE器件区(P型二极管器件区)，或者，第一区域对应PDIODE器件区，第二区域对应于NMOSS管器件区。在第一区域对应于NMOS管器件区的情况下，第三金属结构103对应于NMOS管的源端金属结构(即图2中NMOS或DIODE器件区内的源端/正极金属结构1)，第四金属结构104对应于NMOS管的漏端金属结构(即图2中NMOS或DIODE器件区内的漏端/负极金属结构1)，第二区域对应于PDIODE器件区，第五金属结构105对应于PDIODE的正极金属结构(即图2中DIODE或NMOS器件区内的源端/正极金属结构1)，第六金属结构106对应于PDIODE的负极金属结构(即图2中DIODE或NMOS器件区内的漏端/负极金属结构1)。当然，第一区域还可以对应于PDIODE器件区，此时，第三金属结构103对应于PDIODE的正极金属结构，第四金属结构104对应于PDIODE的负极金属结构，第二区域对应于NMOS管器件区，第五金属结构105对应于NMOS管的源端金属结构，第六金属结构106对应于NMOS管的漏端金属结构。第一金属结构101、第三金属结构103、第五金属结构105连接在一起，并用于接电位VSS；第二金属结构102、第四金属结构104、第六金属结构106连接在一起，并用于接电位VDD。
请参照图2和图3，第一金属结构101位于第一接入点区域201、第三接入点区域203和第五接入点区域205内，第一接入点区域201、第三接入点区域203和第五接入点区域205沿第一方向依次排布，第二金属结构102位于与第一金属结构101相同的接入点区域内，例如第二金属结构102位于第一接入点区域201、第三接入点区域203和第五接入点区域205内。在相同的接入点区域内第二金属结构102与第一金属结构101沿第二方向间隔排布，在本实施例中，第一方向和第二方向在版图平面内相互垂直。第三金属结构103位于第二接入点区域202内，第二接入点区域202位于第一接入点区域201和第三接入点区域203之间，第三金属结构103与相邻的第一金属结构101连接，第四金属结构104位于第二接入点区域202内，且与第三金属结构103沿第二方向间隔排布，第四金属结构104与相邻的第二金属结构102连接，第五金属结构105位于第四接入点区域204内，第四接入点区域204位于第三接入点区域203和第五接入点区域205之间，第五金属结构105与相邻的第一金属结构101连接，第六金属结构106位于第四接入点区域204内，且与第五金属结构105沿第二方向间隔排布，第六金属结构106与相邻的第二金属结构102连接。
本实施例的PG PAD金属结构版图的第一接入点区域201、第二接入点区域202、第三接入点区域203、第四接入点区域204和第五接入点区域205均预留开窗(window)接入点，即共预留了5个开窗接入点，其中第二接入点区域202和第四接入点区域204的接入点所处的位置对应ESD Ring(静电环)所在位置，并与其它焊盘共用ESD Ring，两者所接的电位不相同，且一旦确定下来则不能更改，即固定接电位VDD或电位VSS。而第一接入点区域201、第三接入点区域203和第五接入点区域205的接入点所处的位置在ESD Ring之外，它们所接的电位可以改变，所以最多可以做到4个接入点连通。在进行开窗设计时，开窗的版图方案可以参照图4至图9，图中的箭头表示从开窗到接入点的连线。本发明实施例的PG PAD金属结构版图具有较强的兼容性，可以满足多种开窗的版图方案，在芯片设计过程中，若需要更改封装打线方案，只需调整开窗接入点所接的电位和开窗位置，调整时间短，有利于提高设计效率。在一个PG PAD上可以开两个间距大的开窗，例如图6的(d)所示，假设两个开窗分别为window A和window B，则可以在window A上打线，window B闲置，用以满足第一种芯片的封装方案，还可以将window A闲置，在window B上打线，用以满足第二种芯片的封装方案。如果芯片的多处位置使用图6的(d)所示的版图方案，最终能够兼容多种芯片封装方案，实现“一芯多用”，大大降低芯片设计成本和增加芯片的使用范围，有利于实现封装的多样性。此外，参照图4至图9，在PG PAD上开多个开窗，其中一个用于测试，能够为后期的芯片测试和验证提供便利，有利于提高芯片测试和验证的效率。
本实施例的PG PAD金属结构版图具有较强的适用性，只要金属层次总数大于或等于四层，该结构都可以适用。例如，图4的(d)、图5的(a)和图6的(d)，在金属层次只有四层的时候也可以使用。在一些示例中，第一金属结构101和第二金属结构102的金属层次均为2层，即第一金属结构101和第二金属结构102通过第二层金属(即M2层)和第三层金属(即M3层)并联连接而成。
在一些示例中，第三金属结构103、第四金属结构104、第五金属结构105和第六金属结构106的金属层次均为3层，即第三金属结构103、第四金属结构104、第五金属结构105和第六金属结构106均通过第第一层金属(即M1层)、第二层金属(即M2层)和第三层金属(即M3层)并联连接而成。
在一些示例中，第一金属结构101和第二金属结构102的宽度均设置如下：位于中间的第一部分的宽度＝(源端或漏端ptich-2倍最小金属间距)/2，位于侧边的第二部分的宽度＝(源端或漏端pitch–2倍最小金属间距)/4，其中，pitch为中心间距。
在一些示例中，第三金属结构103、第四金属结构104、第五金属结构105和第六金属结构106的长度均为MOS管的finger width(手指宽度)值或PDIODE所占的高度值，宽度设置如下：
位于中间的第一部分的宽度＝(源端或漏端ptich-2倍最小金属间距)/2，位于侧边的第二部分的宽度＝(源端或漏端pitch–2倍最小金属间距)/4。请参照图4至图9，PG PAD金属结构版图还包括开窗金属，开窗金属与第一接入点区域201、第二接入点区域202、第三接入点区域203或第五接入点区域205中至少之一内的金属结构通过金属连接。其中，开窗金属的数量为1个、2个或3个。本实施例的PG PAD金属结构版图能够兼容多种开窗的版图方案，具有较强的兼容性。其中，请参照图10，开窗金属包括顶层金属301和次顶层金属302，顶层金属301和次顶层金属302之间通过金属孔303连接。
实施例2
请参照图11，本发明实施例公开了一种PG PAD金属结构版图的设计方法，包括步骤：
S100、请参照图2，绘制PG PAD金属结构版图，该版图的具体结构可参照实施例1，本实施例不再累述；在绘制PG PAD金属结构版图时，各个开窗暂时不绘制，在后续确定版图方案后，再绘制开窗。
S200、根据封装打线需求确定开窗的数量和位置。
需要说明的是，根据封装打线需求确定开窗的数量和位置，之前还包括步骤：在PGPAD金属结构版图上采用虚拟连接的方式通过LVS(Layout Vs Shematic，版图与电路图验证)及DRC(Design Rule Check，设计规则检查)验证，可以对PG PAD金属结构版图进行验证，减少版图设计的错误。
S300、根据开窗的数量和位置确定版图方案；
其中，请参照图4至图9，版图方案包括选取第一接入点区域201、第二接入点区域202、第三接入点区域203和第五接入点区域205中的一个或两个作为开窗接入点，开窗的数量为1个、2个或3个，可以实现多种开窗的版图方案，具有较强的兼容性以及能够实现封装的多样性。
S400、在金属层次能够满足版图方案的情况下，分配各金属结构的金属层次，若金属层次不能够满足版图方案，则返回步骤S300重新确定版图方案，只需调整开窗接入点所接的电位以及开窗的数量和位置，修改内容少，修改耗时短，有利于提高设计效率。
S500、在满足ESD设计要求的情况下，进行版图连线及验证，当不满足ESD设计要求时，返回步骤S400重新分配金属结构的金属层次。
本发明实施例的PG PAD金属结构版图具有较强的兼容性，可以满足多种开窗的版图方案，在芯片设计过程中，若需要更改封装打线方案，只需调整开窗接入点所接的电位和开窗位置，调整时间短，有利于提高设计效率。传统的设计方法在封装评估之前需要花费0.5～1周，在封装评估后进行版图修改需要花费0.5～1周，即共花费1～2周的工时，而本实施例的设计方法在PG PAD版图设计花费的工时为0.5～1周，总时间约为传统设计方法所用时间的一半。
由于PG PAD金属结构版图能够兼容封装打线需求，且封装打线评估在PG PAD金属结构版图设计之前完成，最终的PG PAD金属结构版图设计能够满足最优的封装打线方案，从而实现能够保留最优的封装打线方案。此外，本实施例的PG PAD金属结构版图从绘制开始在后续的各个步骤中均保持不变，需要调整的仅是开窗接入点所接的电位和开窗的位置，降低PG PAD金属结构版图大修大改的风险，有利于提高设计效率。即使在PG PAD金属结构版图完成后，封装打线方案的改变也不会造成PG PAD金属结构版图边框的改变。
值得说明的是，在整个芯片设计过程中，本实施例的设计方法不限制封装打线的设计工作、不影响PG PAD金属结构版图附近的模拟版图的设计以及不影响数字PR的设计工作，从而达到相关影响小的效果。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (10)
1.一种PG PAD金属结构版图，其特征在于，包括：
第一金属结构(101)，位于第一接入点区域(201)、第三接入点区域(203)和第五接入点区域(205)内，所述第一接入点区域(201)、所述第三接入点区域(203)和所述第五接入点区域(205)沿第一方向依次排布；
第二金属结构(102)，位于与所述第一金属结构(101)相同的接入点区域内，且在相同的接入点区域内所述第二金属结构(102)与所述第一金属结构(101)沿第二方向间隔排布；
第三金属结构(103)，位于第二接入点区域(202)内，所述第二接入点区域(202)位于所述第一接入点区域(201)和所述第三接入点区域(203)之间，所述第三金属结构(103)与相邻的所述第一金属结构(101)连接；
第四金属结构(104)，位于所述第二接入点区域(202)内，且与所述第三金属结构(103)沿所述第二方向间隔排布，所述第四金属结构(104)与相邻的所述第二金属结构(102)连接；
第五金属结构(105)，位于第四接入点区域(204)内，所述第四接入点区域(204)位于所述第三接入点区域(203)和所述第五接入点区域(205)之间，所述第五金属结构(105)与相邻的所述第一金属结构(101)连接；
第六金属结构(106)，位于所述第四接入点区域(204)内，且与所述第五金属结构(105)沿所述第二方向间隔排布，所述第六金属结构(106)与相邻的所述第二金属结构(102)连接。
2.根据权利要求1所述的PG PAD金属结构版图，其特征在于，所述第一金属结构(101)和所述第二金属结构(102)的金属层次均为2层。
3.根据权利要求1或2所述的PG PAD金属结构版图，其特征在于，所述第三金属结构(103)、所述第四金属结构(104)、所述第五金属结构(105)和所述第六金属结构(106)的金属层次均为3层。
4.根据权利要求1所述的PG PAD金属结构版图，其特征在于，还包括开窗金属，所述开窗金属与所述第一接入点区域(201)、所述第二接入点区域(202)、所述第三接入点区域(203)或所述第五接入点区域(205)中至少之一内的金属结构通过金属连接。
5.根据权利要求4所述的PG PAD金属结构版图，其特征在于，所述开窗金属的数量为1个、2个或3个。
6.根据权利要求4或5所述的PG PAD金属结构版图，其特征在于，所述开窗金属包括顶层金属(301)和次顶层金属(302)，所述顶层金属(301)和所述次顶层金属(302)之间通过金属孔(303)连接。
7.一种PG PAD金属结构版图的设计方法，其特征在于，包括步骤：
绘制如权利要求1所述的PG PAD金属结构版图；
根据封装打线需求确定开窗的数量和位置；
根据所述开窗的数量和位置确定版图方案；
在金属层次能够满足所述版图方案的情况下，分配各金属结构的金属层次；
在满足ESD设计要求的情况下，进行版图连线及验证。
8.根据权利要求7所述的PG PAD金属结构版图的设计方法，其特征在于，所述根据封装打线需求确定开窗的数量和位置，之前还包括步骤：在所述PGPAD金属结构版图上采用虚拟连接的方式通过LVS验证及DRC验证。
9.根据权利要求7或8所述的PG PAD金属结构版图的设计方法，其特征在于，所述版图方案包括选取所述第一接入点区域(201)、所述第二接入点区域(202)、所述第三接入点区域(203)和所述第五接入点区域(205)中的一个或两个作为开窗接入点。
10.根据权利要求7所述的PG PAD金属结构版图的设计方法，其特征在于，所述开窗的数量为1个、2个或3个。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110979033.5A CN113793848B (zh) | 2021-08-25 | 2021-08-25 | Pg pad金属结构版图及其设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110979033.5A CN113793848B (zh) | 2021-08-25 | 2021-08-25 | Pg pad金属结构版图及其设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113793848A true CN113793848A (zh) | 2021-12-14 |
| CN113793848B CN113793848B (zh) | 2022-09-30 |
Family
ID=79182050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110979033.5A Active CN113793848B (zh) | 2021-08-25 | 2021-08-25 | Pg pad金属结构版图及其设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113793848B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11154729A (ja) * | 1997-11-20 | 1999-06-08 | Nec Corp | 半導体集積回路 |
| JP2002009262A (ja) * | 2000-06-19 | 2002-01-11 | Seiko Epson Corp | 半導体集積回路装置及びそのレイアウト設計方法 |
| US20060249842A1 (en) * | 2005-03-30 | 2006-11-09 | Elpida Memory, Inc | Semiconductor device |
| CN106206570A (zh) * | 2016-08-23 | 2016-12-07 | 灿芯半导体(上海)有限公司 | 版图布局优化的集成电路 |
| CN111129004A (zh) * | 2019-12-20 | 2020-05-08 | 芯创智（北京）微电子有限公司 | 一种基于pmos管和金属层的电容的版图设计方法及版图结构 |
| CN112541320A (zh) * | 2020-12-07 | 2021-03-23 | 深圳英集芯科技股份有限公司 | 一种功率器件版图中金属连线的设计方法 |
-
2021
- 2021-08-25 CN CN202110979033.5A patent/CN113793848B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11154729A (ja) * | 1997-11-20 | 1999-06-08 | Nec Corp | 半導体集積回路 |
| JP2002009262A (ja) * | 2000-06-19 | 2002-01-11 | Seiko Epson Corp | 半導体集積回路装置及びそのレイアウト設計方法 |
| US20060249842A1 (en) * | 2005-03-30 | 2006-11-09 | Elpida Memory, Inc | Semiconductor device |
| CN106206570A (zh) * | 2016-08-23 | 2016-12-07 | 灿芯半导体(上海)有限公司 | 版图布局优化的集成电路 |
| CN111129004A (zh) * | 2019-12-20 | 2020-05-08 | 芯创智（北京）微电子有限公司 | 一种基于pmos管和金属层的电容的版图设计方法及版图结构 |
| CN112541320A (zh) * | 2020-12-07 | 2021-03-23 | 深圳英集芯科技股份有限公司 | 一种功率器件版图中金属连线的设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113793848B (zh) | 2022-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6611950B2 (en) | Semiconductor device, semiconductor device design method, semiconductor device design method recording medium, and semiconductor device design support system | |
| JP3231741B2 (ja) | スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法 | |
| US20100270600A1 (en) | Semiconductor integrated circuit device and method of designing the same | |
| JP4864048B2 (ja) | 半導体集積回路装置 | |
| US20160055290A1 (en) | Integrated circuit and routing design of the same | |
| US20100187699A1 (en) | Semiconductor integrated circuit device | |
| JP2007103607A (ja) | スタンダードセル、半導体集積回路、半導体集積回路の設計方法、半導体集積回路の設計装置、及びスタンダードセルライブラリ | |
| US11355604B2 (en) | Semiconductor device, layout design method for the same and method for fabricating the same | |
| US8112737B2 (en) | Contact resistance and capacitance for semiconductor devices | |
| JP5236300B2 (ja) | 半導体集積回路装置 | |
| JPS607147A (ja) | 半導体装置 | |
| US20080178135A1 (en) | Cells of integrated circuit and related technology and method | |
| JPWO2016110905A1 (ja) | 半導体装置及びその設計方法 | |
| CN113793848B (zh) | Pg pad金属结构版图及其设计方法 | |
| CN113793847B (zh) | Io pad金属结构版图及其设计方法 | |
| JP5065606B2 (ja) | 半導体装置 | |
| US6841886B2 (en) | Layout structure for a flip chip semiconductor integrated circuit | |
| US6844576B2 (en) | Master slice type semiconductor integrated circuit and method for designing the same | |
| CN113964195B (zh) | 去耦合电容电路结构 | |
| WO2020044438A1 (ja) | 半導体集積回路装置 | |
| JP3405508B2 (ja) | 半導体集積回路 | |
| JPH10107152A (ja) | 集積回路装置とその電源配線形成法 | |
| CN111934684A (zh) | 一种缓冲器、时钟网格电路和信号驱动方法 | |
| EP0102795B1 (en) | A method of manufacturing a semiconductor device using the master slice technique | |
| JP3541782B2 (ja) | 半導体集積回路の設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |