CN105280595B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105280595B
CN105280595B CN201510414969.8A CN201510414969A CN105280595B CN 105280595 B CN105280595 B CN 105280595B CN 201510414969 A CN201510414969 A CN 201510414969A CN 105280595 B CN105280595 B CN 105280595B
Authority
CN
China
Prior art keywords
pad
column
interconnecting piece
wiring
circuit block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510414969.8A
Other languages
English (en)
Other versions
CN105280595A (zh
Inventor
那须信敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN105280595A publication Critical patent/CN105280595A/zh
Application granted granted Critical
Publication of CN105280595B publication Critical patent/CN105280595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0801—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及半导体装置。提供一种能够使焊盘和抽出部的布局最适合化并且削减装置尺寸的半导体装置。本发明具有焊盘组，所述焊盘组由设置在半导体基板上并且排列成一列而作为整体形成焊盘列的多个焊盘构成，焊盘组具有：至少1个第一焊盘，形成有从每一个向与焊盘列的列方向垂直的第一方向伸长的第一连接部；以及至少1个第二焊盘，形成有从每一个向与第一方向相反的第二方向伸长的第二连接部，至少1个第二焊盘被形成在从通过至少1个第一焊盘的中心的焊盘列的列方向向第一方向移动第一连接部的沿着第一方向的连接部长度后的位置。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别是涉及半导体装置的焊盘布局。
背景技术
半导体集成电路等半导体装置伴随着其高功能化和大规模化而具有更复杂的电路块。此外，作为半导体装置中的与外部的连接接口，设置有更多的焊盘。因此，在谋求半导体装置的尺寸的缩小的情况下，不仅需要进行电路块的微小化，而且需要进行包含焊盘布局和从焊盘向电路块的布线的装置设计。
例如，在专利文献1中，公开了如下的半导体集成电路：具备形成在基板的中央部的内部单元区域、形成在内部单元区域的周围并且配置有多列的多个输入输出单元、以及形成在基板的周缘部的多个焊盘，相对地构成内侧的输入输出单元列的输入输出单元经由在相对地构成外侧的输入输出单元列的输入输出单元的上部形成的布线与焊盘连接。
此外，在专利文献2中，公开了如下的半导体装置：具备沿着基板的一边而设置成1列的多个第一缓冲单元、在与多个第一缓冲单元相比靠近基板的中央的位置沿着多个第一缓冲单元的排列方向而设置成1列的多个第二缓冲单元、在多个第一缓冲单元的上部设置成1列的多个第一焊盘、以及在与多个第一缓冲单元相比靠近基板的中央的位置设置成1列的多个第二焊盘，该多个第二焊盘包含每一个与多个第一缓冲单元的任一个个别连接的多个第三焊盘以及每一个与多个第二缓冲单元的任一个个别连接的多个第四焊盘。
现有技术文献
专利文献
专利文献1：日本特开2004–179184号公报；
专利文献2：日本特开2012–235048号公报。
发明要解决的课题
半导体装置通常具有多层的布线层，焊盘、从焊盘到电路块的布线被设置在该多层布线层内。例如，在构成电路块的基板、电路构造层上层叠多层布线层来制作半导体装置的情况下，在多层布线层的表面形成焊盘。此外，焊盘和电路块通过设置在多层布线层内的金属布线连接。在多层布线层设置多个通孔，金属布线使用通孔来连接于其他的布线层。
另一方面，为了在焊盘上形成接合线，在向焊盘的引线键合时，接合装置的头抵接于焊盘。此外，在进行引线键合前，也在进行装置的功能测试时使探针抵接于焊盘。像这样，由于在制造时对焊盘施加物理的力，所以，优选的是，不在其正下设置与内部电路直接连接的那样的通孔。
此外，为了进行上述的引线键合、探测测试（probing test），至少在制造时在焊盘上不设置钝化膜。因此，当假设在焊盘的正下设置有与内部电路直接连接的那样的通孔时，不仅存在由于上述的物理的力而使通孔变形的可能性，而且存在在制造时水等异物进入的可能性。由于这些品质的理由等，所以，在焊盘设置有从其焊盘区域抽出的部分，利用钝化膜保护该抽出部，在抽出部之下设置有通孔。
为了削减装置的尺寸，优选的是，不仅包含焊盘的尺寸、形状和配置而且包含抽出部来研究布局。
发明内容
本发明是鉴于上述的方面而完成的，其目的在于提供一种能够使焊盘和抽出部的布局最适合化并且削减装置尺寸的半导体装置。
用于解决课题的方案
本发明的半导体装置的特征在于，具有焊盘组，所述焊盘组由设置在半导体基板上并且排列成一列而作为整体形成焊盘列的多个焊盘构成，焊盘组具有：至少1个第一焊盘，形成有从每一个向与焊盘列的列方向垂直的第一方向伸长的第一连接部；以及至少1个第二焊盘，形成有从每一个向与第一方向相反的第二方向伸长的第二连接部，至少1个第二焊盘被形成在从通过至少1个第一焊盘的中心的焊盘列的列方向向第一方向移动第一连接部的沿着第一方向的连接部长度后的位置。
发明效果
根据本发明的实施例的半导体装置，能够使包含焊盘和抽出部的焊盘区域的布局最适合化，在不浪费的情况下有效地活用布线层的主表面，使布线效率最适合化。因此，能够削减装置尺寸。
附图说明
图1（a）是示意性地示出实施例1的半导体装置的上表面的图，（b）是其部分放大图。
图2（a）和（b）是示出实施例1的半导体装置的剖面的图。
图3是示意性地示出实施例1的半导体装置中的焊盘的具体例和保护电路的配置例的俯视图。
图4是实施例1的变形例的半导体装置的部分放大图。
具体实施方式
图1（a）是示意性地示出实施例1的半导体装置10的上表面的图。半导体装置10具有在半导体基板（以下，仅称为基板）11内形成有电路块CB的构造。电路块CB在从垂直于基板11的方向来看时即在俯视图中形成在基板11的中央。在本实施例中，对基板11和电路块CB在俯视图中具有矩形形状的情况进行说明。
半导体装置10具有由多个焊盘构成的焊盘组12。在多个焊盘的每一个形成有从该焊盘的每一个伸长并且与向电路块CB的布线连接的连接部CN。连接部CN的每一个构成焊盘的抽出部。此外，多个焊盘的每一个排列成1列，并且，包含连接部CN而作为整体形成焊盘列PL。连接部CN的每一个沿着与焊盘列PL的长尺寸方向（列方向）垂直的方向（即短尺寸方向）从焊盘的每一个伸长来形成。
再有，在本实施例中，对焊盘组12在俯视图中形成在电路块CB的外侧的情况进行说明。此外，在本实施例中，对2个焊盘列PL沿着基板11的相向的2边而形成的情况进行说明。此外，对焊盘组在电路块CB沿着周缘部而形成的情况进行说明。此外，对焊盘组12的焊盘的每一个和连接部CN的每一个分别具有矩形形状并且在焊盘列PL的短尺寸方向上具有同一长度的情况进行说明。
此外，在本实施例中，将焊盘组12的焊盘之中的连接部CN形成在基板11的周缘部侧的焊盘设为焊盘12A（第一焊盘）。同样地，将连接部CN形成在电路块CB侧（与焊盘12A相反的一侧）的焊盘设为焊盘12B（第二焊盘）。焊盘组12具有至少1个第一和第二焊盘12A和12B。
半导体装置10具有与焊盘组12的长边邻接地设置的表面布线13。在与焊盘组12和连接部CN的每一个相同的阶层的布线层以夹持着焊盘列PL的每一个的方式形成多个表面布线13。对表面布线13输入例如电源电位。
图1（b）是放大地示出由图1（a）的虚线包围的部分BLP的部分放大图。焊盘组12形成在被一对表面布线（第一和第二表面布线13A和13B）夹持的区域（称为布线间区域）。在第一焊盘12A形成有从焊盘12A与焊盘列PL的列方向垂直地并且朝向基板11的外侧（向第一方向DR1）伸长的连接部（第一连接部）CN1。此外，在第二焊盘12B形成有从焊盘12B与焊盘列PL的列方向垂直地并且朝向基板11的内侧（向与第一方向相反的方向（向第二方向DR2））伸长的连接部（第二连接部）CN2。第一和第二连接部CN1和CN2连接于设置在基板11内的电路块CB。
如图1（b）所示，焊盘12B被形成在从通过焊盘12A的中心的焊盘列PL的列方向沿第一方向DR1移动连接部CN1的沿着第一方向DR1的长度后的位置。更具体地，焊盘12A具有作为焊盘12A的区域的中心的中心点CP1，同样地，焊盘12B具有中心点CP2。焊盘12A和12B的每一个具有作为沿着与焊盘列PL的列方向垂直的方向的长度的焊盘长度L1。此外，连接部CN1和CN2具有作为沿着与该焊盘列PL的列方向垂直的方向的长度的连接部长度L2。
在从垂直于基板11的方向来看时，焊盘12B的中心点CP2被配置在从连结焊盘12A的中心点CP1的每一个而形成的中心轴CA向第一方向DR1偏离距离DT1后的位置。在本实施例中，距离DT1与邻接的焊盘12A的连接部CN1的连接部长度L2相同。即，焊盘12B被配置在从中心轴CA向作为与第二方向DR2相反的方向的第一方向DR1移动在邻接的焊盘12A的连接部CN1的连接部长度L2后的位置。连接部长度L2比焊盘长度L1小。
像这样，焊盘12A和12B不严密地呈1直线状配置。但是，焊盘12A和12B以及连接部CN1和CN2作为整体大致呈1直线状配置。因此，由焊盘12A和12B以及连接部CN1和CN2构成的焊盘列PL的宽度PLW即焊盘列PL的沿着与长尺寸方向垂直的方向的距离被最小化。具体地，焊盘列PL的区域的宽度PLW为（焊盘长度L1）+（连接部长度L2）。此外，焊盘列PL的区域在俯视图中为没有凹凸的大致矩形的形状。因此，能够呈直线状地形成与焊盘组12邻接的表面布线13等而能够形成单纯的布线，布线形成变得容易。
在假设仅将焊盘12A和12B呈1直线状排列的情况下，焊盘列PL的区域的有效宽度为（焊盘长度L1）+（连接部长度L2）+（连接部长度L2），焊盘列PL的区域的宽度实质上扩大。更具体地，针对焊盘组12之中形成有焊盘12A的部分而沿第一方向DR1在焊盘列PL的区域形成凸部，针对形成有焊盘12B的部分而沿第二方向DR2在焊盘列PL的区域形成凸部。在这样的焊盘列PL的周边形成表面布线13的情况下，在该凸部使表面布线弯曲，使布线形成复杂化。
再有，在本实施例中，焊盘12B的偏移距离DT1比焊盘长度L1小。即，焊盘12B被设置在从中心轴CA在不超过焊盘长度L1的范围内在焊盘列PL的短尺寸方向上移动的位置。因此，与焊盘12A和12B被严密地呈1直线状形成的情况相比，焊盘12A和12B的位置不会被较大地变更。因此，在以配合焊盘的位置的方式来制作探针卡（probe card）的情况下，在本实施例中，焊盘的偏离自身较小，因此，探针卡的针插方式并不被限定，存在作为本实施例的半导体装置10用的探针卡而能够使用针对例如呈1直线状地排列焊盘12A和12B的情况下的半导体装置的功能测试用的探针卡的可能性。
图2（a）是沿着图1（a）中的V–V线的剖面图。图2（b）是沿着图1（a）中的W–W线的剖面图。首先，使用图2（a）对半导体装置10的构造进行说明。再有，在本实施例中，对半导体装置10是DRAM等半导体存储器的情况进行说明。首先，在基板11上形成电路构造层CSL。在基板11内和电路构造层CSL内形成电路块CB。电路块CB包含例如晶体管、电容器并且由对存储器单元阵列和该存储器单元阵列的存储工作进行控制的控制电路构成。
在电路构造层CSL上形成有由多个金属布线层构成的多层布线层MWL。在本实施例中，对多层布线层MWL具有在电路构造层CSL上形成有第一金属布线层M1、第二金属布线层M2和第三金属布线层M3这3个金属布线层的构造的情况进行说明。具体地，多层布线层MWL具有第一绝缘层ISL1、第一金属布线层M1、第二绝缘层ISL2、第二金属布线层M2、第三绝缘层ISL3以及第三金属布线层M3按照该顺序被依次层叠在电路构造层CSL上的构造。再有，虽然未图示，但是，关于第三金属布线层M3，除了焊盘的每一个上的区域之外被钝化膜覆盖。
使用图2（a）对焊盘组12的第一焊盘12A与电路块CB之间的连接方式的一个例子进行说明。再有，在图2（a）或（b）中，分别仅示出了1个焊盘12A或12B与电路块CB的连接方式，省略了在其他的焊盘12A和12B的连接布线。
第一焊盘12A通过其连接部CN1连接于多层布线层MWL内的第一布线组（向电路块CB的第一布线）W1，经由第一布线组W1连接于从静电放电（ESD：Electro StaticDischarge）保护电路块CB的ESD保护电路（以下，仅称为保护电路）EPC。保护电路EPC例如包含二极管元件。此外，保护电路EPC连接于多层布线层MWL内的第二布线组（向电路块CB的第二布线）W2，经由第二布线组W2连接于电路块CB。即，焊盘12A经由保护电路EPC连接于电路块CB。
具体地，焊盘12A形成在第三金属布线层M3，连接部CN1在第三金属布线层M3从焊盘12A伸长。形成从连接部CN1的正下贯通第三绝缘层ISL3到达第二金属布线层M2的通孔，在该通孔内形成布线W11。在第二金属布线层M2形成从布线W11朝向基板11的外侧到达保护电路EPC上的区域的布线W12。
形成从布线W12的电路构造层CSL侧的表面贯通第二绝缘层ISL2到达第一金属布线层M1的通孔，在该通孔内形成布线W13。在第一金属布线层M1形成与布线W13连接的布线W14。形成从布线W14的基板11侧的表面贯通第一绝缘层ISL1到达电路构造层CSL内的保护电路EPC的通孔，在该通孔内形成布线W15。像这样做，焊盘12A经由第一布线组W1连接于保护电路EPC。
接着，在未形成布线W15的保护电路EPC上的电路构造层CSL形成贯通电路构造层CSL和第一绝缘层ISL1到达第一金属布线层M1的通孔，在该通孔内形成布线W21。在第一金属布线层M1形成从布线W21到达电路块CB上的区域的布线W22。在布线W22的电路构造层CSL侧的表面形成贯通第一绝缘层ISL1到达电路构造层CSL内的电路块CB的通孔，在该通孔内形成布线23。像这样做，保护电路EPC经由第二布线组W2连接于电路块CB。
再有，在图2（a）中，为了理解的容易度，图示为在焊盘12A之下的区域形成有第二布线组W2。但是，优选的是，第二布线组W2在焊盘12A之下的区域迂回而形成。关于多层布线层MWL内的布线，在横断焊盘列PL的情况下，使用焊盘间的区域等在俯视图中与焊盘区域不重叠的多层布线层MWL的区域来形成是优选的。
此外，图2（a）所图示的布线结构只不过是一个例子。例如，第一布线组W1也可以通过在形成从第一连接部CN1的正下贯通第三绝缘层ISL3、第二金属布线层M2和第二绝缘层ISL2到达第一金属布线层M1的布线之后形成从第一金属布线层M1的布线贯通第一绝缘层ISL1到达保护电路EPC的布线来形成。此外，第二布线组W2也可以通过在形成从保护电路EPC贯通第一绝缘层ISL1到达第一金属布线层M1的布线并且形成通过相同的布线层即第一金属布线层M1的焊盘间区域到达电路块CB上的区域的布线之后形成贯通第一绝缘层ISL1到达电路块CB的布线来形成。
接着，使用图2（b）对第二焊盘12B与电路块CB之间的连接方式的一个例子进行说明。第二焊盘12B通过其连接部CN2连接于多层布线层MWL内的第三布线组（向电路块CB的第三布线）W3，经由第三布线组W3连接于电路块CB。
具体地，焊盘12B形成在第三金属布线层M3，连接部CN2在第三金属布线层M3从焊盘12B伸长。形成从连接部CN2的正下贯通第三绝缘层ISL3到达第二金属布线层M2的通孔，在该通孔内形成布线W31。在第二金属布线层M2形成从布线W31到达电路块CB上的区域的布线W32。
形成从布线W32的电路构造层CSL侧的表面贯通第二绝缘层ISL2到达第一金属布线层M1的通孔，在该通孔内形成布线W33。在第一金属布线层M1形成与布线W33连接的布线W34。形成从布线W34的基板11侧的表面贯通第一绝缘层ISL1到达电路构造层CSL内的电路块CB的通孔，在该通孔内形成布线W35。像这样做，焊盘12B经由第三布线组W3连接于电路块CB。
再有，图2（b）所示出的布线结构只不过是一个例子。例如，第三布线组W3也可以根据其他的布线、电路的配置状况而如以下那样形成。首先，形成从连接部CN2的正下贯通第三绝缘层ISL3、第二金属布线层M2和第二绝缘层ISL2到达第一金属布线层M1的布线并且形成在第一金属布线层M1内朝向电路块CB的布线。接着，在形成从第一金属布线层M1贯通第二绝缘层ISL2到达第二金属布线层M2（与基板11相反方向）的布线之后，形成在第二金属布线层M2内到达电路块CB上的区域的布线并且形成贯通第二绝缘层ISL2、第一金属布线层M1和第一绝缘层ISL1到达电路构造层CSL内的布线。也就是说，也可以以在各布线层上下引绕的方式进行布线。
在此，对第一焊盘12A与第二焊盘12B的不同点即连接部CN1与CN2的抽出方向的不同点进行说明。能够考虑布线效率来决定（选择）形成焊盘组12之中的第一焊盘12A或者形成第二焊盘12B即从焊盘向哪个方向抽出连接部。
具体地，例如，如第一焊盘12A那样，在俯视图中，在针对焊盘12A需要连接于配置在基板11的外侧的保护电路EPC的情况下，优选的是，其连接部CN1被形成（抽出）在保护电路EPC侧即从焊盘12A来看被形成（抽出）在基板11的外侧。
另一方面，如第二焊盘12B那样，在针对焊盘12B需要连接于配置在基板11的内侧的电路块CB的情况下，优选的是，其连接部CN2被形成（抽出）在电路块CB侧即从焊盘12B来看被形成（抽出）在基板11的内侧。
像这样决定在焊盘的连接部CN1和CN2的形成位置，由此，能够谋求布线距离的削减、金属布线层的层数的削减等，并且，使布线效率最适合化并作为整体来谋求芯片尺寸的削减。而且，如焊盘12A和12B那样使焊盘的形成位置彼此在焊盘列PL的短尺寸方向上偏移，由此，焊盘和连接部（抽出部）的整体中的布局被最适合化，进而，能够削减芯片尺寸。
再有，在焊盘组12与基板11的端部之间需要固定的距离。具体地，在焊盘12A上形成接合线（bonding wire）。在其引线键合的工序中，接合装置的接合头抵接于焊盘。因此，从焊盘12A朝向基板11施加按压装置的那样的力。当使焊盘组12过于靠近基板11的端部时，在引线键合工序中，多层布线层MWL、基板11破损的可能性变高。因此，焊盘组12需要从基板11的端部离开某种程度的距离来形成。
在焊盘组12与基板11的端部之间的多层布线层MWL的区域能够作为布线区域来使用。因此，通过形成上述的表面布线13等布线，从而能够有效地活用该区域。同样地，能够在焊盘组12和基板11的端部间的电路构造层CSL、基板11内的区域形成半导体电路。优选的是，在该电路构造层CSL和基板11内的区域形成保护电路EPC。通过在靠近基板11的端部的区域形成保护电路EPC，从而能够使布线效率提高。进而，使保护电路EPC在物理上远离作为ESD的被保护电路的电路块CB，由此，能够使ESD的保护效率提高。
因此，保护电路EPC被形成在与焊盘12A的电路块CB相反的一侧的位置。此外，当考虑布线效率时，优选的是，焊盘12A的连接部CN1沿作为保护电路EPC侧的第一方向DR1抽出（形成）。
此外，在本实施例中，第二焊盘12B不连接于保护电路EPC。这是因为，焊盘12B是不需要连接于保护电路EPC的焊盘。具体地，焊盘12B被构成为不连接于外部的焊盘。焊盘12B是在焊盘12B上未形成接合线的非接合焊盘。例如，第二焊盘12B是在制造时的功能测试（例如老化（burn-in）试验等）时为了从外部对电路块CB施加电源电压而使用的焊盘。此外，焊盘12B是用于例如对电路块CB内的内部电源进行监视的焊盘。
因此，在本实施例中，第二焊盘12B在不经由保护电路EPC的情况下连接于电路块CB。因此，关于焊盘12B的连接部CN2，当考虑布线效率时，优选的是，沿作为电路块CB侧的第二方向DR2（与第一方向DR1相反的方向）抽出。再有，关于焊盘12B，在未形成接合线的情况下，能够使其焊盘尺寸比焊盘12A小，能够削减（缩短）焊盘组12的沿着焊盘列PL的长尺寸方向的距离。
再有，能够考虑向电路块CB的布线效率来决定焊盘组12中的焊盘12A和12B的排列顺序。例如，首先，考虑焊盘12B的向电路块CB的布线距离来配置焊盘12B并将其他的焊盘12A形成在焊盘12B之间也可。此外，构成焊盘组12的两端部的焊盘是焊盘12B而中间的焊盘是焊盘12A也可。此外，焊盘12B也可以散布形成在焊盘组12的中途。
图3是示意性地示出半导体装置10中的各焊盘和保护电路的配置的俯视图。首先，使用图3对经由保护电路EPC而连接于电路块CB的焊盘12A和不经由保护电路EPC而直接连接于电路块CB的焊盘12B的具体例进行说明。在本实施例中，作为焊盘12A，形成有DQ焊盘、VSSQ焊盘、VCCQ焊盘、ADD焊盘、CLK焊盘、VSS焊盘和VCC焊盘。
DQ焊盘是用于向电路块的数据的输入输出的焊盘。VCCQ焊盘和VSSQ焊盘是用于在数据的输入输出时对电路块CB分别施加电源电位和接地电位的焊盘。ADD焊盘是用于指定输入输出数据的地址的焊盘。CLK焊盘是用于对电路块CB输入输出时钟信号的焊盘。VCC和VSS焊盘是用于对电路块CB分别施加电源电位和接地电位的焊盘。这些焊盘12A是通过接合线连接于外部并且在通常的工作时输入输出来自外部的信号的焊盘。因此，连接于保护电路EPC。
此外，在本实施例中，作为焊盘12B，形成有VPP焊盘、VCP焊盘和VBL焊盘。VPP焊盘是用于在数据的输入输出时对电路块CB施加高电源电位（升压电位）的焊盘。VCP焊盘是用于对电路块CB内的板（plate）线施加电位的焊盘。VBL焊盘是用于对电路块CB内的位线施加电位的焊盘。这些焊盘12B直接连接于电路块CB。再有，虽然未图示，但是，进而，用于监视电路块CB的电位的VMON焊盘也可以被形成为焊盘12B。
接着，对保护电路EPC的配置进行说明。当考虑布线效率时，保护电路EPC被设置于在俯视图中与焊盘12A的连接部CN1相向的位置是优选的。此外，保护电路EPC的每一个沿着焊盘12A的排列方向配置在同一方向上并且排列成1列是优选的。这是因为，同种的电路被排列形成，由此，布线被单纯化，有助于装置尺寸的削减。
再有，在本实施例中，对连接部CN1和CN2沿着与焊盘列PL的长尺寸方向垂直的方向形成的情况进行了说明，但是，连接部CN1和CN2的形成位置并不限定于此。例如，焊盘组的一部分焊盘也可以仅连接于沿着焊盘列PL的长尺寸方向伸长的连接部。此外，例如焊盘12A除了连接部CN1之外还可以连接于沿着焊盘列PL的长尺寸方向伸长的连接部。
此外，在本实施例中，对在基板11的中央部形成电路块CB并且在电路块CB的周围形成焊盘组12的情况进行了说明，但是，电路块CB和焊盘组12的位置关系并不限定于此。例如，也可以形成2个电路块并且在该2个电路块的中央部形成焊盘组。此外，对焊盘组12沿着基板11的相向的2边形成的情况进行了说明，但是，焊盘组12的形成位置并不限定于此。例如，焊盘组也可以以包围电路块CB的方式形成。
图4是示出实施例1的变形例的半导体装置10A的构造的俯视图。半导体装置10A除了焊盘12A和12B的形成位置以及其抽出部EP1和EP2的构造之外具有与半导体装置10同样的构造。再有，在图4中，仅示出了1个焊盘12A和其抽出部EP1、1个焊盘12B和其抽出部EP2、以及1对表面布线13A和13B，省略了其他的结构要素的图示。
在本变形例中，考虑表面布线13A和13B与焊盘12A和12B之间的距离以及焊盘12A和12B与连接部CN1和CN2之间的距离来配置焊盘。更具体地，当考虑引线键合时的接合位置的制造误差时，在焊盘12A和连接部CN1间（焊盘12A和装置内布线W1的布线W11间）需要设置固定的距离。同样地，也需要使焊盘12A和表面布线13B间分离固定的距离。关于该距离，布线宽度和布线间隔等越是被微小化，越是变得不能忽视。当以比该需要的距离小的间隔形成焊盘和连接部以及焊盘和表面布线时，存在接合线和布线短路而变为连接不好的可能性。
在本变形例中，将该焊盘和布线间的需要的距离称为焊盘布线间距离L3。再有，在连接部CN1和第一表面布线13A间也需要设置固定的距离，但是，关于该距离，不需要考虑引线键合时的位置偏离而只要离开比距离L3小的距离L4即可。
在本变形例中，焊盘12A和连接部CN1间离开距离L3而形成。具体地，在焊盘12A和连接部CN1间形成有连接焊盘12A和连接部CN1的延长部（第一延长部）EX1。沿着焊盘列PL的短尺寸方向的延长部EX1的长度（延长部长度）至少为距离L3。再有，在本变形例中，将连接部CN1和延长部EX1的整体称为抽出部（第一抽出部）EP1。即，在焊盘12A形成从焊盘12A向第一方向DR1伸长的抽出部EP1，抽出部EP1由连接部CN1和延长部EX1构成。
同样地，在焊盘12B形成有从焊盘12B向第二方向DR2伸长的抽出部（第二抽出部）EP2，抽出部EP2具有连接部CN2和延长部（第二延长部）EX2。此外，抽出部EP2的连接部CN2和第二表面布线13B分离距离L4。在延长部EX1和EX2的正下不形成向电路块CB的布线，该布线形成在连接部CN1和CN2的正下。
再有，在本变形例中，对延长部EX1和连接部CN1的整体构成抽出部EP1并且延长部EX2和连接部CN2的整体构成抽出部EP2的情况进行了说明，但是，抽出部EP1和EP2也可以分别仅由连接部CN1和CN2构成。具体地，例如，也可以将焊盘12A和从焊盘12A向第一方向DR1伸长距离L3的延长部EX1作为第一焊盘并且将从延长部EX1向第一方向DR1伸长距离L2的连接部CN1作为第一抽出部EP1。同样地，也可以将焊盘12B和从焊盘12B向第二方向DR2伸长距离L3的延长部EX2作为第二焊盘并且将从延长部EX2向第二方向DR2伸长距离L2的连接部CN2作为第二抽出部EP2。
在本变形例中，焊盘12B被形成在从通过焊盘12A的中心点CP1的焊盘列PL的长尺寸方向（中心轴CA）沿第一方向DR1移动了（错开了）将连接部长度L2以及连接部CN和第一表面布线13A间的距离（连接部布线间距离）L4相加后的距离的位置。具体地，焊盘12B的中心点CP2形成在从中心轴CA偏移距离L2和L4后的位置。此时，焊盘列PL的宽度PLW为（焊盘长度L1）+（连接部长度L2）+（连接部长度L2）+（延长部长度L3）。这成为在考虑了焊盘布线间距离的情况下焊盘列宽度PLW最小的结构。
因此，在不能忽视考虑了在焊盘和布线间的接合时的位置偏离的需要的间隔的情况下，通过使焊盘12B的位置从焊盘12A偏离连接部长度L2和连接部布线间距离L4，从而能够使焊盘列宽度PLW最小化。
如上述的那样，在连接部从焊盘分别向相反的方向伸长的情况下，通过使焊盘的位置在焊盘列PL的短尺寸方向上偏离连接部的长度的量，从而能够使包含连接部（抽出部）的焊盘布局最适合化并且削减装置尺寸。
附图标记的说明
10、10A 半导体装置
11 基板
CB 电路块
12 焊盘组
12A 第一焊盘
12B 第二焊盘
EPC 保护电路
CN1 第一连接部
CN2 第二连接部
EP1 第一抽出部
EP2 第二抽出部
W1、W2、W3 布线组。

Claims (10)

1.一种半导体装置，其特征在于，
具有焊盘组，所述焊盘组由设置在半导体基板上并且排列成一列而作为整体形成焊盘列的多个焊盘构成，
所述焊盘组具有：至少1个第一焊盘，形成有从每一个向与所述焊盘列的列方向垂直的第一方向伸长的第一连接部；以及至少1个第二焊盘，形成有从每一个向与所述第一方向相反的第二方向伸长的第二连接部，
所述至少1个第二焊盘被形成在从通过所述至少1个第一焊盘的中心的所述焊盘列的所述列方向向所述第一方向移动后的位置，
所述第一和第二连接部连接于设置在所述半导体基板内的电路块。
2.根据权利要求1所述的半导体装置，其特征在于，所述至少1个第二焊盘被形成在从通过所述至少1个第一焊盘的中心的所述焊盘列的所述列方向向所述第一方向移动所述第一连接部的沿着所述第一方向的连接部长度后的位置。
3.根据权利要求2所述的半导体装置，其特征在于，所述多个焊盘的每一个在所述第一方向上具有同一长度，所述连接部长度比所述多个焊盘的沿着与所述焊盘列的所述列方向垂直的方向的焊盘长度小。
4.根据权利要求3所述的半导体装置，其特征在于，所述至少1个第二焊盘的每一个的中心点被形成在从通过所述至少1个第一焊盘的中心的所述焊盘列的所述列方向沿所述第一方向偏离所述连接部长度后的位置。
5.根据权利要求1至4的任一项所述的半导体装置，其特征在于，所述至少1个第一焊盘的每一个连接于从静电放电保护所述电路块的保护电路，所述至少1个第一焊盘的每一个经由所述保护电路的每一个连接于所述电路块。
6.根据权利要求5所述的半导体装置，其特征在于，所述保护电路的每一个在所述半导体基板上形成在所述焊盘组的与所述电路块相反的一侧。
7.根据权利要求1至4的任一项所述的半导体装置，其特征在于，所述至少1个第二焊盘是在所述至少1个第二焊盘上未形成接合线的非接合焊盘。
8.根据权利要求1至4的任一项所述的半导体装置，其特征在于，具有以夹持着所述焊盘组的方式设置的一对表面布线。
9.根据权利要求8所述的半导体装置，其特征在于，
在所述至少1个第一焊盘的每一个形成有从所述至少1个第一焊盘的每一个向所述第一方向伸长的第一抽出部，所述第一抽出部的每一个具有所述第一连接部以及连接于所述第一连接部和所述第一焊盘间的第一延长部，
在所述至少1个第二焊盘的每一个形成有从所述至少1个第二焊盘的每一个向所述第二方向伸长的第二抽出部，所述第二抽出部的每一个具有所述第二连接部以及连接于所述第二连接部和所述第二焊盘间的第二延长部，
所述至少1个第二焊盘的每一个被形成在从通过所述至少1个第一焊盘的中心的所述焊盘列的所述列方向沿所述第一方向移动了将所述连接部长度以及所述第一连接部和所述一对表面布线的第一表面布线间的距离相加后的距离的位置。
10.根据权利要求5所述的半导体装置，其特征在于，所述半导体基板在从与所述半导体基板垂直的方向来看时具有矩形形状，所述电路块形成在所述半导体基板的中央部，所述焊盘组沿着所述半导体基板中的相向的2边而形成在所述电路块的外侧，所述保护电路形成在所述焊盘组与所述半导体基板的周缘部之间，所述第一方向是从所述至少1个第一焊盘来看朝向所述半导体基板的外侧的方向。
CN201510414969.8A 2014-07-15 2015-07-15 半导体装置 Active CN105280595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-145152 2014-07-15
JP2014145152A JP6348009B2 (ja) 2014-07-15 2014-07-15 半導体装置

Publications (2)

Publication Number Publication Date
CN105280595A CN105280595A (zh) 2016-01-27
CN105280595B true CN105280595B (zh) 2019-03-01

Family

ID=55075212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510414969.8A Active CN105280595B (zh) 2014-07-15 2015-07-15 半导体装置

Country Status (3)

Country Link
US (2) US9443811B2 (zh)
JP (1) JP6348009B2 (zh)
CN (1) CN105280595B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2815243A1 (en) 2010-11-01 2012-05-10 Greatpoint Energy, Inc. Hydromethanation of a carbonaceous feedstock
US20120241972A1 (en) * 2011-03-24 2012-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Layout scheme for an input output cell
US10020252B2 (en) * 2016-11-04 2018-07-10 Micron Technology, Inc. Wiring with external terminal
JP2018186144A (ja) * 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置及びパワーアンプモジュール
CN110034117B (zh) * 2018-08-31 2021-02-23 济南德欧雅安全技术有限公司 一种存储器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064450B1 (en) * 2004-05-11 2006-06-20 Xilinx, Inc. Semiconductor die with high density offset-inline bond arrangement
CN100426497C (zh) * 2005-02-08 2008-10-15 恩益禧电子股份有限公司 半导体装置及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02309656A (ja) * 1989-05-24 1990-12-25 Nec Corp マスタースライス型半導体集積回路
JPH0382129A (ja) * 1989-08-25 1991-04-08 Agency Of Ind Science & Technol 半導体チップ
JPH04252073A (ja) * 1991-01-10 1992-09-08 Nec Ic Microcomput Syst Ltd マスタースライス方式半導体集積回路
JP3351440B2 (ja) * 1992-07-24 2002-11-25 川崎マイクロエレクトロニクス株式会社 半導体集積回路
JPH06283604A (ja) * 1993-03-26 1994-10-07 Olympus Optical Co Ltd 半導体装置
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
JP2004179184A (ja) 2002-11-22 2004-06-24 Sharp Corp 半導体集積回路
JP2005064193A (ja) * 2003-08-11 2005-03-10 Seiko Epson Corp 半導体装置及びその製造方法
US6953997B1 (en) * 2004-06-04 2005-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with improved bonding pad connection and placement
JP5008840B2 (ja) * 2004-07-02 2012-08-22 ローム株式会社 半導体装置
US20060091535A1 (en) * 2004-11-02 2006-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fine pitch bonding pad layout and method of manufacturing same
JP2012235048A (ja) * 2011-05-09 2012-11-29 Renesas Electronics Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064450B1 (en) * 2004-05-11 2006-06-20 Xilinx, Inc. Semiconductor die with high density offset-inline bond arrangement
CN100426497C (zh) * 2005-02-08 2008-10-15 恩益禧电子股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN105280595A (zh) 2016-01-27
JP6348009B2 (ja) 2018-06-27
US20160343678A1 (en) 2016-11-24
US9659887B2 (en) 2017-05-23
JP2016021522A (ja) 2016-02-04
US20160020185A1 (en) 2016-01-21
US9443811B2 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
CN105280595B (zh) 半导体装置
TWI801946B (zh) 半導體記憶體
TWI733300B (zh) 半導體記憶裝置
WO2014077154A1 (ja) 半導体装置
US8848472B2 (en) Fabrication and testing method for nonvolatile memory devices
US20120187401A1 (en) Device allowing suppression of stress on chip
CN105874584A (zh) 使用临时牺牲接合焊盘测试半导体晶片的方法
US9214448B2 (en) Bundled memory and manufacture method for a bundled memory with an external input/output bus
KR20110075356A (ko) 반도체 장치 및 이의 프로브 테스트 방법
US20210166982A1 (en) Wafer structure, die fabrication method and chip
CN102629602A (zh) 半导体器件
CN106876366B (zh) 半导体测试结构及应力迁移测试方法
US8717059B2 (en) Die having wire bond alignment sensing structures
CN100521186C (zh) 半导体器件
WO2014045993A1 (ja) 半導体装置、半導体ウェハ、および半導体ウェハの試験方法
US9639649B2 (en) Semiconductor memory device, method for designing semiconductor memory device, and recording medium having designing method recorded therein
CN104716140B (zh) 在存储器mux1布局中具有多层引脚的器件
CN114429917A (zh) 半导体装置
JP2006148001A (ja) 半導体装置
KR20220037283A (ko) 테스트 보드 및 이를 포함하는 반도체 소자 테스트 시스템
JP5252027B2 (ja) 半導体装置の製造方法
JP2006339228A (ja) 大規模集積回路のウェハおよびその製造方法
JP2015076524A (ja) 半導体チップおよびその積層により形成される半導体装置
JP2009206387A (ja) Ｔｅｇチップ及びその評価装置及び評価方法
JP2012238625A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant