TW202230987A - 用於臨界信號網的埋入式金屬技術 - Google Patents

用於臨界信號網的埋入式金屬技術 Download PDF

Info

Publication number
TW202230987A
TW202230987A TW110132246A TW110132246A TW202230987A TW 202230987 A TW202230987 A TW 202230987A TW 110132246 A TW110132246 A TW 110132246A TW 110132246 A TW110132246 A TW 110132246A TW 202230987 A TW202230987 A TW 202230987A
Authority
TW
Taiwan
Prior art keywords
buried
backside
front side
critical
metal
Prior art date
Application number
TW110132246A
Other languages
English (en)
Inventor
安迪旺坤 陳
史里瑞 席亞加拉珍
耀功 莊
索尼
艾特略 雅米朗
阿尤什 庫爾夏雷斯塔
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW202230987A publication Critical patent/TW202230987A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本文描述的各種實施方案係關於一種具有一前側電力網路及一背側電力網路的裝置。該前側電力網路可包括耦接至邏輯電路系統的前側供應軌，且該背側電力網路亦可包括埋入式供應軌。再者，可將該等埋入式供應軌的至少一條埋入式供應軌使用為用於將至少一個臨界信號網提供至該邏輯電路系統的一背側信號路徑。

Description

用於臨界信號網的埋入式金屬技術
本發明係關於在記憶體應用中具有用於電力及臨界信號網之背側遞送及分布的埋入式電力供應軌的單元架構。
此節意欲提供與瞭解本文描述之各種技術相關的資訊。如此節之標題所意指的，此係相關技術的討論，該相關技術不應以任何方式意指其係先前技術。通常，可或可不將相關技術視為係先前技術。因此應瞭解此節中的任何陳述應以此觀點解讀，而不應解讀為任何對先前技術的承認。
在一些記憶體架構設計中，習知電力軌可埋入在記憶體中，其中金屬電力線可埋入在基材中，且此等線可使用為用於來自背側電路系統之電壓分布的電力軌。然而，在此等習知記憶體設計中，記憶體單元一般使用用於將電壓分布至包括記憶體單元的前側電路系統的前側電力軌。不幸地，習知記憶體設計在前側電力軌用於記憶體單元在製造時遭受面積損失上係無效率的。因此，存在改善習知記憶體設計以改善現代記憶體架構的面積效率的需求。
本文描述一種裝置的各種實施方案。該裝置可包括前側電力網路，該前側電力網路具有耦接至邏輯電路系統的前側供應軌，且該裝置可包括具有埋入式供應軌的背側電力網路。在一些情況下，可將該等埋入式供應軌的至少一條埋入式供應軌使用為用於將一臨界信號網提供至該邏輯電路系統的一背側信號路徑。
本文描述一種單元架構的各種實施方案。該單元架構可包括耦接至邏輯電路系統的前側供應軌，且該單元架構亦可包括背側供應軌。該單元架構可包括將至少一條背側供應軌耦接至該邏輯電路系統的埋入式轉換通孔，從而將一臨界信號網提供至該邏輯電路系統。
本文描述一種方法的各種實施方案。該方法可提供或製造具有耦接至邏輯之前側電力軌的一前側電力網路，且該方法可提供或製造具有埋入式供應軌的背側電力網路。該方法可提供或製造埋入式轉換通孔，該等埋入式轉換通孔將至少一條背側供應軌耦接至該邏輯，從而將一臨界信號網提供至該邏輯，其中該至少一條埋入式供應軌可提供用於將該臨界信號網提供至該邏輯的一背側信號路徑。
本文描述的各種實施方案係關於在記憶體應用中具有用於電力及臨界信號網之背側遞送及分布的埋入式電力供應軌的單元架構。本文描述的各種方案及技術可提供使用用於各種邏輯應用的前側電力分布及背側電力分布操作的電力分布架構。在一些情況下，本文描述的各種電力分布方案及技術可提供供應核心電壓(VDD)、接地(VSS)、及臨界信號網至記憶體電路系統的前側電力軌及埋入式背側電力軌。因此，在一些實施方案中，本文描述的各種電力分布方案及技術可提供具有前側電力網路及背側電力網路的邏輯裝置，該前側電力網路具有耦接至邏輯電路系統的前側供應軌，該背側電力網路具有埋入式供應軌，其中該等埋入式供應軌的至少一條埋入式供應軌經組態成用於將臨界信號網提供至邏輯電路系統的背側信號路徑。再者，在一些實施方案中，本文描述的各種電力分布方案及技術可提供具有耦接至邏輯電路系統的前側供應軌、背側供應軌、及埋入式轉換通孔的單元架構，該等埋入式轉換通孔將至少一條背側供應軌耦接至邏輯電路系統，從而將臨界信號網提供至邏輯電路系統。此等態樣連同各種其他特徵、行為、及特性於本文中更詳細地描述。
在一些實施方案中，本文描述的各種背側電力分布方案及技術可針對包括靜態RAM (SRAM)的隨機存取記憶體(RAM)應用提供。因此，本文描述的各種實施方案可針對SRAM應用中將埋入式金屬用於臨界信號的新穎單元架構提供。參考SRAM技術的背側電力域，金屬化可將前側（例如，在裝置上方）且亦將背側（例如，在裝置下方）提供為埋入式電力軌。在邏輯域中，埋入式電力軌可用以將電力供應至核心陣列中的記憶體組件，使得電力域用以避免面積損失。本文描述的各種實施方案亦可針對記憶體應用的整體電力域方案（包括，例如，具有轉換通孔之背側至前側轉換單元的各種使用）提供。此等態樣連同各種其他特徵及特性於本文中更詳細地描述。
具有與相關於其各種電力分布方案及技術關聯之電力分布網路的單元架構的各種實施方案將參照圖1至圖6於本文更詳細地描述。
圖1繪示根據本文描述之各種實施方案之埋入式電力軌(buried power rail, BPR)架構104的圖100。
在各種實施方案中，BPR架構104可實施為具有各種積體電路(IC)組件的系統或裝置，該等積體電路組件經配置及耦接在一起以作為針對實體電路設計及相關結構提供之部件的總成或組合。在一些情況下，將BPR架構104設計、提供、及建立成積體系統或裝置的方法可涉及本文描述之各種IC電路組件的使用，從而實施與其關聯的各種背側電力分布方案及技術。BPR架構104可與計算電路系統及相關組件整合在單一晶片上，且BPR架構104亦可實施在用於汽車、電子、行動、伺服器、及物聯網(IoT)應用的一些嵌入式系統中。
如圖1所示，BPR架構104可包括具有耦接至各種組件及/或邏輯電路的前側電力供應軌的前側電力網路(frontside power network, FSPN) 108。在一些情況下，前側電力供應軌可耦接至與配置成行及列的位元單元陣列以及頭邏輯及控制邏輯關聯的邏輯電路系統。再者，前側電力網路(FSPN) 108可包括若干個(N)前側金屬層（例如，FM0、FM1、FM2、…、FMN）以及前側層間通孔(frontside inter-layer via, FSV)。
BPR架構104可包括背側電力網路(backside power network, BSPN) 118，該背側電力網路提供用於記憶體組件、邏輯、及/或電路系統（諸如，例如，位元單元陣列、行多工器電路系統(COLMUX)、感測放大器電路系統(SA)、電力閘輸入/輸出(PG I/O)電路系統、及電力閘控制(PG_CNTL)）的電力分布。背側電力網路(BSPN) 118可經組態以在一或多個電壓域中提供用於設置於前側的控制邏輯的電力。電力分布網路可經組態以供應核心電壓、週邊電壓、及/或接地。
在一些實施方案中，背側電力網路(BSPN) 118可包括背側金屬層（例如，BM0）。例如，背側電力網路(BSPN) 118可包括具有背側電力軌的背側電力網路。在一些情況下，一或多個背側電力軌可用以將臨界信號網供應至記憶體電路系統，包括，例如，設置於前側的邏輯。背側電力網路(BSPN) 118亦可包括背側金屬層（例如，BM0、BM1、BM2、…、BMN）以及背側層間通孔(BSV)。背側電力網路(BSPN) 118可包括背側電力連接凸塊(backside power connection bump, BSB)。
BPR架構104可包括具有用以將埋入式背側電力網路(BSPN)耦接至前側電力網路(FSPN)的埋入式轉換通孔(buried transition via, BTV)的前側至背側轉換114。埋入式轉換通孔(BTV) 124可經組態以在背側電力網路(BSPN) 118至前側電力網路(FSPN) 108之間提供電力轉換。因此，在一些實施方案中，BPR架構104可經組態以將背側電力網路的背側電力軌轉換至前側電力網路的前側電力軌，從而提供從背側電力網路(BSPN)至記憶體電路系統的電力分接頭。在一些情況下，埋入式轉換通孔可用以將臨界信號網從一或多個背側電力軌轉換至記憶體電路系統，包括，例如，設置於前側的邏輯。可將前側至背側轉換114稱為埋入式轉換架構，該埋入式轉換架構可具有背側至前側轉換單元，該等背側至前側轉換單元具有在背側電力網路(BSPN) 118與前側電力網路(FSPN) 108之間提供耦接轉換的埋入式轉換通孔124。
在一些實施方案中，背側電力軌(BPR)架構104可經組態以操作為電力分布網路架構，該電力分布網路架構將背側電力網路中的背側埋入式金屬用於背側電力軌且亦將前側電力網路的前側金屬用於前側電力軌。前側電力網路(FSPN)利用前側金屬，且背側電力網路(BSPN)利用設置在前側電力網路(FSPN)之前側金屬下方的背側埋入式金屬。再者，轉換架構可指設置在背側電力網路(BSPN)的背側埋入式金屬與前側電力網路(FSPN)的前側金屬之間的埋入式轉換通孔。
在各種實施方案中，埋入式電力軌(BPR)架構104可指在一些記憶體應用（諸如，例如，包括靜態RAM (SRAM)的隨機存取記憶體(RAM)）中提供用於臨界信號網的埋入式金屬的新穎單元架構。例如，該新穎單元架構經組態以提供用於記憶體電路系統（例如，SRAM）的背側電力分布，其中金屬化將記憶體電路系統上方的前側且亦將記憶體電路系統下方的背側提供為埋入式電力軌。允許電力及臨界信號網背側分布至設置於前側的記憶體電路系統的新穎單元架構亦將埋入式金屬化用於背側至前側轉換單元。用於記憶體的背側電力軌可埋入在基材及相關氧化物層中，且此等埋入式金屬線可使用為用於分布電力的電力軌及/或用於傳輸臨界信號的信號線。此等態樣及各種其他特徵、行為、及特性參照圖2至圖6於本文中描述。
圖2繪示根據本文描述之實施方案之具有埋入式臨界信號網的單元架構204的圖200。在一些情況下，臨界信號網可指各種臨界時序信號，諸如，例如，從背側至前側地提供的全域時序脈衝(global timing pulse, GTP)或類似者。
在各種實施方案中，單元架構204可實施為具有各種積體電路(IC)組件的系統或裝置，該等積體電路組件經配置及耦接在一起以作為針對實體電路設計及相關結構提供之部件的總成或組合。在一些情況下，將單元架構204設計、提供、及建立成積體系統或裝置的方法可涉及本文描述之各種IC電路組件的使用，從而實施與其關聯的各種背側電力分布技術。再者，單元架構204可與計算電路系統及相關組件整合在單一晶片上，且單元架構204可實施在用於汽車、電子、行動、伺服器、及物聯網(IoT)應用的各種嵌入式系統中。
如圖2所示，單元架構204可包括具有前側電力網路(FSPN)及背側電力網路(BSPN)的電力分布網路(power distribution network, PDN)，該前側電力網路具有前側電力軌且該背側電力網路具有背側電力軌。在一些情況下，前側電力軌可以前側金屬(frontside metal, FSM)形成，且前側電力軌亦可供應核心電壓(VDD)。在一些情況下，背側電力軌可以埋入式背側金屬(backside metal, BSM)形成，且背側電力軌可耦接至接地(VSS)。再者，在一些情況下，背側電力軌可提供用於背側臨界信號(backside critical signal, BCS)的臨界信號路徑，其中該臨界信號可指臨界時序信號，諸如，例如，全域時序脈衝(GTP)。進一步地，在一些情況下，前側電力軌可提供用於前側臨界信號(frontside critical signal, FCS)的另一臨界信號路徑，其中該臨界信號可指另一臨界時序信號，諸如，例如，反相全域時序脈衝(inverted global timing pulse, NGTP)。
電力分布架構可包括提供從背側電力網路的背側電力軌至前側電力網路之前側電力軌的耦接轉換的埋入式轉換通孔(BTV)。在一些實施方案中，埋入式轉換通孔(BTV)可藉由將背側電力軌的背側金屬(BM0)耦接至前側電力軌的前側金屬(M0)而提供電力分接頭及/或臨界信號分接頭。因此，單元架構204可經組態以將BTV提供為在背側電力軌與前側電力軌之間的各種耦接轉換（亦即，電力遞送轉換及/或臨界信號轉換），從而提供從背側至前側的電力分接頭及/或臨界信號分接頭。
在各種實施方案中，前側電力網路可經組態以將前側金屬(FS/M0)用於前側電力軌及/或前側信號線。再者，背側電力網路可經組態以將背側埋入式金屬(BS/BM0)用於設置在前側電力網路之前側金屬下方的背側電力軌及/或背側信號線。在一些情況下，背側電力軌架構可經組態以操作為使用埋入式轉換通孔(BTV)的電力分布網路架構，該等埋入式轉換通孔設置在前側金屬(FS/M0)與背側埋入式金屬(BS/BM0)之間。
在一些實施方案中，單元架構204可包括用於信號路由的各種其他前側信號線（例如，多晶矽閘線），且單元架構204可包括將多晶矽閘線耦接至背側電力網路中的埋入式供應軌(BS/BM0)的埋入式轉換通孔(BTV)。再者，多晶矽閘線可藉由前側通孔(V0)耦接至前側金屬(FSM)，且用於背側臨界信號(BCS)的背側金屬(BSM)可使用埋入式轉換通孔(BTV)耦接至前側金屬(FS/M0)。此等態樣及各種其他特徵、行為、及特性參照圖3於本文中描述。
圖3繪示根據本文描述之各種實施方案之用於在至閘之埋入式金屬中的信號路由的單元架構304的圖300。
如圖3所示，單元架構304可包括各種組件及/或電路，諸如，例如，串聯耦接在一起的反相器驅動器314及邏輯閘324（例如，NAND閘）。在一些情況下，反相器驅動器314可接收作為輸入的ngtp信號並接著將gtp信號提供至邏輯閘324，且邏輯閘324亦可接收來自反相器驅動器314的gtp信號並接著將row clk信號提供為輸出。此邏輯組態亦顯示有具有前側金屬(FSM)及背側金屬(BSM)的電力供應軌架構。反相器驅動器314與圖2所示的單元架構204類似地實施。
在一些實施方案中，單元架構304可具有前側電力網路，該前側電力網路具有形成至耦接至邏輯電路系統（例如，314、324）的前側供應軌中的前側金屬線(FSM)。單元架構304可包括背側電力網路，該背側電力網路具有形成至埋入式供應軌中的背側金屬線(BSM)。如圖3所示，埋入式供應軌的至少一條埋入式供應軌(BSM GTP BCS)可使用為用於在邏輯電路系統(314, 324)之間提供背側臨界信號網(BCS)的背側信號路徑。在各種實例中，單元架構可指標準單元架構或客製單元架構。再者，前側電力網路具有可經組態以提供核心電壓(VDD)或接地(VSS)的前側金屬層（例如，FSM (VDD)），且背側電力網路具有可經組態以提供用於臨界信號網(GTP BCS)的背側信號路徑並提供核心電壓(VDD)或接地(VSS)的埋入式金屬層（例如，BSM (VSS)）。
單元架構304可包括埋入式轉換通孔(BTV)，該等埋入式轉換通孔用以將至少一條埋入式供應軌(BSM GTP BCS)耦接至前側金屬(FS/M0)，其中埋入式轉換通孔(BTV)將至少一條埋入式供應軌(BSM GTP BCS)耦接至邏輯電路系統(314, 324)，從而藉由將背側信號路徑耦接至前側金屬(FS/M0)的方式將背側臨界信號網(BCS)提供至邏輯電路系統(314, 324)。例如，反相器驅動器314具有形成在背側金屬(BS/BM0)上方並藉由埋入式轉換通孔(BTV)耦接至該背側金屬的埋入式供應軌(BSM GTP BCS)，且該埋入式供應軌(BSM GTP BCS)亦藉由至多晶矽閘的BTV並藉由至gtp線的通孔(V0)朝向邏輯閘(324)延伸並耦接至該邏輯閘。再者，反相器驅動器314及邏輯閘324共用耦接至接地(VSS)的背側金屬線(BSM)。
前側供應軌可以前側金屬(FSM)形成，且埋入式供應亦可以背側埋入式金屬(BSM)形成。用於GTP信號的背側信號路徑可以提供用於臨界信號網(BSM GTP BCS)的埋入式信號路徑的背側埋入式金屬(BSM)形成。臨界信號網(BSM GTP BCS)可指係時序關鍵(timing critical)的內部時脈信號，諸如，例如，全域時序脈衝(GTP)。如圖3所示，GTP信號係藉由用於背側臨界信號網(BSM GTP BCS)的背側埋入式金屬(BSM)從反相器驅動器314提供至邏輯閘324。在一些實施方案中，臨界信號網(GTP)在背側提供且係指第一臨界信號網，並可將前側供應軌的至少一條前側供應軌使用為用於第二臨界信號網(NGTP)的前側信號路徑，該第二臨界信號網與第一臨界信號網(GTP)互補，其中該第二臨界信號網係指與GTP信號互補的反相全域時序信號(NGTP)。
圖4繪示根據本文描述之各種實施方案之用於彈性位元線(FBL)至前側邊緣單元之轉換的單元架構404的圖400。在一些實施方案中，單元架構404可經組態以背側金屬(BSM)中的全域位元線(GBL)轉換彈性元線(FBL)。
如圖4所示，單元架構404可指具有多個核心陣列408A、408B、轉換單元418、全通道閘多工器428、及行多工器438的記憶體電路系統。核心陣列408A、408B可包括具有，例如，上128列的上或頂核心陣列408A，且核心陣列408A、408B可包括具有，例如，下128列的下或底(bot)核心陣列408B。核心陣列408A、408B可與形成在多個前側金屬層(FS/M2, FS/M4)中的彈性位元線(FBL)耦接在一起，其中彈性位元線(FBL)的一部分可使用背側金屬(BM0)形成。全通道閘多工器428可接收上（或頂）行多工器(cmux)控制信號424A，且行多工器438可接收下（或bot）行多工器(cmux)控制信號424B。
例如，位元線之來自上核心陣列408A的上部分(bl_top)可形成在前側金屬(M2)中，且接著位元線的上部分(bl_top)可藉由轉換單元218中的埋入式轉換通孔(BTV)轉換至位元線之形成在背側金屬(BM0)中的背側部分(bl_top)。再者，位元線的背側部分(bl_top)可接著轉換回前側金屬(M2)並耦接至行多工器(cm2)，該行多工器將字線資料(wld)及/或來源資料(sd)輸出信號提供為輸出。
再者，在此情況下，位元線之來自下核心陣列408B的下部分(bl_bot)可形成在前側金屬(M2)中，且接著位元線的下部分(bl_bot)可耦接至行多工器(cm1)。位元線的下部分(bl_bot)可接著藉由埋入式轉換通孔(BTV)轉換至位元線之形成在另一前側金屬(M4)中的另一部分(bl_bot)。位元線的下部分(bl_bot)可接著轉換回前側金屬(M2)並耦接至行多工器(cm2)，該行多工器將字線資料(wld)及/或來源資料(sd)輸出信號提供為輸出。
在一些實施方案中，單元架構404可將彈性位元線(FBL)使用為用於位元線的上部分(bl_top)的埋入式供應軌(BM0)，並可將彈性位元線(FBL)使用為用於將臨界信號網提供至邏輯電路系統的背側信號路徑（例如，以從上核心陣列408A將資料傳遞至行多工器(cm2)）。再者，在一些情況下，埋入式轉換通孔(BTV)可用以在背側電力軌（例如，藉由BM0）與前側金屬（例如，FS/M2）之間轉換彈性位元線(FBL)。
圖5繪示根據本文描述之各種實施方案之用於全域位元線(GBL)至前側邊緣單元之轉換的單元架構504的圖500。在一些實施方案中，單元架構504可經組態以將背側全域位元線(GBL)（核心上方）轉換至前側字線(WL)，該等前側字線可接著在前側中的周邊延伸。
如圖5所示，單元架構504可包括形成至用於臨界信號的埋入式供應軌（諸如，例如，全域字線(GWL)）中的背側金屬線(BSM)。例如，第一全域字線(gwl[0])可將第一GWL信號提供在背側金屬(BM0)中，且第一全域字線(gwl[0])可藉由埋入式轉換通孔(BTV)轉換成前側金屬(FS/M0)。在一些情況下，第一全域字線(gwl[0])可接著藉由前側轉換通孔(FTV)進一步轉換成另一前側金屬(FS/M1)。再者，第二全域字線(gwl[1])可將第二GWL信號提供在背側金屬(BM0)中，且第二全域字線(gwl[1])可藉由埋入式轉換通孔(BTV)轉換成前側金屬(FS/M0)。在一些情況下，第二全域字線(gwl[1])可接著藉由前側轉換通孔(FTV)進一步轉換成另一前側金屬(FS/M1)。
再者，第三全域字線(gwl[2])可將第三GWL信號提供在背側金屬(BM0)中，且第三全域字線(gwl[2])可藉由埋入式轉換通孔(BTV)轉換成前側金屬(FS/M0)。在一些情況下，第三全域字線(gwl[2])可接著藉由前側轉換通孔(FTV)進一步轉換成另一前側金屬(FS/M1)。再者，第四全域字線(gwl[3])可將第四GWL信號提供在背側金屬(BM0)中，且第四全域字線(gwl[3])可藉由埋入式轉換通孔(BTV)轉換成前側金屬(FS/M0)。在一些情況下，第四全域字線(gwl[3])可接著藉由前側轉換通孔(FTV)進一步轉換成另一前側金屬(FS/M1)。
在一些實施方案中，單元架構504可將全域字線(GWL)使用為埋入式供應軌道(BM0)，且全域字線(GWL)亦可使用為用於將臨界信號網提供至邏輯電路系統的背側信號路徑。在一些情況下，埋入式轉換通孔(BTV)可用以在背側電力軌（BM0）與前側金屬(M0, M1)之間轉換全域位元線(GBL)。
圖6繪示根據本文描述之實施方案之用於提供埋入式電力軌(BPR)架構之方法600的處理流程圖。
應理解即使方法600指示特定的操作執行順序，在一些情形中，操作的各種特定部分可以不同順序且在不同系統上執行。在其他情形中，可將額外操作及/或步驟加至方法600中及/或從該方法省略。此外，方法600可在硬體及/或軟體中實施。若以硬體實施，方法600可使用各種組件及/或電路系統實施，如參照圖1至圖5於本文中所描述的。再者，若以軟體實施，方法600可實施為經組態用於提供如本文所描述的各種背側電力分布方案及技術的程式及/或軟體指令程序。再者，若以軟體實施，與實施方法600相關的各種指令可儲存在記憶體及/或資料庫中。例如，具有處理器及記憶體的各種類型的計算裝置可經組態以執行方法600。
在各種實施方案中，方法600可指將背側電力軌架構設計、提供、建立、製造、及/或製作成積體系統、裝置、及/或電路的方法，該方法可涉及本文描述之各種IC電路組件的使用，以實施與其關聯的背側電力分布方案及技術。在一些實施方案中，背側電力軌架構可與計算電路系統及其他相關組件整合在單一晶片上，且背側電力分布電路系統可實施在用於包括遠端感測器節點的汽車、電子、行動、伺服器、及物聯網(IoT)應用的各種嵌入式系統中。
在方塊610，方法600可提供具有耦接至邏輯之前側電力軌的前側電力網路，且在方塊620，方法600可提供具有埋入式供應軌的背側電力網路。在各種實施方案中，方法600可用以製造具有多個電力分布網路（例如，包括前側電力網路及背側電力網路）之以邏輯為基礎的裝置，且該裝置可具有單元架構，諸如標準單元架構或客製單元架構。再者，前側供應軌可以前側金屬形成，且埋入式供應軌可以背側埋入式金屬形成。在一些實施方案中，前側電力網路可經組態以提供核心電壓(VDD)及/或接地(VSS)，且背側電力網路可經組態以提供用於臨界信號網的背側信號路徑並提供核心電壓(VDD)及/或接地(VSS)。
在方塊630，方法600可提供將至少一條背側供應軌耦接至邏輯的埋入式轉換通孔，從而將臨界信號網提供至邏輯。在一些實施方案中，該至少一條埋入式供應軌可提供用於將臨界信號網提供至邏輯的背側信號路徑。再者，在一些實施方案中，背側信號路徑可使用背側埋入式金屬形成，該背側埋入式金屬提供用於臨界信號網的埋入式信號路徑，且該臨界信號網係指係時序關鍵的內部時脈信號。在一些情況下，內部時脈信號係指提供至邏輯（諸如，例如，經組態以接收臨界信號網並提供列時脈信號的邏輯閘）的全域時序脈衝(GTP)。再者，信號路由可使用至邏輯閘的至少一條埋入式供應軌作為用於將臨界信號網提供至邏輯閘的背側信號路徑而提供。
在一些實施方案中，臨界信號網可指第一臨界信號網，並將前側供應軌的至少一條前側供應軌使用為用於與第一臨界信號網互補之第二臨界信號網的前側信號路徑。第二臨界信號網可指另一全域時序信號，諸如，例如，與GTP互補的反相全域時序信號(NGTP)。
在一些實施方案中，單元架構可具有使用為埋入式供應軌的至少一條埋入式供應軌的彈性位元線(FBL)，且彈性位元線(FBL)可使用為用於將臨界信號網提供至邏輯電路系統的背側信號路徑。單元架構可包括在背側電力網路與前側金屬之間轉換彈性位元線(FBL)的埋入式轉換通孔。
在一些實施方案中，單元架構可包括使用為埋入式供應軌的至少一條埋入式供應軌的全域字線(GWL)，且全域字線(GWL)可使用為用於將臨界信號網提供至邏輯電路系統的背側信號路徑。再者，單元架構可具有在背側電力網路與前側金屬之間轉換全域字線(GWL)的埋入式轉換通孔。
應企圖使申請專利範圍的標的不限於本文提供的實施方案及圖解，但包括該等實施方案之包括實施方案的部分的經修改形式及根據申請專利範圍之不同實施方案之要件的組合。應理解在任何此類實施方案的開發中，如在任何工程或設計專案中，應作出許多實施方案特定決定以達成開發者的特定目的，諸如，符合可隨實施方案而變動的系統相關及商業相關的限制。此外，應理解此類開發努力可能係複雜且耗時的，但對受益於本揭露之所屬技術領域中具有通常知識者而言仍然係設計、生產、及製造的例行公事。
已對各種實施方案提供詳細的參考，其實例繪示在隨附圖式及圖式中。在以下的實施方式中，提出許多具體細節以提供對本文提供之揭露的徹底瞭解。然而，本文所提供的揭露可在無此等特定細節的情況下實行。在一些其他情況下，未曾詳細地描述已為人所熟知的方法、程序、組件、電路、及網路，以免不必要地混淆實施例的細節。
亦應瞭解，雖然用語「第一(first)」、「第二(second)」等可使用在本文中以描述各種元件，此等元件不應受限於此等用語。此等用語僅用以在元件之間區分。例如，第一元件可稱為第二元件，且類似地，第二元件可稱為第一元件。第一元件及第二元件二者分別均係元件，但其等不被視為係相同元件。
使用在本文提供之本揭露之描述中的用語係用於描述具體實施方案的目的，且未企圖限制本文提供的本揭露。當使用在本文提供之本揭露的描述及隨附的申請專利範圍中時，除非上下文另行明確地指示，單數形式「一(a/an)」及「該(the)」也企圖包括複數形式。如本文中所使用的，用語「及/或(and/or)」係指且涵蓋關聯列舉項目的一或多者的任一者及所有可能組合。當使用在本說明書中時，用語「包括(include)」、「包括(including)」、及/或「包含(comprising)」指定所敘述之特徵、整數、步驟、操作、元件、及/或組件的存在，但不排除存在或加入一或多個其他特徵、整數、步驟、操作、元件、組件、及/或其群組。
如本文中所使用的，用語「若(if)」可取決於上文下而解讀成意指「當…時(when)」或「在…時(upon)」或「回應於判定…而…(in response to determining)」或「回應於偵測到…而…(in response to detecting)」。類似地，片語「若判定(if it is determine)」或「若偵測到『所敘述的情況或事件』(if [a stated condition or event] is detected)」可取決於上下文而解讀成意指「在判定…時(upon determining)」、或「回應於判定…而…(in response to determining)」或「在偵測到『所敘述的情況或事件』時(upon detecting [the stated condition or event])」或「回應於偵測到『所敘述的情況或事件』而…(in response to detecting [the stated condition or event])」。用語「上(up)」及「下(down)」；「上方(upper)」及「下方(lower)」；「向上(upwardly)」及「向下(downwardly)」；「之下(below)」及「之上(above)」；及指示在給定點或元件之上或之下的相對位置的其他類似用語可關聯於本文描述之各種技術的一些實施方案使用。
雖然上文參考至本文描述之各種技術的實施方案，各種其他及進一步實施方案可根據本揭露擬定，其可藉由下文的申請專利範圍判定。
雖然申請標的已經以各種結構特徵及/或方法動作的特定語言描述，應瞭解定義在隨附的申請專利範圍中的申請標的不必然受限於上文描述的特定特徵或動作。更確切地說，將上文描述的特定特徵及動作揭示成實施申請專利範圍的實例形式。
100:圖 104:埋入式電力軌(BPR)架構 108:前側電力網路(FSPN) 114:前側至背側轉換 118:背側電力網路(BSPN) 124:埋入式轉換通孔(BTV) 200:圖 204:單元架構 300:圖 304:單元架構 314:反相器驅動器 324:邏輯閘 400:圖 404:單元架構 408A:核心陣列 408B:核心陣列 418:轉換單元 424A:行多工器(cmux)控制信號 424B:行多工器(cmux)控制信號 428:全通道閘多工器 438:行多工器 500:圖 504:單元架構 600:方法 610:方塊 620:方塊 630:方塊 BCS:背側臨界信號 BSM GTP BCS:埋入式供應軌 bl_bot:下部分 bl_top:上部分 BM0:背側金屬 BSM:背側金屬 BTV:埋入式轉換通孔 cm1:行多工器 cm2:行多工器 FSM:前側金屬 gtp:信號 GTP:全域時序脈衝 GTP BCS:臨界信號網 gwl[0]:第一全域字線 gwl[1]:第二全域字線 gwl[2]:第三全域字線 gwl[3]:第四全域字線 M0:前側金屬 M2:前側金屬層 M4:前側金屬層 NGTP:第二臨界信號網 ngtp:信號 row clk:信號 V0:通孔 VDD:核心電壓 VSS:接地 wdl/sd:字線資料/來源資料
於本文中參照附圖描述各種技術的實施方案。然而，應瞭解附圖僅繪示本文描述的各種實施方案，且未意圖限制本文描述之各種技術的實施例。 ［圖1］繪示根據本文描述之各種實施方案之埋入式電力軌(buried power rail, BPR)架構的示意圖。 ［圖2］繪示根據本文描述之各種實施方案之具有埋入式臨界信號線的單元架構的示意圖。 ［圖3］繪示根據本文描述之各種實施方案之在至閘之埋入式金屬中的信號路由的示意圖。 ［圖4］繪示根據本文描述之各種實施方案之彈性位元線(flexible bitline, FBL)至前側邊緣單元之轉換的示意圖。 ［圖5］繪示根據本文描述之各種實施方案之全域位元線(global bitline, GBL)至前側邊緣單元之轉換的示意圖。 ［圖6］繪示根據本文描述之實施方案之用於提供埋入式電力軌(BPR)架構之方法的圖。
200:圖
204:單元架構
BM0:背側金屬
BSM:背側金屬
FSM:前側金屬

Claims (20)

  1. 一種裝置，其包含： 前側電力網路，其具有耦接至邏輯電路系統的前側供應軌；及 背側電力網路，其具有埋入式供應軌； 其中該等埋入式供應軌的至少一條埋入式供應軌經使用為用於將一臨界信號網提供至該邏輯電路系統的一背側信號路徑。
  2. 如請求項1之裝置，其中該裝置具有一單元架構，該單元架構包括一標準單元架構或一客製單元架構。
  3. 如請求項1之裝置，其進一步包含： 埋入式轉換通孔，其等將該至少一條埋入式供應軌耦接至前側金屬， 其中該等埋入式轉換通孔將該至少一條埋入式供應軌耦接至該邏輯電路系統，從而藉由將該背側信號路徑耦接至該等前側金屬的方式將該臨界信號網提供至該邏輯電路系統。
  4. 如請求項1之裝置，其中： 該等前側供應軌係以前側金屬形成，且 該等埋入式供應軌係以背側埋入式金屬形成。
  5. 如請求項4之裝置，其中： 該背側信號路徑係以提供用於該臨界信號網的一埋入式信號路徑的一背側埋入式金屬形成，且 該臨界信號網係指係時序關鍵(timing critical)的一內部時脈信號。
  6. 如請求項5之裝置，其中該內部時脈信號係指提供至該邏輯電路系統的一全域時序脈衝(global timing pulse, GTP)。
  7. 如請求項1之裝置，其中： 該邏輯電路系統係指經組態以接收該臨界信號網並提供一列時脈信號的一邏輯閘，且 信號路由係使用至該邏輯閘的該至少一條埋入式供應軌作為用於將該臨界信號網提供至該邏輯閘的該背側信號路徑而提供。
  8. 如請求項1之裝置，其中： 該臨界信號網係指一第一臨界信號網， 該等前側供應軌的至少一條前側供應軌係經使用為用於與該第一臨界信號網互補的一第二臨界信號網的一前側信號路徑，且 該第二臨界信號網係指一反相全域時序信號(inverted global timing signal, NGTP)。
  9. 如請求項1之裝置，其中： 該單元架構包括經使用為該等埋入式供應軌的該至少一條埋入式供應軌的一彈性位元線(flexible bitline, FBL)，且 該彈性位元線(FBL)經使用為用於將該臨界信號網提供至該邏輯電路系統的該背側信號路徑。
  10. 如請求項9之裝置，其進一步包含： 埋入式轉換通孔，其等在該背側電力網路與前側金屬之間轉換該彈性位元線(FBL)。
  11. 如請求項1之裝置，其中： 該單元架構包括經使用為該等埋入式供應軌的該至少一條埋入式供應軌的一全域字線(global wordline, GWL)，且 該全域字線(GWL)經使用為用於將該臨界信號網提供至該邏輯電路系統的該背側信號路徑。
  12. 如請求項11之裝置，其進一步包含： 埋入式轉換通孔，其等在該背側電力網路與前側金屬之間轉換該全域字線(GWL)。
  13. 如請求項1之裝置，其中： 該前側電力網路具有前側金屬層，該等前側金屬層可經組態以提供一核心電壓(VDD)或接地(VSS)，且 該背側電力網路具有埋入式金屬層，該等埋入式金屬層可經組態以提供用於該臨界信號網的該背側信號路徑並提供一核心電壓(VDD)或接地(VSS)。
  14. 一種單元架構，其包含： 前側供應軌，其等耦接至邏輯電路系統； 背側供應軌；及 埋入式轉換通孔，其等將至少一條背側供應軌耦接至該邏輯電路系統以從而將一臨界信號網提供至該邏輯電路系統。
  15. 如請求項14之單元架構，其中： 該等前側供應軌係以前側金屬形成， 該等背側供應軌係以背側埋入式金屬形成， 該等埋入式轉換通孔經組態以將該至少一條埋入式供應軌耦接至該前側金屬以從而將該臨界信號網提供至該邏輯電路系統。
  16. 如請求項14之單元架構，其中： 該單元架構包括經使用為該等埋入式供應軌的該至少一條埋入式供應軌的一彈性位元線(FBL)，且 該彈性位元線(FBL)經使用為用於將該臨界信號網提供至該邏輯電路系統的該背側信號路徑。
  17. 如請求項16之單元架構，其中： 該等埋入式轉換通孔係用以在該背側電力網路與該等前側金屬之間轉換該彈性位元線(FBL)。
  18. 如請求項14之單元架構，其中： 該單元架構包括經使用為該等埋入式供應軌的該至少一條埋入式供應軌的一全域字線(GWL)，且 該全域字線(GWL)經使用為用於將該臨界信號網提供至該邏輯電路系統的該背側信號路徑。
  19. 如請求項18之單元架構，其中： 該等埋入式轉換通孔係用以在該背側電力網路與該等前側金屬之間轉換該全域字線(GWL)。
  20. 一種方法，其包含： 提供具有耦接至邏輯之前側電力軌的一前側電力網路； 提供具有埋入式供應軌的背側電力網路；及 提供將至少一條背側供應軌耦接至該邏輯以從而將一臨界信號網提供至該邏輯的埋入式轉換通孔， 其中該至少一條埋入式供應軌提供用於將該臨界信號網提供至該邏輯的一背側信號路徑。
TW110132246A 2020-09-04 2021-08-31 用於臨界信號網的埋入式金屬技術 TW202230987A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/013,199 2020-09-04
US17/013,199 US11271567B1 (en) 2020-09-04 2020-09-04 Buried metal technique for critical signal nets

Publications (1)

Publication Number Publication Date
TW202230987A true TW202230987A (zh) 2022-08-01

Family

ID=80470920

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132246A TW202230987A (zh) 2020-09-04 2021-08-31 用於臨界信號網的埋入式金屬技術

Country Status (3)

Country Link
US (1) US11271567B1 (zh)
KR (1) KR20220031510A (zh)
TW (1) TW202230987A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220254769A1 (en) * 2021-02-09 2022-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and manufacturing method of the same
US11817394B2 (en) * 2021-10-11 2023-11-14 International Business Machines Corporation Semiconductor circuit power delivery

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200266169A1 (en) * 2019-02-19 2020-08-20 Tokyo Electron Limited Replacement buried power rail in backside power delivery

Also Published As

Publication number Publication date
KR20220031510A (ko) 2022-03-11
US20220077857A1 (en) 2022-03-10
US11271567B1 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
US10242733B2 (en) Semiconductor memory device that can stably perform writing and reading without increasing current consumption even with a low power supply voltage
Osada et al. Universal-V/sub dd/0.65-2.0-V 32-kB cache using a voltage-adapted timing-generation scheme and a lithographically symmetrical cell
US7457182B2 (en) Semiconductor memory including self-timing circuit
US7969811B2 (en) Semiconductor memory device highly integrated in direction of columns
US7038925B1 (en) Static semiconductor memory device having T-type bit line structure
US7613054B2 (en) SRAM device with enhanced read/write operations
TW202230987A (zh) 用於臨界信號網的埋入式金屬技術
US9202557B2 (en) Three-dimensional two-port bit cell
KR101491193B1 (ko) Ｓｒａｍ 워드라인 커플링 노이즈 제한
TW202224043A (zh) 背側電力軌架構
TW202215283A (zh) 單元架構
US9576645B2 (en) Three dimensional dual-port bit cell and method of using same
US6023437A (en) Semiconductor memory device capable of reducing a precharge time
US20020012284A1 (en) Semiconductor memory device and method for accessing memory cell
TW202215423A (zh) 前側至背側轉換技術
US11322197B1 (en) Power-gating techniques with buried metal
KR20220103063A (ko) 메모리 아키텍처
US11315628B1 (en) Techniques for powering memory
US20240153551A1 (en) Buried Metal Techniques for Memory Applications
Uchida et al. A low power resistive load 64 kbit CMOS RAM
JP2003007852A (ja) 半導体記憶装置
TW202232702A (zh) 前側至背側互混架構
KR20230025474A (ko) 메모리 응용을 위한 매립된 신호 전선
US7940544B2 (en) Memory system having multiple vias at junctions between traces