CN106098102A - 移位寄存器单元、栅极驱动电路和显示装置 - Google Patents

Abstract

本发明公开了一种移位寄存器单元、栅极驱动电路和显示装置。该单元包括：第一子移位寄存器单元和第二子移位寄存器单元；每一个子移位寄存器单元包括时钟信号端、扫描脉冲输入端、复位控制端以及扫描脉冲输出端，用于根据时钟信号端和复位控制端输入的信号对扫描脉冲输入端输入的扫描脉冲进行移位后通过扫描脉冲输出端输出；第一子移位寄存器单元和第二子移位寄存器单元时钟信号端对应相连，扫描脉冲输入端对应相连，复位控制端对应相连，扫描脉冲输出端相互独立。本发明基于属于同一移位寄存器单元中的两个子移位寄存器单元，在相同时钟信号的控制下分别输出栅极开启电压和级联信号，以使输出级联信号的子移位寄存器单元不受像素区域负载的影响。

Description

移位寄存器单元、栅极驱动电路和显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种移位寄存器单元、栅极驱动电路和显示装置。

背景技术

现有的GOA(Gate Driver On array，栅极驱动电路制作在阵列基板上)架构中，各级GOA单元输出的扫描信号都会连接到像素区，除最后一级GOA单元之外的GOA单元输出的扫描信号还会充当输入信号输入到下一级GOA单元中。但像素区的RC延迟往往较大，会影响GOA单元输出的扫描脉冲的波形。每一行这样的影响都会影响到对下一行的输入信号，这样这些影响会形成累积，在一些高分辨率产品中，可能会造成第一级GOA单元和最后一级GOA单元输出的波形差别非常大。

发明内容

本发明的一个目的在于降低像素区的RC延迟对GOA单元输出的波形的影响。

第一方面，本发明提出了一种移位寄存器单元，包括：第一子移位寄存器单元和第二子移位寄存器单元；

每一个子移位寄存器单元包括时钟信号端、扫描脉冲输入端、复位控制端以及扫描脉冲输出端，用于根据时钟信号端和复位控制端输入的信号对扫描脉冲输入端输入的扫描脉冲进行移位后通过扫描脉冲输出端输出；

第一子移位寄存器单元和第二子移位寄存器单元时钟信号端对应相连，扫描脉冲输入端对应相连，复位控制端对应相连，扫描脉冲输出端相互独立。

可选地，第一子移位寄存器单元和第二子移位寄存器单元的结构相同。

可选地，还包括第一电平直流电压端和第二电平直流电压端；至少一个子移位寄存器单元包括：

输入模块，连接扫描脉冲输入端和第一节点，用于在扫描脉冲输入端为第一电平时将所述第一节点置为扫描脉冲输入端输入的电平；

输出模块，连接扫描脉冲输出端、时钟信号端和第一节点，用于在第一节点为第一电平时将扫描脉冲输出端的电平置为时钟信号端输入的电平；在第一节点悬浮时，维持第一节点的电荷，在扫描脉冲输出端悬浮时，维持扫描脉冲输出端的电荷；

第一复位模块，连接复位控制端、第一节点和第二电平直流电压端，用于在复位控制端为第一电平时，将第一节点置为第二电平直流电压端输入的电平；

第二复位模块，连接第一节点、第二节点、扫描脉冲输出端和第二电平直流电压端；用于在第二节点为第一电平时，将第一节点和扫描脉冲输出端置为第二电平直流电压端输入的电平；

第二节点控制模块，连接第一节点、第二节点、第一电平直流电压端和第二电平直流电压端；用于在第一节点为第一电平时将所述第二节点置为第二电平直流电压端输入的电平，在所述第一节点为第二电平时将所述第二节点置为第一电平直流电压端输入的电平。

可选地，所述输入模块包括第一晶体管；

所述第一晶体管的栅极连接所述扫描脉冲输入端，源极和漏极中的一个连接所述扫描脉冲输入端，另一个连接所述第一节点；导通电平为第一电平。

可选地，所述输出模块包括第二晶体管和电容；

所述第二晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述时钟信号端，另一个连接所述扫描脉冲输出端；导通电平为第一电平

所述电容的第一端连接所述第一节点，第二端连接所述扫描脉冲输出端。

可选地，所述第一复位模块包括：第三晶体管；

所述第三晶体管的栅极连接所述复位控制端，源极和漏极中的一个连接所述第一节点，另一个连接第二电平直流电压端；导通电平为第一电平。

可选地，所述第二复位模块包括：第四晶体管和第五晶体管；

所述第四晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一节点，另一个连接所述二电平直流电压端；导通电平为第一电平

所述第五晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述扫描脉冲输出端，另一个连接所述第二电平直流电压端；导通电平为第一电平。

可选地，所述第二节点控制模块包括：第六晶体管和第七晶体管；

所述第六晶体管的栅极连接所述第一电平直流电压端，源极和漏极中的一个连接所述第一电平直流电压端，另一个连接所述第二节点；导通电平为第一电平

所述第七晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二节点，另一个连接所述第二电平直流电压端；导通电平为第一电平。

可选地，所述第一电平为高电平，所述第二电平为低电平。

第二方面，本发明还提供了一种栅极驱动电路，包括多级上文所述移位寄存器单元；

在相邻两级移位寄存器单元中，前一级移位寄存器单元的第一子移位寄存器单元的扫描脉冲输出端连接后一级移位寄存器单元的第一子移位寄存器单元的扫描脉冲输入端和第二子移位寄存器单元的扫描脉冲输入端，后一级移位寄存器单元的第一子移位寄存器单元的扫描脉冲输出端连接前一级移位寄存器单元的第一子移位寄存器单元的复位控制端和第二子移位寄存器单元的复位控制端。

第三方面，本发明还提供了一种显示装置，包括上文所述的栅极驱动电路。

由上述技术方案可知，本发明提出的移位寄存器单元包括两个子移位寄存器单元，且两个子移位寄存器单元的扫描脉冲输出端相互独立，这样将其中一个扫描脉冲输出端输出的扫描脉冲专门用于为下一级移位寄存器单元提供输入信号，而另一个扫描脉冲输出端输出的扫描作为栅极扫描信号。从而避免像素区的RC延迟影响输入到下一级移位寄存器单元的扫描脉冲。

附图说明

通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：

图1是本发明实施例提出的一种移位寄存器单元的结构框图；

图2是图1所示的一种移位寄存器单元中子移位寄存器单元的结构框图；

图3a和图3b是本发明一实施例提出的子移位寄存器单元的部分电路图；

图4是图3a和图3b所示的一种移位寄存器单元的电路时序图；

图5是本发明实施例提供的一种栅极驱动电路的结构框图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明实施例提出的一种移位寄存器单元的结构框图，参见图1，该移位寄存器单元，包括：第一子移位寄存器单元100和第二子移位寄存器单元200；

每一个子移位寄存器单元包括时钟信号端CLK、扫描脉冲输入端INPUT、复位控制端RESET以及扫描脉冲输出端OUTPUT，用于根据时钟信号端CLK和复位控制端RESET输入的信号对扫描脉冲输入端INPUT输入的扫描脉冲进行移位后通过扫描脉冲输出端OUTPUT输出；

第一子移位寄存器单元100和第二子移位寄存器单元200时钟信号端CLK对应相连，扫描脉冲输入端INPUT对应相连，复位控制端RESET对应相连，扫描脉冲输出端OUTPUT1/OUTPUT2相互独立。

本发明提出的移位寄存器单元基于第一子移位寄存器单元100和第二子移位寄存器单元200，将扫描脉冲输入端INPUT和复位控制端RESET所接信号转换为第一子移位寄存器单元100和第二子移位寄存器单元200的开关信号。从而，第一子移位寄存器单元100和第二子移位寄存器单元200的扫描脉冲输出模块OUTPUT可以在开关信号的控制下分别利用相同的时钟信号在第一扫描脉冲输出端OUTPUT1和第二扫描脉冲输出端OUTPUT2处形成输出信号。由此，本发明可以在一个移位寄存器单元中实现分别输出栅极开启信号和级联信号，而且级联信号不受像素区域负载的影响。

作为一种具体的示例，第一子移位寄存器单元100和第二子移位寄存器单元200的结构可以相同，这样能够降低设计和制作难度。

作为一种具体的示例，图2示出了一种移位寄存器单元中子移位寄存器单元的结构框图。如图2所示：

该移位寄存器单元还包括第一电平直流电压端VDD和第二电平直流电压端VSS；该移位寄存器单元的至少一个子移位寄存器单元包括：

输入模块110，连接扫描脉冲输入端INPUT和第一节点N1，用于在扫描脉冲输入端INPUT为第一电平时将所述第一节点N1置为扫描脉冲输入端INPUT输入的电平；

输出模块120，连接扫描脉冲输出端OUTPUT、时钟信号端CLK和第一节点N1，用于在第一节点N1为第一电平时将扫描脉冲输出端OUTPUT的电平置为时钟信号端CLK输入的电平；在第一节点N1悬浮时，维持第一节点N1的电荷，在扫描脉冲输出端OUTPUT悬浮时，维持扫描脉冲输出端OUTPUT的电荷；

第一复位模块130，连接复位控制端RESET、第一节点N1和第二电平直流电压端VSS，用于在复位控制端RESET为第一电平时，将第一节点N1置为第二电平直流电压端VSS输入的电平；

第二复位模块140，连接第一节点N1、第二节点N2、扫描脉冲输出端OUTPUT和第二电平直流电压端VSS；用于在第二节点N2为第一电平时，将第一节点N1和扫描脉冲输出端OUTPUT置为第二电平直流电压端VSS输入的电平；

第二节点控制模块150，连接第一节点N1、第二节点N2、第一电平直流电压端VDD和第二电平直流电压端VSS；用于在第一节点N1为第一电平时将所述第二节点N2置为第二电平直流电压端VSS输入的电平，在所述第一节点N1为第二电平时将所述第二节点N2置为第一电平直流电压端VDD输入的电平。

为了更清楚地说明上述各模块的结构与功能，以第一电平为高电平、第二电平为低电平为例，下面对该移位寄存器单元的工作原理作一简述，参见图2：

第I阶段，时钟信号端CLK和复位信号端RESET为低电平，且扫描脉冲输入端INPUT的电平刚由低电平转为高电平。此时，由于复位信号端RESET为低电平，因此第一复位模块130不对第一节点N1起作用；而由于扫描脉冲输入端INPUT所接信号为高电平，因此输入模块110将把第一节点N1置为高电平；在第一节点N1的高电平的作用下，一方面，第二节点控制模块150将第二节点N2置为第二电平直流电压端VSS输入的电位，以使第二复位模块140不对第一节点N1起作用；另一方面，输出模块120将把扫描脉冲输出端OUTPUT的电平处置为时钟信号端CLK输入的电平；

第II阶段，复位信号端RESET保持低电平，时钟信号端CLK由低电平转为高电平，扫描脉冲输入端INPUT的电平刚由高电平转为低电平。此时，由于复位信号端RESET为低电平，第一复位模块130不对第一节点N1起作用；由于扫描脉冲输入端INPUT的电平为低电平，输入模块110不对第一节点N1起作用；而由于输出模块120存储了扫描脉冲输入端INPUT所接信号在前一阶段的电位，因此，扫描脉冲输出端OUTPUT依然输出时钟信号CLK的电平；

第III阶段，扫描脉冲输入端INPUT的电平保持低电平，复位信号端RESET由低电平转为高电平，时钟信号端CLK由高电平转为低电平。此时，由于扫描脉冲输入端INPUT的电平为低电平，输入模块110不对第一节点N1起作用，进而第二节点控制模块150将第二节点N2处置为低电平，在第二节点N2为点电平的作用下，第二复位模块140将第一节点N1和扫描脉冲输出端OUTPUT置为第二电平直流电压端VSS输入的电平；另外，由于复位信号端RESET为高电平，第一复位模块130将第一节点N1处置为第二电平直流电压端VSS输入的电平；

作为一种具体的示例，图3a和图3b示出了本发明一实施例提出的子移位寄存器单元的部分电路图。如图3a和图3b所示：

作为一种输入模块110内部结构的具体示例，本发明实施例中的输入模块110包括第一晶体管M1。其中：

所述第一晶体管M1的栅极连接所述扫描脉冲输入端INPUT，源极和漏极中的一个连接所述扫描脉冲输入端INPUT，另一个连接所述第一节点N1；导通电平为第一电平。

需要说明的是，本发明实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的器件，在采用的晶体管的源极、漏极具有对称结构时，源极与漏极可以不作特别区分。作为一种示例，本发明实施例中每个晶体管栅极连接低电平时该晶体管开启，且不区分每个晶体管的源极与漏极。本领域技术人员可以根据相应的功能在具体应用电路中确定每个晶体管的源极与漏极，在此不再赘述。

可理解的是，本发明实施例中由于晶体管采用高电平开启，因此第一电平为高电平，可来源自第一电平电压线VDD；第二电平为低电平，可来源自第二电平电压线VSS。由此，在扫描脉冲输入端INPUT所接信号均为高电平时，第一晶体管M1开启，以形成由扫描脉冲输入端INPUT流向第一节点N1的电流，实现输入模块110将第一节点N1置为扫描脉冲输入端INPUT输入的电平的功能。

作为一种输出模块120内部结构的具体示例，本发明实施例中的输出模块120包括第二晶体管M2和电容C。其中：

所述第二晶体管M2的栅极连接所述第一节点N1，源极和漏极中的一个连接所述时钟信号端CLK，另一个连接所述扫描脉冲输出端OUTPUT；导通电平为第一电平。

所述电容C第一端连接所述第一节点N1，第二端连接所述扫描脉冲输出端OUTPUT。

由此，可以在第一节点N1为高电平时，第二晶体管M2开启，以使时钟信号CLK接入至扫描脉冲输出端OUTPUT；在第一节点N1悬浮时，由电容C维持第一节点N1的电荷，在扫描脉冲输出端OUTPUT悬浮(floating)时，维持扫描脉冲输出端OUTPUT的电荷

作为一种第一复位模块130内部结构的具体示例，本发明实施例中的所述第一复位模块130包括：第三晶体管M3。其中：

所述第三晶体管M3的栅极连接所述复位控制端RESET，源极和漏极中的一个连接所述第一节点N1，另一个连接第二电平直流电压端VSS；导通电平为第一电平。

由此，在复位控制端RESET为第一电平时，第三晶体管M3导通，已形成由第二电平直流电压端VSS流向第一节点N1的电流，实现将第一节点N1置为第二电平直流电压端VSS输入的电平的功能。

作为一种第二复位模块140内部结构的具体示例，本发明实施例中的第二复位模块140包括：第四晶体管M4和第五晶体管M5。其中：

所述第四晶体管M4的栅极连接所述第二节点N2，源极和漏极中的一个连接所述第一节点N1，另一个连接所述二电平直流电压端VSS；导通电平为第一电平；

所述第五晶体管M5的栅极连接所述第二节点N2，源极和漏极中的一个连接所述扫描脉冲输出端OUTPUT，另一个连接所述第二电平直流电压端VSS；导通电平为第一电平。

由此，在第二节点N2为第一电平时，第四晶体管M4和第五晶体管M5导通，以形成由第二电平直流电压端VSS流向第一节点N1和扫描脉冲输出端OUTPUT的电流，实现将第一节点N1和扫描脉冲输出端OUTPUT置为第二电平直流电压端VSS输入的电平的功能。

作为一种第二节点控制模块150内部结构的具体示例，本发明实施例提出的第二节点控制模块150包括：第六晶体管M6和第七晶体管M7。其中：

所述第六晶体管M6的栅极连接所述第一电平直流电压端VDD，源极和漏极中的一个连接所述第一电平直流电压端VDD，另一个连接所述第二节点N2；导通电平为第一电平。

所述第七晶体管M7的栅极连接所述第一节点N1，源极和漏极中的一个连接所述第二节点N2，另一个连接所述第二电平直流电压端VSS；导通电平为第一电平。

由此，在第一节点N1为第一电平时，第七晶体管M7导通，已形成由第二电平直流电压端VSS流向第二节点的电流，实现将第二节点N2置为第二电平直流电压端VSS输入的电平功能；在第一节点N1为第二电平时，第七晶体管M7关闭，以形成由第一电平直流电压端VDD流向第二节点N2的电流，实现将第二节点N2置为第一电平直流电压端VDD输入的电平的功能。

由于第二子移位寄存器单元200和第一子移位寄存器单元100结构相同，而且连接相同的描脉冲输入端INPUT、扫描脉冲输出端OUTPUT和时钟信号端CLK，其工作原理相似，因此，可以实现第一子移位寄存器单元100的扫描脉冲输出端OUTPUT1和第二子移位寄存器单元200的扫描脉冲输出端OUTPUT2中的一个输出栅极开启信号，另一个输出级联信号，并传输至前后两级移位寄存器单元，以使级联信号仅作为上一级移位寄存器单元的复位信号和下一级移位寄存器单元的扫描脉冲输入信号，与像素区隔离，进而避免级联信号受像素区域负载的影响。

图4示出了图3a和图3b所示的一种移位寄存器单元的电路时序图，如图4所示，本发明实施例提供的一种移位寄存器单元的工作过程，包括：

第I阶段：时钟信号GOA_CLK和复位信号GOA_RESET为低电平，第四晶体管M4关闭，第一复位模块130不对第一节点N1起作用；而此时扫描脉冲输入端INPUT所接扫描脉冲GOA_IN刚由低电平转为高电平，第一晶体管M1开启，以使第一节点N1处电位由输入模块110所接高电平的写入被置为高电平；在第一节点N1为高电平的作用下，一方面，第二晶体管M2开启，时钟信号GOA_CLK通过第二晶体管M2将扫描脉冲输出端OUTPUT输出的信号GOA_OUT1置为时钟信号GOA_CLK的低电平；电容C的两极之间具有压差对电容充电；另一方面，第七晶体管M7开启，形成由第二电平直流电压端VSS流向第二节点N2的电流，以将第二节点N2置为第二电平直流电压端VSS输入的低电平，第四晶体管M4和第五晶体管M5处于关闭状态；

第II阶段，复位信号GOA_RESET保持为低电平，第四晶体管M4保持关闭，第一复位模块130不对第一节点N1起作用；时钟信号GOA_CLK由低电平转为高电平，扫描脉冲GOA_IN由高电平转为低电平，第一晶体管M1关闭，因此，输入模块110不对第一节点N1产生作用；但由于在第I阶段电容C已经充电，会使第一节点N1保持为高电位状态，第二晶体管M2保持开启状态，扫描脉冲输出端OUTPUT仍然输出时钟信号GOA_CLK的电平；

第III阶段：扫描脉冲GOA_IN保持低电平，第一晶体管M1关闭，因此，输入模块110不对第一节点N1产生作用；时钟信号GOA_CLK由高电平转为低电平，复位信号GOA_RESET由低电平转为高电平，第四晶体管M4开启，形成由第二电平直流电压端VSS流向第一节点N1的电流，以将第一节点N1置为低电平，第二晶体管M2关闭；在第一节点N1为低电平的作用下，第七晶体管M7关闭，形成第一电平直流电压端VDD通过开启状态的第六晶体管M6流向第二节点N2的电流，进而将第二节点N2置为高电平，第四晶体管M4和第五晶体管M5开启，以形成由第二电平直流电压端VSS流向第一节点N1和扫描脉冲输出端OUTPUT的电流，以使扫描脉冲输出端OUTPUT输出第二电平直流电压端VSS输入的电平。

本发明实施例提供的一种移位寄存器单元电路采用14个晶体管以及2个电容即可实现。其中第二晶体管M2，第九晶体管M9作为输出晶体管从扫描脉冲输出端OUTPUT1输出信号GOA_OUT_1与扫描脉冲输出端OUTPUT2输出信号GOA_OUT_2。也就是说，本发明实施例可以在一个移位寄存器单元电路输出一个栅极驱动信号和一个级联信号。与采用现有的移位寄存器单元在扫描脉冲输出端一个输出信号，且该输出信号连接像素区并充当下一移位寄存器单元的扫描脉冲GOA_IN和上一级移位寄存器单元的复位信号GOA_RESET相比较，本发明实施例可以使得移位寄存器单元中一个子移位寄存器单元输出的级联信号不受像素区域负载的影响，避免出现起始端移位寄存器单元和结束端移位寄存器单元的输出波形差别非常大。

图5示出了本发明实施例提供的一种栅极驱动电路的结构框图，如图5所示，该栅极驱动电路，包括多级上述的移位寄存器单元(扫描脉冲输入端记为GOA_IN_1、…、GSTV_IN_n-1、GSTV_IN_n、…；扫描脉冲输出端记为GOA_OUT_1、GOA_OUT_2、…、GOA_OUT_n-1、GOA_OUT_n、GOA_OUT_n+1、…；复位控制端即为为GOA_RESTE_1、…、GSTV_RESTE_n-1、GSTV_RESTE_n、…)。

在相邻两级移位寄存器单元中，前一级移位寄存器单元的第一子移位寄存器单元的扫描脉冲输出端连接后一级移位寄存器单元的第一子移位寄存器单元的扫描脉冲输入端和第二子移位寄存器单元的扫描脉冲输入端，后一级移位寄存器单元的第一子移位寄存器单元的扫描脉冲输出端连接前一级移位寄存器单元的第一子移位寄存器单元的复位控制端和第二子移位寄存器单元的复位控制端。其中，n为大于1的正整数。

基于同样的发明构思，本发明实施例提供一种包括上述任意一种栅极驱动电路的显示装置。

该显示装置可以为：显示面板、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置由于包括上述任意一种栅极驱动电路，因而可以解决同样的技术问题，并取得相同的技术效果，在此不再一一赘述。

本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限定。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限定的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (11)

1.一种移位寄存器单元，其特征在于，包括：第一子移位寄存器单元和第二子移位寄存器单元；

每一个子移位寄存器单元包括时钟信号端、扫描脉冲输入端、复位控制端以及扫描脉冲输出端，用于根据时钟信号端和复位控制端输入的信号对扫描脉冲输入端输入的扫描脉冲进行移位后通过扫描脉冲输出端输出；

第一子移位寄存器单元和第二子移位寄存器单元时钟信号端对应相连，扫描脉冲输入端对应相连，复位控制端对应相连，扫描脉冲输出端相互独立。

2.根据权利要求1所述的移位寄存器单元，其特征在于，第一子移位寄存器单元和第二子移位寄存器单元的结构相同。

3.根据权利要求1所述的移位寄存器单元，其特征在于，还包括第一电平直流电压端和第二电平直流电压端；至少一个子移位寄存器单元包括：

输入模块，连接扫描脉冲输入端和第一节点，用于在扫描脉冲输入端为第一电平时将所述第一节点置为扫描脉冲输入端输入的电平；

输出模块，连接扫描脉冲输出端、时钟信号端和第一节点，用于在第一节点为第一电平时将扫描脉冲输出端的电平置为时钟信号端输入的电平；在第一节点悬浮时，维持第一节点的电荷，在扫描脉冲输出端悬浮时，维持扫描脉冲输出端的电荷；

第一复位模块，连接复位控制端、第一节点和第二电平直流电压端，用于在复位控制端为第一电平时，将第一节点置为第二电平直流电压端输入的电平；

第二复位模块，连接第一节点、第二节点、扫描脉冲输出端和第二电平直流电压端；用于在第二节点为第一电平时，将第一节点和扫描脉冲输出端置为第二电平直流电压端输入的电平；

第二节点控制模块，连接第一节点、第二节点、第一电平直流电压端和第二电平直流电压端；用于在第一节点为第一电平时将所述第二节点置为第二电平直流电压端输入的电平，在所述第一节点为第二电平时将所述第二节点置为第一电平直流电压端输入的电平。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述输入模块包括第一晶体管；

所述第一晶体管的栅极连接所述扫描脉冲输入端，源极和漏极中的一个连接所述扫描脉冲输入端，另一个连接所述第一节点；导通电平为第一电平。

5.根据权利要求3所述的移位寄存器单元，其特征在于，所述输出模块包括第二晶体管和电容；

所述第二晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述时钟信号端，另一个连接所述扫描脉冲输出端；导通电平为第一电平

所述电容的第一端连接所述第一节点，第二端连接所述扫描脉冲输出端。

6.根据权利要求3所述的移位寄存器单元，其特征在于，所述第一复位模块包括：第三晶体管；

所述第三晶体管的栅极连接所述复位控制端，源极和漏极中的一个连接所述第一节点，另一个连接第二电平直流电压端；导通电平为第一电平。

7.根据权利要求3所述的移位寄存器单元，其特征在于，所述第二复位模块包括：第四晶体管和第五晶体管；

所述第四晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一节点，另一个连接所述二电平直流电压端；导通电平为第一电平

所述第五晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述扫描脉冲输出端，另一个连接所述第二电平直流电压端；导通电平为第一电平。

8.根据权利要求3所述的移位寄存器单元，其特征在于，所述第二节点控制模块包括：第六晶体管和第七晶体管；

所述第六晶体管的栅极连接所述第一电平直流电压端，源极和漏极中的一个连接所述第一电平直流电压端，另一个连接所述第二节点；导通电平为第一电平

所述第七晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二节点，另一个连接所述第二电平直流电压端；导通电平为第一电平。

9.根据权利要求3-8任一项所述的移位寄存器单元，其特征在于，所述第一电平为高电平，所述第二电平为低电平。

10.一种栅极驱动电路，其特征在于，包括多级如权利要求1-8中任意一项所述移位寄存器单元；

在相邻两级移位寄存器单元中，前一级移位寄存器单元的第一子移位寄存器单元的扫描脉冲输出端连接后一级移位寄存器单元的第一子移位寄存器单元的扫描脉冲输入端和第二子移位寄存器单元的扫描脉冲输入端，后一级移位寄存器单元的第一子移位寄存器单元的扫描脉冲输出端连接前一级移位寄存器单元的第一子移位寄存器单元的复位控制端和第二子移位寄存器单元的复位控制端。

11.一种显示装置，其特征在于，包括如权利要求10所述的栅极驱动电路。