JP2021534438A - シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 - Google Patents
シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 Download PDFInfo
- Publication number
- JP2021534438A JP2021534438A JP2020561712A JP2020561712A JP2021534438A JP 2021534438 A JP2021534438 A JP 2021534438A JP 2020561712 A JP2020561712 A JP 2020561712A JP 2020561712 A JP2020561712 A JP 2020561712A JP 2021534438 A JP2021534438 A JP 2021534438A
- Authority
- JP
- Japan
- Prior art keywords
- node
- terminal
- transistor
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 33
- 230000004044 response Effects 0.000 claims abstract description 118
- 239000003990 capacitor Substances 0.000 claims description 78
- 230000002265 prevention Effects 0.000 claims description 72
- 230000005540 biological transmission Effects 0.000 claims description 63
- 230000007704 transition Effects 0.000 claims 1
- 101100102583 Schizosaccharomyces pombe (strain 972 / ATCC 24843) vgl1 gene Proteins 0.000 description 54
- 102100023478 Transcription cofactor vestigial-like protein 1 Human genes 0.000 description 54
- 238000010586 diagram Methods 0.000 description 48
- 101150109818 STU1 gene Proteins 0.000 description 28
- 101100102598 Mus musculus Vgll2 gene Proteins 0.000 description 16
- 102100023477 Transcription cofactor vestigial-like protein 2 Human genes 0.000 description 16
- 101100204269 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) STU2 gene Proteins 0.000 description 13
- 239000008186 active pharmaceutical agent Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 102100038387 Cystatin-SN Human genes 0.000 description 5
- 101000884768 Homo sapiens Cystatin-SN Proteins 0.000 description 5
- 230000001808 coupling effect Effects 0.000 description 4
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 3
- 102100028007 Cystatin-SA Human genes 0.000 description 3
- 101000722958 Homo sapiens Cystatin-SA Proteins 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 101100116382 Xenopus laevis ddx4 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
- Electronic Switches (AREA)
Abstract
Description
本出願は、2018年8月23日に中国特許庁に提出された中国特許出願201810966800.7の優先権を主張し、その全ての内容が援用により本出願に取り込まれる。
Claims (29)
- シフトレジスタユニットであって、
第1サブユニットと、第2サブユニットとを含み、
前記1サブユニットは、第1ノードを介して第1出力回路に連結される第1入力回路を含み、前記第1入力回路は、第1入力信号に応答して前記第1ノードの電圧レベルを制御するように構成され、前記第1出力回路は、前記第1ノードの電圧レベルに応答してシフトレジスタ信号及び第1出力信号を出力するように構成され、
前記第2サブユニットは、第2ノードを介して第2出力回路に連結される第2入力回路を含み、前記第2入力回路は、前記第1入力信号に応答して前記第2ノードの電圧レベルを制御するように構成され、前記第2出力回路は、前記第2ノードの電圧レベルに応答して第2出力信号を出力するように構成される、シフトレジスタユニット。 - 前記第1ノード及び前記第2ノードに連結され、且つ選択制御信号を受信して前記第1ノード及び前記第2ノードのそれぞれの電圧レベルを制御するように構成されるブランク入力サブユニットを更に含む、請求項1に記載のシフトレジスタユニット。
- 前記ブランク入力サブユニットは、共通入力回路と、第1伝送回路と、第2伝送回路とを含み、
前記共通入力回路は、前記選択制御信号に応答して第3ノードの電圧レベルを制御し、且つ第4ノードの電圧レベルを制御するように構成され、
前記第1伝送回路は、前記第1ノード及び前記第4ノードに連結され、且つ前記第4ノードの電圧レベル又は第1伝送信号に応答して前記第1ノードの電圧レベルを制御するように構成され、
前記第2伝送回路は、前記第2ノード及び前記第4ノードに連結され、且つ前記第4ノードの電圧レベル及び第2伝送信号に応答して前記第2ノードの電圧レベルを制御するように構成される、請求項2に記載のシフトレジスタユニット。 - 前記共通入力回路は、選択制御回路と、第3入力回路とを更に含み、
前記選択制御回路は、前記選択制御信号に応答して第2入力信号を利用して前記第3ノードの電圧レベルを制御し、前記第3ノードの電圧レベルを維持するように構成され、
前記第3入力回路は、前記第3ノードの電圧レベルに応答して前記第4ノードの電圧レベルを制御するように構成される、請求項3に記載のシフトレジスタユニット。 - 前記選択制御回路は、第1トランジスタと、第1キャパシタとを含み、前記第1トランジスタは、前記選択制御信号を受信するように構成されるゲート端子と、前記第2入力信号を受信するように構成される第1端子と、前記第3ノードに連結される第2端子とを有し、前記第1キャパシタは、前記第3ノードに連結される第1端子を有する、請求項4に記載のシフトレジスタユニット。
- 前記第3入力回路は、
前記第3ノードに連結されるゲートと、第1クロック信号を受信するように構成される第1端子と、前記第4ノードに連結される第2端子とを有する第2トランジスタを含む、請求項4に記載のシフトレジスタユニット。 - 前記第1伝送回路は、第3トランジスタを含み、前記第2伝送回路は、第4トランジスタを含み、
前記第3トランジスタは、前記第4ノードに連結されるゲート端子と、第1電圧を受信するように構成される第1端子と、前記第1ノードに連結される第2端子とを有し、
前記第4トランジスタは、前記第4ノードに連結されるゲート端子と、前記第1電圧を受信するように構成される第1端子と、前記第2ノードに連結される第2端子とを有する、請求項3から6のいずれか一項に記載のシフトレジスタユニット。 - 前記第1入力回路は、第5トランジスタを含み、前記第1出力回路は、第6トランジスタと、第7トランジスタと、第2キャパシタとを含み、
前記第5トランジスタは、前記第1入力信号を受信するように構成されるゲート端子と、第1電圧を受信するように構成される第1端子と、前記第1ノードに連結される第2端子とを有し、
前記第6トランジスタは、前記第1ノードに連結されるゲート端子と、第2クロック信号をシフトレジスタ信号として受信するように構成される第1端子と、前記シフトレジスタ信号を出力するように構成される第2端子とを有し、
前記第7トランジスタは、前記第1ノードに連結されるゲート端子と、第3クロック信号を前記第1出力信号として受信するように構成される第1端子と、前記第1出力信号を出力するように構成される第2端子とを有し、
前記第2キャパシタは、前記第1ノードに連結される第1端子と、前記第7トランジスタの第2端子に連結される第2端子とを有する、請求項1から6のいずれか一項に記載のシフトレジスタユニット。 - 前記第2入力回路は、第8トランジスタを含み、前記第2出力回路は、第9トランジスタと、第3キャパシタとを含み、
前記第8トランジスタは、前記第1入力信号を受信するように構成されるゲート端子と、前記第1電圧を受信するように構成される第1端子と、前記第2ノードに連結される第2端子とを有し、
前記第9トランジスタは、前記第2ノードに連結されるゲート端子と、第4クロック信号を前記第2出力信号として受信するように構成される第1端子と、前記第2出力信号を出力するように構成される第2端子とを有し、
前記第3キャパシタは、前記第2ノードに連結される第1端子と、前記第9トランジスタの第2端子に連結される第2端子とを有する、請求項1から6のいずれか一項に記載のシフトレジスタユニット。 - 前記第1サブユニットは、第1制御回路と、第1リセット回路と、第2リセット回路と、シフトレジスタ出力端子と、第1出力端子とを更に含み、
前記第1制御回路は、前記第1ノードでの電圧レベル及び第2電圧に応答して第5ノードの電圧レベルを制御するように構成され、
前記第1リセット回路は、前記第5ノードでの電圧レベルに応答して前記第1ノード、前記シフトレジスタ出力端子及び前記第1出力端子での電圧レベルをリセットするように構成され、
前記第2リセット回路は、第6ノードでの電圧レベルに応答して前記第1ノード、前記シフトレジスタ出力端子及び前記第1出力端子での電圧レベルをリセットするように構成される、請求項6に記載のシフトレジスタユニット。 - 前記第2サブユニットは、第2制御回路と、第3リセット回路と、第4リセット回路と、第2出力端子とを更に含み、
前記第2出力端子は、前記第2出力信号を出力するように構成され、
前記第2制御回路は、前記第2ノードでの電圧レベル及び第3電圧に応答して前記第6ノードの電圧レベルを制御するように構成され、
前記第3リセット回路は、前記第6ノードの電圧レベルに応答して前記第2ノード及び前記第2出力端子での電圧レベルをリセットするように構成され、
前記第4リセット回路は、前記第5ノードの電圧レベルに応答して前記第2ノード及び前記第2出力端子での電圧レベルをリセットするように構成される、請求項10に記載のシフトレジスタユニット。 - 前記ブランク入力サブユニットは、
前記第4ノード、前記第5ノード及び前記第6ノードに連結され、且つ前記第5ノード又は前記第6ノードでの電圧レベルに応答して前記第4ノードの電圧レベルをリセットするように構成される共通リセット回路を更に含む、請求項11に記載のシフトレジスタユニット。 - 前記共通リセット回路は、第10トランジスタと、第11トランジスタとを含み、
前記第10トランジスタは、前記第5ノードに連結されるゲート端子と、前記第4ノードに連結される第1端子と、第4電圧を受信するように構成される第2端子とを有し、
前記第11トランジスタは、前記第6ノードに連結されるゲート端子と、前記第4ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する、請求項12に記載のシフトレジスタユニット。 - 前記第1制御回路は、第12トランジスタと、第13トランジスタとを含み、
前記第1リセット回路は、第14トランジスタと、第15トランジスタと、第16トランジスタとを含み、
前記第2リセット回路は、第17トランジスタと、第18トランジスタと、第19トランジスタとを含み、
前記第12トランジスタは、共に、前記第2電圧を受信するように構成されるゲート端子及び第1端子と、前記第5ノードに連結される第2端子とを有し、
前記第13トランジスタは、前記第1ノードに連結されるゲート端子と、前記第5ノードに連結される第1端子と、第4電圧を受信するように構成される第2端子とを有し、
前記第14トランジスタは、前記第5ノードに連結されるゲート端子と、前記第1ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有し、
前記第15トランジスタは、前記第5ノードに連結されるゲート端子と、前記シフトレジスタ出力端子に連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有し、
前記第16トランジスタは、前記第5ノードに連結されるゲート端子と、前記第1出力端子に連結される第1端子と、第5電圧を受信するように構成される第2端子とを有し、
前記第17トランジスタは、前記第6ノードに連結されるゲート端子と、前記第1ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有し、
前記第18トランジスタは、前記第6ノードに連結されるゲート端子と、前記シフトレジスタ出力端子に連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有し、
前記第19トランジスタは、前記第6ノードに連結されるゲート端子と、前記第1出力端子に連結される第1端子と、前記第5電圧を受信するように構成される第2端子とを有する、請求項10に記載のシフトレジスタユニット。 - 前記第2制御回路は、第20トランジスタと、第21トランジスタとを含み、
前記第3リセット回路は、第22トランジスタと、第23トランジスタとを含み、
前記第4リセット回路は、第24トランジスタと、第25トランジスタとを含み、
前記第20トランジスタは、共に、前記第3電圧を受信するように構成されるゲート端子及び第1端子と、前記第6ノードに連結される第2端子とを有し、
前記第21トランジスタは、前記第2ノードに連結されるゲート端子と、前記第6ノードに連結される第1端子と、第4電圧を受信するように構成される第2端子とを有し、
前記第22トランジスタは、前記第6ノードに連結されるゲート端子と、前記第2ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有し、
前記第23トランジスタは、前記第6ノードに連結されるゲート端子と、前記第2出力端子に連結される第1端子と、第5電圧を受信するように構成される第2端子とを有し、
前記第24トランジスタは、前記第5ノードに連結されるゲート端子と、前記第2ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有し、
前記第25トランジスタは、前記第5ノードに連結されるゲート端子と、前記第2出力端子に連結される第1端子と、前記第5電圧を受信するように構成される第2端子とを有する、請求項11に記載のシフトレジスタユニット。 - 前記第1サブユニットは、第3出力信号を出力するように構成される第3出力端子を更に含み、前記第2サブユニットは、第4出力信号を出力するように構成される第4出力端子を更に含み、
前記第1リセット回路及び前記第2リセット回路は、前記第3出力端子での電圧レベルをリセットするように構成され、前記第3リセット回路及び前記第4リセット回路は、前記第4出力端子での電圧レベルをリセットするように構成される、請求項11に記載のシフトレジスタユニット。 - 前記第1サブユニットは、第3制御回路と、第4制御回路とを更に含み、
前記第3制御回路は、前記第1クロック信号に応答して前記第5ノードの電圧レベルを制御するように構成され、前記第4制御回路は、前記第1入力信号に応答して前記第5ノードの電圧レベルを制御するように構成され、
前記第2サブユニットは、第5制御回路と、第6制御回路とを更に含み、
前記第5制御回路は、前記第1クロック信号に応答して前記第6ノードの電圧レベルを制御するように構成され、前記第6制御回路は、前記第1入力信号に応答して前記第6ノードの電圧レベルを制御するように構成される、請求項11に記載のシフトレジスタユニット。 - 前記第1サブユニットは、第5リセット回路と、第6リセット回路とを更に含み、
前記第5リセット回路は、表示リセット信号に応答して前記第1ノードでの電圧レベルをリセットするように構成され、前記第6リセット回路は、フルスケールリセット信号に応答して前記第1ノードでの電圧レベルをリセットするように構成され、
前記第2サブユニットは、第7リセット回路と、第8リセット回路とを更に含み、
前記第7リセット回路は、前記表示リセット信号に応答して前記第2ノードでの電圧レベルをリセットするように構成され、前記第8リセット回路は、前記フルスケールリセット信号に応答して前記第2ノードでの電圧レベルをリセットするように構成される、請求項17に記載のシフトレジスタユニット。 - 共通漏れ防止回路と、第1漏れ防止回路と、第2漏れ防止回路とを更に含み、
前記共通漏れ防止回路は、前記第1ノード及び第7ノードに接続され、且つ前記第1ノードでの電圧レベルに応答して前記第7ノードでの電圧レベルを制御するように構成され、
前記第1漏れ防止回路は、前記第7ノード、前記第1リセット回路、前記第2リセット回路、前記第5リセット回路及び前記第6リセット回路に接続され、且つ第7ノードの電圧レベルに応答して前記第1ノードに漏れが発生するのを防止するように構成され、
前記第2漏れ防止回路は、前記第7ノード、前記第3リセット回路、前記第4リセット回路、前記第7リセット回路及び前記第8リセット回路に接続され、且つ前記第7ノードでの電圧レベルに応答して前記第2ノードに漏れが発生するのを防止するように構成される、請求項18に記載のシフトレジスタユニット。 - 前記第1サブユニットは、前記第1ノードに接続される第1入力回路と、前記第1ノード及び第5ノードに接続される第1制御回路と、前記第3ノード及び前記第5ノードに接続される第3制御回路と、前記第5ノードに接続される第4制御回路と、前記第1ノードの電圧レベルにより制御される前記第1出力回路と、前記第1ノード、前記第5ノード及び第7ノードに接続される第1リセット回路と、前記第1ノード、第6ノード及び前記第7ノードに接続される第2リセット回路と、前記第1ノード及び前記第7ノードに接続される第5リセット回路と、前記第1ノード及び前記第7ノードに接続される第6リセット回路とを含み、
前記第1入力回路は、前記第1入力信号を受信するように構成されるゲート端子と、前記第1電圧を受信するように構成される第1端子と、前記第1ノードに連結される第2端子とを有する第5トランジスタを含み、
前記第1制御回路は、
共に、第2電圧を受信するように構成されるゲート端子及び第1端子と、前記第5ノードに連結される第2端子とを有する第12トランジスタと、
前記第1ノードに連結されるゲート端子と、前記第5ノードに連結される第1端子と、第4電圧を受信するように構成される第2端子とを有する第13トランジスタとを含み、
前記第3制御回路は、
第1クロック信号を受信するように構成されるゲート端子と、前記第5ノードに接続される第1端子と、第2端子とを有する第32トランジスタと、
前記第3ノードに連結されるゲート端子と、前記第32トランジスタの第2端子に連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第33トランジスタとを含み、
前記第4制御回路は、前記第1入力信号を受信するように構成されるゲート端子と、前記第5ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第34トランジスタを含み、
前記第1出力回路は、
前記第1ノードに連結されるゲート端子と、第2クロック信号を受信するように構成される第1端子と、シフトレジスタ出力端子に連結されて、前記第1ノードの電圧レベルに応答して前記第2クロック信号を前記シフトレジスタ信号として出力するための第2端子とを有する第6トランジスタと、
前記第1ノードに連結されるゲート端子と、第3クロック信号を受信するように構成される第1端子と、第1出力端子に連結されて、前記第1ノードの電圧レベルに応答して前記第3クロック信号を前記第1出力信号として出力するための第2端子とを有する第7トランジスタと、
前記第1ノードに連結される第1端子と、前記第1出力端子に連結される第2端子とを有する第2キャパシタと、
前記第1ノードに連結されるゲート端子と、第5クロック信号を受信するように構成される第1端子と、第3出力端子に連結されて、前記第1ノードの電圧レベルに応答して前記第5クロック信号を出力するための第2端子とを有する第26トランジスタと、
前記第1ノードに連結される第1端子と、前記第3出力端子に連結される第2端子とを有する第4キャパシタとを含み、
前記第1リセット回路は、
前記第5ノードに連結されるゲート端子と、前記第1ノードに連結される第1端子と、前記第7ノードに連結される第2端子とを有する第14漏れ防止トランジスタと、
前記第5ノードに連結されるゲート端子と、前記第7ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第14トランジスタと、
前記第5ノードに連結されるゲート端子と、前記シフトレジスタ出力端子に連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第15トランジスと、
前記第5ノードに連結されるゲート端子と、前記第1出力端子に連結される第1端子と、第5電圧を受信するように構成される第2端子とを有する第16トランジスタと、
前記第5ノードに連結されるゲート端子と、前記第3出力端子に連結される第1端子と、前記第5電圧を受信するように構成される第2端子とを有する第27トランジスタとを含み、
前記第2リセット回路は、
前記第6ノードに連結されるゲート端子と、前記第1ノードに連結される第1端子と、第2端子とを有する第17漏れ防止トランジスタと、
前記第6ノードに連結されるゲート端子と、前記第17漏れ防止トランジスタの第2端子に連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第17トランジスタと、
前記第6ノードに連結されるゲート端子と、前記シフトレジスタ出力端子に連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第18トランジスタと、
前記第6ノードに連結されるゲート端子と、前記第1出力端子に連結される第1端子と、前記第5電圧を受信するように構成される第2端子とを有する第19トランジスタと、
前記第6ノードに連結されるゲート端子と、前記第3出力端子に連結される第1端子と、前記第5電圧を受信するように構成される第2端子とを有する第28トランジスタとを含み、
前記第5リセット回路は、
表示リセット信号を受信するように構成されるゲート端子と、前記第1ノードに連結される第1端子と、前記第7ノードに連結される第2端子とを有する第38漏れ防止トランジスタと、
前記表示リセット信号を受信するように構成されるゲート端子と、前記第7ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第38トランジスタとを含み、
前記第6リセット回路は、
フルスケールリセット信号を受信するように構成されるゲート端子と、前記第1ノードに連結される第1端子と、前記第7ノードに連結される第2端子とを有する第40漏れ防止トランジスタと、
前記フルスケールリセット信号を受信するように構成されるゲート端子と、前記第7ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第40トランジスタとを含み、
前記ブランク入力サブユニットは、前記第3ノード及び前記第4ノードに接続される選択制御回路と、前記第1ノード及び前記第4ノードに接続される第3入力回路と、前記第1ノード及び前記第4ノードに接続される第1伝送回路と、前記第5ノード、前記第6ノード及び前記第4ノードに接続される共通リセット回路とを含み、
前記選択制御回路は、
前記選択制御信号を受信するように構成されるゲート端子と、第2入力信号を受信するように構成される第1端子と、第2端子とを有する第1トランジスタと、
前記選択制御信号を受信するように構成されるゲート端子と、前記第1トランジスタの第2端子に連結される第1端子と、前記第3ノードに連結される第2端子とを有する第1漏れ防止トランジスタと、
前記第3ノードに連結される第1端子と、前記第4ノードに連結される第2端子とを有する第1キャパシタと、
前記第3ノードに連結されるゲート端子と、第6電圧を受信するように構成される第1端子と、前記第1トランジスタの第2端子に連結される第2端子とを有する第43トランジスタとを含み、
前記第3入力回路は、前記第4ノードに連結されるゲート端子と、前記第1電圧を受信するように構成される第1端子と、前記第1ノードに連結される第2端子とを有する第3トランジスタを含み、
前記第1伝送回路は、前記第4ノードに連結されるゲート端子と、前記第1電圧を受信するように構成される第1端子と、前記第1ノードに連結される第2端子とを有する第4トランジスタを含み、
前記共通リセット回路は、
前記第5ノードに連結されるゲート端子と、前記第4ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第10トランジスタと、
前記第6ノードに連結されるゲート端子と、前記第4ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第11トランジスタとを含み、
前記第1電圧、前記第2電圧及び前記第6電圧は高レベル電圧が供給され、前記第4電圧及び前記第5電圧は低レベル電圧が供給される、請求項3に記載のシフトレジスタユニット。 - 前記第1ノード及び前記第7ノードに接続される共通漏れ防止回路を更に含み、
前記共通漏れ防止回路は、前記第1ノードに連結されるゲート端子と、前記第6電圧を受信するように構成される第1端子と、前記第7ノードに連結される第2端子とを有する第44トランジスタを含み、
前記第7ノードは、前記第14漏れ防止トランジスタと、前記第17漏れ防止トランジスタと、前記第38漏れ防止トランジスタと、前記第44漏れ防止トランジスタとを含む第1漏れ防止回路と共有される、請求項20に記載のシフトレジスタユニット。 - 前記第2サブユニットは、
前記第2ノードに接続される前記第2入力回路と、前記第2ノード及び第6ノードに接続される第2制御回路と、前記第6ノード及び前記第3ノードに接続される第5制御回路と、前記第6ノードに接続される第6制御回路と、前記第2ノードの電圧レベルにより制御される前記第2出力回路と、前記第2ノード、前記第6ノード及び第8ノードに接続される第3リセット回路と、前記第2ノード、前記第8ノード及び第5ノードに接続される第4リセット回路と、前記第2ノード及び前記第8ノードに接続される第7リセット回路と、前記第2ノード及び前記第8ノードに接続される第8リセット回路とを含み、
前記第2入力回路は、
前記第1入力信号を受信するように構成されるゲート端子と、前記第1電圧を受信するように構成される第1端子と、前記第1ノードに連結される第2端子とを有する第8トランジスタを含み、
前記第2制御回路は、
共に、第3電圧を受信するように構成されるゲート端子及び第1端子と、前記第6ノードに連結される第2端子とを有する第20トランジスタと、
前記第2ノードに連結されるゲート端子と、前記第6ノードに連結される第1端子と、第4電圧を受信するように構成される第2端子とを有する第21トランジスタとを含み、
前記第5制御回路は、
第1クロック信号を受信するように構成されるゲート端子と、前記第6ノードに連結される第1端子と、第2端子とを有する第35トランジスタと、
前記第3ノードに連結されるゲート端子と、前記第35トランジスタの第2端子に連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第36トランジスタとを含み、
前記第6制御回路は、前記第1入力信号を受信するように構成されるゲート端子と、前記第6ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第37トランジスタを含み、
前記第2出力回路は、
前記第2ノードに連結されるゲート端子と、第4クロック信号を受信するように構成される第1端子と、第2出力端子に連結されて、前記第2ノードの電圧レベルに応答して前記第4クロック信号を前記第2出力信号として出力するための第2端子とを有する第9トランジスタと、
前記第2ノードに連結される第1端子と、前記第2出力端子に連結される第2端子とを有する第3キャパシタと、
前記第2ノードに連結されるゲート端子と、第6クロック信号を受信するように構成される第1端子と、第4出力端子に連結されて、前記第2ノードの電圧レベルに応答して前記第6クロック信号を第4出力信号として出力するための第2端子とを有する第29トランジスタと、
前記第2ノードに連結される第1端子と、前記第4出力端子に連結される第2端子とを有する第5キャパシタとを含み、
前記第3リセット回路は、
前記第6ノードに連結されるゲート端子と、前記第2ノードに連結される第1端子と、前記第8ノードに連結される第2端子とを有する第22漏れ防止トランジスタと、
前記第6ノードに連結されるゲート端子と、前記第8ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第22トランジスタと、
前記第6ノードに連結されるゲート端子と、前記第2出力端子に連結される第1端子と、第5電圧を受信するように構成される第2端子とを有する第23トランジスタと、
前記第6ノードに連結されるゲート端子と、前記第4出力端子に連結される第1端子と、前記第5電圧を受信するように構成される第2端子とを有する第30トランジスタとを含み、
前記第4リセット回路は、
前記第5ノードに連結されるゲート端子と、前記第2ノードに連結される第1端子と、前記第8ノードに連結される第2端子とを有する第24漏れ防止トランジスと、
前記第5ノードに連結されるゲート端子と、前記第8ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第24トランジスタと、
前記第5ノードに連結されるゲート端子と、第2出力端子に連結される第1端子と、第5電圧を受信するように構成される第2端子とを有する第25トランジスタと、
前記第5ノードに連結されるゲート端子と、前記第4出力端子に連結される第1端子と、前記第5電圧を受信するように構成される第2端子とを有する第31トランジスタとを含み、
前記第7リセット回路は、
表示リセット信号を受信するように構成されるゲート端子と、前記第2ノードに連結される第1端子と、前記第8ノードに連結される第2端子とを有する第39漏れ防止トランジスタと、
前記表示リセット信号を受信するように構成されるゲート端子と、前記第8ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第39トランジスタとを含み、
前記第8リセット回路は、
フルスケールリセット信号を受信するように構成されるゲート端子と、前記第2ノードに連結される第1端子と、前記第8ノードに連結される第2端子とを有する第41漏れ防止トランジスタと、
前記フルスケールリセット信号を受信するように構成されるゲート端子と、前記第8ノードに連結される第1端子と、前記第4電圧を受信するように構成される第2端子とを有する第41トランジスタとを含み、
前記ブランク入力サブユニットは、前記第2ノード及び前記第4ノードに接続される第2伝送回路を更に含み、
前記第2伝送回路は、
前記第4ノードに連結されるゲート端子と、前記第1電圧を受信するように構成される第1端子と、前記第2ノードに連結される第2端子とを有する第4トランジスタを含み、
前記第1電圧、前記第3電圧及び前記第6電圧は高電圧レベル電圧が供給され、前記第4電圧及び前記第5電圧は低電圧レベル電圧が供給される、請求項3に記載のシフトレジスタユニット。 - 前記第8ノードは、前記第7ノードに接続され、
前記シフトレジスタユニットは、前記第1ノード及び前記第7ノードに接続される共通漏れ防止回路を更に含み、
前記共通漏れ防止回路は、前記第1ノードに連結されるゲート端子と、前記第6電圧を受信するように構成される第1端子と、前記第7ノードに連結される第2端子とを有する第44トランジスタを含み、
前記第7ノードは、前記第22漏れ防止トランジスタと、前記第24漏れ防止トランジスタと、前記第39漏れ防止トランジスタと、前記第41漏れ防止トランジスタとを含む第2漏れ防止回路と共有される、請求項22に記載のシフトレジスタユニット。 - 前記第2ノード及び前記第8ノードに接続される別個の漏れ防止回路を更に含み、
前記別個の漏れ防止回路は、前記第2ノードに連結されるゲート端子と、前記第6電圧を受信するように構成される第1端子と、前記第8ノードに連結される第2端子とを有する第45トランジスタを含み、
前記第8ノードは、前記第22漏れ防止トランジスタと、前記第24漏れ防止トランジスタと、前記第39漏れ防止トランジスタと、前記第41漏れ防止トランジスタとを含む第2漏れ防止回路と共有される、請求項22に記載のシフトレジスタユニット。 - 直列にカスケード接続された複数のシフトレジスタユニットを含むゲート駆動回路であって、
前記複数のシフトレジスタユニットは、各々が請求項1から24のいずれか一項に記載のシフトレジスタユニットであり、第1ノード及び第2ノードの電圧レベルによりそれぞれ制御される奇数段における第1サブユニットと、次の偶数段における第2サブユニットとの対を含み、
前記第1ノード及び前記第2ノードの電圧レベルは、それぞれ、共に共通入力回路から連結される第1伝送回路及び第2伝送回路により制御され、
各シフトレジスタユニットの第1サブユニットは、シフトレジスタ信号を第1入力信号として出力し、次のシフトレジスタユニットにおける第1サブユニット及び第2サブユニットの両方を駆動するか、或いは、表示リセット信号として出力し、1つ前のシフトレジスタユニットにおける第1サブユニット及び第2サブユニットの両方を駆動する、ゲート駆動回路。 - 請求項25に記載のゲート駆動回路と、アレイ状に配置された複数のサブピクセルユニットとを含む表示装置であって、
前記ゲート駆動回路におけるそれぞれ1つのシフトレジスタユニットの第1出力回路及び第2出力回路からそれぞれ出力される第1出力信号及び第2出力信号は、それぞれ前記アレイの異なる行におけるサブピクセルユニットに提供される、表示装置。 - 請求項1から24のいずれか一項に記載のシフトレジスタユニットの駆動方法であって、
前記シフトレジスタユニットの第1サブユニットの第1入力回路及び同じシフトレジスタユニットの第2サブユニットの第2入力回路に、第1入力信号を入力することと、
前記第1サブユニットを駆動することで、前記第1入力信号に基づいて前記第1サブユニットの第1ノードの電圧レベルを制御することと、
第1出力回路を前記第1ノードに連結することと、
前記第1サブユニットを駆動することで、前記第1ノードの電圧レベルに応答してシフトレジスタ信号及び第1出力信号を出力するよう前記第1出力回路を制御することと、
前記第2サブユニットを駆動するすることで、前記第1入力信号に基づいて前記第2サブユニットの第2ノードの電圧レベルを制御することと、
第2出力回路を前記第2ノードに連結することと、
前記第2サブユニットを駆動することで、前記第2ノードの電圧レベルに応答して第2出力信号を出力するよう前記第2出力回路を制御することとを含む、方法。 - 前記第1サブユニットを駆動することで前記第1ノードの電圧レベルを制御することは、
共通入力回路を有するブランク入力回路を使用して、第2入力信号及び第1クロック信号を受信して第3ノード及び第4ノードの電圧レベルを確定し、第1伝送回路を使用して、前記第4ノードの電圧レベルに応答して前記第1ノードの電圧レベルを制御することを含み、
前記第2サブユニットを駆動することで前記第2ノードの電圧レベルを制御することは、
第2伝送回路を更に有する前記ブランク入力回路を使用して、前記第4ノードの電圧レベルに応答して前記第2ノードの電圧レベルを制御することを含む、請求項27に記載の方法。 - 前記第1サブユニットを駆動することで前記第1出力回路を制御することは、少なくとも第1リセット回路及び第2リセット回路を用いてシフトレジスタ出力端子及び第1出力端子での電圧レベルをリセットし、前記第1ノードの電圧に応答してシフトレジスタ信号として出力される第2クロック信号及び前記第1出力信号として出力される第3クロック信号を制御することを含み、
前記第2サブユニットを駆動することで前記第2出力回路を制御することは、
少なくとも第3リセット回路を用いて第2出力端子での電圧レベルをリセットし、前記第2ノードの電圧レベルに応答して前記第2出力信号として出力される第4クロック信号を制御することを含む、請求項27に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024016363A JP2024054218A (ja) | 2018-08-23 | 2024-02-06 | シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810966800.7 | 2018-08-23 | ||
CN201810966800.7A CN110858469B (zh) | 2018-08-23 | 2018-08-23 | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 |
PCT/CN2019/094395 WO2020038125A1 (en) | 2018-08-23 | 2019-07-02 | Shift-register unit, gate-driving circuit, display apparatus, and driving method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024016363A Division JP2024054218A (ja) | 2018-08-23 | 2024-02-06 | シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021534438A true JP2021534438A (ja) | 2021-12-09 |
JP7436108B2 JP7436108B2 (ja) | 2024-02-21 |
Family
ID=69592303
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020561712A Active JP7436108B2 (ja) | 2018-08-23 | 2019-07-02 | シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 |
JP2024016363A Pending JP2024054218A (ja) | 2018-08-23 | 2024-02-06 | シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024016363A Pending JP2024054218A (ja) | 2018-08-23 | 2024-02-06 | シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 |
Country Status (6)
Country | Link |
---|---|
US (3) | US11373577B2 (ja) |
EP (1) | EP3841567A4 (ja) |
JP (2) | JP7436108B2 (ja) |
KR (1) | KR102624019B1 (ja) |
CN (1) | CN110858469B (ja) |
WO (1) | WO2020038125A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109935204B (zh) * | 2019-01-18 | 2022-06-03 | 合肥京东方卓印科技有限公司 | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 |
CN110619838B (zh) * | 2019-11-04 | 2021-12-21 | 京东方科技集团股份有限公司 | 移位寄存器单元电路及驱动方法、栅极驱动器和显示装置 |
CN111261116B (zh) | 2020-04-02 | 2021-05-25 | 合肥京东方卓印科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
CN115176303B (zh) * | 2020-12-26 | 2023-08-01 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
CN115244610B (zh) * | 2020-12-26 | 2023-11-28 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
CN117678006A (zh) * | 2022-05-24 | 2024-03-08 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路和栅极驱动方法 |
WO2023245563A1 (zh) * | 2022-06-23 | 2023-12-28 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015190407A1 (ja) * | 2014-06-10 | 2015-12-17 | シャープ株式会社 | 表示装置およびその駆動方法 |
CN106023943A (zh) * | 2016-08-02 | 2016-10-12 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
CN106098102A (zh) * | 2016-06-14 | 2016-11-09 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路和显示装置 |
US20160358666A1 (en) * | 2015-06-08 | 2016-12-08 | Boe Technology Group Co., Ltd. | Shift register unit, gate driving circuit and driving method thereof, and array substrate |
JP2017529787A (ja) * | 2014-09-10 | 2017-10-05 | 深▲セン▼市華星光電技術有限公司 | Igzo製造工程に基づくゲート電極駆動回路 |
US20180090090A1 (en) * | 2016-09-26 | 2018-03-29 | Boe Technology Group Co., Ltd. | Shift register unit and method of driving the same, gate driving circuit and display device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100705617B1 (ko) * | 2003-03-31 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정구동장치 |
KR101127813B1 (ko) * | 2004-12-29 | 2012-03-26 | 엘지디스플레이 주식회사 | 쉬프트 레지스터와 이를 이용한 액정 표시장치 |
KR101552420B1 (ko) | 2011-05-23 | 2015-09-10 | 샤프 가부시키가이샤 | 주사 신호선 구동 회로, 그것을 구비한 표시 장치 및 주사 신호선의 구동 방법 |
TWI480882B (zh) * | 2012-09-04 | 2015-04-11 | Au Optronics Corp | 移位暫存器及其驅動方法 |
CN103050106B (zh) * | 2012-12-26 | 2015-02-11 | 京东方科技集团股份有限公司 | 栅极驱动电路、显示模组和显示器 |
JP2016009156A (ja) * | 2014-06-26 | 2016-01-18 | 株式会社Joled | ゲートドライバ回路およびel表示装置 |
CN104900189B (zh) | 2015-06-19 | 2017-08-01 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、移位寄存器和显示装置 |
CN104978922B (zh) * | 2015-07-29 | 2017-07-18 | 京东方科技集团股份有限公司 | 移位寄存器、显示装置及移位寄存器驱动方法 |
CN105761663B (zh) * | 2016-05-19 | 2018-07-31 | 上海中航光电子有限公司 | 移位寄存器单元、栅极驱动电路及显示装置 |
CN106157912B (zh) * | 2016-08-30 | 2018-10-30 | 合肥京东方光电科技有限公司 | 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 |
KR102578838B1 (ko) | 2016-09-30 | 2023-09-18 | 엘지디스플레이 주식회사 | 게이트 구동부 및 이를 포함하는 표시장치 |
CN107068088B (zh) | 2017-04-14 | 2019-04-05 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
CN107452350B (zh) * | 2017-08-17 | 2019-12-03 | 京东方科技集团股份有限公司 | 栅极驱动装置和显示面板 |
CN108399902A (zh) * | 2018-03-27 | 2018-08-14 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路及显示装置 |
CN109935199B (zh) * | 2018-07-18 | 2021-01-26 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 |
-
2018
- 2018-08-23 CN CN201810966800.7A patent/CN110858469B/zh active Active
-
2019
- 2019-07-02 US US16/618,106 patent/US11373577B2/en active Active
- 2019-07-02 WO PCT/CN2019/094395 patent/WO2020038125A1/en unknown
- 2019-07-02 EP EP19839090.8A patent/EP3841567A4/en active Pending
- 2019-07-02 JP JP2020561712A patent/JP7436108B2/ja active Active
- 2019-07-02 KR KR1020207037250A patent/KR102624019B1/ko active IP Right Grant
-
2022
- 2022-04-14 US US17/721,234 patent/US11705047B2/en active Active
-
2023
- 2023-05-30 US US18/325,140 patent/US20230306892A1/en active Pending
-
2024
- 2024-02-06 JP JP2024016363A patent/JP2024054218A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015190407A1 (ja) * | 2014-06-10 | 2015-12-17 | シャープ株式会社 | 表示装置およびその駆動方法 |
JP2017529787A (ja) * | 2014-09-10 | 2017-10-05 | 深▲セン▼市華星光電技術有限公司 | Igzo製造工程に基づくゲート電極駆動回路 |
US20160358666A1 (en) * | 2015-06-08 | 2016-12-08 | Boe Technology Group Co., Ltd. | Shift register unit, gate driving circuit and driving method thereof, and array substrate |
CN106098102A (zh) * | 2016-06-14 | 2016-11-09 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路和显示装置 |
CN106023943A (zh) * | 2016-08-02 | 2016-10-12 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
US20180090090A1 (en) * | 2016-09-26 | 2018-03-29 | Boe Technology Group Co., Ltd. | Shift register unit and method of driving the same, gate driving circuit and display device |
Also Published As
Publication number | Publication date |
---|---|
US11705047B2 (en) | 2023-07-18 |
EP3841567A4 (en) | 2022-04-27 |
JP2024054218A (ja) | 2024-04-16 |
CN110858469B (zh) | 2021-02-09 |
US11373577B2 (en) | 2022-06-28 |
WO2020038125A1 (en) | 2020-02-27 |
KR20210011025A (ko) | 2021-01-29 |
US20230306892A1 (en) | 2023-09-28 |
JP7436108B2 (ja) | 2024-02-21 |
EP3841567A1 (en) | 2021-06-30 |
US20210335203A1 (en) | 2021-10-28 |
KR102624019B1 (ko) | 2024-01-12 |
US20220238062A1 (en) | 2022-07-28 |
CN110858469A (zh) | 2020-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7440425B2 (ja) | 電子パネル、表示装置及び駆動方法 | |
JP7366753B2 (ja) | シフトレジスタユニットおよびその駆動方法、ゲート駆動回路および表示装置 | |
EP3933819A1 (en) | Display panel, display device and driving method | |
US11238805B2 (en) | Shift register unit using clock signals, gate drive circuit, display panel, display device and driving method | |
WO2020082978A1 (zh) | 电子面板、显示装置及驱动方法 | |
JP7436108B2 (ja) | シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 | |
JP7396901B2 (ja) | シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 | |
WO2020024641A1 (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
US11984085B2 (en) | Shift register unit, gate driving circuit, display device and driving method | |
WO2020015641A1 (zh) | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 | |
JP2021531490A (ja) | シフトレジスタユニットおよびその駆動方法、ゲート駆動回路および表示装置 | |
US11244619B2 (en) | Shift register unit, gate driving circuit, display device and driving method | |
US11120746B2 (en) | Shift register unit, gate driving circuit, display device and driving method | |
JP7433050B2 (ja) | シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220627 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20230329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7436108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |