CN113674708A - 移位寄存器、栅极驱动电路、显示装置及其驱动方法 - Google Patents

移位寄存器、栅极驱动电路、显示装置及其驱动方法 Download PDF

Info

Publication number
CN113674708A
CN113674708A CN202010407362.8A CN202010407362A CN113674708A CN 113674708 A CN113674708 A CN 113674708A CN 202010407362 A CN202010407362 A CN 202010407362A CN 113674708 A CN113674708 A CN 113674708A
Authority
CN
China
Prior art keywords
transistor
signal
pull
electrode
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010407362.8A
Other languages
English (en)
Other versions
CN113674708B (zh
Inventor
宗少雷
孙继刚
龚敬文
孙伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010407362.8A priority Critical patent/CN113674708B/zh
Priority to US17/627,143 priority patent/US12033554B2/en
Priority to PCT/CN2021/086514 priority patent/WO2021227737A1/zh
Publication of CN113674708A publication Critical patent/CN113674708A/zh
Application granted granted Critical
Publication of CN113674708B publication Critical patent/CN113674708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

一种移位寄存器、栅极驱动电路、显示装置及其驱动方法，包括第一输出子电路、第二输出子电路和传递子电路，第一输出子电路在信号输入端或复位端的控制下，向上拉节点提供第一电源端或第二电源端的信号，并根据所述上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据所述下拉节点的电平，拉低所述信号输出端的电平；第二输出子电路在扫描输出阶段，在行开启使能信号的控制下，将信号输出端的信号输出至行输出端；传递子电路在扫描传递阶段，在行关闭使能信号的控制下，拉低行输出端的电平。本公开能够第一时间刷新显示用户快速切换的注视区位置图像。

Description

移位寄存器、栅极驱动电路、显示装置及其驱动方法
技术领域
本公开涉及但不限于显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路、显示装置及其驱动方法。
背景技术
随着显示行业的发展，用户对显示质量的要求越来越高，尤其是虚拟现实(Virtual Reality，VR)、增强现实(Augmented Reality，AR)、沉浸式游戏、竞速运动等特定的显示场景下，对显示设备的画面刷新速度要求非常高。目前常规显示频率下动态模糊、显示拖影等问题比较严重，而提高显示刷新频率又会直接导致显示传输数据量倍增、像素充电不足等问题，进而增加数据传输接口数、数据传输带宽以及显示设备功耗等，严重影响用户在显示设备中的沉浸式体验。
发明内容
本公开提供了一种移位寄存器、栅极驱动电路、显示装置及其驱动方法，能够第一时间刷新显示用户快速切换的注视区位置图像。
本公开提供了一种移位寄存器，包括：第一输出子电路、第二输出子电路和传递子电路，其中：所述第一输出子电路，用于在信号输入端或复位端的控制下，向上拉节点提供第一电源端或第二电源端的信号，并根据所述上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据所述下拉节点的电平，拉低所述信号输出端的电平；所述第二输出子电路，用于在扫描输出阶段，在行开启使能信号的控制下，将所述信号输出端的信号输出至行输出端；所述传递子电路，用于在扫描传递阶段，在行关闭使能信号的控制下，拉低所述行输出端的电平。
在一些可能的实现方式中，在所述扫描传递阶段，所述第一时钟信号端和第二时钟信号端的输入信号的频率相同；在所述扫描输出阶段，所述第一时钟信号端和第二时钟信号端的输入信号的频率相同，且所述第一时钟信号端或第二时钟信号端在所述扫描输出阶段的输入信号的频率小于在所述扫描传递阶段的输入信号的频率。
在一些可能的实现方式中，所述第二输出子电路包括：第一晶体管，其中：所述第一晶体管的控制极与所述行开启使能端连接，所述第一晶体管的第一极与所述信号输出端连接，所述第一晶体管的第二极与所述行输出端连接。
在一些可能的实现方式中，所述传递子电路包括：第二晶体管，其中：所述第二晶体管的控制极与所述行关闭使能端连接，所述第二晶体管的第一极与第三电源端连接，所述第二晶体管的第二极与所述行输出端连接。
在一些可能的实现方式中，所述第一输出子电路包括输入子电路、第一复位子电路、中间输出子电路、下拉子电路、下拉控制子电路和第二复位子电路，其中：所述输入子电路，用于在所述信号输入端的控制下，向所述上拉节点提供所述第一电源端的信号；所述第一复位子电路，用于在所述复位端的控制下，向所述上拉节点提供所述第二电源端的信号；所述中间输出子电路，用于根据所述上拉节点的电平，将所述第一时钟信号端的信号输出至所述信号输出端；所述下拉控制子电路，用于根据所述上拉节点的电平，拉低所述下拉节点的电平；在所述第二时钟信号端的控制下，将所述第二时钟信号端的信号传输至下拉节点，并根据所述下拉节点的电平，拉低所述上拉节点的电平；所述下拉子电路，用于根据所述信号输出端的电平，拉低所述下拉节点的电平；根据所述下拉节点的电平，拉低所述信号输出端的电平；所述第二复位子电路，用于在总复位端的控制下，对所述上拉节点进行复位。
在一些可能的实现方式中，所述输入子电路包括：第三晶体管，所述第一复位子电路包括：第四晶体管，其中：所述第三晶体管的控制极与所述信号输入端连接，所述第三晶体管的第一极与所述第一电源端连接，所述第三晶体管的第二极与所述上拉节点连接；所述第四晶体管的控制极与所述复位端连接，所述第四晶体管的第一极与所述第二电源端连接，所述第四晶体管的第二极与所述上拉节点连接。
在一些可能的实现方式中，所述中间输出子电路包括第五晶体管和第一电容，所述第二复位子电路包括：第六晶体管，其中：所述第五晶体管的控制极与所述上拉节点连接，所述第五晶体管的第一极与所述第一时钟信号端连接，所述第五晶体管的第二极与所述信号输出端连接；所述第一电容的一端与所述上拉节点连接，所述第一电容的另一端与所述信号输出端连接；所述第六晶体管的控制极与所述总复位端连接，所述第六晶体管的第一极与所述第三电源端连接，所述第六晶体管的第二极与所述上拉节点连接。
在一些可能的实现方式中，所述下拉控制子电路包括第七晶体管、第八晶体管和第九晶体管，下拉子电路包括：第十晶体管、第十一晶体管和第二电容，其中：所述第七晶体管的控制极与所述下拉节点连接，所述第七晶体管的第一极与所述第三电源端连接，所述第七晶体管的第二极与所述上拉节点连接；所述第八晶体管的控制极与所述上拉节点连接，所述第八晶体管的第一极与所述第三电源端连接，所述第八晶体管的第二极与所述下拉节点连接；所述第九晶体管的控制极和第一极均与所述第二时钟信号端连接，所述第九晶体管的第二极与所述下拉节点连接；所述第十晶体管的控制极与所述下拉节点连接，所述第十晶体管的第一极与所述第三电源端连接，所述第十晶体管的第二极与所述信号输出端连接；所述第十一晶体管的控制极与所述信号输出端连接，所述第十一晶体管的第一极与所述第三电源端连接，所述第十一晶体管的第二极与所述下拉节点连接；所述第二电容的一端与所述第三电源端连接，所述第二电容的另一端与所述下拉节点连接。
在一些可能的实现方式中，所述第二输出子电路包括第一晶体管，所述传递子电路包括第二晶体管，所述第一输出子电路包括第三晶体管、第四晶体管、第五晶体管、第一电容、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第二电容，其中：所述第一晶体管的控制极与所述行开启使能端连接，所述第一晶体管的第一极与所述信号输出端连接，所述第一晶体管的第二极与所述行输出端连接；所述第二晶体管的控制极与所述行关闭使能端连接，所述第二晶体管的第一极与所述第三电源端连接，所述第二晶体管的第二极与所述行输出端连接；所述第三晶体管的控制极与所述信号输入端连接，所述第三晶体管的第一极与所述第一电源端连接，所述第三晶体管的第二极与所述上拉节点连接；所述第四晶体管的控制极与所述复位端连接，所述第四晶体管的第一极与所述第二电源端连接，所述第四晶体管的第二极与所述上拉节点连接；所述第五晶体管的控制极与所述上拉节点连接，所述第五晶体管的第一极与所述第一时钟信号端连接，所述第五晶体管的第二极与所述信号输出端连接；所述第一电容的一端与所述上拉节点连接，所述第一电容的另一端与所述信号输出端连接；所述第六晶体管的控制极与所述总复位端连接，所述第六晶体管的第一极与所述第三电源端连接，所述第六晶体管的第二极与所述上拉节点连接；所述第七晶体管的控制极与所述下拉节点连接，所述第七晶体管的第一极与所述第三电源端连接，所述第七晶体管的第二极与所述上拉节点连接；所述第八晶体管的控制极与所述上拉节点连接，所述第八晶体管的第一极与所述第三电源端连接，所述第八晶体管的第二极与所述下拉节点连接；所述第九晶体管的控制极和第一极均与所述第二时钟信号端连接，所述第九晶体管的第二极与所述下拉节点连接；所述第十晶体管的控制极与所述下拉节点连接，所述第十晶体管的第一极与所述第三电源端连接，所述第十晶体管的第二极与所述信号输出端连接；所述第十一晶体管的控制极与所述信号输出端连接，所述第十一晶体管的第一极与所述第三电源端连接，所述第十一晶体管的第二极与所述下拉节点连接；所述第二电容的一端与所述第三电源端连接，所述第二电容的另一端与所述下拉节点连接。
本公开还提供了一种栅极驱动电路，包括：多个级联的如前所述的移位寄存器。
本公开还提供了一种显示装置，包括：传感器、处理器和显示面板，所述显示面板包括如前所述的栅极驱动电路，其中：传感器，用于识别用户注视区位置，并发送识别出的注视区位置至处理器；处理器，用于检测当前时刻的注视区位置与前一时刻的注视区位置是否相同，如果当前时刻的注视区位置与前一时刻的注视区位置不同，计算当前时刻的注视区位置对应的扫描行数，根据计算出的注视区位置对应的扫描行数更新栅极驱动电路的驱动时序。
本公开还提供了一种移位寄存器的驱动方法，应用于如前任一所述的移位寄存器中，在正向扫描时，所述驱动方法包括：在扫描输出阶段，第一输出子电路在信号输入端的控制下，向上拉节点提供第一电源端的信号，并根据上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；第二输出子电路在行开启使能信号的控制下，将信号输出端的信号输出至行输出端；第一输出子电路在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据下拉节点的电平，拉低信号输出端的电平；在扫描传递阶段，第一输出子电路在信号输入端的控制下，向上拉节点提供第一电源端的信号，并根据上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；传递子电路在行关闭使能信号的控制下，拉低行输出端的信号；第一输出子电路在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据下拉节点的电平，拉低信号输出端的电平。
在一些可能的实现方式中，在反向扫描时，所述驱动方法包括：在扫描传递阶段，第一输出子电路在复位端的控制下，向上拉节点提供第二电源端的信号，并根据上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；传递子电路在行关闭使能信号的控制下，拉低行输出端的信号；第一输出子电路在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据下拉节点的电平，拉低信号输出端的电平；在扫描输出阶段，第一输出子电路在复位端的控制下，向上拉节点提供第二电源端的信号，并根据上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；第二输出子电路在行开启使能信号的控制下，将信号输出端的信号输出至行输出端；第一输出子电路在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据下拉节点的电平，拉低信号输出端的电平。
本公开还提供了一种栅极驱动电路的驱动方法，在正向扫描时，所述驱动方法包括：在非注视区扫描传递阶段，使第n行之前扫描行的移位寄存器以第一频率逐行传递信号输出端的信号；在注视区扫描输出阶段，使第n行至第m行的移位寄存器以第二频率逐行输出行输出端的信号，且所述第二频率小于第一频率；在第一非注视区扫描输出阶段，使第n行之前扫描行的移位寄存器以第二频率逐行输出行输出端的信号；在注视区扫描传递阶段，使第n行至第m行的移位寄存器以第一频率逐行传递信号输出端的信号；在第二非注视区扫描输出阶段，使第m行之后扫描行的移位寄存器以第二频率逐行输出行输出端的信号，其中，n为大于或等于1的自然数，m为大于n且小于或等于N的自然数，N为总扫描行数。
在一些可能的实现方式中，在反向扫描时，所述驱动方法包括：在所述非注视区扫描传递阶段，使所述第m行之后扫描行的移位寄存器以所述第一频率逐行传递信号输出端的信号；在所述注视区扫描输出阶段，使所述第m行至第n行的移位寄存器以所述第二频率逐行输出行输出端的信号；在所述第一非注视区扫描输出阶段，使所述第m行之后扫描行的移位寄存器以所述第二频率逐行输出行输出端的信号；在所述注视区扫描传递阶段，使所述第m行至第n行的移位寄存器以所述第一频率逐行传递信号输出端的信号；在所述第二非注视区扫描输出阶段，使所述第n行之前扫描行的移位寄存器以所述第二频率逐行输出行输出端的信号。
在一些可能的实现方式中，在所述注视区扫描输出阶段和所述第一非注视区扫描输出阶段之间，以及在所述第二非注视区扫描输出阶段之后，所述驱动方法还包括：扫描空白阶段，其中：在所述扫描空白阶段，拉低所有移位寄存器中的上拉节点的电平，给所有扫描行的移位寄存器复位。
本公开的移位寄存器、栅极驱动电路、显示装置及其驱动方法，通过第二输出子电路在扫描输出阶段，在行开启使能端的信号的控制下，将信号输出端的信号输出至行输出端，传递子电路在扫描传递阶段，在行关闭使能端的信号的控制下，拉低行输出端的电平，在不增加显示刷新频率的前提下，可以第一时间刷新显示用户快速切换的注视区，高速渲染用户聚焦的图像信息，从而为常规显示动态模糊、拖影等问题提供解决方案，为用户提供良好的视觉体验。
本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为本公开提供的一种移位寄存器的结构示意图；
图2为本公开提供的一种第二输出子电路的等效电路图；
图3为本公开提供的一种传递子电路的等效电路图；
图4为本公开提供的另一种移位寄存器的结构示意图；
图5为本公开提供的一种输入子电路和第一复位子电路的等效电路图；
图6为本公开提供的一种中间输出子电路和第二复位子电路的等效电路图；
图7为本公开提供的一种下拉控制子电路和下拉子电路的等效电路图；
图8为本公开提供的一种移位寄存器的等效电路图；
图9为本公开的移位寄存器正向扫描时的工作时序图；
图10为本公开的移位寄存器反向扫描时的工作时序图；
图11为本公开提供的一种移位寄存器的驱动方法的流程图之一；
图12为本公开提供的一种移位寄存器的驱动方法的流程图之二；
图13为本公开提供的一种栅极驱动电路的结构示意图；
图14为本公开提供的一种显示装置的结构示意图；
图15为本公开的显示帧传输原理示意图；
图16为本公开的栅极驱动电路正向扫描时的工作时序图；
图17为本公开提供的一种移位寄存器的驱动方法的流程图之一；
图18为本公开提供的一种移位寄存器的驱动方法的流程图之二。
附图标记说明：
INPUT—信号输入端；RESET—复位端；
TRST—总复位端；OUT—信号输出端；
CK—第一时钟信号端；CKB—第二时钟信号端；
CN—第一电源端；CNB—第二电源端；
VGL—第三电源端；PU—上拉节点；
PD—下拉节点；GON—行开启使能端；
GOFF—行关闭使能端；M1～M11—晶体管；
C1～C2—电容；GOUT—行输出端；。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
除非另外定义，本公开实施例公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出该词前面的元件或物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
本领域技术人员可以理解，本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。优选地，本公开实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本公开实施例中，为区分晶体管除栅极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源极或者漏极，第二极可以为漏极或源极。
本公开实施例提供一种移位寄存器，图1为本公开提供的移位寄存器的结构示意图，如图1所示，本公开实施例提供的移位寄存器包括：第一输出子电路、第二输出子电路和传递子电路。
第一输出子电路分别与信号输入端INPUT、复位端RESET、第一电源端CN、第二电源端CNB、上拉节点PU(图1中未示出)、下拉节点PD(图1中未示出)、第一时钟信号端CK、第二时钟信号端CKB、第三电源端VGL和信号输出端OUT连接，用于在信号输入端INPUT或者复位端RESET的控制下，向上拉节点PU提供第一电源端CN或第二电源端CNB的信号，并根据上拉节点PU的电平，将第一时钟信号端CK的信号输出至信号输出端OUT；在第二时钟信号端CKB的控制下，将第二时钟信号端CKB的信号传输至下拉节点PD，并根据下拉节点PD的电平，拉低信号输出端OUT的电平。
第二输出子电路分别与行开启使能端GON、行输出端GOUT和信号输出端OUT连接，用于在扫描输出阶段，在行开启使能端GON的信号(即行开启使能信号)的控制下，将信号输出端OUT的信号输出至行输出端GOUT；
传递子电路分别与行关闭使能端GOFF、第三电源端VGL和行输出端GOUT连接，用于在扫描传递阶段，在行关闭使能端GOFF的信号(即行关闭使能信号)的控制下，拉低行输出端GOUT的电平。
本公开中，行输出端GOUT与像素行连接，不与上下级移位寄存器连接，只进行行扫描输出，不进行移位寄存器的传递与复位；信号输出端OUT不连接像素行，只和下级移位寄存器的信号输入端INPUT以及上级移位寄存器的复位端RESET相连，即只进行移位寄存器的传递与复位，不进行行扫描输出。由于信号输出端OUT未加载较大的栅极行负载(Gate LineLoading)，可以在超低负载下进行超高速移位寄存器级联传递。
在一种示例性实施例中，在扫描传递阶段，第一时钟信号端和第二时钟信号端的输入信号的频率相同；在扫描输出阶段，第一时钟信号端和第二时钟信号端的输入信号的频率相同，且第一时钟信号端或者第二时钟信号端在扫描输出阶段的输入信号的频率小于在扫描传递阶段的输入信号的频率。
本公开的移位寄存器，通过第二输出子电路在扫描输出阶段，在行开启使能端GON的信号的控制下，将信号输出端OUT的信号输出至行输出端GOUT，传递子电路在扫描传递阶段，在行关闭使能端GOFF的信号的控制下，拉低行输出端GOUT的电平，在不增加显示刷新频率的前提下，可以第一时间刷新显示用户快速切换的注视区，高速渲染用户聚焦的图像信息，从而为常规显示动态模糊、拖影等问题提供解决方案，为用户提供良好的视觉体验。
在一种示例性实施例中，如图2所示，第一输出子电路包括输入子电路、第一复位子电路、中间输出子电路、下拉子电路、下拉控制子电路和第二复位子电路。
输入子电路分别与信号输入端INPUT、第一电源端CN和上拉节点PU连接，用于在信号输入端INPUT的控制下，向上拉节点PU提供第一电源端CN的信号。
第一复位子电路分别与复位端RESET、第二电源端CNB和上拉节点PU连接，用于在复位端RESET的控制下，向上拉节点PU提供第二电源端CNB的信号。
中间输出子电路分别与第一时钟信号端CK、上拉节点PU和信号输出端OUT连接，用于根据上拉节点PU的电平，将第一时钟信号端CK的信号输出至信号输出端OUT。
下拉控制子电路分别与第二时钟信号端CKB、上拉节点PU、下拉节点PD和第三电源端VGL连接，用于根据上拉节点PU的电平，拉低下拉节点PD的电平；在第二时钟信号端CKB的控制下，将第二时钟信号端CKB的信号传输至下拉节点PD，并根据下拉节点PD的电平，拉低上拉节点PU的电平。
下拉子电路分别与信号输出端OUT、下拉节点PD和第三电源端VGL连接，用于根据信号输出端OUT的电平，拉低下拉节点PD的电平；根据下拉节点PD的电平，拉低信号输出端OUT的电平。
第二复位子电路分别与上拉节点PU、总复位端TRST和第三电源端VGL连接，用于在总复位端TRST的控制下，对上拉节点PU进行复位。
图2中示出了第一输出子电路的一种示例性结构。本领域技术人员容易理解的是，第一输出子电路的实现方式不限于此，只要能够实现其各自的功能即可。
在本公开中，总复位端TRST有两个作用，第一是给最后一行移位寄存器复位，最后一行移位寄存器没有后续单元提供复位信号，所以单独设置总复位端TRST给最后一行复位；第二是在扫描空白(Blank)阶段，给所有行的移位寄存器复位，提高电路的稳定性，在本公开中，一帧传输过程中包括两次扫描空白阶段，一次是在注视区子帧传输结束后，另一次是在非注视区子帧传输结束后。在扫描空白阶段，总复位端TRST输入高电平信号，同时将所有移位寄存器中的上拉节点PU的电平拉低，能够提高移位寄存器的可靠性。复位端RESET用于下一级移位寄存器给上一级移位寄存器进行复位。
在一种示例性实施例中，图3为本公开提供的第二输出子电路的等效电路图，如图3所示，本公开提供的第二输出子电路包括第一晶体管M1。
第一晶体管M1的控制极与行开启使能端GON连接，第一晶体管M1的第一极与信号输出端OUT连接，第一晶体管M1的第二极与行输出端GOUT连接。
图3中示出了第二输出子电路的一种示例性结构。本领域技术人员容易理解的是，第二输出子电路的实现方式不限于此，只要能够实现其各自的功能即可。
在一种示例性实施例中，图4为本公开提供的传递子电路的等效电路图，如图4所示，本公开提供的传递子电路包括第二晶体管M2。
第二晶体管M2的控制极与行关闭使能端GOFF连接，第二晶体管M2的第一极与第三电源端VGL连接，第二晶体管M2的第二极与行输出端GOUT连接。
图4中示出了传递子电路的一种示例性结构。本领域技术人员容易理解的是，传递子电路的实现方式不限于此，只要能够实现其各自的功能即可。
在一种示例性实施例中，图5为本公开提供的输入子电路和第一复位子电路的等效电路图，如图5所示，本公开提供的输入子电路包括：第三晶体管M3，第一复位子电路包括：第四晶体管M4。
第三晶体管M3的控制极与信号输入端INPUT连接，第三晶体管M3的第一极与第一电源端CN连接，第三晶体管M3的第二极与上拉节点PU连接；第四晶体管M4的控制极与复位端RESET连接，第四晶体管M4的第一极与第二电源端CNB连接，第四晶体管M4的第二极与上拉节点PU连接。
图5中示出了输入子电路和第一复位子电路的一种示例性结构。本领域技术人员容易理解的是，输入子电路和第一复位子电路的实现方式不限于此，只要能够实现其各自的功能即可。
在一种示例性实施例中，图6为本公开提供的中间输出子电路和第二复位子电路的等效电路图，如图6所示，本公开提供的中间输出子电路包括第五晶体管M5和第一电容C1，第二复位子电路包括：第六晶体管M6。
第五晶体管M5的控制极与上拉节点PU连接，第五晶体管M5的第一极与第一时钟信号端CK连接，第五晶体管M5的第二极与信号输出端OUT连接；第一电容C1的一端与上拉节点PU连接，第一电容C1的另一端与信号输出端OUT连接；第六晶体管M6的控制极与总复位端TRST连接，第六晶体管M6的第一极与第三电源端VGL连接，第六晶体管M6的第二极与上拉节点PU连接。
图6中示出了中间输出子电路和第二复位子电路的一种示例性结构。本领域技术人员容易理解的是，中间输出子电路和第二复位子电路的实现方式不限于此，只要能够实现其各自的功能即可。
在一种示例性实施例中，图7为本公开提供的下拉控制子电路和下拉子电路的等效电路图，如图7所示，本公开提供的下拉控制子电路包括第七晶体管M7、第八晶体管M8和第九晶体管M9，下拉子电路包括：第十晶体管M10、第十一晶体管M11和第二电容C2。
第七晶体管M7的控制极与下拉节点PD连接，第七晶体管M7的第一极与第三电源端VGL连接，第七晶体管M7的第二极与上拉节点PU连接；第八晶体管M8的控制极与上拉节点PU连接，第八晶体管M8的第一极与第三电源端VGL连接，第八晶体管M8的第二极与下拉节点PD连接；第九晶体管M9的控制极和第一极均与第二时钟信号端CKB连接，第九晶体管M9的第二极与下拉节点PD连接；第十晶体管M10的控制极与下拉节点PD连接，第十晶体管M10的第一极与第三电源端VGL连接，第十晶体管M10的第二极与信号输出端OUT连接；第十一晶体管M11的控制极与信号输出端OUT连接，第十一晶体管M11的第一极与第三电源端VGL连接，第十一晶体管M11的第二极与下拉节点PD连接；第二电容C2的一端与第三电源端VGL连接，第二电容C2的另一端与下拉节点PD连接。
图7中示出了下拉控制子电路和下拉子电路的一种示例性结构。本领域技术人员容易理解的是，下拉控制子电路和下拉子电路的实现方式不限于此，只要能够实现其各自的功能即可。
图8为本公开实施例提供的移位寄存器的等效电路图，如图8所示，本公开提供的移位寄存器中，第二输出子电路包括第一晶体管M1，传递子电路包括第二晶体管M2，输入子电路包括第三晶体管M3，第一复位子电路包括：第四晶体管M4，中间输出子电路包括第五晶体管M5和第一电容C1，第二复位子电路包括：第六晶体管M6，下拉控制子电路包括第七晶体管M7、第八晶体管M8和第九晶体管M9，下拉子电路包括：第十晶体管M10、第十一晶体管M11和第二电容C2。
第一晶体管M1的控制极与行开启使能端GON连接，第一晶体管M1的第一极与信号输出端OUT连接，第一晶体管M1的第二极与行输出端GOUT连接；第二晶体管M2的控制极与行关闭使能端GOFF连接，第二晶体管M2的第一极与第三电源端VGL连接，第二晶体管M2的第二极与行输出端GOUT连接；第三晶体管M3的控制极与信号输入端INPUT连接，第三晶体管M3的第一极与第一电源端CN连接，第三晶体管M3的第二极与上拉节点PU连接；第四晶体管M4的控制极与复位端RESET连接，第四晶体管M4的第一极与第二电源端CNB连接，第四晶体管M4的第二极与上拉节点PU连接；第五晶体管M5的控制极与上拉节点PU连接，第五晶体管M5的第一极与第一时钟信号端CK连接，第五晶体管M5的第二极与信号输出端OUT连接；第一电容C1的一端与上拉节点PU连接，第一电容C1的另一端与信号输出端OUT连接；第六晶体管M6的控制极与总复位端TRST连接，第六晶体管M6的第一极与第三电源端VGL连接，第六晶体管M6的第二极与上拉节点PU连接；第七晶体管M7的控制极与下拉节点PD连接，第七晶体管M7的第一极与第三电源端VGL连接，第七晶体管M7的第二极与上拉节点PU连接；第八晶体管M8的控制极与上拉节点PU连接，第八晶体管M8的第一极与第三电源端VGL连接，第八晶体管M8的第二极与下拉节点PD连接；第九晶体管M9的控制极和第一极均与第二时钟信号端CKB连接，第九晶体管M9的第二极与下拉节点PD连接；第十晶体管M10的控制极与下拉节点PD连接，第十晶体管M10的第一极与第三电源端VGL连接，第十晶体管M10的第二极与信号输出端OUT连接；第十一晶体管M11的控制极与信号输出端OUT连接，第十一晶体管M11的第一极与第三电源端VGL连接，第十一晶体管M11的第二极与下拉节点PD连接；第二电容C2的一端与第三电源端VGL连接，第二电容C2的另一端与下拉节点PD连接。
图8中示出了输入子电路、第一复位子电路、中间输出子电路、下拉子电路、下拉控制子电路、第二复位子电路、第二输出子电路和传递子电路的示例性结构。本领域技术人员容易理解的是，以上各子电路的实现方式不限于此，只要能够实现其各自的功能即可。
在本实施例中，晶体管M1～M11均可以为N型薄膜晶体管或P型薄膜晶体管，可以统一工艺流程，能够减少工艺制程，有助于提高产品的良率。此外，考虑到低温多晶硅薄膜晶体管的漏电流较小，因此，本公开实施例优选所有晶体管为低温多晶硅薄膜晶体管，薄膜晶体管可以选择底栅结构的薄膜晶体管或者顶栅结构的薄膜晶体管，只要能够实现开关功能即可。
需要说明的是，第一电容C1和第二电容C2可以是由像素电极与公共电极构成的液晶电容，也可以是由像素电极与公共电极构成的液晶电容以及存储电容构成的等效电容，本公开对此不作限定。
下面通过移位寄存器的工作过程进一步说明本公开实施例的技术方案。需要说明的是，下面是以第一级移位寄存器的工作过程为例进行说明的。
以本公开实施例提供的移位寄存器中的晶体管M1～M11均为N型薄膜晶体管为例，图9为本公开实施例提供的移位寄存器正向扫描时的工作时序图，图10为本公开实施例提供的移位寄存器反向扫描时的工作时序图，如图8、图9和图10所示，本公开实施例提供的移位寄存器包括11个晶体管单元(M1～M11)、2个电容单元(C1～C2)、7个输入端(INPUT、RESET、CK、CKB、TRST、GON和GOFF)、2个输出端(OUT、GOUT)和3个电源端(CN、CNB和VGL)，第三电源端VGL持续提供低电平信号。
在正向扫描过程中，第一电源端CN输入高电平信号，第二电源端CNB输入低电平信号。如图9所示，正向扫描时序包括以下阶段：
t1阶段，移位寄存器SRn的信号输入端INPUT输入高电平信号，由于移位寄存器SRn的信号输入端INPUT的输入信号为上一级移位寄存器SRn-1的信号输出端OUT的输出信号，因此，也可以说将上一级移位寄存器SRn-1的信号输出端OUT的高电平信号输入到移位寄存器SRn的信号输入端INPUT，于是，第三晶体管M3导通，第一电源端CN通过第三晶体管M3对第一电容C1进行充电，使得上拉节点PU的电位被拉至高电位，在上拉节点PU的高电平作用下，第八晶体管M8导通以利用第三电压信号VGL拉低下拉节点PD的电平，则第七晶体管M7和第十晶体管M10关闭；第一时钟信号CK为高电平，在上拉节点PU的高电平作用下，第五晶体管M5导通以将第一时钟信号CK传输至信号输出端OUT，此时输出高电平信号；在信号输出端OUT的高电平作用下，第十一晶体管M11导通以利用第三电压信号VGL拉低下拉节点PD的电平。
此时，移位寄存器SRn可以处于两种阶段：扫描输出阶段或者扫描传递阶段。如果移位寄存器SRn处于扫描输出阶段，移位寄存器SRn的行关闭使能端GOFF输入低电平信号，第二晶体管M2关断，移位寄存器SRn的行开启使能端GON输入高电平信号，第一晶体管M1导通，使信号输出端OUT的信号输出至行输出端GOUT。
如果移位寄存器SRn处于扫描传递阶段，移位寄存器SRn的行开启使能端GON输入低电平信号，第一晶体管M1关断，移位寄存器SRn的行关闭使能端GOFF输入高电平信号，第二晶体管M2导通，拉低行输出端GOUT的电平，使行输出端GOUT无输出。
t2阶段，移位寄存器SRn的信号输入端INPUT输入低电平信号，第三晶体管M3关断，此时第一电容C1放电保持上拉节点PU为高电平；第二时钟信号CKB为高电平，第九晶体管M9导通以将第二时钟信号CKB传输至下拉节点PD并对第二电容C2充电，则下拉节点PD为高电平；在下拉节点PD的高电平作用下，第七晶体管M7导通以利用第三电压信号VGL拉低上拉节点PU的电平，则第五晶体管M5和第八晶体管M8关闭；同时第十晶体管M10导通，利用第三电压信号VGL拉低信号输出端OUT的电平。
t3阶段，移位寄存器SRn的信号输入端INPUT输入低电平信号，第三晶体管M3关闭；第二电容C2放电保持下拉节点PD为高电平，第七晶体管M7导通以继续拉低上拉节点PU的电平，第五晶体管M5和第八晶体管M8关闭，同时第十晶体管M10导通以继续拉低信号输出端OUT的电平，第十一晶体管M11关闭。
t4阶段，移位寄存器SRn的信号输入端INPUT输入低电平信号，第三晶体管M3关闭；第二时钟信号CKB为高电平，第九晶体管M9导通以将第二时钟信号CKB传输至下拉节点PD并对第二电容C2充电，则下拉节点PD为高电平；在下拉节点PD的高电平作用下，第七晶体管M7导通以利用第三电压信号VGL拉低上拉节点PU的电平，则第五晶体管M5和第八晶体管M8关闭；同时第十晶体管M10导通，利用第三电压信号VGL拉低信号输出端OUT的电平。
……
Blank阶段，移位寄存器SRn的信号输入端INPUT输入低电平信号，第一时钟信号端CK和第二时钟信号端CKB输入低电平信号，此时，总复位端TRST输入高电平信号，第六晶体管M6导通，第三电压信号VGL通过第六晶体管M6传输至上拉节点PU以使其保持低电平状态。
需要说明的是：在上述t4阶段至Blank阶段之间，各级移位寄存器根据实际情况重复上述t3阶段和t4阶段，直至注视区最后一级移位寄存器的信号输出端OUT输出高电平信号或者非注视区最后一级移位寄存器的信号输出端OUT输出高电平信号。
在Blank阶段，移位寄存器SRn的总复位端TRST输入高电平信号，第六晶体管M6导通，将所有移位寄存器中的上拉节点PU拉低，给所有行的移位寄存器复位，提高电路的稳定性。
在反向扫描过程中，第一电源端CN输入低电平信号，第二电源端CNB输入高电平信号，复位端RESET相当于正向扫描时的信号输入端INPUT，信号输入端INPUT相当于正向扫描时的复位端RESET。如图10所示，反向扫描时序包括以下阶段：
T1阶段，复位端RESET输入高电平信号，由于移位寄存器SRn的复位端RESET的输入信号为下一级移位寄存器SRn+1的信号输出端OUT的输出信号，因此，也可以说将下一级移位寄存器SRn+1的信号输出端OUT的高电平信号输入到移位寄存器SRn的复位端RESET，于是，第四晶体管M4导通，第二电源端CNB通过第四晶体管M4对第一电容C1进行充电，使得上拉节点PU的电位被拉至高电位，在上拉节点PU的高电平作用下，第八晶体管M8导通以利用第三电压信号VGL拉低下拉节点PD的电平，则第七晶体管M7和第十晶体管M10关闭；第一时钟信号CK为高电平，在上拉节点PU的高电平作用下，第五晶体管M5导通以将第一时钟信号CK传输至信号输出端OUT，此时输出高电平信号；在信号输出端OUT的高电平作用下，第十一晶体管M11导通以利用第三电压信号VGL拉低下拉节点PD的电平。
此时，移位寄存器SRn可以处于两种阶段：扫描输出阶段或者扫描传递阶段。如果移位寄存器SRn处于扫描输出阶段，移位寄存器SRn的行关闭使能端GOFF输入低电平信号，第二晶体管M2关断，移位寄存器SRn的行开启使能端GON输入高电平信号，第一晶体管M1导通，使信号输出端OUT的信号输出至行输出端GOUT。
如果移位寄存器SRn处于扫描传递阶段，移位寄存器SRn的行开启使能端GON输入低电平信号，第一晶体管M1关断，移位寄存器SRn的行关闭使能端GOFF输入高电平信号，第二晶体管M2导通，拉低行输出端GOUT的电平，使行输出端GOUT无输出。
T2阶段，移位寄存器SRn的复位端RESET输入低电平信号，第四晶体管M4关断，此时第一电容C1放电保持上拉节点PU为高电平；第二时钟信号CKB为高电平，第九晶体管M9导通以将第二时钟信号CKB传输至下拉节点PD并对第二电容C2充电，则下拉节点PD为高电平；在下拉节点PD的高电平作用下，第七晶体管M7导通以利用第三电压信号VGL拉低上拉节点PU的电平，则第五晶体管M5和第八晶体管M8关闭；同时第十晶体管M10导通，利用第三电压信号VGL拉低信号输出端OUT的电平。
T3阶段，移位寄存器SRn的复位端RESET输入低电平信号，第四晶体管M4关闭；第二电容C2放电保持下拉节点PD为高电平，第七晶体管M7导通以继续拉低上拉节点PU的电平，第五晶体管M5和第八晶体管M8关闭，同时第十晶体管M10导通以继续拉低信号输出端OUT的电平，第十一晶体管M11关闭。
T4阶段，移位寄存器SRn的复位端RESET输入低电平信号，第四晶体管M4关闭；第二时钟信号CKB为高电平，第九晶体管M9导通以将第二时钟信号CKB传输至下拉节点PD并对第二电容C2充电，则下拉节点PD为高电平；在下拉节点PD的高电平作用下，第七晶体管M7导通以利用第三电压信号VGL拉低上拉节点PU的电平，则第五晶体管M5和第八晶体管M8关闭；同时第十晶体管M10导通，利用第三电压信号VGL拉低信号输出端OUT的电平。
……
Blank阶段，移位寄存器SRn的复位端RESET输入低电平信号，第一时钟信号端CK和第二时钟信号端CKB输入低电平信号，此时，总复位端TRST输入高电平信号，第六晶体管M6导通，第三电压信号VGL通过第六晶体管M6传输至上拉节点PU以使其保持低电平状态。
需要说明的是：在上述T4阶段至Blank阶段之间，各级移位寄存器根据实际情况重复上述T3阶段和T4阶段，直至注视区最后一级移位寄存器的信号输出端OUT输出高电平信号或者非注视区最后一级移位寄存器的信号输出端OUT输出高电平信号。
在Blank阶段，移位寄存器SRn的总复位端TRST输入高电平信号，第六晶体管M6导通，将所有移位寄存器中的上拉节点PU拉低，给所有行的移位寄存器复位，提高电路的稳定性。
移位寄存器正向扫描与反向扫描时各个晶体管的连接方式相同，只是第一电源端CN及第二电源端CNB输出电平信号不同，包括：移位寄存器正向扫描时，第一电源端CN输出高电平信号，第二电源端CNB输出低电平信号；移位寄存器反向扫描时，第一电源端CN输出低电平信号，第二电源端CNB输出高电平信号。第三电源端VGL在移位寄存器正向扫描与反向扫描时均输出低电平信号。
本公开一些实施例还提供一种移位寄存器的驱动方法，应用于前述实施例提供的移位寄存器中，该移位寄存器包括：第一输出子电路、第二输出子电路和传递子电路，图11为本公开实施例的移位寄存器正向扫描时的驱动方法的流程图，如图11所示，在正向扫描时，驱动方法包括以下步骤：
步骤100、在扫描传递阶段，第一输出子电路在信号输入端的控制下，向上拉节点提供第一电源端的信号，并根据上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；传递子电路在行关闭使能信号的控制下，拉低行输出端的信号；第一输出子电路在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据下拉节点的电平，拉低信号输出端的电平。
在一种示例性实施例中，第一电源端在移位寄存器正向扫描时，输出高电平信号，第一时钟信号端和第二时钟信号端的输入信号均为脉冲信号，二者交替触发，控制各级移位寄存器逐级传递与复位。
步骤101、在扫描输出阶段，第一输出子电路在信号输入端的控制下，向上拉节点提供第一电源端的信号，并根据上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；第二输出子电路在行开启使能信号的控制下，将信号输出端的信号输出至行输出端；第一输出子电路在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据下拉节点的电平，拉低信号输出端的电平。
在一种示例性实施例中，在扫描传递阶段，第一时钟信号端和第二时钟信号端的输入信号的频率相同；在扫描输出阶段，第一时钟信号端和第二时钟信号端的输入信号的频率相同，且第一时钟信号端或第二时钟信号端在扫描输出阶段的输入信号的频率小于在扫描传递阶段的输入信号的频率。
在一种示例性实施例中，所述驱动方法还包括：在扫描空白阶段，第一输出子电路在总复位端的控制下，对所有移位寄存器中的上拉节点进行复位。
图12为本公开实施例的移位寄存器反向扫描时的驱动方法的流程图，如图12所示，在反向扫描时，驱动方法包括以下步骤：
步骤102、在扫描传递阶段，第一输出子电路在复位端的控制下，向上拉节点提供第二电源端的信号，并根据上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；传递子电路在行关闭使能信号的控制下，拉低行输出端的信号；第一输出子电路在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据下拉节点的电平，拉低信号输出端的电平。
在一种示例性实施例中，第二电源端在移位寄存器反向扫描时，输出高电平信号，第一时钟信号端和第二时钟信号端的输入信号均为脉冲信号，二者交替触发，控制各级移位寄存器逐级传递与复位。
步骤103、在扫描输出阶段，第一输出子电路在复位端的控制下，向上拉节点提供第二电源端的信号，并根据上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；第二输出子电路在行开启使能信号的控制下，将信号输出端的信号输出至行输出端；第一输出子电路在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据下拉节点的电平，拉低信号输出端的电平。
在一种示例性实施例中，在扫描传递阶段，第一时钟信号端和第二时钟信号端的输入信号的频率相同；在扫描输出阶段，第一时钟信号端和第二时钟信号端的输入信号的频率相同，且第一时钟信号端或第二时钟信号端在扫描输出阶段的输入信号的频率小于在扫描传递阶段的输入信号的频率。
在一种示例性实施例中，所述驱动方法还包括：在扫描空白阶段，第一输出子电路在总复位端的控制下，对所有移位寄存器中的上拉节点进行复位。
本公开提供的移位寄存器的驱动方法，通过第二输出子电路在扫描输出阶段，在行开启使能端的控制下，将信号输出端的信号输出至行输出端，传递子电路在扫描传递阶段，在行关闭使能端的控制下，拉低行输出端的电平，可以第一时间刷新显示用户快速切换的注视区，高速渲染用户聚焦的图像信息，从而为常规显示动态模糊、拖影等问题提供解决方案，为用户提供良好的视觉体验。
本公开还提供一种栅极驱动电路，图13为本公开提供的栅极驱动电路的结构示意图，如图13所示，栅极驱动电路包括：多个级联的移位寄存器，各级移位寄存器的第一时钟信号端CK与第二时钟信号端CKB与外部的两条时钟控制信号的连接方式逐级交换，其中，每个移位寄存器的行输出端连接一条栅线，用于驱动该栅线。
在该栅极驱动电路中，除最后一级移位寄存器外，每个移位寄存器的信号输出端连接下一级移位寄存器的信号输入端，当然，第一极移位寄存器的信号输入端需要与单独的驱动信号相连，同时，除第一极移位寄存器外，每个移位寄存器的信号输出端还连接上一级移位寄存器的复位端，当然，最后一级移位寄存器的复位端与单独的驱动信号相连。
其中，移位寄存器为前述实施例提供的移位寄存器，其实现原理和实现效果类似，在此不再赘述。
本公开还提供一种显示装置，图14为本公开提供的显示装置的结构示意图，如图14所示，显示装置包括：传感器1401、处理器1402和显示面板1403，显示面板1403包括栅极驱动电路，其中，栅极驱动电路为前述实施例提供的栅极驱动电路，其实现原理和实现效果类似，在此不再赘述。
传感器1401，用于识别用户注视区位置，并发送识别出的注视区位置至处理器1402；
处理器1402，用于检测当前时刻的注视区位置与前一时刻的注视区位置是否相同，如果当前时刻的注视区位置与前一时刻的注视区位置不同，计算当前时刻的注视区位置对应的扫描行数，根据计算出的注视区位置对应的扫描行数更新栅极驱动电路的驱动时序。
在一种示例性实施例中，假设当前时刻的注视区位置对应的扫描行数为第n至m行，N为总扫描行数，其中，n为大于或等于1的自然数，m为大于n且小于或等于N的自然数。则该栅极驱动电路的驱动时序包括注视区子帧传输阶段和非注视区子帧传输阶段，其中，注视区子帧传输阶段包括非注视区扫描传递阶段和注视区扫描输出阶段，非注视区子帧传输阶段包括第一非注视区扫描输出阶段、注视区扫描传递阶段和第二非注视区扫描输出阶段。
在正向扫描时，在非注视区扫描传递阶段，使第n行之前扫描行的移位寄存器以第一频率逐行传递信号输出端的信号。
在注视区扫描输出阶段，使第n行至第m行的移位寄存器以第二频率逐行输出行输出端的信号，且第二频率小于第一频率。
在第一非注视区扫描输出阶段，使第n行之前扫描行的移位寄存器以第二频率逐行输出行输出端的信号。
在注视区扫描传递阶段，使第n行至第m行的移位寄存器以第一频率逐行传递信号输出端的信号。
在第二非注视区扫描输出阶段，使第m行之后扫描行的移位寄存器以第二频率逐行输出行输出端的信号。
在反向扫描时，在非注视区扫描传递阶段，使第m行之后扫描行的移位寄存器以第一频率逐行传递信号输出端的信号。
在注视区扫描输出阶段，使第m行至第n行的移位寄存器以第二频率逐行输出行输出端的信号。
在第一非注视区扫描输出阶段，使第m行之后扫描行的移位寄存器以第二频率逐行输出行输出端的信号。
在注视区扫描传递阶段，使第m行至第n行的移位寄存器以第一频率逐行传递信号输出端的信号。
在第二非注视区扫描输出阶段，使第n行之前扫描行的移位寄存器以第二频率逐行输出行输出端的信号。
基于本公开提供的移位寄存器的快扫传递与慢扫输出特性，本公开提出了一种注视区图像超高速切换刷新方案，如图15所示，根据用户在显示装置上快速切换的注视区位置，将显示帧图像拆解为同频率的注视区子帧和非注视区子帧图像，并通过相应的驱动时序，可实现在显示频率不变的前提下，第一阶段先传输并刷新注视区子帧图像数据，第二阶段再传输并刷新非注视区子帧图像。
在一种示例性实施例中，在注视区扫描输出阶段和第一非注视区扫描输出阶段之间，以及在第二非注视区扫描输出阶段之后，该栅极驱动电路的驱动时序还包括扫描空白阶段。
该扫描空白阶段，用于拉低所有移位寄存器中的上拉节点的电平，给所有行的移位寄存器复位。
下面通过栅极驱动电路的驱动过程进一步说明本公开实施例的技术方案。以第n行至第m行为注视区，共计8k行，且正向扫描为例(n>1，m>n，N＝8k)，对注视区图像超高速切换刷新方案说明如下：
注视区子帧刷新阶段：G_1～G_n-1行为非注视区，其对应的各级移位寄存器工作在扫描传递模式。G_n～G_m行为注视区，其对应的各级移位寄存器工作在扫描输出模式。G_m+1～G_8k行为非注视区，移位寄存器可不进行传递(也可进行扫描传递，优选为不传递，节约时间)。
非注视区子帧刷新阶段：G_1～G_n-1行为非注视区，其对应的各级移位寄存器工作在扫描输出模式。G_n～G_m行为注视区，其对应的各级移位寄存器工作在扫描传递模式。G_m+1～G_8k行为非注视区，其对应的各级移位寄存器工作在扫描输出模式。
如图16所示，在一帧传输时间内，该栅极驱动电路的驱动过程包括以下阶段：
K1阶段，为帧起始前的全局复位阶段，总复位端TRST拉高，第一电源端CN保持高电平，其它信号保持低电平，总复位端TRST的高电平信号打开各级移位寄存器的第六晶体管M6，拉低各级移位寄存器的上拉节点PU的电位，并将第一电容C1放电到低电压VGL，使第五晶体管M5保持关闭，进行全局复位。
K2阶段，总复位端TRST拉低，第六晶体管M6关断并停止全局复位。帧起始信号STV拉高，打开第一级移位寄存器的第三晶体管M3，第一电源端CN的高电平信号给第一电容C1充电并打开第五晶体管M5，此时，第一时钟端CK输入的信号为低电平，第一级移位寄存器的信号输出端OUT_1无高电平输出。
K3阶段，帧起始信号STV拉低，关闭第三晶体管M3，第五晶体管M5在第一电容C1的控制下保持打开。行关闭使能端GOFF拉高，打开第二晶体管M2，使各级移位寄存器的行输出端GOUT_1至GOUT_n-1均无输出。第一时钟信号CK和第二时钟信号CKB在很高的频率下对各级移位寄存器交替提供时钟信号，各级移位寄存器的信号输出端OUT_1至OUT_n-1依次输出，从而使非注视区的移位寄存器快扫传递，无行扫描输出。
K4阶段，在信号传递至注视区对应的第n～m级移位寄存器区间时，行关闭使能端GOFF拉低，关闭第二晶体管M2，行开启使能端GON拉高，打开第一晶体管M1，使各级移位寄存器的信号输出端OUT_n至OUT_m分别连接输出至行输出端GOUT_n至GOUT_m，而且第一时钟信号CK和第二时钟信号CKB的时钟频率大幅降低，使注视区对应的移位寄存器进行慢扫输出。
K5阶段，行开启使能端GON拉低，关闭第一晶体管M1，行关闭使能端GOFF拉高，打开第二晶体管M2，第一时钟信号CK和第二时钟信号CKB拉低，从而使各级移位寄存器的扫描输出行复位至低电平信号。并且总复位端TRST拉高，打开第六晶体管M6，进行全局复位。
K6阶段，为非注视区对应的第1～n-1级移位寄存器扫描输出阶段，行关闭使能端GOFF拉低，关闭第二晶体管M2，行开启使能端GON拉高，打开第一晶体管M1，使各级移位寄存器的信号输出端OUT_1至OUT_n-1分别连接输出至行输出端GOUT_1至GOUT_n-1，帧起始信号STV拉高，打开第一级移位寄存器的第三晶体管M3(STV仅拉高一个时钟宽度)，第一电源端CN的高电平信号给第一电容C1充电并打开第五晶体管M5，第一时钟信号CK和第二时钟信号CKB在较低的频率下对各级移位寄存器交替提供时钟信号，使非注视区对应的第1～n-1级移位寄存器进行慢扫输出。
K7阶段，为注视区对应的第n～m级移位寄存器扫描传递阶段，G_n～G_m无输出。移位寄存器控制时序与K3阶段类似，此处不再赘述。
K8阶段，为非注视区对应的第m+1～8K级移位寄存器扫描输出阶段(本实施例以8K分辨率为例，N也可以为其他值，本申请对此不作限制)，行输出端G_m+1～G_8K逐级输出。移位寄存器控制时序与K4阶段类似，此处不再赘述。
本公开通过独有的移位寄存器级联方式，搭建成可以任意节点超高速传递的栅极驱动电路，并搭配特有的控制时序，使固定的移位寄存器级联电路可同时具备扫描传递与扫描输出两种工作模式。应用这两种工作模式，本公开提供了一种注视区图像超高速切换刷新方案，在不增加显示刷新频率的前提下，将显示帧图像拆解为同频率的注视区子帧和非注视区子帧图像。根据用户在显示装置上快速切换的注视区位置，第一时间传输并刷新注视区子帧图像，高速渲染用户聚焦的图像信息。从而既不增加显示刷新频率，又可以为常规显示动态模糊、拖影等问题提供解决方案，为用户提供良好视觉体验。
在扫描传递模式下，行开启使能端GON拉低，关闭第一晶体管M1，行关闭使能端GOFF拉高，打开第二晶体管M2，将行输出端GOUT接入低电平信号并与各级移位寄存器切断连接。级联的各级寄存器未加载较大的栅极行负载(Gate Line Loading)，在超低负载下进行超高速移位寄存器级联传递。此时，级联的各级移位寄存器只进行快扫传递，不扫描驱动显示行。
在扫描输出模式下，行开启使能端GON拉高，打开第一晶体管M1，行关闭使能端GOFF拉低，关闭第二晶体管M2，将栅极行负载接入各级移位寄存器电路，级联的各级移位寄存器在较大的栅极行负载下，通过行输出端低速扫描驱动各像素行，信号输出端低速传递与复位移位寄存器。各级移位寄存器低速传递并逐行扫描驱动显示行。
本公开实施例还提供一种栅极驱动电路的驱动方法，图17为本公开实施例提供的栅极驱动电路的驱动方法的结构示意图，如图17所示，在正向扫描时，该驱动方法包括步骤200至步骤204。
步骤200包括：在非注视区扫描传递阶段，使第n行之前扫描行的移位寄存器以第一频率逐行传递信号输出端的信号。
步骤201包括：在注视区扫描输出阶段，使第n行至第m行的移位寄存器以第二频率输出行输出端的信号，且第二频率小于第一频率。
步骤202包括：在第一非注视区扫描输出阶段，使第n行之前扫描行的移位寄存器以第二频率输出行输出端的信号。
步骤203包括：在注视区扫描传递阶段，使第n行至第m行的移位寄存器以第一频率逐行传递信号输出端的信号。
步骤204包括：在第二非注视区扫描输出阶段，使第m行之后扫描行的移位寄存器以第二频率输出行输出端的信号，其中，n为大于或等于1的自然数，m为大于n且小于或等于N的自然数，N为总扫描行数。
在一种示例性实施例中，如图18所示，在反向扫描时，该驱动方法包括步骤205至步骤209。
步骤205包括：在非注视区扫描传递阶段，使第m行之后扫描行的移位寄存器以第一频率逐行传递信号输出端的信号。
步骤206包括：在注视区扫描输出阶段，使第m行至第n行的移位寄存器以第二频率逐行输出行输出端的信号，且第二频率小于第一频率。
步骤207包括：在第一非注视区扫描输出阶段，使第m行之后扫描行的移位寄存器以第二频率逐行输出行输出端的信号。
步骤208包括：在注视区扫描传递阶段，使第m行至第n行的移位寄存器以第一频率逐行传递信号输出端的信号。
步骤209包括：在第二非注视区扫描输出阶段，使第n行之前扫描行的移位寄存器以第二频率逐行输出行输出端的信号。
在一种示例性实施例中，在注视区扫描输出阶段和第一非注视区扫描输出阶段之间，以及在第二非注视区扫描输出阶段之后，该栅极驱动电路的驱动方法还包括扫描空白阶段。
在扫描空白阶段，拉低所有移位寄存器中的上拉节点的电平，给所有行的移位寄存器复位。
有以下几点需要说明：
本公开实施例附图只涉及本公开实施例涉及到的结构，其他结构可参考通常设计。
在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (16)

1.一种移位寄存器，其特征在于，包括：第一输出子电路、第二输出子电路和传递子电路，其中：
所述第一输出子电路，用于在信号输入端或复位端的控制下，向上拉节点提供第一电源端或第二电源端的信号，并根据所述上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；在第二时钟信号端的控制下，将所述第二时钟信号端的信号传输至下拉节点，并根据所述下拉节点的电平，拉低所述信号输出端的电平；
所述第二输出子电路，用于在扫描输出阶段，在行开启使能信号的控制下，将所述信号输出端的信号输出至行输出端；
所述传递子电路，用于在扫描传递阶段，在行关闭使能信号的控制下，拉低所述行输出端的电平。
2.根据权利要求1所述的移位寄存器，其特征在于，在所述扫描传递阶段，所述第一时钟信号端和第二时钟信号端的输入信号的频率相同；在所述扫描输出阶段，所述第一时钟信号端和第二时钟信号端的输入信号的频率相同，且所述第一时钟信号端或第二时钟信号端在所述扫描输出阶段的输入信号的频率小于在所述扫描传递阶段的输入信号的频率。
3.根据权利要求1所述的移位寄存器，其特征在于，所述第二输出子电路包括：第一晶体管，其中：
所述第一晶体管的控制极与所述行开启使能端连接，所述第一晶体管的第一极与所述信号输出端连接，所述第一晶体管的第二极与所述行输出端连接。
4.根据权利要求1所述的移位寄存器，其特征在于，所述传递子电路包括：第二晶体管，其中：
所述第二晶体管的控制极与所述行关闭使能端连接，所述第二晶体管的第一极与第三电源端连接，所述第二晶体管的第二极与所述行输出端连接。
5.根据权利要求1所述的移位寄存器，其特征在于，所述第一输出子电路包括输入子电路、第一复位子电路、中间输出子电路、下拉子电路、下拉控制子电路和第二复位子电路，其中：
所述输入子电路，用于在所述信号输入端的控制下，向所述上拉节点提供所述第一电源端的信号；
所述第一复位子电路，用于在所述复位端的控制下，向所述上拉节点提供所述第二电源端的信号；
所述中间输出子电路，用于根据所述上拉节点的电平，将所述第一时钟信号端的信号输出至所述信号输出端；
所述下拉控制子电路，用于根据所述上拉节点的电平，拉低所述下拉节点的电平；在所述第二时钟信号端的控制下，将所述第二时钟信号端的信号传输至下拉节点，并根据所述下拉节点的电平，拉低所述上拉节点的电平；
所述下拉子电路，用于根据所述信号输出端的电平，拉低所述下拉节点的电平；根据所述下拉节点的电平，拉低所述信号输出端的电平；
所述第二复位子电路，用于在总复位端的控制下，对所述上拉节点进行复位。
6.根据权利要求5所述的移位寄存器，其特征在于，所述输入子电路包括：第三晶体管，所述第一复位子电路包括：第四晶体管，其中：
所述第三晶体管的控制极与所述信号输入端连接，所述第三晶体管的第一极与所述第一电源端连接，所述第三晶体管的第二极与所述上拉节点连接；
所述第四晶体管的控制极与所述复位端连接，所述第四晶体管的第一极与所述第二电源端连接，所述第四晶体管的第二极与所述上拉节点连接。
7.根据权利要求5所述的移位寄存器，其特征在于，所述中间输出子电路包括第五晶体管和第一电容，所述第二复位子电路包括：第六晶体管，其中：
所述第五晶体管的控制极与所述上拉节点连接，所述第五晶体管的第一极与所述第一时钟信号端连接，所述第五晶体管的第二极与所述信号输出端连接；
所述第一电容的一端与所述上拉节点连接，所述第一电容的另一端与所述信号输出端连接；
所述第六晶体管的控制极与所述总复位端连接，所述第六晶体管的第一极与第三电源端连接，所述第六晶体管的第二极与所述上拉节点连接。
8.根据权利要求5所述的移位寄存器，其特征在于，所述下拉控制子电路包括第七晶体管、第八晶体管和第九晶体管，下拉子电路包括：第十晶体管、第十一晶体管和第二电容，其中：
所述第七晶体管的控制极与所述下拉节点连接，所述第七晶体管的第一极与第三电源端连接，所述第七晶体管的第二极与所述上拉节点连接；
所述第八晶体管的控制极与所述上拉节点连接，所述第八晶体管的第一极与第三电源端连接，所述第八晶体管的第二极与所述下拉节点连接；
所述第九晶体管的控制极和第一极均与所述第二时钟信号端连接，所述第九晶体管的第二极与所述下拉节点连接；
所述第十晶体管的控制极与所述下拉节点连接，所述第十晶体管的第一极与第三电源端连接，所述第十晶体管的第二极与所述信号输出端连接；
所述第十一晶体管的控制极与所述信号输出端连接，所述第十一晶体管的第一极与第三电源端连接，所述第十一晶体管的第二极与所述下拉节点连接；
所述第二电容的一端与第三电源端连接，所述第二电容的另一端与所述下拉节点连接。
9.根据权利要求1所述的移位寄存器，其特征在于，所述第二输出子电路包括第一晶体管，所述传递子电路包括第二晶体管，所述第一输出子电路包括第三晶体管、第四晶体管、第五晶体管、第一电容、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第二电容，其中：
所述第一晶体管的控制极与所述行开启使能端连接，所述第一晶体管的第一极与所述信号输出端连接，所述第一晶体管的第二极与所述行输出端连接；
所述第二晶体管的控制极与所述行关闭使能端连接，所述第二晶体管的第一极与第三电源端连接，所述第二晶体管的第二极与所述行输出端连接；
所述第三晶体管的控制极与所述信号输入端连接，所述第三晶体管的第一极与所述第一电源端连接，所述第三晶体管的第二极与所述上拉节点连接；
所述第四晶体管的控制极与所述复位端连接，所述第四晶体管的第一极与所述第二电源端连接，所述第四晶体管的第二极与所述上拉节点连接；
所述第五晶体管的控制极与所述上拉节点连接，所述第五晶体管的第一极与所述第一时钟信号端连接，所述第五晶体管的第二极与所述信号输出端连接；
所述第一电容的一端与所述上拉节点连接，所述第一电容的另一端与所述信号输出端连接；
所述第六晶体管的控制极与总复位端连接，所述第六晶体管的第一极与第三电源端连接，所述第六晶体管的第二极与所述上拉节点连接；
所述第七晶体管的控制极与所述下拉节点连接，所述第七晶体管的第一极与第三电源端连接，所述第七晶体管的第二极与所述上拉节点连接；
所述第八晶体管的控制极与所述上拉节点连接，所述第八晶体管的第一极与第三电源端连接，所述第八晶体管的第二极与所述下拉节点连接；
所述第九晶体管的控制极和第一极均与所述第二时钟信号端连接，所述第九晶体管的第二极与所述下拉节点连接；
所述第十晶体管的控制极与所述下拉节点连接，所述第十晶体管的第一极与第三电源端连接，所述第十晶体管的第二极与所述信号输出端连接；
所述第十一晶体管的控制极与所述信号输出端连接，所述第十一晶体管的第一极与第三电源端连接，所述第十一晶体管的第二极与所述下拉节点连接；
所述第二电容的一端与第三电源端连接，所述第二电容的另一端与所述下拉节点连接。
10.一种栅极驱动电路，其特征在于，包括：多个级联的如权利要求1至9任一所述的移位寄存器。
11.一种显示装置，其特征在于，包括：传感器、处理器和显示面板，所述显示面板包括如权利要求10所述的栅极驱动电路，其中：
传感器，用于识别用户注视区位置，并发送识别出的注视区位置至处理器；
处理器，用于检测当前时刻的注视区位置与前一时刻的注视区位置是否相同，如果当前时刻的注视区位置与前一时刻的注视区位置不同，计算当前时刻的注视区位置对应的扫描行数，根据计算出的注视区位置对应的扫描行数更新所述栅极驱动电路的驱动时序。
12.一种移位寄存器的驱动方法，其特征在于，应用于如权利要求1-9任一所述的移位寄存器中，在正向扫描时，所述驱动方法包括：
在扫描输出阶段，第一输出子电路在信号输入端的控制下，向上拉节点提供第一电源端的信号，并根据上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；第二输出子电路在行开启使能信号的控制下，将信号输出端的信号输出至行输出端；第一输出子电路在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据下拉节点的电平，拉低信号输出端的电平；
在扫描传递阶段，第一输出子电路在信号输入端的控制下，向上拉节点提供第一电源端的信号，并根据上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；传递子电路在行关闭使能信号的控制下，拉低行输出端的信号；第一输出子电路在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据下拉节点的电平，拉低信号输出端的电平。
13.根据权利要求12所述的驱动方法，其特征在于，在反向扫描时，所述驱动方法包括：
在扫描传递阶段，第一输出子电路在复位端的控制下，向上拉节点提供第二电源端的信号，并根据上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；传递子电路在行关闭使能信号的控制下，拉低行输出端的信号；第一输出子电路在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据下拉节点的电平，拉低信号输出端的电平；
在扫描输出阶段，第一输出子电路在复位端的控制下，向上拉节点提供第二电源端的信号，并根据上拉节点的电平，将第一时钟信号端的信号输出至信号输出端；第二输出子电路在行开启使能信号的控制下，将信号输出端的信号输出至行输出端；第一输出子电路在第二时钟信号端的控制下，将第二时钟信号端的信号传输至下拉节点，并根据下拉节点的电平，拉低信号输出端的电平。
14.一种栅极驱动电路的驱动方法，其特征在于，在正向扫描时，所述驱动方法包括：
在非注视区扫描传递阶段，使第n行之前扫描行的移位寄存器以第一频率逐行传递信号输出端的信号；
在注视区扫描输出阶段，使第n行至第m行的移位寄存器以第二频率逐行输出行输出端的信号，且所述第二频率小于第一频率；
在第一非注视区扫描输出阶段，使所述第n行之前扫描行的移位寄存器以所述第二频率逐行输出行输出端的信号；
在注视区扫描传递阶段，使所述第n行至第m行的移位寄存器以所述第一频率逐行传递信号输出端的信号；
在第二非注视区扫描输出阶段，使所述第m行之后扫描行的移位寄存器以所述第二频率逐行输出行输出端的信号，其中，n为大于或等于1的自然数，m为大于n且小于或等于N的自然数，N为总扫描行数。
15.根据权利要求14所述的驱动方法，其特征在于，在反向扫描时，所述驱动方法包括：
在所述非注视区扫描传递阶段，使所述第m行之后扫描行的移位寄存器以所述第一频率逐行传递信号输出端的信号；
在所述注视区扫描输出阶段，使所述第m行至第n行的移位寄存器以所述第二频率逐行输出行输出端的信号；
在所述第一非注视区扫描输出阶段，使所述第m行之后扫描行的移位寄存器以所述第二频率逐行输出行输出端的信号；
在所述注视区扫描传递阶段，使所述第m行至第n行的移位寄存器以所述第一频率逐行传递信号输出端的信号；
在所述第二非注视区扫描输出阶段，使所述第n行之前扫描行的移位寄存器以所述第二频率逐行输出行输出端的信号。
16.根据权利要求14或15所述的驱动方法，其特征在于，在所述注视区扫描输出阶段和所述第一非注视区扫描输出阶段之间，以及在所述第二非注视区扫描输出阶段之后，所述驱动方法还包括：扫描空白阶段，其中：
在所述扫描空白阶段，拉低所有移位寄存器中的上拉节点的电平，给所有扫描行的移位寄存器复位。
CN202010407362.8A 2020-05-14 2020-05-14 移位寄存器、栅极驱动电路、显示装置及其驱动方法 Active CN113674708B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010407362.8A CN113674708B (zh) 2020-05-14 2020-05-14 移位寄存器、栅极驱动电路、显示装置及其驱动方法
US17/627,143 US12033554B2 (en) 2020-05-14 2021-04-12 Shift register in display, gate drive circuit, display device, and driving method for same
PCT/CN2021/086514 WO2021227737A1 (zh) 2020-05-14 2021-04-12 移位寄存器、栅极驱动电路、显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010407362.8A CN113674708B (zh) 2020-05-14 2020-05-14 移位寄存器、栅极驱动电路、显示装置及其驱动方法

Publications (2)

Publication Number Publication Date
CN113674708A true CN113674708A (zh) 2021-11-19
CN113674708B CN113674708B (zh) 2023-04-11

Family

ID=78526336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010407362.8A Active CN113674708B (zh) 2020-05-14 2020-05-14 移位寄存器、栅极驱动电路、显示装置及其驱动方法

Country Status (3)

Country Link
US (1) US12033554B2 (zh)
CN (1) CN113674708B (zh)
WO (1) WO2021227737A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098102A (zh) * 2016-06-14 2016-11-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN107248401A (zh) * 2017-08-08 2017-10-13 京东方科技集团股份有限公司 Goa电路及其驱动方法、显示装置
KR20180066330A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US20180284876A1 (en) * 2017-04-01 2018-10-04 Intel Corporation Supporting multiple refresh rates in different regions of panel display
CN109166600A (zh) * 2018-10-26 2019-01-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109686292A (zh) * 2019-01-25 2019-04-26 鄂尔多斯市源盛光电有限责任公司 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
CN109830256A (zh) * 2019-03-22 2019-05-31 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN109859674A (zh) * 2019-04-22 2019-06-07 京东方科技集团股份有限公司 阵列基板、其驱动方法、显示面板及显示装置
CN109885176A (zh) * 2019-03-27 2019-06-14 京东方科技集团股份有限公司 显示控制方法、装置、介质及电子设备
CN110415664A (zh) * 2019-08-01 2019-11-05 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
KR20200041605A (ko) * 2018-10-12 2020-04-22 엘지디스플레이 주식회사 시프트 레지스터 및 이를 이용한 표시장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5479808B2 (ja) * 2009-08-06 2014-04-23 株式会社ジャパンディスプレイ 表示装置
CN103137081B (zh) * 2011-11-22 2014-12-10 上海天马微电子有限公司 一种显示面板栅驱动电路及显示屏
CN103927958B (zh) * 2013-12-26 2017-07-25 上海天马微电子有限公司 一种非晶硅栅极驱动电路以及平板传感器
KR102387788B1 (ko) * 2015-08-26 2022-04-18 엘지디스플레이 주식회사 표시장치
CN105938711B (zh) * 2016-06-06 2018-07-06 京东方科技集团股份有限公司 阵列栅极驱动电路及其驱动方法
CN106023949A (zh) * 2016-08-12 2016-10-12 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
KR102556084B1 (ko) 2016-10-07 2023-07-17 삼성디스플레이 주식회사 프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법
CN106710564A (zh) * 2017-03-22 2017-05-24 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路及其驱动方法、显示面板
CN107016953A (zh) * 2017-05-22 2017-08-04 武汉天马微电子有限公司 显示面板的驱动方法、显示面板及显示装置
DE102017129795B4 (de) * 2017-06-30 2024-08-08 Lg Display Co., Ltd. Anzeigevorrichtung und gate-treiberschaltkreis davon, ansteuerungsungsverfahren und virtuelle-realität-vorrichtung
CN112992247B (zh) * 2021-03-05 2024-08-06 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、显示面板及其驱动方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098102A (zh) * 2016-06-14 2016-11-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
KR20180066330A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US20180284876A1 (en) * 2017-04-01 2018-10-04 Intel Corporation Supporting multiple refresh rates in different regions of panel display
CN108694033A (zh) * 2017-04-01 2018-10-23 英特尔公司 在面板显示器的不同区域中支持多个刷新率
CN107248401A (zh) * 2017-08-08 2017-10-13 京东方科技集团股份有限公司 Goa电路及其驱动方法、显示装置
KR20200041605A (ko) * 2018-10-12 2020-04-22 엘지디스플레이 주식회사 시프트 레지스터 및 이를 이용한 표시장치
CN109166600A (zh) * 2018-10-26 2019-01-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109686292A (zh) * 2019-01-25 2019-04-26 鄂尔多斯市源盛光电有限责任公司 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
CN109830256A (zh) * 2019-03-22 2019-05-31 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN109885176A (zh) * 2019-03-27 2019-06-14 京东方科技集团股份有限公司 显示控制方法、装置、介质及电子设备
CN109859674A (zh) * 2019-04-22 2019-06-07 京东方科技集团股份有限公司 阵列基板、其驱动方法、显示面板及显示装置
CN110415664A (zh) * 2019-08-01 2019-11-05 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置

Also Published As

Publication number Publication date
US20220270532A1 (en) 2022-08-25
WO2021227737A1 (zh) 2021-11-18
US12033554B2 (en) 2024-07-09
CN113674708B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
US10095058B2 (en) Shift register and driving method thereof, gate driving device
US10210791B2 (en) Shift register unit, driving method, gate driver on array and display device
CN105609071B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN109830256B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
WO2018188285A1 (zh) 移位寄存器单元、栅极驱动电路及其驱动方法
US11227524B2 (en) Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device
CN109935198B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN108573673B (zh) 移位寄存器、驱动电路、显示装置
US11200825B2 (en) Shift register unit with reduced transistor count and method for driving the same, gate driving circuit and method for driving the same, and display apparatus
CN104732939A (zh) 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法
WO2021022478A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US11132934B2 (en) Shift register unit comprising input circuit, output circuit, and first node control circuit, gate driving circuit, display device, and driving method
CN104091574A (zh) 移位寄存器、阵列基板、显示装置及其驱动方法
CN110930942B (zh) 移位寄存器及其控制方法、显示面板
US11081031B2 (en) Gate control unit, driving method thereof, gate driver on array and display apparatus
US20190057638A1 (en) Shift-buffer circuit, gate driving circuit, display panel and driving method
US10943553B2 (en) Shift register unit, gate line driving circuit and driving method thereof
US11574575B2 (en) Shift register unit, shift register, display panel and driving method thereof
CN105489189A (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN112951140A (zh) 一种栅极驱动电路、显示面板、显示装置及驱动方法
US11170707B2 (en) Shift register unit, gate driving circuit, display device and driving method
US20170103722A1 (en) Shift register unit, gate driving circuit and display apparatus
WO2020192340A1 (zh) 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN111933084A (zh) 一种栅极驱动电路、阵列基板、显示装置、以及驱动方法
CN111243489B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant