CN106068056A - 印刷布线衬底 - Google Patents

印刷布线衬底 Download PDF

Info

Publication number
CN106068056A
CN106068056A CN201610202340.1A CN201610202340A CN106068056A CN 106068056 A CN106068056 A CN 106068056A CN 201610202340 A CN201610202340 A CN 201610202340A CN 106068056 A CN106068056 A CN 106068056A
Authority
CN
China
Prior art keywords
printed wiring
semiconductor device
wiring pattern
wiring substrate
earth lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610202340.1A
Other languages
English (en)
Other versions
CN106068056B (zh
Inventor
永里政嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN106068056A publication Critical patent/CN106068056A/zh
Application granted granted Critical
Publication of CN106068056B publication Critical patent/CN106068056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1009—Electromotor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明抑制印刷布线的寄生成分。印刷布线衬底(100)具有多层衬底(110)、及铺设在多层衬底(110)且连接有半导体装置(10)的电源端子列(T11a～T11d)的电源线(50)。电源线(50)包含：第1布线图案(51)，形成在多层衬底(110)的表面；第2布线图案(52)，形成在多层衬底(110)的内部；及层间连接部(53x及53y)，以绕过电源端子列(T11a～T11d)的至少一部分的方式，将第1布线图案(51)与第2布线图案(52)之间电气导通。

Description

印刷布线衬底
技术领域
本发明涉及一种印刷布线衬底。
背景技术
以往，将连接于电源线与接地线之间的开关输出级驱动的半导体装置一直用于各种应用。
另外，作为与上述相关的背景技术的一例，可列举专利文献1。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2011-211147号公报
发明内容
[发明要解决的问题]
然而，在大电流流入至开关输出级的情形时，装载半导体装置的印刷布线衬底的电源线或接地线中附带的寄生成分(尤其寄生电感成分或寄生电阻成分)的影响成为支配性，从而存在产生开关电压的高电平下降或振铃的可能性。
本说明书中揭示的发明的目的在于鉴于由本申请案的发明者发现的上述课题，提供一种可抑制印刷布线的寄生成分的印刷布线衬底及使用该印刷布线衬底的电子设备。
[解决问题的技术手段]
本说明书中揭示的印刷布线衬底是设为如下构成(第1构成)，该构成具有多层衬底、铺设在所述多层衬底且连接有半导体装置的电源端子列的电源线、及铺设在所述多层衬底且连接有所述半导体装置的接地端子列的接地线，且所述电源线及所述接地线的至少其中一个包含形成在所述多层衬底的表面的第1布线图案、形成在所述多层衬底的内部的第2布线图案、以绕过所述电源端子列或所述接地端子列的至少一部分的方式将所述第1布线图案与所述第2布线图案之间电气导通的层间连接部。
另外，在包含第1构成的印刷布线衬底中，可设为所述第2布线图案的宽度、厚度、或导电率大于所述第1布线图案的宽度、厚度、或导电率的构成(第2构成)。
而且，在包含第1或第2构成的印刷布线衬底中，可设为所述层间连接部形成在所述电源端子列或所述接地端子列的近端或正下方的构成(第3构成)。
而且，在包含第1～第3任一构成的印刷布线衬底中，可设为将所述第1布线图案与所述第2布线图案之间隔开的绝缘层的厚度未达200μm的构成(第4构成)。
而且，在包含第1～第4任一构成的印刷布线衬底中，可设为所述电源线的第2布线图案与所述接地线的第2布线图案以各个电流方向成为逆向的方式相互重叠地铺设的构成(第5构成)。
而且，本说明书中揭示的电子设备可设为具有包含第1～第5任一构成的印刷布线衬底、及装载在所述印刷布线衬底的半导体装置的构成(第6构成)。
另外，在包含第6构成的电子设备中，可设为多个设置在所述半导体装置的外部端子均为引脚、焊球、或电极焊垫，且在封装的底面以阵列状排列的构成(第7构成)。
而且，在包含第6或第7构成的电子设备中，可设为所述半导体装置作为使用连接于电源端子与接地端子之间的开关输出级，自电源电压产生期望的输出电压的电源装置的一部分发挥功能的构成(第8构成)。
而且，在包含第6或第7构成的电子设备中，可设为所述半导体装置作为使用连接于电源端子与接地端子之间的开关输出级发送数字信号的发送装置的一部分发挥功能的构成(第9构成)。
而且，在包含第6或第7构成的电子设备中，可设为所述半导体装置作为使用连接于电源端子与接地端子之间的开关输出级驱动电机的电机驱动装置的一部分发挥功能的构成(第10构成)。
[发明的效果]
根据本说明书中揭示的发明，可提供一种能够抑制印刷布线的寄生成分的印刷布线衬底及使用该印刷布线衬底的电子设备。
附图说明
图1是表示开关电源装置的一构成例的电路图。
图2是表示印刷布线衬底的第1实施方式的俯视图(第1布线层)。
图3是表示印刷布线衬底的第2实施方式的俯视图(第1布线层)。
图4是表示印刷布线衬底的第2实施方式的俯视图(第2布线层)。
图5是α1-α1'纵剖视图。
图6是α2-α2'纵剖视图。
图7是用以说明第1布线层的厚度限制的纵剖视图。
图8是开关电压Vsw的波形图。
图9是表示印刷布线衬底的第3实施方式的俯视图(第1布线层)。
图10是表示印刷布线衬底的第3实施方式的俯视图(第2布线层)。
图11是β1-β1'纵剖视图。
图12是β2-β2'纵剖视图。
图13是表示印刷布线衬底的第4实施方式的俯视图(第2布线层)。
图14是表示印刷布线衬底的第4实施方式的俯视图(第3布线层)。
图15是γ1-γ1'纵剖视图。
图16是γ2-γ2'纵剖视图。
图17是表示IC封装的变化(PGA)的图。
图18是表示IC封装的变化(BGA)的图。
图19是表示IC封装的变化(LGA)的图。
图20是表示电子设备的变化(开关电源装置)的图。
图21是表示电子设备的变化(发送装置)的图。
图22是表示电子设备的变化(电机驱动装置)的图。
图23是智能手机的外观图。
具体实施方式
＜开关电源装置＞
图1是表示开关电源装置的一构成例的电路图。本构成例的开关电源装置1具有：半导体装置10、及外置在半导体装置10的各种分立零件(旁路电容器20、输出电感器30、及输出电容器40)。开关电源装置1是通过使用开关输出级(本图的示例中为在半导体装置10中集成化的输出晶体管11H与同步整流晶体管11L)将电源电压Vcc降压，而产生期望的输出电压Vo。
半导体装置10是作为开关电源装置1的一部分发挥功能的IC(IntegratedCircuit，集成电路)或LSI(Large Scale Integrated circuit大规模集成电路)，且包含输出晶体管11H及同步整流晶体管11L、以及上侧驱动器12H及下侧驱动器12L。另外，在半导体装置10中，也将未图示的控制电路或故障保护电路集成化。
而且，半导体装置10具有多个外部端子(本图的示例中为开关端子T10、电源端子T11、及接地端子T12)，作为用以确立与装置外部的电性连接的机构。开关端子T10是用以将开关线70外部连接的外部端子。电源端子T11是用以将电源线50外部连接的外部端子。接地端子T12是用以将接地线60外部连接的外部端子。
输出晶体管11H是作为开关输出级的上侧开关发挥功能的PMOSFET[P channeltype metal oxide semiconductor field effect transistor，P沟道型金属氧化物半导体场效应晶体管]。输出晶体管11H的源极与背栅是内部连接于电源端子T11。输出晶体管11H的漏极是内部连接于开关端子T10。输出晶体管11H的栅极是连接于上侧栅极信号GH的施加端(上侧驱动器12H的输出端)。输出晶体管11H是在上侧栅极信号GH为高电平时断开，且在上侧栅极信号GH为低电平时接通。
同步整流晶体管11L是作为开关输出级的下侧开关发挥功能的NMOSFET[Nchanneltype MOSFET，N沟道型金属氧化物半导体场效应晶体管]。同步整流晶体管11L的源极与背栅是内部连接于接地端子T12。同步整流晶体管11L的漏极是内部连接于开关端子T10。同步整流晶体管11L的栅极是连接于下侧栅极信号GL的施加端(下侧驱动器12L的输出端)。同步整流晶体管11L是在下侧栅极信号GL为高电平时接通，且在下侧栅极信号GL为低电平时断开。
在开关输出级，将输出晶体管11H与同步整流晶体管11L互补地接通/断开。通过如此的接通/断开运行，而在开关端子T10(或开关线70)，产生在电源电压Vcc与接地电压GND之间脉冲驱动的矩形波状的开关电压Vsw。另外，本说明书中的所谓「互补地」文字不仅包含输出晶体管11H与同步整流晶体管11L的接通/断开状态完全地相反的情形，而且也包含设置有两晶体管的同时断开期间(空载时间)的情形。
而且，开关输出级不仅限于上述同步整流方式，也可以采用使用整流二极管取代同步整流晶体管11L的二极管整流方式。
上侧驱动器12H是连接于电源端子T11与接地端子T12之间，且根据自未图示的控制电路输入的上侧驱动器控制信号，产生上侧栅极信号GH。
下侧驱动器12L是连接于电源端子T11与接地端子T12之间，且根据自未图示的控制电路输入的下侧驱动器控制信号，产生下侧栅极信号GL。
另外，在将上侧驱动器12H与接地端子T12之间连接的内部布线、及将下侧驱动器12L与电源端子T11之间连接的内部布线，分别附带有寄生电阻成分13a及13b。而且，在电源端子T11、开关端子T10、及接地端子T12，分别附带有寄生电感成分14x～14z。
旁路电容器20是用以抑制半导体装置10的电源变动的机构，且连接于电源线50与接地线60之间。另外，在旁路电容器20中，除了电容成分21以外，且包含等效串联电阻成分22与等效串联电感成分23。作为旁路电容器30，较理想为使用元件尺寸较小，等效串联电阻成分22或等效串联电感成分23较小，且运行温度范围较宽的层压陶瓷电容器等。
输出电感器30与输出电容器40是形成将开关电压Vsw整流及平滑从而产生输出电压Vo的LC滤波器。输出电感器30的第1端是连接于开关线70。输出电感器30的第2端与输出电容器40的第1端均连接于输出线80。输出电容器40的第2端是连接于接地线60。另外，在输出电感器30中，除了电感成分31以外，且包含等效串联电阻成分32。而且，在输出电容器40中，除了电容成分41以外，且包含等效串联电阻成分42与等效串联电感成分43。
电源线50是用以将电源电压Vcc的施加端与电源端子T11之间电连接的印刷布线。在电源线50中，附带有寄生电感成分51与寄生电阻成分52。
接地线60是用以将接地端(接地电压GND的施加端)与接地端子T12之间电连接的印刷布线。在接地线60中，附带有寄生电感成分61与寄生电阻成分62。
开关线70是用以将输出电感器30的第1端与开关端子T10之间电连接的印刷布线。在开关线70中，附带有寄生电感成分61与寄生电阻成分62。
输出线80是用以将输出电感器30的第2端及输出电容器40的第1端与输出电压Vo的输出端之间电连接的印刷布线。在输出线80中，也与其他印刷布线相同，附带有寄生电感成分与寄生电阻成分。但，本图中，为便于图示，而将此描写省略。
＜印刷布线衬底(第1实施方式)＞
图2是表示装载开关电源装置1的印刷布线衬底100的第1实施方式的俯视图。在本图中，均以实线描写在印刷布线衬底100上经图案化的电源线50、接地线60、开关线70、及输出线80。另一方面，均以虚线透过性地描写半导体装置10、旁路电容器20、输出电感器30、及输出电容器40。
在半导体装置10的底面，阵列状地排列有多个外部端子。开关端子T10、电源端子T11、及接地端子T12分别各设置有多个(在本图的例中，开关端子T10为12个，电源端子T11为8个，接地端子T12为4个)，且分别在半导体装置10的内部共通地连接。可通过设为如此的构成，而减少各端子中附带的寄生电感成分14x～14z或各端子与印刷布线衬底100的接合部分中附带的寄生电阻成分52～72。
而且，电源线50、接地线60、及开关线70均设为尽可能粗短的图案。可通过设为如此的构成，而减少各自中所附带的寄生成分(寄生电感成分51～71或寄生电阻成分52～72)。
而且，旁路电容器20是配置在半导体装置10的近端(电源端子T11或接地端子T12的近端)。可通过设为如此的构成，而尽可能地避免受到电源线50或接地线60中附带的寄生成分(寄生电感成分51～61或寄生电阻成分52～62)的影响。
如此一来，第1实施方式的印刷布线衬底100(或装载在该印刷布线衬底100的半导体装置10)中，可通过外部端子的并联化、粗短的布线图案化、及半导体装置10与旁路电容器20的近端连接，而实现将印刷布线中附带的寄生成分减少。
而且，电源线50与接地线60是以夹着开关线70的方式分离地设置。因设为如此的构成，故电源线50与接地线60之间难以直接产生短路，因此，可提升安全性。
但，在大电流流入至电源线50或接地线60的情形时，即便采用上述构成，另外也无法忽视各自中所附带的寄生成分(寄生电感成分51～61或寄生电阻成分52～62)的影响，从而存在产生开关电压Vsw的高电平下降或振铃的可能性。
另外，如上所述，第1实施方式的印刷布线衬底100是通过多个并联地使用电源端子T11或接地端子T12，且较粗地形成电源线50或接地线60，而实现将各自中所附带的寄生成分减少。
但，当在多个外部端子在封装的底面阵列状地排列而成的栅格阵列型的半导体装置10中，将电源端子T11或接地端子T12不仅设置在封装的外缘附近而且也设置在封装的中央附近的情形时，必须将电源线50或接地线60自封装的外缘进而延伸至内侧为止。
在电源线50或接地线60的延伸部分，当然附带有与其长度相应的寄生成分。因此，电源端子T11或接地端子T12的配设位置越与封装的外缘部分离(越靠近中央部)，则在阻抗方面越不利，从而存在该增设效果弱化之类的问题。
＜印刷布线衬底(第2实施方式)＞
以下，主要一边参照图3～图6，一边对印刷布线衬底100的第2实施方式详细地进行说明。
图3是表示印刷布线衬底100的第2实施方式的俯视图，尤其表示形成在印刷布线衬底100的表面的第1布线层。在本图中，均以实线描写在第1布线层上经图案化的第1电源线P1与第1接地线G1。另一方面，均以虚线透过性地描写半导体装置10与其外部端子(包括电源端子T11a～T11d及接地端子T12a～T12d)。
图4是与图3相同地表示印刷布线衬底100的第2实施方式的俯视图，尤其表示形成在印刷布线衬底100的内部(相较第1布线层为更下层)的第2布线层。在本图中，均以实线描写在第2布线层上经图案化的第2电源线P2与第2接地线G2。另一方面，均以虚线透过性地描写在第1布线层上经图案化的如上所述的第1电源线P1与第1接地线G1、及设置在半导体装置10的电源端子T11a～T11d与接地端子T12a～T12d。
图5是表示以图3及图4的α1-α1'线(单点划线)将印刷布线衬底100切断时的纵剖视图。而且，图6是表示以图3及图4的α2-α2'线(双点划线)将印刷布线衬底100切断时的纵剖视图。
如各图所示，第2实施方式的印刷布线衬底100具有多层衬底110、及铺设在该多层衬底110的电源线50及接地线60。电源线50包含第1电源线P1、第2电源线P2、及层间连接部P3x及P3y。接地线60包含第1接地线G1、第2接地线G2、及层间连接部G3x～G3z。
第1电源线P1与第1接地线G1均相当于形成在多层衬底110的表面(第1布线层)的第1布线图案。如图3中所示，第1电源线P1包含与电源电压Vcc的施加端相连的干线部P1a、及自干线部P1a分支的支线部P1b。同样地，第1接地线G1包含与接地电压GND的施加端(接地端)相连的干线部G1a、及自干线部G1a分支的支线部G1b。
支线部P1b及G1b是分别自干线部P1a及G1a朝向半导体装置10的装载位置延伸，且利用焊料等而与电源端子T11a～T11d及接地端子T12a～T12d分别连接。
另外，在形成在第1布线层的第1电源线P1与第1接地线G1，关于其线厚d1，存在与半导体装置10的栅格间距d11对应的制约。
图7是用以说明第1布线层的厚度限制的纵剖视图。如本图中所示，在将相互邻接的栅格201与栅格202之间隔(＝栅格间距)定义为d11，将栅格半径定义为d12，将第1布线层203及204的锥度定义为d13的情形时，为避免栅格201与栅格202的干扰(短路)，而必须满足以如下(1)式表示的条件。
【数学公式1】
d 13 < d 11 2 - d 12 ... ( 1 )
一般而言，第1布线层203及204的线厚d1变得越大，则锥度d13也变得越大。因此，第1电源线P1与第1接地线G1的线厚d1必须设计为未达与半导体装置10的栅格间距d11对应的上限值。
而且，为避免栅格间的干扰(短路)，即便支线部P1b及G1b的线宽w1，也存在必须设计为未达与半导体装置10的栅格间距d11对应的上限值的制约。即，半导体装置10的栅格间距d11越窄，则支线部P1b及G1b的线宽w1也变得越窄，从而各自中所附带的寄生成分(寄生电感成分或寄生电阻成分)变得越大。
因此，就排列为一列的电源端子T11a～T11d及接地端子T12a～T12d而言，与干线部P1a及G1a相距越远，则在阻抗方面越不利。更具体而言，与干线部P1a及G1a相距最近的电源端子T11a及接地端子T12a在阻抗方面最有利，相反地，与干线部P1a及G1a相距最远的电源端子T11d及接地端子T12d在阻抗方面最不利。
因此，电源线50及接地线60分别不仅包含在第1布线层上经图案化的如上所述的第1电源线P1及第1接地线G1，进而包含在第2布线层上经图案化的第2电源线P2及第2接地线G2。
第2电源线P2与第2接地线G2均相当于形成在多层衬底110的内部(第2布线层)的第2布线图案。如根据图4所述，第2电源线P2是以相对于第1电源线P1的支线部P1b重叠的方式布局。同样地，第2接地线G2是以相对于第1接地线G1的支线部G1b重叠的方式布局。另外，就第2接地线G2而言，以也相对于第1接地线G1的干线部G1a重叠的方式布局。
但，将第2电源线P2与第2接地线G2设为不同的布局的原因仅为以单一附图描写布局的变化之类的方便起见的原因。因此，既可使第2电源线P2相对于第1电源线P1的干线部P1a与支线部P1b两者重叠，或者，也可以使第2接地线G2仅相对于第1接地线G1的支线部G1b重叠。
第1电源线P1与第2电源线P2之间是利用层间连接部P3x及P3y(通孔等)而电连接。层间连接部P3x是设置在与干线部P1a相距最近的电源端子T11a的近端(支线部P1b的根源侧)。层间连接部P3y是设置在与干线部P1a相距最远的电源端子T11d的近端(支线部P1b的末端侧)。即，层间连接部P3x及P3y是以绕过电源端子列的两端间的方式，将第1电源线P1与第2电源线P2之间电气导通。
同样地，第1接地线G1与第2接地线G2之间是利用层间连接部G3x～G3z(通孔等)而电连接。另外，层间连接部G3x是设置在与干线部G1a相距最近的接地端子T12a的近端(支线部G1b的根源侧)。另一方面，层间连接部G3y是设置在与干线部G1a相距最远的接地端子T12d的近端(支线部G1b的末端侧)。即，层间连接部G3x及G3y是以绕过接地端子列的两端间的方式，将第1接地线G1与第2接地线G2之间电气导通。而且，层间连接部G3z是设置在干线部G1a的正下方。
此处，第2电源线P2及第2接地线G2是与第1电源线P1及第1接地线G1不同，可不受与半导体装置10的栅格间距d11对应的制约而相对自由地设计线宽w2或线厚d2。
例如，可通过将第2电源线P2及第2接地线G2设为相较支线部P1b及G1b更宽幅(w2＞w1)，而将第2电源线P2及第2接地线G2的寄生成分抑制为小于支线部P1b及G1b的寄生成分。
而且，即便将第2电源线P2及第2接地线G2设为相较支线部P1b及G1b更壁厚(d2＞d1)，也可以将第2电源线P2及第2接地线G2的寄生成分抑制为小于支线部P1b及G1b的寄生成分。
而且，例如，可以利用普通的铜箔或镀铜(σ＝59.0[S/m]＠20℃)形成第1电源线P1及第1接地线G1，另一方面，也可以利用导电率更高的银箔或镀银(σ＝61.4[S/m]＠20℃)形成第2电源线P2及第2接地线G2。即便选择如此的原材料，也可以将第2电源线P2及第2接地线G2的寄生成分抑制为小于支线部P1b及G1b的寄生成分。
另外，将第1布线图案(＝形成在第1布线层的第1电源线P1及第1接地线G1)与第2布线图案(＝形成在第2布线层的第2电源线P2及第2接地线G2)之间隔开的绝缘层的厚度d3(即，层间连接部P3x及P3y、及层间连接部G3x～G3z的高度)优选尽可能地小。更具体而言，绝缘层的厚度d3较理想为未达200μm，尤其理想为100μm以下(例如80μm)。可通过设为如此的构成，而将层间连接部P3x及P3y的寄生成分、及层间连接部G3x～G3z的寄生成分抑制为较小。
以此方式，在干线部P1a与电源端子T11a～T11d之间、及干线部G1a与接地端子T12a～T12d之间，不仅形成有经由高阻抗的支线部P1b及G1b的主路径，而且形成有经由更低阻抗的第2电源线P2及第2接地线G2的旁路路径。
即，对于电源线50及接地线60而言，以对于高阻抗的支线部P1b及G1b，并排设置更低阻抗的旁路路径的方式，采用局部多层结构。
因此，在并联使用电源端子列及接地端子列时，不仅与干线部P1a及G1a相距较近的电源端子及接地端子，而且与干线部P1a及G1a相距较远的电源端子及接地端子，均可得到有效地利用。
图8是开关电压Vsw的波形图。另外，实线是表示第2实施方式的行为，虚线是表示第1实施方式的行为。如本图中所示，可通过采用第2实施方式的构成，而有效地抑制开关电压Vsw的高电平下降或振铃，因此，可实现更稳定的开关运行。
尤其，在大电流流入至电源线50或接地线60的情形时，各自中所附带的寄生成分(寄生电感成分51～61或寄生电阻成分52～62)的影响容易变得明显化，故可谓较理想为采用第2实施方式的构成。
另外，在第2实施方式中，为将说明简化，而列举了逐列地直线状排列电源端子T11～T11d与接地端子T12a～T12d作为半导体装置10的电源端子列及接地端子列的构成为例，但各个排列图案不仅限于此，例如，电源端子列与接地端子列的排列方向既可在中途弯曲，或也可以分支为2方向以上。而且，电源端子列或接地端子列的串联数或并联数也绝无限制。
而且，如上文所说明，第2电源线P2及第2接地线G2是分别作为用以直至干线部P1a及G1a(或支线部P1b及G1b的根源部)为止绕过支线部P1b及G1b的末端部的低阻抗路径而设置。因此，只要获得如此的绕过功能，则第2电源线P2及第2接地线G2的布局也为任意。
＜印刷布线衬底(第3实施方式)＞
以下，一边参照图9～图12，一边对印刷布线衬底100的第3实施方式详细地进行说明。
图9是表示印刷布线衬底100的第3实施方式的俯视图，尤其表示形成在印刷布线衬底100的表面的第1布线层。在本图中，均以实线描写在第1布线层上经图案化的第1电源线P1与第1接地线G1。另一方面，均以虚线透过性地描写半导体装置10与其外部端子(包括电源端子T11a～T11d及接地端子T12a～T12d)。
图10是与图9同样地表示印刷布线衬底100的第3实施方式的俯视图，尤其表示形成在印刷布线衬底100的内部(相较第1布线层更下层)的第2布线层。在本图中，均以实线描写在第2布线层上经图案化的第2电源线P2与第2接地线G2。另一方面，均以虚线透过性地描写在第1布线层上经图案化的如上所述的第1电源线P1与第1接地线G1、及设置在半导体装置10的电源端子T11a～T11d与接地端子T12a～T12d。
图11是表示以图9及图10的β1-β1'线(单点划线)将印刷布线衬底100切断时的纵剖视图。而且，图12是表示以图9及图10的β2-β2'线(双点划线)将印刷布线衬底100切断时的纵剖视图。
如各图中所示，第3实施方式的印刷布线衬底100是一方面以上文的第2实施方式(图3～图6)为基础，一方面追加了层间连接部P3a～P3d及G3a～G3d。层间连接部P3a～P3d分别形成在电源端子T11a～T11d的正下方。同样地，层间连接部G3a～G3d分别形成在接地端子T12a～T12d的正下方。
根据如此的构成，因与上文的第2实施方式相比，可更有效地利用电源端子T11a～T11d及接地端子T12a～T12d，故可进而有效地减少电源线50及接地线60的寄生成分。
＜印刷布线衬底(第4实施方式)＞
以下，一边主要参照图13～图16，一边对印刷布线衬底100的第4实施方式详细地进行说明。
图13是表示印刷布线衬底100的第4实施方式的俯视图，尤其表示形成在印刷布线衬底100的内部(相较第1布线层更下层)的第2布线层。在本图中，以实线描写在第2布线层上经图案化的第2电源线P2。另一方面，均以虚线透过性地描写在第1布线层上经图案化的如上所述的第1电源线P1与第1接地线G1、及设置在半导体装置10的电源端子T11a～T11d与接地端子T12a～T12d。
图14是与图13相同地表示印刷布线衬底100的第4实施方式的俯视图，尤其表示形成在印刷布线衬底100的内部(相较第2布线层进而更下层)的第3布线层。在本图中，以实线描写在第3布线层上经图案化的第2接地线G2。另一方面，均以虚线透过性地描写在第1布线层上经图案化的第1电源线P1与第1接地线G1、及设置在半导体装置10的电源端子T11a～T11d与接地端子T12a～T12d。
另外，在第4实施方式的印刷布线衬底100中，第1布线层的布局因与上文的第2实施方式(图3)相同，故将作为另外新的附图的描写省略。
图15是表示以图13及图14的γ1-γ1'线(单点划线)将印刷布线衬底100切断时的纵剖视图。而且，图16是表示以图13及图14的γ2-γ2'线(双点划线)将印刷布线衬底100切断时的纵剖视图。
如各图中所示，第4实施方式的印刷布线衬底100是设为一方面以上文的第2实施方式(图3～图6)为基础，一方面将第2电源线P2与第2接地线G2形成在不同的布线层，且以各个电流方向成为逆向的方式相互重叠地铺设的构成。
根据如此的构成，与上文的第2实施方式相比，可通过第2电源线P2与第2接地线G2的磁耦合，而将相互的寄生成分抵消，故可进而有效地减少电源线50及接地线60的寄生成分。
另外，对于第4实施方式的构成，也可以与上文的第3实施方式(图9～图12)进行组合。
＜IC封装＞
图17～图19是分别表示IC封装的变化的图。
在图17中描写有PGA[pin grid array，引脚栅格阵列]封装。在将半导体装置10设为PGA封装的情形时，半导体装置10的外部端子(开关端子T10、电源端子T11、及接地端子T12等)成为引脚，且分别在封装的底面以阵列状排列。
在图18中描写有BGA[ball grid array，球栅阵列]封装。在将半导体装置10设为BGA封装的情形时，半导体装置10的外部端子成为焊球，且分别在封装的底面以阵列状排列。
在图19中描写有LGA[land grid array，焊盘栅格阵列]封装。在将半导体装置10设为LGA封装的情形时，半导体装置10的外部端子成为电极焊垫，且分别在封装的底面以阵列状排列。
＜对于电子设备的适用例＞
图20～图22是分别表示具有印刷布线衬底100(或装载在该印刷布线衬底100的半导体装置10)的电子设备的变化的图。
图20的电子设备A具有：开关电源装置A1，使用在半导体装置10中集成化或外部连接在半导体装置10的开关输出级，自电源电压Vcc产生期望的输出电压Vo；及负载A2，接收输出电压Vo的供给而运行。半导体装置10是装载在如上所述的印刷布线衬底100(本图中未明确表示)，且作为开关电源装置A1的一部分发挥功能。
图21的电子设备B具有：发送装置B1，使用在半导体装置10中集成化或外部连接在半导体装置10的开关输出级，发送数字信号Sd；及接收装置B2，接收数字信号Sd。半导体装置10是装载在如上所述的印刷布线衬底100(本图中未明确表示)，且作为发送装置B1的一部分发挥功能。
图22的电子设备C具有：电机驱动装置C1，使用在半导体装置10中集成化或外部连接在半导体装置10的开关输出级，产生电机驱动信号U、V、W；及电机C2，接收电机驱动信号U、V、W的供给而旋转。半导体装置10是装载在如上所述的印刷布线衬底100(本图中未明确表示)，且作为电机驱动装置C1的一部分发挥功能。
可利用此方式，将半导体装置10(或装载该半导体装置10的印刷布线衬底100)适用于各种应用。
图23是智能手机的外观图。智能手机X是图20中所示的电子设备A的一例，且可较佳地装载使用有半导体装置10(或装载该半导体装置10的印刷布线衬底100)的开关电源装置A1。
＜其他的变化例＞
另外，本说明书中揭示的各种技术性特征是除了上述实施方式以外，且可在不脱离其技术性创作的主旨的范围中追加各种变更。即，上述实施方式应视为在所有方面仅为例示，而非限制性者，本发明的技术性范围应理解为由专利申请的范围而并非上述实施方式的说明所表示者，且包含有与专利申请的范围均等的含义及属于范围内的所有的变更。
[产业上的可利用性]
本说明书中揭示的发明可例如作为在处理大电流的低电压驱动的半导体装置中抑制电源变动的方法而较佳地利用。
[符号的说明]
1 开关电源装置
10 半导体装置
11H 输出晶体管(开关输出级的上侧开关)
11L 同步整流晶体管(开关输出级的下侧开关)
12H 上侧驱动器
12L 下侧驱动器
13、13b 寄生电阻成分
14x、14y、14z、15、15b 寄生电感成分
20 旁路电容器
21 电容成分
22 等效串联电阻成分
23 等效串联电感成分
30 输出电感器
31 电感成分
32 等效串联电阻成分
40 输出电容器
41 电容成分
42 等效串联电阻成分
43 等效串联电感成分
50 电源线
60 接地线
70 开关线
51、61、71 寄生电感成分
52、62、72 寄生电阻成分
80 输出线
100 印刷布线衬底
110 多层衬底
201、202 栅格
203、204 第1布线层
T10 开关端子
T11、T11a～T11d 电源端子
T12、T12a～T12d 接地端子
P1 第1电源线
P1a 干线部
P1b 支线部
P2 第2电源线
P3x、P3y 层间连接部
P3、P3b、P3c、P3d 层间连接部
G1 第1接地线
G1a 干线部
G1b 支线部
G2 第2接地线
G3x、G3y、G3z 层间连接部
G3、G3b、G3c、G3d 层间连接部
A、B、C 电子设备
A1 开关电源装置
A2 负载
B1 发送装置
B2 接收装置
C1 电机驱动装置
C2 电机
X 智能手机

Claims (12)

1.一种印刷布线衬底，其特征在于：包含
多层衬底；
电源线，铺设在所述多层衬底且连接有半导体装置的电源端子列；及
接地线，铺设在所述多层衬底且连接有所述半导体装置的接地端子列；
所述电源线及所述接地线的至少其中一个包含：
第1布线图案，形成在所述多层衬底的表面；
第2布线图案，形成在所述多层衬底的内部；及
层间连接部，以绕过所述电源端子列或所述接地端子列的至少一部分的方式，将所述第1布线图案与所述第2布线图案之间电气导通。
2.根据权利要求1所述的印刷布线衬底，其特征在于：所述第2布线图案的宽度、厚度、或导电率大于所述第1布线图案的宽度、厚度、或导电率。
3.根据权利要求1所述的印刷布线衬底，其特征在于：所述层间连接部是形成在所述电源端子列或所述接地端子列的近端或正下方。
4.根据权利要求2所述的印刷布线衬底，其特征在于：所述层间连接部是形成在所述电源端子列或所述接地端子列的近端或正下方。
5.根据权利要求1至4中任一项所述的印刷布线衬底，其特征在于：将所述第1布线图案与所述第2布线图案之间隔开的绝缘层的厚度未达200μm。
6.根据权利要求1至4中任一项所述的印刷布线衬底，其特征在于：所述电源线的第2布线图案与所述接地线的第2布线图案是以各个电流方向成为逆向的方式相互重叠地铺设。
7.根据权利要求5所述的印刷布线衬底，其特征在于：所述电源线的第2布线图案与所述接地线的第2布线图案是以各个电流方向成为逆向的方式相互重叠地铺设。
8.一种电子设备，其特征在于具有：
根据权利要求1至7中任一项所述的印刷布线衬底、及
装载在所述印刷布线衬底的半导体装置。
9.根据权利要求8所述的电子设备，其特征在于：多个设置在所述半导体装置的外部端子均为引脚、焊球、或电极焊垫，且在封装的底面以阵列状排列。
10.根据权利要求8或9所述的电子设备，其特征在于：所述半导体装置是作为使用连接于电源端子与接地端子之间的开关输出级，自电源电压产生期望的输出电压的电源装置的一部分发挥功能。
11.根据权利要求8或9所述的电子设备，其特征在于：所述半导体装置是作为使用连接于电源端子与接地端子之间的开关输出级，发送数字信号的发送装置的一部分发挥功能。
12.根据权利要求8或9所述的电子设备，其特征在于：所述半导体装置是作为使用连接于电源端子与接地端子之间的开关输出级，将电机驱动的电机驱动装置的一部分发挥功能。
CN201610202340.1A 2015-04-20 2016-04-01 印刷布线衬底 Active CN106068056B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015085908A JP6544981B2 (ja) 2015-04-20 2015-04-20 プリント配線基板
JP2015-085908 2015-04-20

Publications (2)

Publication Number Publication Date
CN106068056A true CN106068056A (zh) 2016-11-02
CN106068056B CN106068056B (zh) 2020-01-07

Family

ID=57128529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610202340.1A Active CN106068056B (zh) 2015-04-20 2016-04-01 印刷布线衬底

Country Status (3)

Country Link
US (1) US10856406B2 (zh)
JP (1) JP6544981B2 (zh)
CN (1) CN106068056B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019096865A1 (en) * 2017-11-15 2019-05-23 Lem Intellectual Property Sa Current controlling transducer
KR20210017635A (ko) * 2019-08-09 2021-02-17 삼성전자주식회사 전원공급 보조장치를 구비한 인쇄회로기판, 및 이를 구비한 전자기기
TWI733454B (zh) * 2020-05-18 2021-07-11 矽品精密工業股份有限公司 電子裝置、電子封裝件及其封裝基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020181185A1 (en) * 2001-04-26 2002-12-05 Masanao Kabumoto Multi-layer wiring board
CN102598003A (zh) * 2009-10-20 2012-07-18 日本电气株式会社 互连基板设计支持装置、设计互连基板的方法、程序以及互连基板
JP2013115062A (ja) * 2011-11-24 2013-06-10 Kyocer Slc Technologies Corp 配線基板

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313366A (en) * 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
JPH09205283A (ja) * 1996-01-25 1997-08-05 Hitachi Ltd 半導体モジュール及びメモリモジュール
JP3343730B2 (ja) * 1999-08-27 2002-11-11 埼玉日本電気株式会社 実装基板及び電気部品の実装方法
US6278264B1 (en) * 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
SG104279A1 (en) * 2001-11-02 2004-06-21 Inst Of Microelectronics Enhanced chip scale package for flip chips
US6787920B2 (en) * 2002-06-25 2004-09-07 Intel Corporation Electronic circuit board manufacturing process and associated apparatus
AU2003292462A1 (en) * 2002-12-23 2004-07-14 Agency For Science, Technology And Reasearch Electronic device and use thereof
JP3708082B2 (ja) * 2003-02-27 2005-10-19 株式会社ルネサステクノロジ 電力半導体装置
US7960833B2 (en) * 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
JP2005210044A (ja) * 2003-12-26 2005-08-04 Tdk Corp インダクタ素子内蔵基板およびパワーアンプモジュール
US7075185B2 (en) * 2004-09-14 2006-07-11 Hewlett-Packard Development Company, L.P. Routing vias in a substrate from bypass capacitor pads
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
US20070246772A1 (en) * 2006-03-31 2007-10-25 James Lee MOSFET power package
US7910156B2 (en) * 2007-03-30 2011-03-22 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with selected conductors having solder thereon
JPWO2009048154A1 (ja) * 2007-10-12 2011-02-24 日本電気株式会社 半導体装置及びその設計方法
US20090256245A1 (en) * 2008-04-14 2009-10-15 Yong Liu Stacked Micro-Module Packages, Systems Using the Same, and Methods of Making the Same
JP2009010410A (ja) * 2008-08-22 2009-01-15 Renesas Technology Corp 半導体装置
US9281757B2 (en) * 2008-12-18 2016-03-08 Toyota Jidosha Kabushiki Kaisha Voltage conversion device and electrical load driving device
JP5580994B2 (ja) * 2009-02-20 2014-08-27 日本オクラロ株式会社 光モジュール
KR101632399B1 (ko) * 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
JP5609329B2 (ja) 2010-03-12 2014-10-22 富士電機株式会社 プリント基板
JP2012138489A (ja) * 2010-12-27 2012-07-19 Kyocera Corp 電子装置
CN103493371B (zh) * 2011-04-21 2016-11-09 株式会社村田制作所 电路模块
US8604597B2 (en) * 2011-04-28 2013-12-10 Monolithic Power Systems, Inc. Multi-die packages incorporating flip chip dies and associated packaging methods
JP2013008802A (ja) * 2011-06-23 2013-01-10 Sony Corp 薄膜キャパシタ、多層配線基板および半導体装置
US20130021739A1 (en) * 2011-07-20 2013-01-24 International Business Machines Corporation Multi-layer Printed Circuit Board With Power Plane Islands To Isolate Noise Coupling
JP5338875B2 (ja) * 2011-08-25 2013-11-13 株式会社村田製作所 Ｄｃ−ｄｃコンバータ
JP5790481B2 (ja) * 2011-12-22 2015-10-07 三菱電機株式会社 接続装置
US9539390B2 (en) * 2012-09-06 2017-01-10 Seiko Epson Corporation Medical instrument
JP5554868B1 (ja) * 2013-07-03 2014-07-23 太陽誘電株式会社 キャビティ付き基板の製造方法
WO2015019519A1 (ja) * 2013-08-07 2015-02-12 パナソニックＩｐマネジメント株式会社 Ｄｃ－ｄｃコンバータモジュール
KR102191215B1 (ko) * 2013-12-20 2020-12-16 삼성전자주식회사 에스램 셀 및 그 제조 방법
US10043738B2 (en) * 2014-01-24 2018-08-07 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated package assembly for switching regulator
WO2015122203A1 (ja) * 2014-02-12 2015-08-20 株式会社村田製作所 プリント基板
JP6272173B2 (ja) * 2014-07-31 2018-01-31 京セラ株式会社 配線基板
US9986639B2 (en) * 2015-06-29 2018-05-29 Analog Devices Global Vertical magnetic barrier for integrated electronic module and related methods
JP2017038017A (ja) * 2015-08-13 2017-02-16 富士通株式会社 ノイズ低減基板及び電子機器
CN105552075B (zh) * 2016-01-22 2018-06-22 成都芯源系统有限公司 一种减少系统环路寄生电感的半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020181185A1 (en) * 2001-04-26 2002-12-05 Masanao Kabumoto Multi-layer wiring board
CN102598003A (zh) * 2009-10-20 2012-07-18 日本电气株式会社 互连基板设计支持装置、设计互连基板的方法、程序以及互连基板
JP2013115062A (ja) * 2011-11-24 2013-06-10 Kyocer Slc Technologies Corp 配線基板

Also Published As

Publication number Publication date
US10856406B2 (en) 2020-12-01
US20160309592A1 (en) 2016-10-20
CN106068056B (zh) 2020-01-07
JP2016207775A (ja) 2016-12-08
JP6544981B2 (ja) 2019-07-17

Similar Documents

Publication Publication Date Title
US8461669B2 (en) Integrated power converter package with die stacking
US7355836B2 (en) Array capacitor for decoupling multiple voltage rails
EP3042394B1 (en) Low package parasitic inductance using a through-substrate interposer
US10069417B2 (en) Power conversion device with integrated discrete inductor
CN103000630B (zh) 去耦电容器电路系统
CN106068056A (zh) 印刷布线衬底
US9530761B2 (en) Package systems including passive electrical components
US10425030B2 (en) Semiconductor device
DE102008035993B4 (de) Leistungshalbleitermodul
CN100511640C (zh) 具有多重导线结构的螺旋电感元件
CN104471659B (zh) 包括具有塑料体的连接部件的电子器件
US9078352B2 (en) Low inductance flex bond with low thermal resistance
US20120194284A1 (en) Oscillation circuit having shield wire, and electronic apparatus
CN103579146A (zh) 半导体装置
JP4908091B2 (ja) 半導体装置
CN103400820B (zh) 半导体装置
CN108028230B (zh) 半导体设备
EP2869339A1 (en) Transistor arrangement
US20090273079A1 (en) Semiconductor package having passive component bumps
US20230124931A1 (en) Configurable capacitor
CN206293439U (zh) 集成电路元件的安装构造
JP2016178142A (ja) 部品内蔵電源モジュール、部品内蔵モジュール及び部品内蔵モジュールの駆動方法
JP2024008561A (ja) 半導体リレー
JP2011108878A (ja) 半導体装置
JP2005277040A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant