CN206293439U - 集成电路元件的安装构造 - Google Patents

Abstract

本实用新型涉及集成电路元件的安装构造，能够在集成电路元件与安装基板之间容易地配置具有电感器和电容器的薄膜元件且薄膜元件与安装基板之间的连接可靠性的高。集成电路元件的安装构造具备集成电路元件、安装基板以及薄膜元件，集成电路元件具有外部端子，安装基板具有安装端子，薄膜元件具有第一主面以及第二主面。薄膜元件具有绝缘性基板、通过薄膜工序形成于绝缘基板的薄膜电感器及薄膜电容器、形成于第一主面的第一连接端子、以及形成于第二主面的第二连接端子。第一连接端子以及第二连接端子与薄膜电感器及薄膜电容器的至少一方连接。第一连接端子与外部端子连接，第二连接端子与安装端子连接。

Description

集成电路元件的安装构造

技术领域

本实用新型涉及集成电路元件的安装构造，特别涉及例如通过薄膜工序形成的薄膜元件配置于集成电路元件与安装基板之间的、相对于安装基板的集成电路元件的安装构造。

背景技术

以往，公知有如下方法：即在经由焊球将集成电路元件安装于安装基板的情况下，在集成电路元件与安装基板之间配置层叠陶瓷电容等、在两端部的5个面形成有连接端子的表面安装部件(专利文献1)。

通过上述集成电路元件的安装构造，能够将上述表面安装部件与集成电路元件以及安装基板的任一方或两方连接。

专利文献1：日本特开2005-150283号公报

然而，在经由焊球将集成电路元件安装于安装基板的情况下，集成电路元件与安装基板之间的间隙非常小。因此，无法实现在集成电路元件与安装基板之间配置上述表面安装部件。

另外，在集成电路元件与安装基板之间配置上述表面安装部件的情况下，由于在连接端子的连接中使用的导电性接合材料的量的差别，有时表面安装部件的安装状态产生偏差。

实用新型内容

本实用新型的目的在于提供能够容易地将薄膜元件配置于集成电路元件与安装基板之间且能够稳定地安装薄膜元件的集成电路元件的安装构造。

(1)本实用新型的集成电路元件的安装构造具备：

集成电路元件，其具有外部端子；和

安装基板，其具有安装端子，

所述集成电路元件的安装构造的特征在于，

还具备薄膜元件，该薄膜元件具有第一主面以及与上述第一主面对置的第二主面，

上述薄膜元件具有：

绝缘性基板，其具有第一面以及第二面；

薄膜电感器及薄膜电容器，它们通过薄膜工序而形成于上述绝缘性基板的上述第一面以及上述第二面的至少一方；

第一连接端子，其形成于上述薄膜元件的上述第一主面，并与上述薄膜电感器以及上述薄膜电容器的至少一方连接；以及

第二连接端子，其形成于上述薄膜元件的上述第二主面，并与上述薄膜电感器以及上述薄膜电容器的至少一方连接，

上述第一连接端子与上述外部端子连接，

上述第二连接端子与上述安装端子连接。

利用该结构，能够实现能够容易地配置在集成电路元件与安装基板之间的间隙的薄膜元件。另外，在该结构中，在薄膜元件的端面不形成连接端子，能够抑制导电性接合材料浸润扩展至薄膜元件的端面，因此薄膜元件的安装状态稳定。另外，薄膜元件在两面被固定，因此与仅在单面形成有端子的所谓的LGA(Land grid array：栅格阵列)型电子部件相比，薄膜元件稳固地固定于集成电路元件与安装基板之间。因此，能够提高薄膜元件与安装基板之间的连接可靠性，能够提高薄膜元件与集成电路元件的连接可靠性。

并且，利用该结构，薄膜电容器能够以最短距离配置在形成于安装基板的电路，因此能够减少薄膜电容器的寄生电感，能够实现高频特性优良的电路。

(2)在上述(1)中，优选，上述薄膜电感器形成于上述绝缘性基板的上述第一面，上述薄膜电容器形成于上述绝缘性基板的上述第二面，上述薄膜电感器以及上述薄膜电容器经由设置于上述绝缘性基板的层间连接导体而连接。利用该结构，能够使薄膜电感器及薄膜电容器的形成区域的俯视下的面积缩小。

(3)在上述(2)中，优选，上述薄膜电感器的数量为多个。

(4)在上述(3)中，优选，上述多个薄膜电感器排列在同一平面。

(5)在上述(1)～(4)任一技术方案中，优选，上述外部端子的数量为多个，上述第一连接端子的数量为多个，多个上述第一连接端子与多个上述外部端子分别连接。在该结构中，能够抑制薄膜元件相对于集成电路元件的安装面倾斜，容易取得向安装基板侧的安装端子的位置精度。

(6)在上述(5)中，优选，上述第二连接端子的数量为一个。

(7)在上述(1)～(4)任一技术方案中，优选，上述集成电路元件还具有电源电路，上述安装基板还具有接地极，上述薄膜电感器与上述电源电路连接，上述薄膜电容器与接地极连接。利用该结构，由薄膜电感器与薄膜电容器构成为低通滤波器或平滑电路。

(8)在上述(7)中，优选，上述薄膜电感器以及上述薄膜电容器构成DCDC转换器电路的一部分。

(9)在上述(1)中，优选，上述绝缘性基板是半导体基板。

根据本实用新型，能够实现容易地将薄膜元件配置于集成电路元件与安装基板之间且稳定薄膜元件的安装状态的集成电路元件的安装构造。

附图说明

图1是表示第一实施方式所涉及的电子设备201中经由薄膜元件101将集成电路元件1安装于安装基板2的部分的主视图。

图2是第一实施方式所涉及的薄膜元件101的剖视图。

图3是薄膜元件101的分解立体图。

图4中，(A)是电子设备201中经由薄膜元件101在安装基板2安装集成电路元件1的部分的电路图，(B)是薄膜元件101的电路图。

图5中，(A)是表示使用薄膜元件101将集成电路元件1安装于安装基板2的状态的主视图，(B)是表示安装于安装基板2的集成电路元件1的回流焊后的状态的主视图。

图6是第二实施方式所涉及的薄膜元件102的剖视图。

图7是薄膜元件102的分解立体图。

图8中，(A)是第二实施方式中经由薄膜元件102在安装基板安装集成电路元件的部分的电路图，(B)是薄膜元件102的电路图。

图9是表示第三实施方式所涉及的平滑电路相对于微处理器的连接构造的示意图。

附图标记说明：

CP1…第一电容器电极；CP2…第二电容器电极；CP3…第三电容器电极；C1、C2…薄膜电容器；L1、L2、L3、L4…薄膜电感器；P11、P12、P13、P14、P15…第一连接端子；P21…第二连接端子；PS1…绝缘性基板的第一面；PS1…绝缘性基板的第二面；S1…薄膜元件的第一主面；S2…薄膜元件的第二主面；T1a、T1b、T2a、T2b…开关元件；V11、V12、V13、V14、V15、V21、V22、V23、V24、V31…；层间连接导体；Vin…电源输入端子；Vout1、Vout2…输出端子；1…集成电路元件；2…安装基板；3…微处理器芯片；11…第一薄膜绝缘体层；12…第二薄膜绝缘体层；13…电介质层；21…绝缘性基板；31、32、33…导电性接合材料；31B、32B、33B…焊锡凸块；42、43…安装端子；51、53…外部端子；71、72…控制电路；80…电源电路；80、80a、80b、80c、80d、81…电源电路；101、101a、101b、101c、101d、102…薄膜元件；201…电子设备。

具体实施方式

以后，参照附图，举几个具体的例子，表示用于实施本实用新型的多个方式。在各附图中，对同一部位标注同一附图标记。考虑要点的说明或理解的容易性，为了方便为而将实施方式分开表示，但能够对不同实施方式中示出的结构进行部分的置换或组合。在第二实施方式以后，省略关于与第一实施方式共通的事项的记述，仅对不同的点进行说明。特别是基于同样的结构的同样的作用效果，不针对每个实施方式依次提及。

《第一实施方式》

图1是表示第一实施方式所涉及的电子设备201中经由薄膜元件101将集成电路元件1安装于安装基板2的部分的主视图。此外，在图1中，各部分的厚度夸张地图示。以后的各实施方式中的主视图、剖视图也同样。薄膜元件101是配置于集成电路元件与安装基板之间且具备薄膜电感器与薄膜电容器的电子部件。

电子设备201具备集成电路元件1、安装基板2以及薄膜元件101。在集成电路元件1的下表面形成有多个外部端子51、53，在安装基板2的上表面形成有多个安装端子42、43。集成电路元件1例如是半导体微处理器芯片或半导体IC芯片，安装基板2例如是印刷配线基板。

薄膜元件101是具有第一主面S1以及与第一主面S1对置的第二主面S2且俯视形状呈正方形的绝缘性薄板。在薄膜元件101的第一主面S1形成有俯视形状呈正方形的第一连接端子P11、P12等。在薄膜元件101的第二主面S2形成有俯视形状呈正方形的第二连接端子P21。第一连接端子P11、P12等以及第二连接端子P21例如是在以Cu、Ag为主成分的导体图案被覆Ni、Au等的镀膜而得的结构。

如图1所示，薄膜元件101的第一连接端子P11、P12等经由导电性接合材料31而与集成电路元件1的外部端子51分别连接，第二连接端子P21经由导电性接合材料32而与安装基板2的安装端子42连接。另外，集成电路元件1的外部端子53经由导电性接合材料33而与安装基板2的安装端子43连接。导电性接合材料31、32、33是例如焊锡等。此外，在本实施方式中，安装端子42与安装基板2的接地极连接。

图2是第一实施方式所涉及的薄膜元件101的剖视图。图3是薄膜元件101的分解立体图。此外，在图3中，省略第一薄膜树脂层11以及第二薄膜绝缘体层12的图示。

薄膜元件101具有绝缘性基板21、第一薄膜绝缘体层11、第二薄膜绝缘体层12、多个薄膜电感器L1、L2、L3、L4、薄膜电容器C1以及多个层间连接导体V11、V12、V13、V14、V15、V21、V22、V23、V24、V31。

绝缘性基板21是俯视形状呈正方形的绝缘性薄板，具有第一面PS1以及第二面PS2。绝缘性基板21例如是高阻抗Si基板。

在绝缘性基板21的第一面PS1形成有薄膜电感器L1～L4。薄膜电感器L1～L4是通过薄膜工序形成的无源元件，是约1圈的环状的导体图案。薄膜电感器L1～L4例如是Cu膜。

在绝缘性基板21的第二面PS2，以夹装第二薄膜绝缘体层12(稍后详述)的一部分的方式形成有薄膜电容器C1。薄膜电容器C1是通过薄膜工序形成的无源元件，由第一电容器电极CP1、第二电容器电极CP2、以及配置于第一电容器电极CP1与第二电容器电极CP2之间的电介质层13构成。第一电容器电极CP1以及第二电容器电极CP2例如优选相对于热处理具有耐氧化性的Pt、Au、Ru等材料。电介质层13是高介电常数的材料，例如是钛酸钡锶((Ba_x，Sr_1－x)TiO₃，以下称为“BST”)。

另外，在绝缘性基板21的第一面PS1形成有第一薄膜绝缘体层11。如图2所示，薄膜电感器L1～L4整体被第一薄膜绝缘体层11被覆。在绝缘性基板21的第二面PS2形成有第二薄膜绝缘体层12。如图2所示，薄膜电容器C1整体被第二薄膜绝缘体层12被覆。第一薄膜绝缘体层11以及第二薄膜绝缘体层12例如是聚酰亚胺树脂、环氧树脂等。此外，第一薄膜绝缘体层11为了获得规定大小的电感值，例如优选是磁性铁氧体。

在第一薄膜绝缘体层11的表面(薄膜元件101的第一主面P1)岛状地形成有第一连接端子P11、P12、P13、P14、P15，在第二薄膜绝缘体层12的表面(薄膜元件101的第二主面P2)形成有第二连接端子P21。第一连接端子P11～P14经由层间连接导体V11、V12、V13、V14与薄膜电感器L1～L4的第一端分别连接。薄膜电感器L1～L4的第二端经由设置于绝缘性基板21的层间连接导体V21、V22、V23、V24与第一电容器电极CP1分别连接。另外，第一连接端子P15经由贯通绝缘性基板21的层间连接导体V15与第一电容器电极CP1连接。第二电容器电极CP2经由层间连接导体V31与第二连接端子P21连接。此外，第二电容器电极CP2可以兼作第二连接端子P21。

图4中，(A)是电子设备201中经由薄膜元件101在安装基板2安装集成电路元件1的部分的电路图，图4的(B)是薄膜元件101的电路图。

集成电路元件1具有DC/DC转换器等电源电路80。电源电路80与电源输入端子Vin以及薄膜元件101的第一连接端子P11、P12、P13、P14分别连接。薄膜元件101的第一连接端子P15与集成电路元件1连接，第二连接端子P21与安装基板的接地极连接。电源输入端子Vin例如是与安装基板2侧的电源电路连接的输入端子。

如图4的(A)所示，薄膜元件101的电感器L与电源电路80连接，薄膜元件101的电容器C与安装基板的接地极连接。因此，在本实施方式中，由电感器L和电容器C构成低通滤波器或平滑电路。

具体而言，如图4的(B)所示，4个薄膜电感器L1、L2、L3、L4的第一端与第一连接端子P11、P12、P13、P14导通，薄膜电感器L1、L2、L3、L4的第二端被共通连接并与第一连接端子P15导通。薄膜电容器C1的两端与第一连接端子P15和第二连接端子P21导通。

利用该构造，通过进行电源电路80与第一连接端子P11、P12、P13、P14的选择性连接，能够切换薄膜元件101的时间常数。另外，在并联连接电源电路80与4个薄膜电感器L1、L2、L3、L4的情况下，能够缩小直流阻抗(DCR)。

接下来，参照附图，对利用薄膜元件101的集成电路元件1的安装构造进行说明。图5中，(A)是表示使用薄膜元件101将集成电路元件1安装于安装基板2的状态的主视图，图5的(B)是表示安装于安装基板2的集成电路元件1的回流焊后的状态的主视图。

如图5的(A)所示，在安装基板2的上表面安装有集成电路元件1。集成电路元件1是BGA(Ball grid array：球状阵列)形式的封装，在集成电路元件1的外部端子53形成有焊锡凸块33B。集成电路元件1经由焊锡凸块33B倒置安装于安装基板2。焊锡凸块33B与安装基板2的安装端子43接触。

另外，在集成电路元件1与安装基板2之间配置有薄膜元件101。即，在集成电路元件1的搭载前，薄膜元件101利用焊剂等临时固定。在薄膜元件101的第一连接端子P11～P15形成有焊锡凸块31B，在薄膜元件101的第二连接端子P21形成有焊锡凸块32B。焊锡凸块31B与集成电路元件1的外部端子51接触，焊锡凸块32B与安装基板2的安装端子42接触。

然后，如图5的(B)所示，通过回流焊工序，将集成电路元件1与安装基板2接合。

具体地进行说明，通过回流焊工序，焊锡凸块31B熔融，变为焊锡31S。焊锡31S将薄膜元件101的第一连接端子P11～P15与外部端子51之间电导通且构造上接合。通过回流焊工序，焊锡凸块32B熔融，变为焊锡32S。焊锡32S将薄膜元件101的第二连接端子P21与安装端子42之间电导通且构造上接合。通过回流焊工序，焊锡凸块33B熔融，变为焊锡33S。焊锡33S将外部端子53与安装端子43之间电导通且构造上接合。

如图5的(A)所示，若薄膜元件101与焊锡凸块31B、32B合计的高度Ta(图5的(A)中的薄膜元件101与焊锡凸块31B、32B在Z方向上的长度的合计)为回流焊工序前的焊锡凸块33B的高度Tb(图5的(A)中的焊锡凸块33B在Z方向上的长度)以下(Ta≤Tb)，则能够将薄膜元件101容易地配置于集成电路元件1与安装基板2的间隙。此外，若考虑在回流焊工序后使焊锡凸块33B缩小，则薄膜元件101与焊锡凸块31B、32B合计的高度Ta优选为回流焊工序前的焊锡凸块33B的高度Tb的0.7倍以上1倍以下(0.7Tb≤Ta≤Tb)，进一步优选为0.75倍以上0.85倍以下(0.75Tb≤Ta≤0.85Tb)。

此外，焊锡凸块31B、32B可以形成于集成电路元件1的外部端子51，焊锡凸块33B可以形成于安装基板2的安装端子43。另外，也可以取代焊锡凸块31B、32B、33B，而在外部端子53与安装端子43之间、外部端子51与第一连接端子P11～P15之间、安装端子42与第二连接端子P21之间配置有焊球。在该情况下，薄膜元件101与焊球合计的高度Tc优选为回流焊工序前的配置于外部端子53与安装端子43之间的焊球的高度Td的0.7倍以上1倍以下(0.7Td≤Tc≤Td)。

此外，可以在将薄膜元件101安装于集成电路元件1之后，将带薄膜元件101的集成电路元件1安装于安装基板2。在该情况下，若薄膜元件101侧的第一连接端子为一个，则薄膜元件101向集成电路元件1的安装状态容易变得不稳定。即，有时薄膜元件101相对于集成电路元件1的安装面倾斜，于是，难以取得向安装基板2侧的安装端子的位置精度。因此，优选薄膜元件101与集成电路元件1经由多个接合部(连接端子以及安装端子)连接。进一步说，优选多个接合部是不位于直线上的3个以上的接合部。利用该结构，能够抑制薄膜元件101相对于集成电路元件1的安装面倾斜，容易取得向安装基板2侧的安装端子的位置精度。

根据本实施方式所涉及的集成电路元件1的安装构造，起到如下效果。

(a)本实施方式所涉及的薄膜元件101具备薄膜电感器及薄膜电容器，它们通过薄膜工序形成于绝缘性基板21的第一面PS1以及第二面PS2。根据该结构，能够实现能够容易地配置于集成电路元件1与安装基板2的间隙的薄膜元件101。

(b)在本实施方式中，形成于薄膜元件101的第一主面S1的第一连接端子P11～P15与集成电路元件1的外部端子51连接，薄膜元件101的形成于第二主面S2的第二连接端子P21与安装基板2的安装端子42连接。在该结构中，在薄膜元件101的端面不形成有连接端子，能够抑制导电性接合材料31、32浸润扩展至薄膜元件101的端面，薄膜元件101的安装状态稳定。另外，薄膜元件101在两面被固定，因此与仅在单面形成有端子的所谓的LGA(Landgrid array：栅格阵列)型电子部件相比，薄膜元件101稳固地固定于集成电路元件1与安装基板2之间。因此，能够提高薄膜元件101与安装基板2之间的连接可靠性，能够提高薄膜元件101与集成电路元件1的连接可靠性。

(c)薄膜元件101在绝缘性基板21的第一面PS1形成有薄膜电感器L1～L4，在绝缘性基板21的第二面PS2形成有薄膜电容器C1。因此，能够使薄膜电感器L1～L4及薄膜电容器C1的形成区域的俯视下的面积缩小。

(d)在本实施方式中，薄膜元件101夹在集成电路元件1与安装基板2之间被连接。一般地，在集成电路元件1与安装基板2之间不配置薄膜元件的情况下，由于接合集成电路元件1的外部端子与安装基板的安装端子之间的导电性接合材料的量(大小)的差别等，集成电路元件1与安装基板2的间隙产生偏差。另一方面，在本实施方式中，在集成电路元件1与安装基板2之间配置有薄膜元件101，因此能够在集成电路元件1与安装基板2之间确保一定的间隙。即，薄膜元件101作为隔离物而发挥功能。并且，利用该结构，能够减少安装于安装基板2的无源元件的数量，能够实现高密度化/高集成化。另外，根据本实施方式，与在安装基板2安装无源元件的情况相比，能够减少导电性接合材料的连接位置，因此连接可靠性提高。

(e)另外，在薄膜元件101中，第二薄膜绝缘体层12的一部分以及绝缘性基板21配置于作为磁性体铁氧体的第一薄膜绝缘体层11与第一电容器电极CP1之间。一般地，在磁性体的内部形成有线圈状的电感器的情况下，若在磁性体的表面形成有电极等的导体图案，则在电感器产生的磁场受到导体图案的影响(涡流的产生、导体图案有助于磁场辐射等)，电感器的Q值有降低的趋势。另一方面，在本实施方式中，在作为高导磁率的第一薄膜绝缘体层11与第一电容器电极CP1之间夹着作为低导磁率的第二薄膜绝缘体层12、绝缘性基板21，由此薄膜电感器L1～L4与薄膜电容器C1磁分离。因此，能够抑制薄膜电感器L1～L4产生的磁场因薄膜电容器C1而受到影响，能够抑制薄膜电感器L1～L4的Q值的降低。

(f)另外，薄膜元件101具有第二薄膜绝缘体层12，薄膜电容器C1被第二薄膜绝缘体层12覆盖。利用该结构，能够保护薄膜电容器C1不受环境影响，能够实现耐环境性高的薄膜元件101。另外，在像本实施方式那样，电介质层13为耐湿性低的BST的烧结体的情况下，电介质层13整体被薄膜绝缘体层12被覆，从而能够抑制大气中的水分引起的电介质层13的特性变化。

(g)薄膜元件101将形成有薄膜电容器C1的第二薄膜绝缘体层12侧作为安装面而安装于安装基板2。利用该结构，薄膜电容器C1能够以最短距离配置在形成于安装基板2的电路，因此能够减少薄膜电容器C1的寄生电感，能够实现高频特性优良的电路。此外，在像本实施方式那样，由薄膜电感器L1～L4与薄膜电容器C1构成低通滤波器或平滑电路的情况下，若对分路连接的薄膜电容器C1赋予大的寄生电感，则产生不需要的极(pole)，不发挥所希望的作为低通滤波器的功能。因此，上述结构在由薄膜电感器L1～L4与薄膜电容器C1构成低通滤波器或平滑电路的情况下特别有用。

《第二实施方式》

在第二实施方式中，示出薄膜电感器及薄膜电容器的形状/个数与第一实施方式不同的例子。

图6是第二实施方式所涉及的薄膜元件102的剖视图。图7是薄膜元件102的分解立体图。此外，在图7中，省略第一薄膜绝缘体层11以及第二薄膜绝缘体层12的图示。

薄膜元件102具有绝缘性基板21、第一薄膜绝缘体层11、第二薄膜绝缘体层12、多个薄膜电感器L1、L2、多个薄膜电容器C1、C2以及多个层间连接导体V11、V12、V13、V14、V22、V23、V31。

在绝缘性基板21的第一面PS1形成有薄膜电感器L1、L2。薄膜电感器L1、L2是通过薄膜工序形成的无源元件，是约1.5圈的螺旋状的导体图案。

在绝缘性基板21的第二面PS2形成有薄膜电容器C1、C2。薄膜电容器C1是通过薄膜工序形成的无源元件，由第一电容器电极CP1、第三电容器电极CP3、以及配置于第一电容器电极CP1与第三电容器电极CP3之间的电介质层13构成。薄膜电容器C2是通过薄膜工序形成的无源元件，由第二电容器电极CP2、第三电容器电极CP3、以及配置于第二电容器电极CP2与第三电容器电极CP3之间的电介质层13构成。

在第一薄膜绝缘体层11的表面形成有第一连接端子P11～P14，在第二薄膜绝缘体层12的表面形成有第二连接端子P21。第一连接端子P11、P12经由层间连接导体V11、V12与薄膜电感器L1、L2的第一端分别连接。第一连接端子P13、P14经由层间连接导体V13、V14与薄膜电感器L1、L2的第二端分别连接。另外，薄膜电感器L1、L2的第二端经由设置于绝缘性基板21的层间连接导体V23、V24与第一电容器电极CP1以及第二电容器电极CP2分别连接。第三电容器电极CP3经由层间连接导体V31与第二连接端子P21连接。

图8中，(A)是第二实施方式中经由薄膜元件102在安装基板安装集成电路元件的部分的电路图，图8的(B)是薄膜元件102的电路图。

在本实施方式中，具备电源电路81以及薄膜元件102。电源电路81与电源输入端子Vin以及连接元件102的第一连接端子P11、P12分别连接。电源电路81例如是集成电路元件所具有的降压DC/DC转换器。

电源电路81具备多个控制电路71、72以及多个开关元件T1a、T1b、T2a、T2b。开关元件T1a、T1b、T2a、T2b是三端子的有源元件，例如是功率MOS-FET。

开关元件T1a、T2a的第一端与电源输入端子Vin分别连接，开关元件T1a、T2a的第二端与开关元件T1b、T2b的第一端分别连接。开关元件T1b、T2b的第二端分别与接地极连接。开关元件T1a、T2a的第三端分别与控制电路71、72连接，开关元件T1b、T2b的第三端分别与控制电路71、72连接。开关元件T1a的第二端与开关元件T1b的第一端的连接点连接于薄膜元件102的第一连接端子P11，开关元件T2a的第二端与开关元件T2b的第一端的连接点连接于薄膜元件102的第一连接端子P12。

如图8的(A)以及图8的(B)所示，两个薄膜电感器L1、L2的第一端与第一连接端子P11、P12导通，薄膜电感器L1、L2的第二端与第一连接端子P13、P14导通。薄膜电容器C1的两端与第一连接端子P13、第二连接端子P21导通，薄膜电容器C2的两端与第一连接端子P14、第二连接端子P21导通。在本实施方式中，第一连接端子P13、P14与输出端子Vout1、Vout2连接，第二连接端子P21与接地极连接。

因此，由薄膜电感器L1与薄膜电容器C1构成平滑电路，由薄膜电感器L2与薄膜电容器C2构成平滑电路。利用该结构，能够构成具备DC/DC转换器的单输入双输出的电路，对输入至电源输入端子Vin的电压进行变换而从输出端子Vout1、Vout2输出两个独立的电源电压。

《第三实施方式》

在第三实施方式中，示出在包括利用多个电源电压进行动作的电路的微处理器应用本实用新型的薄膜元件的例子。

图9是表示第三实施方式所涉及的平滑电路相对于微处理器的连接构造的示意图。

微处理器芯片3具备动作电源电压不同的多个电路模块。在各电路模块形成有与电源电压对应的独立的电源电路80a、80b、80c、80d。各电源电路80a、80b、80c、80d的薄膜元件101a、101b、101c、101d设置于微处理器芯片3的外部，经由基板上的配线图案连接。上述薄膜元件101a、101b、101c、101d分别是已经表示过的平滑电路。而且，上述薄膜元件配置于微处理器芯片与安装基板的间隙。

《其他实施方式》

在上述实施方式中，示出薄膜元件的俯视形状为正方形的例子，但并不限定于该结构。薄膜元件的形状在起到本实用新型的作用/效果的范围内能够适当地变更，例如也可以是俯视形状呈矩形、多边形、圆形、椭圆形、L字形、T字形等的薄板。同样地，绝缘性基板21的形状在起到本实用新型的作用·效果的范围内能够适当地变更，例如也可以是俯视形状呈矩形、多边形、圆形、椭圆形、L字形、T字形等的薄板。

在上述实施方式中，示出在绝缘性基板21的第一面PS1形成有薄膜电感器、在绝缘性基板21的第二面PS2形成有薄膜电容器的例子，但并不限定于该结构。薄膜电感器可以形成于绝缘性基板21的第二面PS2，也可以形成于绝缘性基板21的第一面PS1以及第二面PS2两方。另外，薄膜电容器可以形成于绝缘性基板21的第一面PS1，也可以形成于绝缘性基板21的第一面PS1以及第二面PS2两方。此外，薄膜电感器及薄膜电容器形成于绝缘性基板21的第一面PS1以及第二面PS2的至少一方即可。即，薄膜电感器及薄膜电容器可以一起形成于绝缘性基板21的第一面PS1，薄膜电感器及薄膜电容器也可以一起形成于绝缘性基板21的第二面PS2。

另外，在上述实施方式中，示出了在绝缘性基板21的第一面PS1直接形成有薄膜电感器的例子，但并不限定于该结构。薄膜电感器可以以夹装SiO₂膜等的方式形成于绝缘性基板21的表面。另一方面，在上述实施方式中，示出了在绝缘性基板21的第二面PS2、以夹装第二薄膜绝缘体层12的一部分的方式形成有薄膜电容器的例子，但并不限定于该结构。薄膜电容器可以直接形成于绝缘性基板21的表面。即，在本实用新型中，形成于“绝缘性基板的第一面以及第二面的至少一方”的薄膜电感器及薄膜电容器并不局限于直接形成于绝缘基板21的第一面PS1或第二面PS2的情况，也包括薄膜电感器及薄膜电容器以夹装其他部件的方式形成于绝缘性基板21的第一面PS1或第二面PS2的情况。

另外，在上述实施方式中，示出了薄膜电感器为约1圈的环状的导体图案或约1.5圈的螺旋状的导体图案的例子，但并不限定于此。薄膜电感器的卷绕数能够适当地变更，例如也可以为1圈以下、1圈以上。并且，薄膜电感器也可以是螺旋形状(helical)的导体。

在上述实施方式中，示出薄膜电感器的卷绕轴是与绝缘性基板21的第一面PS1以及第二面PS2垂直的方向(Z方向)的例子，但并不限定于此。薄膜电感器的卷绕轴也可以是与绝缘性基板21的第一面PS1以及第二面PS2平行的方向(例如X方向或Y方向等)。利用该结构，在薄膜电感器及薄膜电容器的形成区域俯视重叠的情况下，能够抑制在薄膜电感器产生的磁通被薄膜电容器妨碍。

此外，在上述实施方式中，示出了由薄膜电感器与薄膜电容器构成低通滤波器或平滑电路的例子，但并不限定于此。薄膜元件的电路结构能够适当地变更，例如可以构成高通滤波器，也可以是薄膜电感器与薄膜电容器串联连接的电路、π型电路或T型电路等。另外，薄膜元件所具备的薄膜电感器及薄膜电容器的数量并不限定于上述实施方式的情况，能够根据薄膜元件的电路结构适当地变更。

在上述实施方式中，示出了第一连接端子以及第二连接端子的俯视形状呈正方形的例子，但并不限定于该结构。第一连接端子以及第二连接端子的形状能够适当地变更，例如可以为多边形、圆形、椭圆形、L字形、T字形等。另外，第一连接端子以及第二连接端子的个数也能够根据薄膜元件的电路结构适当地变更。并且，薄膜元件的形成于第一主面S1的第一连接端子的配置、以及形成于第二主面S2的第二连接端子的配置也能够适当地变更。

Claims (9)

1.一种集成电路元件的安装构造，具备：

集成电路元件，其具有外部端子；和

安装基板，其具有安装端子，

所述集成电路元件的安装构造的特征在于，

还具备薄膜元件，该薄膜元件具有第一主面以及与所述第一主面对置的第二主面，

所述薄膜元件具有：

绝缘性基板，其具有第一面以及第二面；

薄膜电感器及薄膜电容器，所述薄膜电感器及所述薄膜电容器通过薄膜工序而形成于所述绝缘性基板的所述第一面以及所述第二面的至少一方；

第一连接端子，其形成于所述薄膜元件的所述第一主面，并与所述薄膜电感器以及所述薄膜电容器的至少一方连接；以及

第二连接端子，其形成于所述薄膜元件的所述第二主面，并与所述薄膜电感器以及所述薄膜电容器的至少一方连接，

所述第一连接端子与所述外部端子连接，

所述第二连接端子与所述安装端子连接。

2.根据权利要求1所述的集成电路元件的安装构造，其特征在于，

所述薄膜电感器形成于所述绝缘性基板的所述第一面，

所述薄膜电容器形成于所述绝缘性基板的所述第二面，

所述薄膜电感器以及所述薄膜电容器经由设置于所述绝缘性基板的层间连接导体而连接。

3.根据权利要求2所述的集成电路元件的安装构造，其特征在于，

所述薄膜电感器的数量为多个。

4.根据权利要求3所述的集成电路元件的安装构造，其特征在于，

所述多个薄膜电感器排列在同一平面。

5.根据权利要求1～4中任一项所述的集成电路元件的安装构造，其特征在于，

所述外部端子的数量为多个，

所述第一连接端子的数量为多个，

多个所述第一连接端子与多个所述外部端子分别连接。

6.根据权利要求5所述的集成电路元件的安装构造，其特征在于，

所述第二连接端子的数量为一个。

7.根据权利要求1～4中任一项所述的集成电路元件的安装构造，其特征在于，

所述集成电路元件还具有电源电路，

所述安装基板还具有接地极，

所述薄膜电感器与所述电源电路连接，

所述薄膜电容器与接地极连接。

8.根据权利要求7所述的集成电路元件的安装构造，其特征在于，

所述薄膜电感器以及所述薄膜电容器构成DCDC转换器电路的一部分。

9.根据权利要求1所述的集成电路元件的安装构造，其特征在于，

所述绝缘性基板是半导体基板。