CN105975648B - 双极晶体管的缩放 - Google Patents

双极晶体管的缩放 Download PDF

Info

Publication number
CN105975648B
CN105975648B CN201610169497.9A CN201610169497A CN105975648B CN 105975648 B CN105975648 B CN 105975648B CN 201610169497 A CN201610169497 A CN 201610169497A CN 105975648 B CN105975648 B CN 105975648B
Authority
CN
China
Prior art keywords
emitter
collector
bipolar transistor
groove
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610169497.9A
Other languages
English (en)
Other versions
CN105975648A (zh
Inventor
A.J.约瑟夫
R.M.马拉迪
J.A.斯林克曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN105975648A publication Critical patent/CN105975648A/zh
Application granted granted Critical
Publication of CN105975648B publication Critical patent/CN105975648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

一种双极晶体管结构、设计与制造双极晶体管的方法、设计具有双极晶体管的电路的方法。设计该双极晶体管的该方法包括：选择双极晶体管(图18的240)的初始设计；缩放该双极晶体管的该初始设计，以产生该双极晶体管的已缩放设计(245)；根据该缩放之后该双极晶体管的发射极的尺寸，决定是否需要该双极晶体管的该已缩放设计的应力补偿(250)；以及若需要该双极晶体管的该已缩放设计的应力补偿，则相对于该已缩放设计的发射极布局阶层的布局，调整该已缩放设计的沟槽隔离布局阶层的布局(255)，以产生该双极晶体管的应力补偿缩放设计(260)。

Description

双极晶体管的缩放
本发明申请是2010年6月3日提交的国际申请号为PCT/US2010/037149并于2011年11月15日进入中国国家阶段的申请号为201080021384.5、发明名称为“双极晶体管的缩放”的发明申请的分案申请。
技术领域
本发明涉及双极晶体管领域，更具体地，其涉及设计、建模和制造双极晶体管以及双极晶体管结构的方法。
背景技术
一种改善双极晶体管性能的方法为利用缩放来缩小晶体管的几何形状，不过随着双极晶体管的尺寸缩小，以到达性能变化与预期不同的点。因此，本领域中存在减轻上述缺陷与限制的需求。
发明内容
本发明的第一方面为一种方法，其包括：选择双极晶体管的初始设计；缩放该双极晶体管的该初始设计，以产生该双极晶体管的已缩放设计；根据该缩放之后该双极晶体管的发射极的尺寸，决定是否需要该双极晶体管的该已缩放设计的应力补偿；以及若需要该双极晶体管的该已缩放设计的应力补偿，则相对于该已缩放设计的发射极布局阶层的布局，调整该已缩放设计的沟槽隔离布局阶层的布局，以产生该双极晶体管的应力补偿缩放设计。
本发明的第二方面为一种方法，其包括：(a)选择电路设计；(b)使用一或多个计算机处理器，从该电路设计当中提取双极晶体管的布局阶层以及对应的布局参数；(c)使用该一或多个计算机处理器，从所述多个布局参数决定所述多个双极晶体管的装置参数；(d)使用该一或多个计算机处理器，执行该电路设计的电路模拟；(e)根据该模拟的结果，决定该电路设计是否符合预定性能目标；(f)若不符合所述多个性能目标，则对于所述多个双极晶体管中至少一个，相对于该至少一双极晶体管的发射极布局阶层的布局，调整该至少一双极晶体管的沟槽隔离布局阶层的布局；以及(g)重复步骤(b)至(f)，直到符合所述多个性能目标或预定次数。
本发明的第三方面为一种方法，其包括：在基板内形成沟槽，并且用电介质材料填充该沟槽，以形成定义该基板内集电极周边的沟槽隔离；在该集电极上形成基极；在该基极上形成发射极；从该沟槽移除该电介质材料的全部或一部分；以及在该基板、该基极以及该发射极的暴露区上以及该沟槽上形成介电帽层；该帽层密封该沟槽的上区，并且在该集电极的该周边周围形成空隙。
本发明的第四方面为一种双极晶体管，其包括：基板内的沟槽，该沟槽位于该基板内集电极的周边附近；该集电极上的基极；该基极内的发射极；以及介电帽层，其位于该基板、该基极以及该发射极的暴露区上，并且延伸超过该沟槽；该帽层密封该沟槽但是并未将其填充。
本发明的第五方面为一种双极晶体管，其包括：基板内的电介质填充沟槽，该电介质填充沟槽定义该基板内集电极的周边，该集电极在与该基板顶表面平行的平面内具有狗骨头形(dog-bone)剖面；该集电极上的基极；以及该基极内的发射极。
附图说明
本发明的特征都在所附权利要求中阐述。然而，通过参考下列示例性具体实施例的详细描述搭配附图，可对本发明本身有最佳了解，其中：
图1为可适用本发明的具体实施例的示例性双极晶体管的平面图/俯视图；
图2为通过图1中线段2-2的剖面图；
图3为通过图1中线段3-3的剖面图；
图4为集电极电流密度对发射极周长对面积比例的曲线图，其显示根据标准双极晶体管模型的预期值与实体双极晶体管的测量值；
图5A为示例性多发射极双极晶体管的平面图，而图5B为通过图5A中线段5B-5B的制造的装置的剖面图；
图6为饱和集电极电流密度的测量值对实体双极晶体管的发射极面积的曲线图；
图7为beta的测量值对实体双极晶体管的集电极的电流密度的曲线图；
图8为集电极至发射极击穿电压的测量值对实体双极晶体管发射极面积的曲线图；
图9A包括例示双极晶体管缩放的平面图；
图9B为饱和集电极电流密度的测量值对如图9A内所示缩放的实体双极晶体管发射极面积的曲线图；
图10A和图10B示出在长度方向发射极至浅沟槽隔离间距对于饱和状态的集电极电流密度的影响；
图11A和图11B示出在宽度方向发射极至浅沟槽隔离间距对于饱和状态的集电极电流密度的影响；
图12为双极晶体管的平面图，其示出用来计算根据本发明具体实施例由浅沟槽隔离在集电极内引起的应力的几何特征；
图13为对于根据本发明具体实施例的实体双极晶体管，集电极电流密度作为集电极应力因子函数的曲线图；
图14为对于根据本发明具体实施例的实体双极晶体管，在饱和集电极电流密度作为发射极面积函数的曲线图；
图15为示出根据本发明具体实施例，设计具有双极晶体管的集成电路的方法流程图；
图16A至图16E为根据本发明具体实施例，示出集电极应力释放的基于几何形状的方法的双极晶体管平面图；
图16F为图16E的狗骨头形集电极的替代布局；
图17A和图17B为根据本发明具体实施例，示出集电极应力释放的基于几何形状的方法的多发射极双极晶体管平面图；
图18为根据本发明具体实施例的产生缩放装置的方法流程图；
图19类似于图3，但是已经执行根据本发明具体实施例的附加处理；
图20为示出实施图18的方法的步骤255的掩模层的双极晶体管的平面图；
图21为根据本发明具体实施例，集电极应力释放的实体方法的流程图；以及
图22为可用来实施本发明具体实施例的一般用途计算机的示意性方块图。
具体实施方式
装置(例如双极晶体管)的几何形状缩放定义成：利用减少第一装置中一种或多种元件(例如集电极、基极、发射极)的长度、宽度、指的数量、数量或深度中的一或多个，从第一装置的设计产生第二装置的设计。除非特别提到，否则“装置”一词应理解为代表双极晶体管，并且“缩放的装置”一词代表集电极和发射极布局尺寸已经从大的双极晶体管的设计缩放，以产生小的双极晶体管的设计，反之亦然。一般来说，发射极的长度大于发射极的宽度，不过发射极的长度与宽度可相等。布局尺寸就是俯视图与平面图中长度与宽度的尺寸。
小型模型定义为近似分析的模型，其以较不复杂的2维描述来描述复杂3维现象的物理(具体实施在等式、模型或算法中)，并且其形式通常更容易编码于软件并且不占用大量计算机时间，但是产生与复杂现象的确切解决方案基本相同的结果。一般来说，小型模型使用专属于小型模型的模型参数为长度与宽度尺寸(即是布局几何形状尺寸)以及深度尺寸(例如延伸进入基板)建模。
图1为可适用本发明具体实施例的示例性双极晶体管的平面图/俯视图。在图1内，双极晶体管100包括集电极105，其由硅基板140(请参阅图2)内形成的浅沟槽隔离(Shallowtrench isolation，STI)110所定义。集电极接触115电连接至集电极105(请参阅图2)。集电极105上形成基极120(粗线)，并且交迭STI 110。单晶发射极125形成于基极120上，并且多晶硅发射极层130形成于发射极125上，并且交迭基极120。形成的深沟槽隔离(Deep trenchisolation，DTI)135的区域与STI 110的区域相邻，为了清晰起见，因此将STI 110和DTI135画上斜线阴影。发射极125在长度方向具有长度Le，并且在宽度方向具有宽度We，该长度方向垂直于该宽度方向。以下将讨论的STI 110的尺寸由顶点A、B、C和D定义，其定义边和以及面积以下将讨论的集电极105的尺寸由顶点E、F、G和H定义，其定义边和以及面积以下将讨论的两间距包括在长度方向从发射极125外边缘到STI 110内边缘的距离D1，以及在宽度方向从发射极125外边缘到STI 110内边缘的距离D2。发射极125的长度Le与集电极接触115的长度Lcc平行。
图2为通过图1中线段2-2的剖面图，并且图3为通过图1中线段3-3的剖面图。在图2和图3中，子集电极140形成于单晶硅基板145上，并且由DTI 135限界。集电极105形成于子集电极140内，并且由STI 110限界。集电极接触115通过子集电极140电连接至集电极105。基极120包括多晶硅含杂质基极区121、单晶硅含杂质基极区122以及其中形成发射极125的单晶本征基极区123。在基极120与多晶硅发射极层130之间(除了发射极125上方以外)形成介电层150。图2显示进入由顶点对C/D、G/H、E/F和A/B定义的纸面的线段位置，并且显示从何处测量距离D2。图3显示进入由顶点对A/D、E/G、F/H和B/C定义的纸面的线段位置，并且显示从何处测量距离D1。
在一个示例中，双极晶体管100为NPN晶体管，且子集电极140、集电极105和发射极125都为N型掺杂、含杂质基极区121和122都是P型掺杂且本征基极区123为未掺杂或非常轻微掺杂(例如少于约5E15atm/cm3)的P型。在一个示例中，基极120包括分级的锗化硅(SiGe)层，让双极晶体管100成为异质结双极晶体管(HJBT)。在一个示例中，STI 110为二氧化硅。在一个示例中，DTI 135包括多晶硅核心以及位于多晶硅核心与基板STI110、子集电极140和基板145之间的二氧化硅内衬。
形成图1、图2和图3中双极晶体管100的简化工艺包括：(1)在基板145内形成子集电极140，(2)在基板145上成长外延层以形成集电极140，(3)形成DTI 135，(4)形成STI110，(5)形成集电极接触115，(6)形成多晶硅基极层，其也形成单晶本征基极区123，(7)掺杂该本征多晶硅基极层(除了本征基极区123之外)以形成含杂质的基极区121和122，(8)形成多晶硅发射极层，其也形成单晶硅发射极125，(9)掩模并蚀刻多晶硅发射极层，以形成多晶硅发射极层130，以及(10)掩模并蚀刻多晶硅基极层，以形成基极120。
在步骤(5)与(6)之间可选地形成包括N沟道场效应晶体管(NFET)和P沟道场效应晶体管(PFET)的互补金属氧化硅(CMOS)装置。
图4为集电极电流密度对发射极周长与面积比例的曲线，其显示根据标准双极晶体管模型的预期值与实体双极晶体管的测量值。传统上来说，发射极电流的变化作为发射极的面积与周长的函数，以等式(1)表示，其已用来缩放双极晶体管内的集电极电流。
Ic＝Ica.A+Icp.P (1),
其中：
Ic为集电极电流；
Ica为集电极电流的发射极面积成分；
Icp为集电极电流的发射极周长成分；
A为发射极面积(图1内的Le乘We)；以及
P为发射极周长(图1内的2Le+2We)。
将等式(1)除以A得出等式(2)：
Jc＝Ica+Icp(P/A) (2)
其中Jc为集电极电流密度。
Jc作为P/A的函数的曲线为直线，具有斜率Icp/A以及截距Ica/A，如图4内标示为“模型”的曲线所示。等式(1)可视为小型模型内的缩放等式。
不过，已经证实等式(1)并不适用于具有非常小的发射极的已缩放装置，如图4的“Le变化”和“We变化”曲线所示出。针对“Le变化”曲线来说，发射极长度Le大约是10μm，并且发射极宽度We从大约0.4μm改变成大约0.9μm。针对“We变化”曲线来说，发射极宽度We大约是0.8μm，并且发射极长度Le从大约1.2μm改变成大约25μm。针对这三种曲线来说，Vbe大约是0.7v。
图5A为示例性多发射极双极晶体管的平面图，图5B为通过图5A中线段5B-5B的制造装置的剖面图。在图5A中，双极晶体管155布局包括STI/集电极设计阶层(标示为RX)、基极设计阶层的布局(粗线并且标示为PB)以及发射极设计阶层的布局(标示为EX)。在图5A当中，为了清晰起见，因此将STI画上斜线阴影。从图5B可看见，双极晶体管155具有一个共用子集电极和基极，以及分开的集电极和发射极。
图6为饱和集电极电流密度的测量值对实体双极晶体管发射极面积的曲线图。饱和集电极电流密度Js与集电极电流密度Jc有关，如等式(3)所示：
其中：
q为电子电荷；
Vbe为发射极与基极间的电压；
k为玻尔兹曼(Boltzmann)常数；以及
T为装置的温度。
在图6当中，示出Js上发射极“n”数量的效果。已缩放的装置具有较多发射极数量，不过相同的发射极面积却展现出较高的Js，例如：具有两个0.8μm乘5μm发射极的装置的Js高于具有一个0.8μm乘10μm发射极的装置的Js。图6指出等式(1)的缩放误差不仅适用于单发射极晶体管上，也适用于多发射极晶体管。
图7为beta(β)的测量值对实体双极晶体管集电极电流密度的曲线图。在图7当中，β对Jc对于四个已缩放装置(曲线1、2、3和4)绘制。曲线1用于具有Le＝20μm、We＝0.8μm并且n(发射极数量)＝3的装置，曲线2用于具有Le＝10μm、We＝0.8μm并且n＝3的装置，曲线3用于具有Le＝5μm、We＝0.8μm并且n＝1的装置，曲线4用于具有Le＝1.2μm、We＝0.8μm并且n＝1的装置。图7显示，小装置展现出超预期的较高的β，β定义为集电极电流除以基极电流，如等式(4)内所示：
β＝Ic/Ib (4)
其中：
β＝晶体管的增益；
Ic为集电极电流；并且
Ib为基极电流。
图8为集电极至发射极击穿电压的测量值对实体双极晶体管发射极面积的曲线图。图8显示，在已缩放装置内，击穿电压小于等式(5)的预期：
BVceo∝β-1/m (5)
其中：
m与雪崩倍增因子(M)相关，透过等式：
其中VCB＝施加电压，
BVCBO为基极断开时的击穿电压，并且
m为2与6之间的经验衍生值(对硅而言大约是3)。
对于此点的讨论已经指出，装置已经缩放低于大约20μm2的发射极面积并且某些发射极面积低于大约10μm2并未展现出可从目前装置模型预期的性能，尤其是等式(1)，因此现讨论特定缩放尺寸之间的关系，尤其是发射极至STI的间距(例如图1、图2和图3的D1和D2)。
因此，若等式(1)用来设计已缩放(即是从稍早设计中缩小尺寸的布局)单或多发射极双极晶体管，Ic的实际装置参数以及根据所制造已缩放单或多发射极双极晶体管的Ic(例如β)的这些参数将与预期的不同。若在电路设计中使用缩放至等式(1)的单或多发射极双极晶体管，则该电路的模拟包含已缩放单或多发射极双极晶体管，所述多个模拟结果将与所制造电路的结果不同。
图9A包括示出双极晶体管缩放的平面图。图9A内示出四个装置布局，即大装置A、小装置A、大装置B以及小装置B。小装置A由缩小大装置A中所有集电极与发射极尺寸所产生。小装置B由缩小大装置B中所有集电极与发射极尺寸所产生。大装置A与大装置B之间唯一的差异为，发射极与STI之间在宽度方向的距离，其在大装置A内为DL，而在大装置B内为DL的1.6倍。小装置A与小装置B之间唯一的差异为，发射极与STI之间的距离在小装置A内为DS，而在小装置B内为DS的1.6倍。类似于图9A的装置(除了具有如图5A内所示三个发射极之外)可制造并且其结果绘制于图9B内。
图9B为饱和集电极电流密度的测量值对如图9A内所示缩小的实体双极晶体管发射极面积的曲线图。针对A装置曲线，绘制具有We＝0.16X、Le＝0.4Xμm、Xμm、2Xμm和4Xμm并且n＝3的装置(标准化为X)。针对B装置曲线，绘制具有We＝0.16X、Le＝0.4Xμm、Xμm、2Xμm、4Xμm和5Xμm并且n＝3的装置。B装置中发射极至STI的间距为A装置内该间距的1.6倍。图9B显示，将具有相同发射极面积的A和B装置相比较，发现Js随着发射极至STI的间距增加而下降。此外，图9B显示，具有相同发射极面积的A和B小装置间的Js差异(dS)大于具有相同发射极面积的大装置间的Js差异(dL)。因此，仅改变发射极至STI的间距就可改变Js。图9B的曲线可利用由STI将应力引入集电极来解释，小装置比大装置经历更高的来自STI的应力。
图10A和图10B示出在长度方向发射极至浅沟槽隔离间距对于饱和集电极电流密度的影响。图10A示出绘制在图10B内X轴上的发射极至STI的距离。在图10B内，针对长度方向的各种发射极至STI距离来绘制Le＝Xμm的第一曲线以及Le＝8Xμm的第二曲线(两者的We值都相同)。从此可看见，小装置的Js(Le＝Xμm曲线)强烈关联于发射极至STI的距离，而就任何发射极至STI的距离而言，小装置(Le＝Xμm曲线)受影响的程度大于大装置(Le＝8Xμm曲线)。
图11A和图11B示出在宽度方向发射极至浅沟槽隔离间距对于饱和集电极电流密度的影响。图11A示出绘制在图11B内X轴上的发射极至STI的距离。在图11B内，针对长度方向的多种发射极至STI距离来绘制Le＝Xμm的第一曲线以及Le＝8Xμm的第二曲线(两者的We值都相同)。从此可看见，大装置和小装置的Js(Le＝Xμm曲线)强烈关联于发射极至STI的距离，而就任何发射极至STI的距离而言，小装置(Le＝Xμm曲线)受影响的程度大于大装置(Le＝8Xμm曲线)。
在图4、图6、图7和图8内所见的结果都是由于STI引入集电极的应力所引起。图7特别指出，集电极电流的变化强烈关联于应力，关联度超过基极电流。如图9B、图10A、图10B、图11A和图11B内所示，STI至发射极距离与Js(以及Ic)之间的关系为非预期结果，因为发射极与集电极由分开的设计阶层所定义、使用不同掩模来制造，并且形成于装置的两个不同层内(集电极阶层以及发射极阶层，中间为基极)。
在此已讨论过已缩放装置与标准模型的差别，以及发射极至STI的间距间之关系。对于缩放问题可采取两种方式，在第一方式中，可开发新的小型模型来增加模拟精确度，在第二方式中，可应用装置缩放规则的改变让已缩放的装置坚持用等式(1)的标准模型。现讨论使用发射极与STI/集电极几何形状来为双极晶体管建模的新方法。
可使用等式(6)来计算双极晶体管中集电极中引起的应力：
其中：
ΔVbe为基极-发射极电压变化；
Js(X)为在应力之下的饱和集电极电流；并且
Js(0)为无应力之下的饱和集电极电流，
ΔVbe为正值时，集电极施加压缩应力，这表示对于NPN双极晶体管而言，大多数载流子的迁移率都降低。若Vbe对于硅内流体静力压的敏感度为1.5E-11V/Pa，则测试的最小装置(发射极面积＝大约5μm2)的集电极内所引起的应力大约在1GPa。
图12为双极晶体管的平面图，其示出用来计算根据本发明具体实施例由浅沟槽隔离在集电极内所引起应力的几何形状特征。在图12内，总装置面积由顶点A、B、C和D定义，并且面积为每一集电极的面积都由顶点E、F、G和H定义，其中每一集电极都有面积并且总硅面积为的3倍。从关于等式(6)和图12的以上讨论中可明白，应力因子可由等式(7)定义：
其中n为发射极的数量。
图13为根据本发明具体实施例集电极电流密度作为实体双极晶体管集电极应力因子函数的曲线。在图13内，装置的曲线(5)类似于图9B中的“A装置曲线”，而装置的曲线(6)则类似于图9B中的“B装置曲线”。曲线(5)的装置的发射极至STI距离比曲线(6)的装置的对应发射极至STI距离少大约60％。针对小装置而言，具有大约0.06GPa的附加应力量。
因此，根据等式(7)的应力算法所产生的应力参数，可发展出调整Ic的标准模型(例如等式(1))值的第一小型模型。对算法的输入为STI外周边尺寸的布局参数、(多个)集电极的尺寸以及发射极数量，而对标准模型的输入则为发射极面积与周长的布局参数。
图14为根据本发明具体实施例的饱和集电极电流密度与实体双极晶体管发射极面积的函数的曲线。图14中，有根据实体双极晶体管测量的“数据”曲线，以及根据NPN双极晶体管内Ic的等式(8)的”模型”曲线：
其中：
A为基极面积；
μn为电子(少数载流子)迁移率；
ni为本征载流子浓度；
Na为受主浓度；
w为耗尽区的宽度；
Nc为导带内状态的有效密度；
Nv为价带内状态的有效密度；
Eg为基极的能带带隙；
Eg＝ΔEg/Le (10)
Le为发射极长度；并且
ΔEg为24.5meV-μm(在此公式中，集电极内引起的应力为大约1GPa)。
图14显示，虽然等式(8)并非与实际装置的完全符合，不过已相当接近，并且可根据基极面积与发射极长度的尺寸布局参数，并且利用包括应力来用作Ic的第二小型模型。图14也包括等式(1)所预期的Js对发射极面积的曲线图(虚线)。
图15为示出根据本发明具体实施例的设计具有双极晶体管的集成电路的方法流程图。在步骤200中，提供初始的电路设计。集成电路设计为用计算机可读取编码表示的集成电路。该电路设计可包括例如电路中装置的图形布局数据。对于双极晶体管而言，该设计包括定义集电极、基极以及发射极的设计阶层。在一个示例中，集成电路的代表为GL1或GDSII格式。GL1(图形语言1，Graphics Language 1，IBM公司所开发)以及GDSII(图形数据系统第2版，Graphic Data System version 2，GE CALMA所开发)指的是图形语言，其提供在计算机系统中传输与存档二维(2D)图形设计数据的标准文件格式。
然后在步骤205中，提取网表并且加注布局参数，网表描述电子设计的连接性。网表引用装置的元件(例如双极晶体管的集电极、基极、发射极)。每次网表中的装置被使用时，该装置被称为一个实例。若相同装置使用十次，则会有十个实例。若两不同装置的每一者分别使用五次和十次，则会有十五个实例。实例具拥有名称的引脚。网为将引脚连接成电路的引线，例如：装置为双极晶体管时，引脚包括集电极、基极以及发射极接触。
网表提取就是将集成电路布局转变成网表。根据电路模拟类型，不同的提取程序产生不同的网表代表，网表将用于例如静态时序分析、信号集成、功率分析与最佳化以及逻辑至布局比较。可提取所设计的装置(设计师故意建立的装置)以及寄生装置(设计师未明确采用，但是在电路层中固有的装置)。
接下来，根据要使用的集电极电流模型，执行步骤210或215。
在步骤210中，使用以上描述的第一小型模型。使用等式(7)的装置至硅面积应力算法，以修改等式(1)的模型中的装置参数，以便产生应力参数。对等式(1)的输入为(多个)发射极尺寸的布局参数，等式(1)的输出则为Ic和/或β。对应力算法的输入为STI外周边尺寸的布局参数、(多个)集电极的尺寸以及发射极数量，应力算法的输出则为应力因子。第一小型模型的输出为施加应力的集电极电流IcSTRESSED和/或βSTRESSED。然后方法进行到步骤220。
在步骤215中，直接将以上描述的第二小型模型应用于布局参数，以产生装置参数。布局参数为集电极尺寸的布局参数以及(多个)发射极长度，装置参数为Ic和/或β。然后方法进行到步骤220。
在步骤220中，使用步骤210或215产生的装置参数，执行电路模拟。在步骤225中，根据模拟结果判定是否已符合预定的电路性能目标。性能目标的示例为信号通过设计的各种电路的传播速度。若在步骤225中已符合性能目标，则完成该方法，否则方法进行到步骤230。在步骤230中，修改电路设计，例如利用修改电路的双极晶体管设计，并且方法回到步骤200。步骤230中的电路布局修改可手动完成，或由自动程序完成。步骤230包括通过步骤230、200、205、210、220和225或通过步骤230、200、205、215、220和225的特定自动循环次数之后，或根据操作员的操作指向，终止该处理的选项。若初始循环通过步骤210，则后续所有循环都会通过步骤210。若初始循环通过步骤215，则后续所有循环都会通过步骤215。
现在讨论解决已缩放装置偏离目前等式(1)中标准模型的这个问题的第二方法。
图16A至图16E为根据本发明具体实施例，示出集电极应力释放的几何形状式方法的双极晶体管平面图。在图16A至图16E中，只显示STI/集电极、基极以及发射极阶层。基极以粗线表示。为了清晰起见，因此用斜线阴影表示STI阶层。在图16A中，正常缩放的装置160A具有长Le乘上宽We的发射极，并且发射极至STI的间距在宽度方向为S1，在长度方向为S2。假设装置160A已经根据等式(1)的标准模型缩放，并且发射极面积与周长够小，如此由于上述的STI应力，装置160A的实际Ic预期显著高于装置160A的标准模型Ic值，然后可如图16B至图16F中所示出，对装置160A的设计进行调整。
在图16B中，除了利用增加宽度方向与长度方向发射极至STI的间距而释放应力的装置160B以外，装置160B与图16A的装置160A都相同。装置160B在宽度方向发射极至STI的间距为S3，在长度方向则为S4。S3大于S1(请参阅图16A)，而S4大于S2(请参阅图16A)。
在图16C中，除了利用增加宽度方向发射极至STI的间距而释放应力的装置160C以外，装置160C与图16A的装置160A都相同。装置160C在宽度方向发射极至STI的间距为S3，在长度方向则为S2。
在图16D中，除了利用增加长度方向发射极至STI的间距而释放应力的装置160D以外，装置160D与图16A的装置160A都相同。装置160D在宽度方向发射极至STI的间距为S1，在长度方向则为S4。
在图16E中，除了在装置160A中STI的内顶点开槽之外，让装置160E的集电极在宽度与长度方向定义的平面(也与所制造实际装置的基板顶表面平行)中具有狗骨头形状而释放应力的装置160E以外，装置160E与图16A的装置160A都相同。在图16E中，集电极具有大体上矩形的本体以及在两边从集电极的角部突出的突出部分I、J、K和L。在图16E中，集电极在中间具有长度与第一宽度，该第一宽度小于集电极端部上的集电极第二宽度。装置160A在宽度方向发射极至STI的间距为S1，并且在长度方向为S2，如垂直测量图16A的装置160A中从发射极周边的任何地方到STI边缘。集电极的宽度(在宽度方向)为S5，而对准发射极的至少部分集电极区域的宽度(在宽度方向)为2S1+We，其中S5大于2S1+We。
图16F为图16E的狗骨头形集电极的替代布局。在图16F中，突出部分I'、J'、K'和L'从集电极的所有四个边延伸出来，而非图16E中的两边。因为角部集中应力且狗骨头形“移除”了角部，所以狗骨头形降低集电极中由于STI所引起的应力。
图17A和图17B为根据本发明具体实施例，示出集电极应力释放的几何形状式方法de多发射极双极晶体管平面图。在图17A和图17B中，只显示STI/集电极、基极以及发射极阶层。基极以粗线表示。为了清晰起见，因此用斜线阴影表示STI阶层。在图17A中，正常缩放的装置165A具有两个发射极，发射极1和发射极2，每一者都具有长度Le和宽度We，以及具有两个集电极，集电极1和集电极2，由具有宽度Wsti的STI区域分隔。在集电极1上，在宽度方向发射极1至STI的间距为S1，在长度方向则为S2。在集电极2上，在宽度方向发射极2至STI的间距为S1，在长度方向则为S2。假设装置165A已经根据等式(1)的标准模型缩放，并且发射极1和发射极2面积与周边够小，如此由于上述的STI应力，装置165A的实际Ic预期显著高于装置165A的标准模型Ic值，然后可如图17B中所示出，对装置165A的设计进行调整。
在图17B中，除了装置165B通过消除装置165A的发射极1与发射极2之间STI区域以形成单一集电极3而释放应力以外，装置165B与图17A的装置165A都相同。装置165B在宽度方向发射极至STI的间距为S6，在长度方向则为S7，并且相隔距离S8。在一个示例中，S6等于图17A中装置165A的S1并且S7等于S2。在一个示例中，S8等于Wsti(请参阅图17A)。在一个示例中，S8等于2S1(请参阅图17A)。在一个示例中，S8等于S1(请参阅图17A)。亦可视需要调整长度与宽度方向其中之一或两者的发射极至发射极的间距和/或发射极至STI的间距。
应该了解，各图16A、图16B、图16C、图16D、图16E、图17A和图17B的装置160A、160B、160C、160D、160E、165A和165B都示出为各发射极在各集电极上方取中。不过，根据晶体管设计库元件(比如参数化的单元)中的变化，各发射极可以不在各集电极上方取中。参数化的单元(Pcell)是一种由电子设计自动化(EDA)软件根据其控制参数值自动产生的“单元”。多个发射极例如可在宽度方向移动，以靠近两平行集电极边缘的第一边缘，而远离两平行集电极边缘的第二边缘。类似地，(多个)发射极可在长度方向移动，以靠近两平行集电极边缘的第一边缘，而远离两平行集电极边缘的第二边缘。最后，(多个)发射极可在长度与宽度方向位移。各图16A、图16B、图16C、图16D、图16E、图17A和图17B的装置160A、160B、160C、160D、160E、165A和165B呈现关于双极晶体管缩放设计中发射极布局阶层的布局几何形状，调整浅沟槽隔离布局阶层(也定义集电极)的布局几何形状，以产生双极晶体管的应力补偿缩放设计的方法。
图18为根据本发明具体实施例产生缩放装置的方法流程图。在步骤240中，选择要缩放的初始装置。在步骤245中执行缩放，通过缩小初始装置的尺寸，产生缩小的装置。在步骤250中，根据发射极长度、面积、周长或其组合，判定是否需要调整已缩放装置的STI应力。若不需要调整应力，该方法进行到步骤260，否则该方法进行到步骤255。在步骤255中，调整已缩放装置的发射极至STI几何形状，以利用(i)调整长度与宽度方向其中之一或两者的发射极至STI的间距、(ii)在与集电极相邻的角部的STI开槽，以产生狗骨头形集电极或(iii)在具有由STI分隔(在宽度方向)的多个集电极的多发射极装置上，消除装置相邻装置的集电极间的STI，并且可选地调整长度与宽度方向其中之一或两者的发射极至发射极的间距和/或发射极至STI的间距，产生应力补偿已缩放装置。缩放装置夫人应力补偿的选择可手动或自动执行。接下来在步骤260中，步骤260中产生的应力补偿缩放装置或步骤245中产生的缩放装置都添加至集成电路设计中所使用的装置库。按照需要，该方法可回到步骤240，以选择另一要缩放的装置。
图19类似于图3，但是已执行根据本发明具体实施例的附加处理，以形成装置100A。在图19中，已经各向同性移除部分STI 110，例如透过掩模层(例如图样化的光致抗蚀剂层)，用稀释氢氟酸的湿蚀刻，以移除某些STI110以及可选地移除某些DTI 135。或者，可移除STI 110以露出集电极105的侧壁170。移除掩模层之后，形成帽层175来形成空隙180。帽层175密封空隙180但是不完全将其填充。因此，装置100A由此被STI应力补偿。在一个示例中，帽层175为硼磷硅酸盐玻璃(BPSG)。或者，可移除STI 110并且用无应力引起材料，例如旋涂玻璃或多孔电介质填入所生成的空隙180。
图20为示出实施图18中方法步骤255的掩模层的双极晶体管平面图。在图19中，示出STI/集电极阶层(斜线阴影)、基极阶层(粗线)、多晶硅发射极阶层以及发射极阶层。虚线代表掩模层中的开口，其交迭基极边缘，并且露出STI环。请注意，虽然图20中示出环状STI蚀刻掩模开口，该开口可包括在长度或宽度方向延伸的平行开口，如此只从集电极的一对相对边(定义集电极的两对垂直的相对边中的一对)蚀刻STI。换言之，从集电极的两相对边移除STI，但是不从集电极的另外两相对边移除STI。
图21为根据本发明具体实施例，集电极应力释放的实体方法的流程图。在步骤265中，透过碱性蚀刻(之前描述的步骤10)来处理该装置。在步骤270中，进行光刻来定义掩模层，并且蚀刻围绕集电极的STI以形成沟槽。在步骤275中，沉积帽层以密封沟槽，并形成空隙。在进一步的步骤中，进行比如形成介电层、接触、层间介电层以及引线的处理，完成集成电路芯片的制造。
一般而言，本文所说明的使用一般用途计算机，实施关于设计具有双极晶体管的集成电路以及设计双极晶体管的方法，还有之前在图15和图18流程图中描述的方法可编码成为一组在可移除介质或硬介质上的指令，供一般用途计算机使用。
图22为可用来实施本发明具体实施例的一般用途计算机的示意性方块图。在图22中，计算机系统300具有至少一个微处理器或中央处理单元(CPU)305。CPU 305经由系统总线310互连至随机存取存储器(RAM)315、只读存储器(ROM)320、用于连接可移除数据和/程序存储装置330与大规模数据和/或程序存储装置335的输入/输出(I/O)适配器325、用于连接键盘345与鼠标350的用户界面适配器340、用于连接数据端口360的端口适配器355以及用于连接显示装置370的显示适配器365。
ROM 320包含计算机系统300的基本操作系统。或者，操作系统可驻留于RAM 315中，或本技术已知的其他地方。可移除数据和/或程序存储装置330的示例包括磁盘驱动器与磁带驱动器的磁性介质，以及比如CD-ROM驱动器的光学介质。大规模数据和/或程序存储装置335的示例包括电子、磁性、光学、电磁、红外和半导体装置。计算机可读取介质的示例包括半导体或固态存储器、磁带、可移除计算机盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘以及光盘。目前光盘的示例包括只读光盘存储器(CD-ROM)、可读/写光盘(CD-R/W)以及DVD。除了键盘345和鼠标350以外，比如轨迹球、手写板、压力板、麦克风、光笔以及位置敏感的萤幕显示器的其他用户输入装置可连接至用户界面340。显示装置的示例包括阴极射线管(CRT)和液晶显示器(LCD)。
本领域的技术人员可建立具备适当应用程序界面的计算机程序，并且存储在系统或数据和/或程序存储装置中，以简化本发明的实施。在操作上，信息或所建立来执行本发明的计算机程序，透过数据端口360馈送或使用键盘345键入，载入到适当可移除的数据和/或程序存储装置330上。
因此，本发明的具体实施例提供为双极晶体管中应力建模的方法、减少双极晶体管中应力的方法及结构、制造双极晶体管的方法以及设计具有双极晶体管的集成电路以及用于设计双极晶体管的方法。
上面提供本发明具体实施例的描述以了解本发明。将了解，本发明并不受限于上述特定具体实施例，但是在不悖离本发明范畴的前提下，对于本领域的技术人员明显的是，可进行各种修改、重新配置与取代。因此，所附权利要求旨在涵盖本发明精神与范畴中的所有这种修改与变更。

Claims (10)

1.一种形成双极晶体管的方法，包括：
在基板内形成沟槽，并且用电介质材料填充所述沟槽，以形成定义所述基板内集电极周边的沟槽隔离；
在所述集电极上形成基极；
在所述基极内形成发射极；
从所述沟槽中移除所述电介质材料的全部或一部分；以及
在所述基板、所述基极以及所述发射极的暴露区上以及所述沟槽上形成介电帽层；所述帽层密封所述沟槽的上区，并且在所述集电极的所述周边四周形成空隙。
2.如权利要求1的方法，其中所述基极包括锗。
3.如权利要求1的方法，其中：
所述基极交迭所述沟槽隔离，并且露出所述沟槽隔离的周边；以及
从所述沟槽移除所述电介质材料的全部或一部分包括：
在所述基板上形成掩模层；
在所述掩模层内形成开口，所述沟槽隔离的一区域暴露在所述开口内；和
各向同性蚀刻所述电介质材料。
4.如权利要求1的方法，其中所述形成所述基极包括：
在所述集电极上形成多晶硅层，所述多晶硅层交迭所述沟槽隔离，以在所述电介质材料上形成多晶硅基极区，以及在所述集电极上形成单晶基极区；
从所述多晶硅基极区形成含杂质多晶硅基极区，并且形成围绕单晶本征基极区的单晶含杂质基极区。
5.如权利要求4的方法，其中所述形成所述发射极包括：
在所述基极上以及所述集电极之上形成介电层；
在所述介电层内形成沟槽，对齐于所述集电极之上，所述本征基极区露出所述沟槽的底部；以及
在所述沟槽内的所述本征基极区上形成掺杂的多晶硅层，并且交迭所述介电层，以在所述介电层上形成多晶硅发射极层，以及在所述本征基极区内形成单晶发射极。
6.一种双极晶体管，包括：
基板内的沟槽，所述沟槽位于所述基板内集电极的周边附近；
所述集电极上的基极；
所述基极内的发射极；以及
介电帽层，其位于所述基板、所述基极以及所述发射极的暴露区上，并且延伸超过所述沟槽；所述帽层密封所述沟槽但是不将其填充。
7.如权利要求6的双极晶体管，其中所述基极包括锗。
8.如权利要求6的双极晶体管，其中所述基极交迭所述沟槽。
9.如权利要求6的双极晶体管，其中所述基极包括：
单晶含杂质基极区，其围绕单晶本征基极区；以及
含杂质多晶硅基极区，其围绕所述单晶含杂质基极区。
10.如权利要求9的双极晶体管，其中所述发射极包括：
所述基极区上介电层之上的多晶硅发射极层；
所述本征基极区内单晶发射极；所述多晶硅发射极层透过所述介电层内开口接触所述单晶发射极。
CN201610169497.9A 2009-06-29 2010-06-03 双极晶体管的缩放 Active CN105975648B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/493,383 2009-06-29
US12/493,383 US8020128B2 (en) 2009-06-29 2009-06-29 Scaling of bipolar transistors
CN201080021384.5A CN102428548B (zh) 2009-06-29 2010-06-03 双极晶体管的缩放

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080021384.5A Division CN102428548B (zh) 2009-06-29 2010-06-03 双极晶体管的缩放

Publications (2)

Publication Number Publication Date
CN105975648A CN105975648A (zh) 2016-09-28
CN105975648B true CN105975648B (zh) 2019-07-12

Family

ID=43379702

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610169497.9A Active CN105975648B (zh) 2009-06-29 2010-06-03 双极晶体管的缩放
CN201080021384.5A Active CN102428548B (zh) 2009-06-29 2010-06-03 双极晶体管的缩放

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201080021384.5A Active CN102428548B (zh) 2009-06-29 2010-06-03 双极晶体管的缩放

Country Status (6)

Country Link
US (3) US8020128B2 (zh)
EP (1) EP2449580B1 (zh)
JP (1) JP5623519B2 (zh)
CN (2) CN105975648B (zh)
TW (1) TW201117377A (zh)
WO (1) WO2011008359A2 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8020128B2 (en) 2009-06-29 2011-09-13 International Business Machines Corporation Scaling of bipolar transistors
EP2418681B1 (en) * 2010-08-10 2017-10-11 Nxp B.V. Heterojunction Bipolar Transistor and Manufacturing Method
US8916446B2 (en) 2011-11-11 2014-12-23 International Business Machines Corporation Bipolar junction transistor with multiple emitter fingers
US8555225B1 (en) 2012-08-08 2013-10-08 Apple Inc. Hierarchical stress parameter annotation
US8921195B2 (en) * 2012-10-26 2014-12-30 International Business Machines Corporation Isolation scheme for bipolar transistors in BiCMOS technology
US8956945B2 (en) * 2013-02-04 2015-02-17 International Business Machines Corporation Trench isolation for bipolar junction transistors in BiCMOS technology
US8927381B2 (en) * 2013-03-20 2015-01-06 International Business Machines Corporation Self-aligned bipolar junction transistors
US20140291681A1 (en) * 2013-03-28 2014-10-02 Skyworks Solutions, Inc. Phase noise reduction in transistor devices
US8975146B2 (en) * 2013-05-01 2015-03-10 International Business Machines Corporation Trench isolation structures and methods for bipolar junction transistors
WO2015037166A1 (ja) * 2013-09-11 2015-03-19 パナソニックＩｐマネジメント株式会社 半導体装置
FR3013474A1 (zh) * 2013-11-15 2015-05-22 St Microelectronics Crolles 2
US9560745B2 (en) * 2014-09-26 2017-01-31 Qualcomm Incorporated Devices and methods to reduce stress in an electronic device
US9496250B2 (en) 2014-12-08 2016-11-15 Globalfoundries Inc. Tunable scaling of current gain in bipolar junction transistors
US9425298B2 (en) 2015-01-22 2016-08-23 International Business Machines Corporation Lateral bipolar transistor
US9515198B1 (en) * 2015-12-11 2016-12-06 International Business Machines Corporation Magnetic-field and magnetic-field gradient sensors based on lateral SOI bipolar transistors
US10331844B2 (en) 2016-10-11 2019-06-25 Globalfoundries Inc. Methods of tuning current ratio in a current mirror for transistors formed with the same FEOL layout and a modified BEOL layout
US10243047B2 (en) * 2016-12-08 2019-03-26 Globalfoundries Inc. Active and passive components with deep trench isolation structures
CN108110051B (zh) * 2017-12-19 2019-11-12 上海华力微电子有限公司 一种带沟槽结构的双极型晶体管及其制作方法
US11210440B1 (en) * 2019-05-01 2021-12-28 Ansys, Inc. Systems and methods for RLGC extraction based on parallelized left-looking incomplete inverse fast multipole operations
US11276752B2 (en) 2019-08-19 2022-03-15 Stmicroelectronics (Crolles 2) Sas Method for forming a device comprising a bipolar transistor
US11355581B2 (en) 2019-08-19 2022-06-07 Stmicroelectronics (Crolles 2) Sas Device comprising a transistor
US11177345B1 (en) * 2020-06-05 2021-11-16 Globalfoundries U.S. Inc. Heterojunction bipolar transistor
WO2022224957A1 (ja) * 2021-04-23 2022-10-27 株式会社村田製作所 半導体装置
WO2022224956A1 (ja) * 2021-04-23 2022-10-27 株式会社村田製作所 半導体装置
US11728380B2 (en) * 2021-06-24 2023-08-15 Globalfoundries U.S. Inc. Bipolar transistor with base horizontally displaced from collector
US20230062567A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistor (bjt) and fabricating method thereof
US20240170561A1 (en) * 2022-11-21 2024-05-23 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with a cut stress liner

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003046948A2 (de) * 2001-11-30 2003-06-05 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Bipolare halbleitervorrichtung und verfahren zu ihrer herstellung
CN1624928A (zh) * 2003-12-04 2005-06-08 国际商业机器公司 双极晶体管及其制造方法
CN1725505A (zh) * 2004-07-21 2006-01-25 索尼株式会社 双极晶体管及其制造方法
CN101179025A (zh) * 2006-11-08 2008-05-14 国际商业机器公司 具有单晶基极的异质结双极晶体管及相关方法
CN101180713A (zh) * 2005-04-29 2008-05-14 Nxp股份有限公司 制造双极晶体管的方法
CN101192537A (zh) * 2006-11-24 2008-06-04 上海华虹Nec电子有限公司 垂直型双极晶体管的制作工艺方法及垂直型双极晶体管
CN101410959A (zh) * 2006-06-21 2009-04-15 国际商业机器公司 具有双浅沟槽隔离和低基极电阻的双极晶体管

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04209551A (ja) * 1990-12-06 1992-07-30 Fujitsu Ltd 半導体装置の製造方法
JP2650519B2 (ja) 1991-07-25 1997-09-03 株式会社日立製作所 横型絶縁ゲートトランジスタ
JP3278868B2 (ja) 1991-08-20 2002-04-30 株式会社日立製作所 ヘテロ接合バイポーラトランジスタ
US5614424A (en) 1996-01-16 1997-03-25 Taiwan Semiconductor Manufacturing Company Ltd. Method for fabricating an accumulated-base bipolar junction transistor
US5789799A (en) * 1996-09-27 1998-08-04 Northern Telecom Limited High frequency noise and impedance matched integrated circuits
US5986324A (en) 1997-04-11 1999-11-16 Raytheon Company Heterojunction bipolar transistor
US6393601B1 (en) * 1997-04-14 2002-05-21 Matsushita Electric Industrial Co., Ltd. Layout designing apparatus for integrated circuit, transistor size determining apparatus, circuit characteristic evaluating method, and transistor size determining method
JP3132460B2 (ja) * 1998-03-16 2001-02-05 日本電気株式会社 半導体装置の製造方法
JP2000100826A (ja) * 1998-09-28 2000-04-07 Rohm Co Ltd パワートランジスタ及びそれを用いた半導体集積回路装置
CN1160776C (zh) * 1999-03-01 2004-08-04 松下电器产业株式会社 晶体管最优化方法、集成电路布局设计方法及其相应装置
DE10004111A1 (de) * 2000-01-31 2001-08-09 Infineon Technologies Ag Bipolartransistor
US6429502B1 (en) * 2000-08-22 2002-08-06 Silicon Wave, Inc. Multi-chambered trench isolated guard ring region for providing RF isolation
US6617220B2 (en) * 2001-03-16 2003-09-09 International Business Machines Corporation Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base
EP1353384A3 (en) 2002-04-10 2005-01-12 Hitachi, Ltd. Heterojunction bipolar transistor, manufacturing thereof and power amplifier module
JP2004274430A (ja) 2003-03-10 2004-09-30 Renesas Technology Corp 電力増幅器モジュール及びその製造方法
JP2004086546A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd 回路シミュレーション方法
US7136268B2 (en) * 2004-03-31 2006-11-14 International Business Machines Corporation Tunable ESD trigger and power clamp circuit
US7329941B2 (en) 2004-07-20 2008-02-12 International Business Machines Corporation Creating increased mobility in a bipolar device
JP2006210790A (ja) 2005-01-31 2006-08-10 Renesas Technology Corp 半導体装置およびその製造方法
US7701038B2 (en) 2005-10-31 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. High-gain vertex lateral bipolar junction transistor
US7600207B2 (en) * 2006-02-27 2009-10-06 Synopsys, Inc. Stress-managed revision of integrated circuit layouts
JP5040240B2 (ja) 2006-09-29 2012-10-03 三菱電機株式会社 絶縁ゲート型半導体装置
US7521772B2 (en) * 2006-11-08 2009-04-21 International Business Machines Corporation Monocrystalline extrinsic base and emitter heterojunction bipolar transistor and related methods
US8233869B2 (en) 2006-12-11 2012-07-31 Thomson Licensing Automatic gain control with improved cross-modulation
US7761278B2 (en) * 2007-02-12 2010-07-20 International Business Machines Corporation Semiconductor device stress modeling methodology
JP2009076518A (ja) * 2007-09-19 2009-04-09 Nec Electronics Corp 半導体装置
US8020128B2 (en) 2009-06-29 2011-09-13 International Business Machines Corporation Scaling of bipolar transistors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003046948A2 (de) * 2001-11-30 2003-06-05 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Bipolare halbleitervorrichtung und verfahren zu ihrer herstellung
CN1624928A (zh) * 2003-12-04 2005-06-08 国际商业机器公司 双极晶体管及其制造方法
CN1725505A (zh) * 2004-07-21 2006-01-25 索尼株式会社 双极晶体管及其制造方法
CN101180713A (zh) * 2005-04-29 2008-05-14 Nxp股份有限公司 制造双极晶体管的方法
CN101410959A (zh) * 2006-06-21 2009-04-15 国际商业机器公司 具有双浅沟槽隔离和低基极电阻的双极晶体管
CN101179025A (zh) * 2006-11-08 2008-05-14 国际商业机器公司 具有单晶基极的异质结双极晶体管及相关方法
CN101192537A (zh) * 2006-11-24 2008-06-04 上海华虹Nec电子有限公司 垂直型双极晶体管的制作工艺方法及垂直型双极晶体管

Also Published As

Publication number Publication date
JP2012532449A (ja) 2012-12-13
CN105975648A (zh) 2016-09-28
US20110278570A1 (en) 2011-11-17
EP2449580A4 (en) 2014-08-06
CN102428548B (zh) 2016-03-23
JP5623519B2 (ja) 2014-11-12
EP2449580B1 (en) 2016-01-06
TW201117377A (en) 2011-05-16
EP2449580A2 (en) 2012-05-09
US8872236B2 (en) 2014-10-28
WO2011008359A2 (en) 2011-01-20
WO2011008359A3 (en) 2011-03-10
US9076810B2 (en) 2015-07-07
US20100327280A1 (en) 2010-12-30
US8020128B2 (en) 2011-09-13
CN102428548A (zh) 2012-04-25
US20150024570A1 (en) 2015-01-22

Similar Documents

Publication Publication Date Title
CN105975648B (zh) 双极晶体管的缩放
Piemonte et al. Development of 3D detectors featuring columnar electrodes of the same doping type
US8035126B2 (en) One-transistor static random access memory with integrated vertical PNPN device
US8592263B2 (en) FinFET diode with increased junction area
CN103168363B (zh) 半导体结构及制造方法
CN101847605B (zh) 用于正规化半导体器件中的应变的方法以及半导体器件
Lienig et al. Fundamentals of layout design for electronic circuits
CN102592998B (zh) 一种基于SOI的纵向SiGe双极晶体管及其制备方法
US8484597B2 (en) Integrated circuit manufacturing method, design method and program
CN102956620A (zh) Mos晶体管结电容测试结构及表征方法
CN109346439A (zh) 具有调节高度的三维主体的半导体器件
CN103378160B (zh) 与鳍式场效应晶体管技术兼容的器件结构
CN105745756B (zh) 有自对准端子的双极结型晶体管
CN103794493B (zh) 半导体器件制造方法及器件结构，硬件描述语言设计结构
CN104347729B (zh) 鳍式二极管结构
CN104253157B (zh) 薄本体开关晶体管
CN106898576A (zh) 用于在集成电路内制造jfet晶体管的方法及对应的集成电路
CN101630339B (zh) 一种获得考虑版图相关应力后电路性能的方法
CN103389616B (zh) 能够改善发射极窗口尺寸均匀性的SiGe器件制造方法
CN112818625B (zh) 一种版图及版图修改的方法
US10483171B2 (en) Method and apparatus with channel stop doped devices
Device et al. INTRODUCTION TO THE SYNOPSYS SENTAURUS TCAD SUITE AND DEVICE SIMULATION
Singh et al. Gate-All-Around Nanosheet FET Device Simulation Methodology Using a Sentaurus TCAD
KR20220119834A (ko) 집적 회로
Ryter et al. Integrated BiCMOS process and circuit development using SPR

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230803

Address after: Taiwan, Hsinchu, China

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Cayman Islands, Grand Cayman

Patentee before: INTERNATIONAL BUSINESS MACHINES Corp.