CN105932059A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105932059A
CN105932059A CN201510553381.0A CN201510553381A CN105932059A CN 105932059 A CN105932059 A CN 105932059A CN 201510553381 A CN201510553381 A CN 201510553381A CN 105932059 A CN105932059 A CN 105932059A
Authority
CN
China
Prior art keywords
semiconductor regions
type
type semiconductor
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510553381.0A
Other languages
English (en)
Inventor
山下浩明
小野升太郎
浦秀幸
志村昌洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105932059A publication Critical patent/CN105932059A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第2导电型的第3半导体区域、第2导电型的第4半导体区域、第1导电型的第5半导体区域及栅极电极。第1半导体区域沿第1方向延伸。第1半导体区域在与第1方向正交的第2方向设置有多个。第1半导体区域与第2半导体区域在第2方向交替地设置。第3半导体区域设置于第2半导体区域上。第3半导体区域的第2导电型的杂质浓度高于第2半导体区域的第2导电型的杂质浓度。栅极电极沿与包含第1方向及第2方向的面平行且与第1方向交叉的第3方向延伸。

Description

半导体装置
相关申请案
本申请案享有以日本专利申请案2015-39388号(申请日：2015年2月27日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
有一种半导体装置，具有：超级结构造，交替地设置有沿特定的方向延伸的p型半导体区域及n型半导体区域；及栅极电极，设置于该超级结构造上且沿与该方向交叉的方向延伸。在该半导体装置中，空穴穿过p型半导体区域，通过栅极电极的附近而从源极电极被排出。此时，如果空穴通过栅极电极的附近，那么栅极电极的电压将会发生变动。如果栅极电极的电压发生变动，那么有半导体装置发生错误而成为接通状态的情况。结果，可能会在半导体装置的内部局部地流动较大的电流，产生半导体装置的破坏。
发明内容
本发明的实施方式提供一种可以降低产生破坏的可能性的半导体装置。
实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第2导电型的第3半导体区域、第2导电型的第4半导体区域、第1导电型的第5半导体区域及栅极电极。
第1半导体区域沿第1方向延伸。第1半导体区域在与第1方向正交的第2方向设置有多个。
第2半导体区域沿第1方向延伸。第1半导体区域与第2半导体区域在第2方向交替地设置。
第3半导体区域设置于第2半导体区域上。第3半导体区域的第2导电型的杂质浓度高于第2半导体区域的第2导电型的杂质浓度。
第4半导体区域设置于第1半导体区域上。
第5半导体区域选择性地设置于第4半导体区域上。
栅极电极沿与包含第1方向及第2方向的面平行且与第1方向交叉的第3方向延伸。栅极电极隔着栅极绝缘层设置于第4半导体区域上。
附图说明
图1是表示第1实施方式的半导体装置的一部分的立体剖视图。
图2是表示第1实施方式的半导体装置的另一部分的立体剖视图。
图3是表示第1实施方式的半导体装置中的p-型半导体区域12及p型半导体区域13的详细内容的示意图。
图4A及B是表示第1实施方式的半导体装置的制造步骤的一例的步骤立体剖视图。
图5A及B是表示第1实施方式的半导体装置的制造步骤的一例的步骤立体剖视图。
图6A及B是表示第1实施方式的半导体装置的制造步骤的一例的步骤立体剖视图。
图7A及B是表示第1实施方式的半导体装置的制造步骤的一例的步骤立体剖视图。
图8A及B是表示第1实施方式的半导体装置的制造步骤的一例的步骤立体剖视图。
图9A及B是表示第1实施方式的半导体装置的制造步骤的另一例的步骤立体剖视图。
图10A及B是表示第1实施方式的半导体装置的制造步骤的另一例的步骤立体剖视图。
图11A及B是表示第1实施方式的半导体装置的制造步骤的又一例的步骤立体剖视图。
图12A及B是表示第1实施方式的半导体装置的制造步骤的又一例的步骤立体剖视图。
图13A及B是表示第1实施方式的半导体装置的制造步骤的又一例的步骤立体剖视图。
图14是例示第1实施方式的半导体装置中的空穴的流动的示意图。
图15是表示第1实施方式的第1变化例的半导体装置的一部分的立体剖视图。
图16是表示第1实施方式的第1变化例的半导体装置的另一部分的立体剖视图。
图17是表示第1实施方式的第1变化例的半导体装置中的p-型半导体区域12及p型半导体区域13的详细内容的示意图。
图18是表示第1实施方式的第2变化例的半导体装置的一部分的立体剖视图。
图19是表示第1实施方式的第2变化例的半导体装置的另一部分的立体剖视图。
图20是表示第2实施方式的半导体装置的一部分的立体剖视图。
图21是表示第2实施方式的半导体装置的另一部分的立体剖视图。
图22是表示第3实施方式的半导体装置的一部分的立体剖视图。
图23是表示第3实施方式的半导体装置的另一部分的立体剖视图。
图24是沿包含图23的A-A'线的X-Y面的截面图。
具体实施方式
以下，一面参照附图一面对本发明的各实施方式进行说明。
此外，附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与实物相同。并且，即使当表示相同部分时，也存在因附图不同而相互的尺寸或比率不同地表示的情况。
在本申请案的说明书及各图中，对与已经说明的要素相同的要素标附相同的符号并适当省略详细的说明。
在各实施方式的说明中使用XYZ正交座标系。
在以下的说明中，n+、n-及p+、p、p-的记法表示各导电型中的杂质浓度的相对高低。也就是说，表示n+与n-相比，n型的杂质浓度相对较高。表示p+与p相比，p型的杂质浓度相对较高，p-与p相比，p型的杂质浓度相对较低。
关于以下说明的各实施方式，可以使各半导体区域的p型与n型反转来实施各实施方式。
(第1实施方式)
使用图1及图2对第1实施方式的半导体装置1进行说明。
图1是表示第1实施方式的半导体装置1的一部分的立体剖视图。
图2是表示第1实施方式的半导体装置1的另一部分的立体剖视图。在图2中，省略栅极绝缘层30、栅极电极31、绝缘层32及源极电极41。
半导体装置1例如为MOSFET(metal oxide semiconductor field effect transistor，金属氧化物半导体场效应晶体管)。
如图1及图2所示，半导体装置1具有n+型(第1导电型)漏极区域17、n-型半导体层10、p-型(第2导电型)半导体区域12(第2半导体区域)、p型半导体区域13(第3半导体区域)、p型基极区域14(第4半导体区域)、n+型源极区域15(第5半导体区域)、p+型接触区域16、栅极绝缘层30、栅极电极31、漏极电极40及源极电极41。
n-型半导体层10具有n-型半导体区域11(第1半导体区域)。
n+型漏极区域17与漏极电极40电连接。n-型半导体层10设置于n+型漏极区域17上。n-型半导体层10具有多个n-型半导体区域11。
各个n-型半导体区域11沿Y方向(第1方向)延伸。n-型半导体区域11在与Y方向正交的X方向(第2方向)设置有多个。
在X方向，在n-型半导体区域11彼此之间设置有p-型半导体区域12。p-型半导体区域12在X方向设置有多个，且各个p-型半导体区域12沿Y方向延伸。
在p-型半导体区域12上设置有p型半导体区域13。p型半导体区域13的至少一部分在X方向位于n-型半导体区域11彼此之间。利用n-型半导体区域11及p-型半导体区域12形成超级结构造。
p型半导体区域13在X方向设置有多个，且各个p型半导体区域13沿Y方向延伸。与X方向及Y方向正交的Z方向上的p型半导体区域13的厚度、及p型半导体区域13的p型杂质浓度可以设计为不会使p型半导体区域13空乏化。
更具体来说，当半导体装置1为雪崩状态时，可以针对从n-型半导体区域11与p型半导体区域13的pn接面沿X方向延伸的空乏层、及从n-型半导体层10与p-型半导体区域12的pn接面向Z方向延伸的空乏层，以p型半导体区域13不会完全空乏化的方式设计p型半导体区域13的Z方向的厚度、及p型半导体区域13中的p型杂质浓度。此处，所谓雪崩状态是指对半导体装置1施加超过半导体装置1所具有的耐压的电压而接通电流的状态。
如图1及图2所示，在n-型半导体区域11上及p型半导体区域13上设置有p型基极区域14。关于p型基极区域14，位于n-型半导体区域11上的部分的p型杂质浓度与位于p型半导体区域13上的部分的p型杂质浓度可以不同。作为一例，p型基极区域14中位于p型半导体区域13上的部分的p型杂质浓度高于位于n-型半导体区域11上的部分的p型杂质浓度。
p型基极区域14与X-Y面平行，且沿与Y方向交叉的第3方向延伸。p型基极区域14与X-Y面平行，且在与第3方向正交的第4方向设置有多个。p型基极区域14可以不设置于p型半导体区域13上，而仅设置于n-型半导体区域11上。此时，p型基极区域14除了在第4方向也在第3方向设置多个。
在图1及图2所示的例中，第3方向为X方向，第4方向为Y方向。第3方向及第4方向也可以为包含X方向成分及Y方向成分的两者的方向。在以下的说明中，对第3方向为X方向，第4方向为Y方向的情况进行说明。
在p型基极区域14上选择性地设置有n+型源极区域15。n+型源极区域15在Y方向设置有多个，且各个n+型源极区域15沿X方向延伸。例如，如图1及图2所示，在1个p型基极区域14上设置相互隔开的2个n+型源极区域15。
在p型基极区域14上进而选择性地设置有p+型接触区域16。p+型接触区域16在Y方向设置有多个，且各个p+型接触区域16沿X方向延伸。例如，p+型接触区域16的至少一部分在Y方向设置于设置于1个p型基极区域14上的2个n+型源极区域15之间。p+型接触区域16的一部分例如在Z方向设置于n+型源极区域15的至少一部分与n-型半导体区域11的一部分之间。
在一例中，p型半导体区域13的p型杂质浓度低于p型基极区域14的p型杂质浓度。但是，p型半导体区域13的p型杂质浓度可以为p型基极区域14的p型杂质浓度以上。p型半导体区域13的p型杂质浓度也可以为p+型接触区域16的p型杂质浓度以上。
在p型基极区域14的一部分上隔着栅极绝缘层30设置有栅极电极31。更具体来说，栅极电极31在n-型半导体区域11的一部分上、p型半导体区域13的一部分上、p型基极区域14的一部分上及n+型源极区域15的一部分上隔着栅极绝缘层30来设置。栅极电极31在Y方向设置有多个，且各个栅极电极31沿X方向延伸。也就是说，栅极电极31沿与n-型半导体区域11及p-型半导体区域12延伸的方向交叉的方向延伸。
在n+型源极区域15上、p+型接触区域16上及栅极电极31上设置有源极电极41。n+型源极区域15及p+型接触区域16与源极电极41电连接。在栅极电极31与源极电极41之间设置有绝缘层32，栅极电极31与源极电极41电分离。
在对漏极电极40施加了相对于源极电极41为正的电压的状态下，对栅极电极31施加阈值以上的电压，由此半导体装置1成为接通状态。此时，在p型基极区域14的栅极绝缘层30附近的区域形成通道(反转层)。利用该通道，在n-型半导体层10与n+型源极区域15之间流动电流。
在半导体装置1为断开状态，且对漏极电极40施加相对于源极电极41的电位为正的电位时，空乏层从n-型半导体区域11与p-型半导体区域12的pn接面扩展至n-型半导体区域11及p-型半导体区域12。n-型半导体区域11及p-型半导体区域12相对于n-型半导体区域11与p-型半导体区域12的pn接面在垂直方向空乏化，抑制相对于n-型半导体区域11与p-型半导体区域12的pn接面为平行方向的电场集中，因此可以获得较高的耐压。
换句话说，为了利用超级结构造来保持耐压，在半导体装置1为断开状态时，必须使n-型半导体区域11及p-型半导体区域12空乏化。另一方面，为了降低半导体装置的接通电阻，要求使n-型半导体区域11的杂质浓度较高。如果使n-型半导体区域11的杂质浓度较高，那么有因为空乏层难以在n-型半导体区域11扩展所以半导体装置的耐压降低的情况。
因此，为了保持耐压，并且降低接通电阻，要求提高n-型半导体区域11的杂质浓度，并且使n-型半导体区域11的宽度较窄。
但是，当n-型半导体区域11及p-型半导体区域12延伸的方向与栅极电极延伸的方向相同时，n-型半导体区域11的宽度(p-型半导体区域12的间距)因与栅极电极彼此的间隔的关系而受到限制。其原因在于基极区域及源极区域形成于p-型半导体区域12上。
对此，栅极电极采用沿与n型半导体区域及p型半导体区域延伸的方向交叉的方向延伸的构造，由此可以个别地设计栅极电极彼此的间隔及n-型半导体区域11的宽度。
接着，使用图3，对p-型半导体区域12及p型半导体区域13的详细内容进行说明。
图3是表示第1实施方式的半导体装置1中的p-型半导体区域12及p型半导体区域13的详细内容的示意图。更具体来说，图3中的左图是图1的放大p-型半导体区域12及p型半导体区域13的附近的截面图。图3中的右图表示左图的A-A'线上的各位置处的p型杂质浓度。
在p型半导体区域13中向Z方向扩展的空乏层的厚度Ta用以下的式(1)来表示。
T a = ϵ qN p E c ... ( 1 )
在式(1)中，q是基本电荷量。也就是说，q大致为1.602×10-19[C]。Np是p型半导体区域13中的p型杂质浓度。Ec是p-型半导体区域12中的临界电场。如果超过该临界电场，那么在p-型半导体区域12会产生雪崩降伏。ε是p型半导体区域13中所包含的半导体材料的介电常数。也就是说，当p型半导体区域13的主成分为Si时，ε大致为12。
Ec例如可以使用p-型半导体区域12在X方向上的中央且在p型半导体区域13附近的部分P1中的p型杂质浓度来求出。Np例如可以使用在p型半导体区域13的X方向的中央处最高的p型杂质浓度的值来求出。也就是说，Np例如为部分P2中的p型杂质浓度。
通过使根据式(1)所获得的厚度Ta薄于p型半导体区域13在Z方向上的厚度Tp，可以降低在半导体装置1的从接通状态向断开状态的切换动作时，p型半导体区域13完全空乏化的可能性。
厚度Tp可以为从栅极绝缘层30到p-型半导体区域12与p型半导体区域13的交界的距离。例如将在A-A'线上，在从p-型半导体区域12朝着p型半导体区域13的方向，超过部分P3中的p型杂质浓度30％以上的点视为p-型半导体区域12与p型半导体区域13的交界。部分P3是在p-型半导体区域12的X方向及Y方向位于中央的部分。
其原因在于，p-型半导体区域12在Z方向上的p型杂质浓度的偏差可以为20％左右。也就是说，可以将超过该偏差而p型杂质浓度发生变化的点视为p-型半导体区域12与p型半导体区域13的交界。
此处，使用图4～图8对半导体装置1的制造方法的一例进行说明。
图4～图8是表示第1实施方式的半导体装置1的制造步骤的一例的步骤立体剖视图。
首先，准备n+型半导体衬底17a。n+型衬底17a的主成分例如为硅(Si)。n+型衬底17a的主成分也可以为砷化镓、碳化硅或氮化镓。n+型衬底17a包含n型杂质。作为n型杂质，例如可以使用锑、砷或磷。
接着，如图4A所示，在n+型衬底17a上一面添加n型杂质一面使Si外延生长，由此形成n-型半导体层10a。n-型半导体层10a例如使用CVD(Chemical Vapor Deposition，化学气相沉积)法来形成。
接着，如图4B所示，在n-型半导体层10a形成开口OP1。开口OP1在X方向设置有多个，且各个开口OP1沿Y方向延伸。
开口OP1例如通过使用光微影法形成未图示的掩膜，使用该掩膜进行RIE(ReactiveIon Etching，反应性离子蚀刻)来形成。
接着，在n-型半导体层10a上一面添加p型杂质一面使Si外延生长。利用该步骤，如图5A所示，在开口OP1的内部形成p型半导体层12a。在开口OP1的内部以外所沉积的半导体材料例如使用CMP(Chemical Mechanical Polishing，化学机械抛光)法来去除。
接着，在n-型半导体层10a上形成掩膜M1。掩膜M1例如为光阻剂。掩膜M1可以为包含氧化硅的层。
接着，如图5B所示，使用掩膜M1向p型半导体层12a的表面部分离子注入p型杂质，施加热来使其活化，由此形成p型半导体区域13a。p型半导体层12a中p型半导体区域13以外的部分与图1及图2所示的p-型半导体区域12对应。
接着，如图6A所示，在n-型半导体层10a上及p型半导体区域13a上形成绝缘层IL1。绝缘层IL1例如包含氧化硅。绝缘层IL1例如通过将n-型半导体层10a的表面及p型半导体区域13a的表面热氧化来形成。
接着，在绝缘层IL1上形成导电层。该导电层例如包含多晶硅，使用CVD法来形成。通过将该导电层图案化来形成栅极电极31。
接着，如图6B所示，形成覆盖栅极电极31的绝缘层IL2。绝缘层IL2例如包含氧化硅，使用CVD法来形成。绝缘层IL2可以通过将图案化后的导电层的表面热氧化来形成。
接着，如图7A所示，通过去除绝缘层IL1的一部分及绝缘层IL2的一部分，使n-型半导体层10a的上表面的一部分及p型半导体区域13的上表面的一部分露出。利用该步骤，形成图1及图2所示的栅极绝缘层30及绝缘层32。
接着，如图7B所示，在n-型半导体层10a及p型半导体区域13露出的部分形成p型基极区域14a。p型基极区域14a通过使用栅极绝缘层30、栅极电极31及绝缘层32作为掩膜，将p型杂质离子注入，施加热使其活化来形成。此时，p型半导体区域13a中p型基极区域14a以外的区域与图1及图2所示的p型半导体区域13对应。
当所形成的p型基极区域14a的p型杂质浓度为p型半导体区域13的p型杂质浓度以下时，可以仅向n-型半导体层10a露出的部分离子注入p型杂质，形成p型基极区域14a。
接着，使用未图示的掩膜，在p型基极区域14a中形成n+型源极区域15的位置离子注入n型杂质。然后，使用未图示的掩膜，在p型基极区域14a中形成p+型接触区域16的位置离子注入p型杂质。
然后，通过对注入有n型杂质及p型杂质的区域进行加热，如图8A所示，形成n+型源极区域15及p+型接触区域16。此时，p型基极区域14a中n+型源极区域15及p+型接触区域16以外的区域与图1及图2所示的p型基极区域14对应。当所形成的p+型接触区域16的p型杂质浓度为p型半导体区域13的p型杂质浓度以下时，可以仅在n-型半导体层10a上形成p+型接触区域16。
接着，如图8B所示，在n+型源极区域15上及p+型接触区域16上形成源极电极41。然后，研磨n+型衬底17a的背面，直到n+型衬底17a成为特定的厚度。研磨后的n+型衬底17a与图1及图2所示的n+型漏极区域17对应。
接着，通过在衬底的背面形成漏极电极40，获得图1及图2所示的半导体装置1。
或者，半导体装置1也可以使用以下的方法来制作。
图9及图10是表示第1实施方式的半导体装置1的制造步骤的另一例的步骤立体剖视图。
首先，准备n+型衬底17a。然后，在n+型衬底17a上一面添加n型杂质一面形成n-型半导体层101，在n-型半导体层101上形成掩膜M1。掩膜M1例如为光阻剂。
使用掩膜M1，向n-型半导体层101的表面的一部分离子注入p型杂质。利用该步骤，如图9A所示，在n-型半导体层101中形成注入有p型杂质的区域121。
接着，去除掩膜M1，在n-型半导体层101上形成n-型半导体层102。然后，形成掩膜M2，向n-型半导体层102的表面的一部分离子注入p型杂质，形成区域122。反复进行所述多个步骤，如图9B所示，形成n-型半导体层102～104、及离子注入有p型杂质的区域122～124。
图9B所示的n型半导体层的数量为一例。可以积层形成多于图9B所示的n型半导体层的数量的n型半导体层，也可以形成与其相比更少的数量的n型半导体层。
接着，在n-型半导体层104上形成n-型半导体层105。在n-型半导体层105上形成掩膜M5，向n-型半导体层105的表面的一部分离子注入p型杂质。此时，将与注入至区域122～124的各者的p型杂质的量相比更多的p型杂质离子注入。利用该步骤，形成注入有p型杂质的区域131。再次进行同样的步骤，如图10A所示，形成n-型半导体层105及106、及形成于所述多个n-型半导体层中的区域131及132。
接着，去除掩膜M6，对n-型半导体层101～106进行加热。利用该步骤，使注入至所述多个半导体层的杂质活化，形成p-型半导体区域12及p型半导体区域13a。n-型半导体层101～106与图5B所示的n-型半导体层10a对应。将此时的情况示于图10B。
然后，通过进行与图6～图8所示的步骤相同的步骤，获得半导体装置1。
或者，半导体装置1也可以使用以下的方法来制作。
图11～图13是表示第1实施方式的半导体装置1的制造步骤的又一例的步骤立体剖视图。
首先，准备n+型衬底17a。然后，在n+型衬底17a上一面添加n型杂质一面使Si外延生长，由此形成n-型半导体层10a。然后，如图11A所示，在n-型半导体层10a上形成掩膜M1。
掩膜M1例如包含氧化硅。掩膜M1可以通过将n-型半导体层10a的表面热氧化来形成氧化硅层，将该氧化硅层图案化来形成。或者，也可以通过使用CVD法在n-型半导体层10a上形成氧化硅层，将该氧化硅层图案化来形成。
接着，如图11B所示，使用掩膜M1，利用RIE法，在n-型半导体层10a形成多个开口OP1。
接着，在n-型半导体层10a上一面添加p型杂质一面使Si外延生长。然后，例如使用CMP法来去除沉积于掩膜M1上的剩余的Si。利用该步骤，如图12A所示，在开口OP1的内部形成p型半导体层12a。
接着，如图12B所示，例如使用RIE法来去除p型半导体层12a的一部分。
接着，在p型半导体层12a上一面添加p型杂质一面使Si外延生长。此时，一面添加与形成p型半导体层12a时添加的p型杂质的量相比更多的p型杂质，一面进行外延生长。然后，例如利用CMP来去除沉积于掩膜M1上的剩余的Si。利用该步骤，如图13A所示，在p型半导体层12a上形成p型半导体层13a。
接着，如图13B所示，去除掩膜M1。然后，例如使用CMP法，使n-型半导体层10a的表面及p型半导体层13a的表面平坦化。然后，通过进行与图6～图8所示的步骤相同的步骤，获得半导体装置1。
接着，对本实施方式的半导体装置1的作用及效果进行说明。
根据本实施方式，通过在p-型半导体区域12上设置p型半导体区域13，降低在雪崩状态下半导体装置产生破坏的可能性。
首先，对半导体装置1为雪崩状态时的半导体装置1内部的载子的移动进行说明。如果半导体装置1成为雪崩状态，那么对漏极电极40与源极电极41之间施加大于通常的耐压时的电压。利用因该电压而在半导体装置1的内部产生的电场，使半导体装置1内部的自由电子或离子等加速。
加速后的电子或离子与原子等碰撞而产生电离，由此产生空穴及自由电子。特别是该电离容易在n-型半导体层10与p-型半导体区域12的pn接面等电场强度较高的场所产生。所产生的电子通过n型半导体区域从漏极电极40被排出。所产生的空穴通过p型半导体区域从源极电极41被排出。
此处，作为比较例，对不具有p型半导体区域13的半导体装置进行说明。当为该比较例的半导体装置时，所产生的空穴通过p-型半导体区域12、p型基极区域14及p+型接触区域16向源极电极41排出。此时，空穴的一部分通过p-型半导体区域12中栅极绝缘层30的附近而在p型基极区域14及p+型接触区域16流动。
如果空穴通过栅极绝缘层30的附近，那么电子被牵引到设置于该栅极绝缘层30上的栅极电极31。通过将电子牵引到栅极电极31，该栅极电极31的电压增加。并且，因为局部地产生因电离所引起的载子的产生，所以在多个栅极电极31的一部分产生电压的增加，在多个栅极电极31的另一部分不会产生电压的增加。而且，产生电离的部位随着时间的经过而发生变动，因此产生电压的增加的栅极电极31也可以随着时间的经过而发生变动。
如果产生栅极电极31的电压的变动，那么有对多个栅极电极31中的一部分的栅极电极31施加大于阈值的电压的情况。如果对一部分的栅极电极31施加大于阈值的电压，那么电流集中流动至该一部分的栅极电极31附近的区域。结果，可能该区域的温度会上升，导致半导体装置的破坏。
对此，本实施方式的半导体装置1具有设置于p-型半导体区域12上的p型半导体区域13。而且，p型半导体区域13即使在p-型半导体区域12的半导体装置1为雪崩状态时，也具有不会完全空乏化的厚度及杂质浓度。通过具有该p型半导体区域13，空穴如图14所示，通过空乏化的p型半导体区域13的下部，通过p型基极区域14及p+型接触区域16被排出。
因此，降低在栅极绝缘层30流动的空穴的量，抑制栅极电极31的电压的变动。结果，降低半导体装置1发生错误而成为接通状态的可能性，降低在雪崩状态下半导体装置产生破坏的可能性。
当使用栅极绝缘层30、栅极电极31及绝缘层32作为掩膜来形成p型基极区域14、n+型源极区域15及p+型接触区域16时，不仅可以在n-型半导体区域11上、也可以在p-型半导体区域12上形成n+型源极区域15。当在p-型半导体区域12上设置有n+型源极区域15时，空穴通过栅极绝缘层30的附近而在p型基极区域14流动，由此在p型基极区域14中n+型源极区域15附近的区域产生电压降。
如果该电压降变大，那么以n+型源极区域15作为发射极，以p型基极区域14作为基极的寄生双极晶体管容易产生锁定。如果在雪崩状态下双极晶体管成为接通状态，那么较大的电流在半导体装置流动，因此可能会破坏半导体装置。
对此，通过设置p型半导体区域13，可以降低流动至栅极绝缘层30附近的空穴的量。因此，可以在p型基极区域14中n+型源极区域15附近的区域降低电压降。因此，当在p-型半导体区域12上设置有n+型源极区域15时，可以降低双极晶体管产生锁定的可能性。也就是说，根据本实施方式的半导体装置，可以使用栅极绝缘层30、栅极电极31及绝缘层32作为掩膜来容易地形成n+型源极区域15，并且降低半导体装置产生破坏的可能性。
因为p型半导体区域13不会完全空乏化，所以可能会对半导体装置1的耐压造成影响。为了降低p型半导体区域13对利用超级结构造所获得的耐压造成的影响，理想的是p型半导体区域13的厚度Tp为p-型半导体区域12在Z方向上的厚度Tsj的1/10以下。通过将Tp设为Tsj的1/10以下，可以使p型半导体区域13对半导体装置1的耐压造成的影响为大致10％以下。
栅极电极31延伸的方向只要相对于n-型半导体区域11及p-型半导体区域12延伸的方向交叉即可，最理想为相对于n-型半导体区域11及p-型半导体区域12延伸的方向为垂直。栅极电极31沿相对于n-型半导体区域11及p-型半导体区域12延伸的方向而垂直的方向延伸，由此可以降低栅极电极31与n-型半导体区域11的对向面积。结果，可以降低半导体装置1中的栅极-漏极间的反馈电容Crss，提升半导体装置1的切换速度。
(第1实施方式的第1变化例)
使用图15及图16对第1实施方式的第1变化例的半导体装置1a进行说明。
图15是表示第1实施方式的第1变化例的半导体装置1a的一部分的立体剖视图。
图16是表示第1实施方式的第1变化例的半导体装置1a的另一部分的立体剖视图。
在图16中，省略栅极绝缘层30、栅极电极31、绝缘层32及源极电极41。
半导体装置1a例如在具有p-型半导体区域18方面与半导体装置1不同。p-型半导体区域18设置于p型半导体区域13上。p-型半导体区域18在X方向，被n-型半导体区域11分割为多个。p-型半导体区域18的下端在Z方向上的位置处于栅极绝缘层30在Z方向上的位置与p型基极区域14的下端在Z方向上的位置之间。也就是说，p-型半导体区域18在Y方向，被p型基极区域14分割为多个。
p-型半导体区域18的p型杂质浓度例如为p-型半导体区域12的p型杂质浓度以下。但是，p-型半导体区域18的p型杂质浓度可高于p-型半导体区域12的p型杂质浓度，也可以低于p型半导体区域13的p型杂质浓度。
在本变化例中，p型半导体区域13的Z方向的厚度及p型半导体区域13中的p型杂质浓度也可以设计为不会使p型半导体区域13空乏化。
此处，使用图17对本变化例中的p型半导体区域13的厚度Ta进行说明。
图17是表示第1实施方式的第1变化例的半导体装置1a中的p-型半导体区域12及p型半导体区域13的详细内容的示意图。更具体来说，图17中的左图是将图15的p-型半导体区域12及p型半导体区域13附近放大的截面图。图17中的右图表示左图的A-A'线上的各位置处的p型杂质浓度。
厚度Tp可以为从p-型半导体区域12与p型半导体区域13的交界到p型半导体区域13与p-型半导体区域18的交界的Z方向上的距离。例如，可以将在A-A'线上，在从p-型半导体区域12朝着p型半导体区域13的方向，超过部分P3中的p型杂质浓度30％以上的点视为p-型半导体区域12与p型半导体区域13的交界。并且，可以将在从p型半导体区域13朝着p-型半导体区域18的方向，p型杂质浓度降低且具有与部分P3中的杂质浓度相同的杂质浓度的部分视为p型半导体区域13与p-型半导体区域18的交界。部分P3是在p-型半导体区域12的X方向及Y方向位于中央的部分。
如果厚度Tp厚于根据式(1)所获得的厚度Ta，那么可以降低p型半导体区域13在半导体装置1的从接通状态向断开状态的切换动作时完全空乏化的可能性。
当使用本变化例时，也与第1实施方式同样地可以降低接通电阻，并且降低在雪崩状态下半导体装置产生破坏的可能性。
(第1实施方式的第2变化例)
使用图18及图19对第1实施方式的第2变化例的半导体装置1b进行说明。
图18是表示第1实施方式的第2变化例的半导体装置1b的一部分的立体剖视图。
图19是表示第1实施方式的第2变化例的半导体装置1b的另一部分的立体剖视图。在图19中，省略栅极绝缘层30、栅极电极31、绝缘层32及源极电极41。
在半导体装置1b中，p+型半导体区域13中的p型杂质浓度为p+型接触区域16中的p型杂质浓度以上。或者，p+型半导体区域13的p型杂质浓度可以在高于p型基极区域14的p型杂质浓度的范围内，低于p+型接触区域16的p型杂质浓度。在半导体装置1b中，可以不经由p型基极区域14及p+型接触区域16而将空穴从p+型半导体区域13向源极电极41排出地，设置p+型半导体区域13。
如图19所示，p型基极区域14、n+型源极区域15及p+型接触区域16仅设置于n-型半导体区域11上。在半导体装置1b中，因为p+型半导体区域13与源极电极41电连接，所以也可以不设置p+型接触区域16。
当使用本变化例时，也与第1实施方式同样地可以降低接通电阻，并且降低在雪崩状态下半导体装置产生破坏的可能性。
(第2实施方式)
使用图20及图21对第2实施方式的半导体装置2进行说明。
图20是表示第2实施方式的半导体装置2的一部分的立体剖视图。
图21是表示第2实施方式的半导体装置2的另一部分的立体剖视图。在图21中，省略栅极绝缘层30、栅极电极31、绝缘层32及源极电极41。
半导体装置2例如在进而具有n+型半导体区域19方面与半导体装置1不同。关于半导体装置2中的n+型半导体区域19以外的构造，可以采用与半导体装置1相同的构造。
n+型半导体区域19例如在Y方向设置有多个，且各个n+型半导体区域19沿X方向延伸。n+型半导体区域19的一部分位于n-型半导体区域11上，n+型半导体区域19的另一部分位于p型半导体区域13上。各个n+型半导体区域19设置于在Y方向相邻的p型基极区域14之间。也就是说，n+型半导体区域19与p型基极区域14的至少一部分在Y方向重叠。
n+型半导体区域19的下端在Z方向上的位置处于栅极绝缘层30在Z方向上的位置与p型基极区域14的下端在Z方向上的位置之间。n+型半导体区域19的下端在Z方向上的位置例如与p型半导体区域13与n+型半导体区域19的pn接面在Z方向上的位置相等。p型基极区域14的下端在Z方向上的位置例如与n-型半导体层10与p型基极区域14的pn接面在Z方向上的位置相等。
在半导体装置2中，n+型源极区域15与n+型半导体区域19一起沿X方向延伸。因此，当对漏极电极40施加相对于源极电极41为正的电压，对栅极电极31施加阈值以上的电压时，在n+型源极区域15与n+型半导体区域19之间形成向X方向扩展的通道。电子从n+型源极区域15流动至n-型半导体区域11上及p型半导体区域13上的n+型半导体区域19，且通过该通道流、n-型半导体区域11流动至漏极电极40。
另一方面，在半导体装置1中，未在p型半导体区域13上设置n型半导体区域。因此，在n+型源极区域15与n-型半导体区域11之间形成在X方向相互分离的多个通道。
因此，根据半导体装置2，与半导体装置1相比，可以扩展X方向上的通道的长度，可以进一步降低半导体装置的接通电阻。
在本实施方式中，p型半导体区域13也不会完全空乏化。因此，根据本实施方式，当在p型半导体区域13上设置n+型半导体区域19时，也降低p型半导体区域13与n+型半导体区域19的pn接面中的电场强度，降低半导体装置产生破坏的可能性。
(第3实施方式)
使用图22～图24对第3实施方式的半导体装置3进行说明。
图22是表示第3实施方式的半导体装置3的一部分的立体剖视图。
图23是表示第3实施方式的半导体装置3的另一部分的立体剖视图。
图24是沿包含图23的A-A'线的X-Y面的截面图。
在图23中，省略栅极绝缘层30、栅极电极31、绝缘层32及源极电极41。
半导体装置3例如在还具有p+型半导体区域20方面与半导体装置1不同。关于半导体装置3中的p+型半导体区域20以外的构造，可以采用与半导体装置1相同的构造。
如图23所示，p+型半导体区域20在Z方向设置于p型基极区域14的一部分与n-型半导体区域11的一部分之间。p+型半导体区域20在X方向设置于n-型半导体区域11的一部分与n-型半导体区域11的另一部分之间。
p+型半导体区域20的p型杂质浓度例如与p+型接触区域16的p型杂质浓度相等。但是，p+型半导体区域20的p型杂质浓度在高于p型基极区域14的p型杂质浓度的范围内，可以低于p+型接触区域16的p型杂质浓度，也可以高于p+型接触区域16的p型杂质浓度。
如图24所示，p+型半导体区域20在X方向及Y方向设置有多个。p+型半导体区域20的至少一部分在X方向设置于p型半导体区域13的一部分彼此之间。也就是说，p+型半导体区域20的至少一部分在X方向与p型半导体区域13的一部分重叠。p+型半导体区域20可以与p型半导体区域13分离来设置，也可以与p型半导体区域13一体地设置。
p+型半导体区域20的至少一部分在X方向上的位置与p+型接触区域16的至少一部分在X方向上的位置相同。而且，p+型半导体区域20的至少一部分在Y方向上的位置也与p+型接触区域16的至少一部分在Y方向上的位置相同。也就是说，p+型半导体区域20的至少一部分设置于p+型接触区域16的至少一部分的正下方。
p+型接触区域16的一部分例如在Z方向设置于n+型源极区域15的至少一部分与p+型半导体区域20的至少一部分之间。p+型接触区域16与p+型半导体区域20可以一体地设置。也就是说，可以设置从p型基极区域14的表面贯穿p型基极区域14而到达至n-型半导体区域11的1个p+型半导体区域。
通过设置p+型半导体区域20，当半导体装置为雪崩状态时，与其他半导体区域相比，可以在p+型半导体区域20产生更多的电离。因为p+型半导体区域20设置于p型基极区域14的下方，所以在p+型半导体区域20中产生的空穴穿过p型基极区域14，从p+型接触区域16向源极电极41排出。
因此，根据本实施方式，与第1实施方式相比，可以进一步降低通过栅极绝缘层30的附近的空穴的量。
设置p+型半导体区域20，且p+型接触区域16的一部分在Z方向设置于n+型源极区域15的至少一部分与p+型半导体区域20的至少一部分之间，由此可以进一步降低寄生双极晶体管发生锁定的可能性。其原因在于通过采用这种构成，可以使在p型基极区域14中n+型源极区域15附近的部分产生的电压降较小。
关于以上所说明的各实施方式中的各半导体区域之间的杂质浓度的相对高低，例如可以使用SCM(scanning capacitance microscope，扫描式静电电容显微镜)来确认。各半导体区域中的载子浓度可以视为与各半导体区域中活化的杂质浓度相等的浓度。因此，所述各实施方式的说明中的杂质浓度可以替换为载子浓度。关于各半导体区域之间的载子浓度的相对高低，也可以使用SCM来确认。
并且，关于各半导体区域中的杂质浓度，例如可以使用SIMS(secondary ion massspectrometry，二次离子质量分析法)来测量。
以上，虽然例示了本发明的若干实施方式，但所述多个实施方式作为例子提出，并不意欲限定发明的范围。所述多个新颖的实施方式可以其他各种形态实施，在不脱离发明主旨的范围内可以进行各种省略、置换、变更等。所述多个实施方式或其变化例包含于发明的范围或主旨，并且包含于权利要求所记载的发明及其均等范围。并且，所述各实施方式可以相互组合来实施。

Claims (12)

1.一种半导体装置，其特征在于包括：
第1导电型的多个第1半导体区域，各个所述第1半导体区域沿第1方向延伸，且所述多个第1半导体区域沿与所述第1方向正交的第2方向排列；
第2导电型的多个第2半导体区域，各个所述第2半导体区域沿第1方向延伸，且所述多个第1半导体区域与所述多个第2半导体区域在所述第2方向交替地设置；
第2导电型的第3半导体区域，设置于所述第2半导体区域上，且所述第3半导体区域的第2导电型的杂质浓度高于所述第2半导体区域的第2导电型的杂质浓度；
第2导电型的第4半导体区域，设置于所述第1半导体区域上；
第1导电型的第5半导体区域，选择性地设置于所述第4半导体区域上；及
栅极电极，隔着栅极绝缘层而设于所述第4半导体区域上，且所述栅极电极沿第3方向延伸，所述第3方向与包含所述第1方向及所述第2方向的面平行且与所述第1方向交叉。
2.根据权利要求1所述的半导体装置，其特征在于所述第4半导体区域及所述第5半导体区域设置于所述多个第1半导体区域上及所述第3半导体区域上，且
所述第4半导体区域及所述第5半导体区域沿所述第3方向延伸。
3.根据权利要求2所述的半导体装置，其特征在于还包括设置于所述多个第1半导体区域上及所述第3半导体区域上的第1导电型的第6半导体区域，且
所述第6半导体区域的第1导电型的杂质浓度高于所述第1半导体区域的第1导电型的杂质浓度，
所述第6半导体区域的至少一部分在与所述第3方向正交的第4方向，隔着所述第4半导体区域与所述第5半导体区域的至少一部分重叠。
4.根据权利要求1所述的半导体装置，其特征在于还包括第2导电型的第7半导体区域，在与所述第1方向及所述第2方向正交的第5方向，设置于所述第1半导体区域的一部分与所述第4半导体区域的一部分之间。
5.根据权利要求4所述的半导体装置，其特征在于所述第7半导体区域的至少一部分与所述第3半导体区域的一部分在所述第2方向重叠。
6.根据权利要求1所述的半导体装置，其特征在于还包括选择性地设置于所述第4半导体区域上的第2导电型的第8半导体区域，且
所述第5半导体区域设置有多个，
所述多个第5半导体区域沿所述第4方向排列，
所述第8半导体区域的至少一部分设置于所述第5半导体区域的至少一部分彼此之间。
7.根据权利要求1所述的半导体装置，其特征在于所述第3方向与所述第2方向相同。
8.根据权利要求1所述的半导体装置，其特征在于所述第3半导体区域在与所述第1方向及所述第2方向正交的第5方向上的厚度Tp、
基本电荷量q、
所述第3半导体区域中的第2导电型的杂质浓度Np、
所述第3半导体区域中所包含的半导体材料的介电常数ε、及
所述第3半导体区域中的临界电场Ec
满足
T p > ϵ qN p E c .
9.根据权利要求1所述的半导体装置，其特征在于所述第3半导体区域的第2导电型的杂质浓度低于所述第4半导体区域的第2导电型的杂质浓度。
10.根据权利要求1所述的半导体装置，其特征在于所述第5半导体区域的第1导电型的杂质浓度高于所述第3半导体区域的第2导电型的杂质浓度，且高于所述第4半导体区域的第2导电型的杂质浓度。
11.根据权利要求1所述的半导体装置，其特征在于所述第3半导体区域设置有多个，且
各个所述第3半导体区域设置于相邻的所述第1半导体区域之间。
12.一种半导体装置，其特征在于包括：
第1导电型的多个第1半导体区域，各个所述第1半导体区域沿第1方向延伸，且所述多个第1半导体区域沿与所述第1方向正交的第2方向排列；
第2导电型的多个第2半导体区域，各个所述第2半导体区域沿第1方向延伸，且所述多个第1半导体区域与所述多个第2半导体区域在所述第2方向交替地设置；
第2导电型的多个第3半导体区域，各个所述第3半导体区域设置于各个所述第2半导体区域上，且各个所述第3半导体区域的第2导电型的杂质浓度高于各个所述第2半导体区域的第2导电型的杂质浓度；
第2导电型的第4半导体区域，设置于所述多个第1半导体区域上及所述多个第3半导体区域上，且所述第4半导体区域沿所述第2方向延伸；
第1导电型的第5半导体区域，选择性地设置于所述第4半导体区域上，且所述第5半导体区域沿所述第2方向延伸；及
栅极电极，隔着栅极绝缘层而设置于所述第4半导体区域上，且所述栅极电极沿第2方向延伸。
CN201510553381.0A 2015-02-27 2015-09-02 半导体装置 Pending CN105932059A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015039388A JP2016162861A (ja) 2015-02-27 2015-02-27 半導体装置
JP2015-039388 2015-02-27

Publications (1)

Publication Number Publication Date
CN105932059A true CN105932059A (zh) 2016-09-07

Family

ID=56799652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510553381.0A Pending CN105932059A (zh) 2015-02-27 2015-09-02 半导体装置

Country Status (5)

Country Link
US (1) US9704953B2 (zh)
JP (1) JP2016162861A (zh)
KR (1) KR20160105265A (zh)
CN (1) CN105932059A (zh)
TW (1) TWI595649B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112913032A (zh) * 2018-10-25 2021-06-04 三菱电机株式会社 半导体装置、电力变换装置以及半导体装置的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381274B2 (en) * 2016-02-09 2019-08-13 Fuji Electric Co., Ltd. Assessment method, and semiconductor device manufacturing method
JP6933746B2 (ja) * 2016-09-16 2021-09-08 株式会社東芝 半導体装置
CN114512536B (zh) * 2022-04-18 2022-07-15 绍兴中芯集成电路制造股份有限公司 超结半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052601A1 (en) * 2000-05-01 2001-12-20 Yasuhiko Onishi Semiconductor device
JP2004072068A (ja) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
US20070290267A1 (en) * 2006-06-15 2007-12-20 Fuji Electric Holdings Co., Ltd Semiconductor device and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1108342B (de) 1960-03-09 1961-06-08 Telefunken Patent Halbleiteranordnung zur unmittelbaren Erzeugung elektrischer Energie aus Kernenergie
JP3540633B2 (ja) 1998-11-11 2004-07-07 株式会社東芝 半導体装置の製造方法
JP3940518B2 (ja) 1999-03-10 2007-07-04 株式会社東芝 高耐圧半導体素子
JP4635304B2 (ja) * 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
DE10346838A1 (de) 2002-10-08 2004-05-13 International Rectifier Corp., El Segundo Superjunction-Bauteil
JP4832731B2 (ja) * 2004-07-07 2011-12-07 株式会社東芝 電力用半導体装置
JP4996848B2 (ja) 2005-11-30 2012-08-08 株式会社東芝 半導体装置
JP5365016B2 (ja) 2008-02-06 2013-12-11 富士電機株式会社 半導体素子およびその製造方法
JP5136674B2 (ja) * 2010-07-12 2013-02-06 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052601A1 (en) * 2000-05-01 2001-12-20 Yasuhiko Onishi Semiconductor device
JP2004072068A (ja) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
US20070290267A1 (en) * 2006-06-15 2007-12-20 Fuji Electric Holdings Co., Ltd Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112913032A (zh) * 2018-10-25 2021-06-04 三菱电机株式会社 半导体装置、电力变换装置以及半导体装置的制造方法
CN112913032B (zh) * 2018-10-25 2024-05-03 三菱电机株式会社 半导体装置以及电力变换装置

Also Published As

Publication number Publication date
US20160254379A1 (en) 2016-09-01
TWI595649B (zh) 2017-08-11
KR20160105265A (ko) 2016-09-06
JP2016162861A (ja) 2016-09-05
US9704953B2 (en) 2017-07-11
TW201631758A (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
US8981470B2 (en) Semiconductor device and manufacturing method of the same
CN102403356B (zh) 半导体装置
US9099522B2 (en) Semiconductor device
US7705368B2 (en) Insulated gate type thyristor
US20060081919A1 (en) Semiconductor device
US20030148562A1 (en) Field effect transistor
CN105957891A (zh) 半导体装置
CN104157648B (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
CN106531786B (zh) 半导体装置
CN105932059A (zh) 半导体装置
CN110459602A (zh) 具有纵向浮空场板的器件及其制造方法
CN105720102A (zh) 具有场电极的晶体管器件
CN103367412A (zh) 反向导通绝缘栅双极型晶体管
US9929259B2 (en) Semiconductor device and manufacturing method for semiconductor device
CN116072732A (zh) 集成肖特基二极管的碳化硅mosfet器件
CN104733457B (zh) 半导体元件及其制造方法
CN105938852A (zh) 半导体装置及半导体装置的制造方法
CN109065448A (zh) 形成晶体管的方法、衬底图案化的方法及晶体管
JP2020109808A (ja) 半導体装置
US20210104614A1 (en) Semiconductor device having a gate electrode formed in a trench structure
US20150255629A1 (en) Semiconductor device
CN111344867B (zh) 半导体装置
CN106486475A (zh) 半导体装置
CN109830527A (zh) 半导体结构及其制造方法与半导体器件
CN105977295A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160907