CN105870126A - 薄膜晶体管基底、其制造方法、显示装置及其制造方法 - Google Patents

薄膜晶体管基底、其制造方法、显示装置及其制造方法 Download PDF

Info

Publication number
CN105870126A
CN105870126A CN201610082176.5A CN201610082176A CN105870126A CN 105870126 A CN105870126 A CN 105870126A CN 201610082176 A CN201610082176 A CN 201610082176A CN 105870126 A CN105870126 A CN 105870126A
Authority
CN
China
Prior art keywords
tft
thin film
film transistor
electrode
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610082176.5A
Other languages
English (en)
Other versions
CN105870126B (zh
Inventor
金铉哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN105870126A publication Critical patent/CN105870126A/zh
Application granted granted Critical
Publication of CN105870126B publication Critical patent/CN105870126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种薄膜晶体管(TFT)基底、包括TFT基底的显示装置、制造TFT基底的方法和制造显示装置的方法。所述薄膜晶体管(TFT)基底包括：基底；TFT，在基底上；以及绝缘层，包括至少一个虚设孔，所述至少一个虚设孔在TFT的上部区域和TFT的外围区域中的一个或更多个中，在至少一个虚设孔中填埋的材料是与绝缘层的材料不同的绝缘材料。

Description

薄膜晶体管基底、其制造方法、显示装置及其制造方法
于2015年2月9日在韩国知识产权局提交的且题为“Thin Film TransistorSubstrate,Display Apparatus Including Thin Film Transistor Substrate,Method ofManufacturing Thin Film Transistor Substrate,and Method of ManufacturingDisplay Apparatus”(薄膜晶体管基底、包括薄膜晶体管基底的显示装置、制造薄膜晶体管基底的方法及制造显示装置的方法)的第10-2015-0019663号韩国专利申请通过引用全部包含于此。
技术领域
一个或更多个示例性实施例涉及薄膜晶体管(TFT)基底、包括所述TFT基底的显示装置、制造TFT基底的方法和制造所述显示装置的方法。
背景技术
薄膜晶体管(TFT)基底可以指的是至少一个TFT形成在基底上的结构。可以通过使用所述TFT基底来制造显示装置。
发明内容
可以通过提供一种薄膜晶体管(TFT)基底来实现实施例，所述TFT基底包括：基底；TFT，在基底上；以及绝缘层，包括至少一个虚设孔，所述至少一个虚设孔在TFT的上部区域和TFT的外围区域中的一个或更多个中，在至少一个虚设孔中填埋的材料是与绝缘层的材料不同的绝缘材料。
绝缘层可以包括其中填埋导电材料的至少一个接触孔。
至少一个虚设孔可以具有与至少一个接触孔的宽度基本相同的宽度。
TFT可以包括在基底上的有源图案和与有源图案的至少一部分叠置的栅电极，TFT基底还可以包括通过在至少一接触孔中填埋的导电材料电连接到有源图案的导电层，绝缘层可以是在栅电极与导电层之间的层间绝缘层。
TFT基底还可以包括覆盖绝缘层和导电层的平坦化层。平坦化层的一部分可以填埋在至少一个虚设孔中。
TFT基底还可以包括在有源图案与栅电极之间的栅极绝缘层。至少一个虚设孔可以包括穿透栅极绝缘层并延伸到基底的上表面的第一虚设孔。
至少一个虚设孔可以包括延伸到栅电极的上表面的第二虚设孔。
TFT基底还可以包括：第一栅极绝缘层，在有源图案与栅电极之间，第一栅极绝缘层包括氧化硅；以及第二栅极绝缘层，在第一栅极绝缘层与栅电极之间，第二栅极绝缘层包括氮化硅。
栅电极可以包括铝(Al)。
TFT可以包括在基底上的有源图案和与有源图案的至少一部分叠置的栅电极，TFT基底还可以包括：第一导电层，在栅电极上，第一导电层包括与栅电极的至少一部分叠置的上电极；以及第二导电层，包括通过在至少一个接触孔中填埋的导电材料电连接到上电极的电源线，电源线将电源电压施加到上电极。上电极和栅电极可以形成电容器，绝缘层可以是在第一导电层与第二导电层之间的层间绝缘层。
TFT基底还可以包括覆盖绝缘层和第二导电层的平坦化层。平坦化层的一部分可以填埋在至少一个虚设孔中。
TFT基底还可以包括：栅极绝缘层，在有源图案与栅电极之间；以及介电层，在栅电极与第一导电层之间。至少一个虚设孔可以包括穿透栅极绝缘层和介电层并延伸到基底的上表面的第一虚设孔。
至少一个虚设孔可以包括延伸到上电极的上表面的第二虚设孔。
绝缘层可以包括无机绝缘材料，在至少一个虚设孔中填埋的材料可以是有机绝缘材料。
虚设孔可以是圆形、椭圆形或多边形形状。
可以通过提供一种显示装置来实现实施例，所述显示装置包括：薄膜晶体管(TFT)基底；以及在TFT基底上的显示器件。
可以通过提供一种制造薄膜晶体管(TFT)基底的方法来实现实施例，所述方法包括：在基底上形成TFT；在TFT的上部区域和TFT的外围区域中的一个或更多个中形成包括至少一个虚设孔的绝缘层；以及在至少一个虚设孔中填埋与所述绝缘层的材料不同的绝缘材料。
形成绝缘层的步骤可以包括：形成绝缘层，使得绝缘层可以包括至少一个虚设孔和至少一个接触孔，所述方法还可以包括：在至少一个接触孔中填埋导电材料。
形成绝缘层的步骤可以包括：将至少一个虚设孔和至少一个接触孔形成为具有基本相同的宽度。
形成TFT的步骤可以包括：在基底上形成有源图案，并形成栅电极，使得栅电极与有源图案的至少一部分叠置，在至少一个接触孔中填埋导电材料的步骤可以包括：形成通过在至少一个接触孔中填埋的导电材料电连接到有源图案的导电层，形成绝缘层的步骤可以包括：在形成栅电极的步骤与形成导电层的步骤之间形成层间绝缘层。
所述方法还可以包括：形成覆盖绝缘层和导电层的平坦化层。平坦化层的一部分填埋在至少一个虚设孔中。
所述方法还可以包括：在形成有源图案的步骤与形成栅电极的步骤之间形成栅极绝缘层。形成绝缘层的步骤还可以包括：形成穿透栅极绝缘层并延伸到基底的上表面的第一虚设孔。
形成绝缘层的步骤可以包括：在基底上涂覆绝缘材料；以及形成延伸到栅电极的上表面的第二虚设孔。
形成绝缘层的步骤可以包括：形成可包括无机绝缘材料的绝缘层，在至少一个虚设孔中填埋的材料可以是有机绝缘材料。
虚设孔可以是圆形、椭圆形或多边形形状。
可以通过提供一种制造显示装置的方法来实现实施例，所述方法包括：制备薄膜晶体管(TFT)基底；以及在TFT基底上形成显示器件。
附图说明
通过参照附图对示例性实施例进行详细描述，特征对于本领域技术人员将变得明显，在附图中：
图1示出根据示例性实施例的薄膜晶体管(TFT)基底的示例性平面图；
图2示出沿图1的线II-II截取的图1的TFT基底的示意性剖视图；
图3示出图1的TFT基底的示意性剖视图；
图4示出根据示例性实施例的TFT基底的示意性平面图；
图5示出沿图4的线V-V截取的图4的TFT基底的示意性剖视图；
图6示出图4的TFT基底的示意性剖视图；
图7示出图6的部分VII的概念视图；以及
图8至图12示出制造图1的TFT基底的方法的示意性剖视图。
具体实施方式
现将在下文参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式实现并不应该解释为受限于在这里阐述的实施例。相反，提供这些实施例，使得本公开将是彻底的和完整的，并将把示例性实施方式充分地传达给本领域技术人员。
如这里使用的，术语“和/或”包括一个或更多个相关所列项的任何和所有组合。当诸如“……中的至少一个(种)”的表达出现在一列元件之后时，修饰整列元件而不是修饰该列的个别元件。附图中的同样的附图标号表示同样的元件，因此将不重复它们的描述。
将理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述各种组件，但是这些组件不应该受这些术语限制。这些组件仅用于将一个组件与另一组件区分开。如在这里使用的，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该(所述)”也意图包括复数形式。
还将理解的是，在这里使用的术语“包括”和/或“包含”表明存在陈述的特征或组件，但不排除存在或添加一个或更多个其他特征或组件。将理解的是，当层、区域或组件被称为“形成在”另一层、区域或组件“上”时，该层、区域或组件可以直接地或间接地形成在所述另一层、区域或组件上。即，例如，可以存在中间层、区域或组件。
附图中的组件的尺寸可以为了便于解释而被夸大。换言之，因为附图中的组件的尺寸和厚度为了便于解释而被随意示出，故下面的实施例不限于此。
在下面的示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，且可以以更广泛的含义来解释。例如，x轴、y轴和z轴可以彼此垂直，或可以表示彼此不垂直的三个方向。
当特定实施例可以以不同方式实施时，可以以与所描述的顺序不同的顺序来执行具体工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或以与所描述的顺序相反的顺序执行。
图1示出根据示例性实施例的薄膜晶体管(TFT)基底1的示意性平面图。图2示出沿图1的线II-II截取的图1的TFT基底1的示意性剖视图。
参照图1和图2，根据示例性实施例的TFT基底1可以包括基底100、TFT T1以及可包括第一虚设孔DH1和第二虚设孔DH2的绝缘层IL。
基底100可以由各种材料(例如，玻璃材料、金属材料或诸如聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)和聚酰亚胺的塑料材料)形成。基底100可以包括其中设置有多个像素PXL的显示区域和围绕显示区域的外围区域。
可以显示图像的至少一个像素PXL可以设置在基底100上。当有多个像素PXL时，像素PXL可以以矩阵形式布置。为了便于描述，在本示例性实施例中仅示出一个像素PXL。在实施例中，如图1中所示，像素PXL可以是矩形形状。在实施例中，像素PXL的形状可以以各种方式修改。像素PXL可以具有不同的尺寸。例如，具有不同颜色的像素PXL可以根据每个像素PXL的颜色而具有不同的尺寸或形状。
像素PXL可以包括布线部分、连接到布线部分的TFT T1和TFT T2、连接到TFT T1和TFT T2的有机发光器件(OLED)以及电容器Cst，布线部分可以包括栅极线GL、数据线DL和驱动电压线DVL。
栅极线GL可以沿一个方向延伸，数据线DL可以沿与栅极线GL相交的另一方向延伸。驱动电压线DVL可以沿与数据线DL基本相同的方向延伸。栅极线GL可以将扫描信号传输到TFT T1和TFT T2，数据线DL可以将数据线号传输到TFT T1和TFT T2，驱动电压线DVL可以将驱动电压供给到TFTT1和TFT T2。
TFT T1可以被称为可控制OLED的驱动TFT T1，TFT T2可以被称为切换驱动TFT T1的开关TFT T2。根据示例性实施例，像素PXL可以包括例如两个TFT T1和TFT T2。像素PXL可以包括一个TFT和一个电容器，或可以包括三个或更多个TFT和两个或更多个电容器。
驱动TFT T1可以包括第一栅电极g1、第一源电极s1和第一漏电极d1。第一栅电极g1可以连接到开关TFT T2，第一源电极s1可以连接到驱动电压线DVL，第一漏电极d1可以连接到OLED。
至少一个虚设孔可以形成在驱动TFT T1的上部区域或外围区域中。第一虚设孔DH1和第二虚设孔DH2可以形成在绝缘层IL中。根据实施例，第一虚设孔DH1和第二虚设孔DH2可以延伸到位于绝缘层IL下方的层。第一虚设孔DH1和第二虚设孔DH2可以不电连接到驱动TFT T1或不电连接到TFT T1周围的任何器件或布线，第一虚设孔DH1和第二虚设孔DH2中填埋的材料可以是与用于形成第一虚设孔DH1和第二虚设孔DH2所在的绝缘层IL的材料不同的绝缘材料。
开关TFT T2可以包括第二栅电极g2、第二源电极s2和第二漏电极d2。第二栅电极g2可以连接到栅极线GL，第二源电极s2可以连接到数据线DL。第二漏电极d2可以连接到驱动TFT T1的栅电极(即，第一栅电极g1)。开关TFT T2可以根据施加到栅极线GL的扫描信号将施加到数据线DL的数据信号传输到驱动TFT T1。
显示器件可以布置在TFT基底1上。在示例性实施例中，OLED可以布置为根据本示例性实施例的显示器件。液晶显示器(LCD)可以布置为显示器件。OLED可以包括发射层EML以及可彼此面对的第一电极EL1和第二电极EL2，其中，发射层EML设置于第一电极EL1和第二电极EL2之间。第一电极EL1可以连接到驱动TFT T1的第一漏电极d1。共电压可以施加到第二电极EL2，发射层EML可以通过根据驱动TFT T1的输出信号发光来显示图像。
电容器Cst可以连接到驱动TFT T1的第一栅电极g1与第一源电极s1之间的区域，且可以对输出到驱动TFT T1的第一栅电极g1的数据信号予以填充和维持。
在下文中，参照图2，将根据堆叠顺序描述根据示例性实施例的TFT基底1。
根据示例性实施例的TFT基底1可以包括可具有绝缘性能的基底100。TFT T1和TFT T2以及电容器Cst可以堆叠在基底100上。LCD或OLED可以布置在TFT基底1上。本示例性实施例公开了OLED可以布置在TFT基底1上的示例。
参照图2，缓冲层BFL可以设置在基底100上。缓冲层BFL可以使基底100的上表面平坦化或阻止杂质在驱动TFT T1中扩散。缓冲层BFL可以由例如氮化硅、氧化硅或氮氧化硅形成。可以根据基底100的材料和制造条件省略缓冲层BFL。
第一有源图案Act1可以设置在缓冲层BFL上。第一有源图案Act1可以由半导体材料形成并可以包括非晶硅、多晶硅或有机半导体材料。第一有源图案Act 1可以用作驱动TFT T1的有源层。第一有源图案Act1可以包括源区SA、漏区DA和设置在源区SA与漏区DA之间的沟道区CA。第一有源图案Act1的源区SA和漏区DA可以用n型或p型杂质掺杂。
栅极绝缘层GI可以设置在第一有源图案Act1上。栅极绝缘层GI可以由例如氧化硅和/或氮化硅形成，第一有源图案Act1可以与第一栅电极g1绝缘。
根据本示例性实施例，栅极绝缘层GI可以具有多层结构。如图2中所示，栅极绝缘层GI可以包括第一栅极绝缘层GI1和第二栅极绝缘层GI2。栅极绝缘层GI可以形成为多层结构以防止当对第一栅电极g1图案化时栅极绝缘层GI被蚀刻。
第一栅极绝缘层GI1可以设置在第一有源图案Act1与第一栅电极g1之间，并可以包括氧化硅。第二栅极绝缘层GI2可以设置在第一栅极绝缘层GI1与第一栅电极g1之间，并可以包括氮化硅。第二栅极绝缘层GI2可以形成在第一栅极绝缘层GI1上方。与包括氧化硅的第一栅极绝缘层GI1相比，包括氮化硅的第二栅极绝缘层GI2可以相对更耐抗蚀刻溶液(对蚀刻溶液相对更具有耐抗性)，当对第一栅电极g1图案化时，栅极绝缘层GI可以较少地被损坏。
第一栅电极g1可以设置在栅极绝缘层GI上。第一栅电极g1可以与第一有源图案Act1的至少一部分叠置。第一栅电极g1可以设置为覆盖第二栅极绝缘层GI2的可与第一有源图案Act1的沟道区CA对应的区域。考虑到导电性，可以通过使用金属材料来形成第一栅电极g1。根据本示例性实施例，第一栅电极g1可以包括铝(Al)。Al可以提供比其他金属材料更好的制造余限(margin)，且Al可以用于制造可以显示高分辨率图像的TFT基底。
绝缘层IL可以设置在第一栅电极g1上以覆盖第一栅电极g1。绝缘层IL可以被称为层间绝缘层IL。此层间绝缘层IL可以形成为氧化硅或氮化硅的单层或多层。
层间绝缘层IL可以包括其中填埋导电材料的至少一个接触孔。在接触孔CNT1中填埋的导电材料可以被视为可形成驱动TFT T1的第一源电极s1和第一漏电极d1的导电层CL。OLED的第一电极EL1和驱动TFT T1可以通过在接触孔CNT1中填埋的导电材料彼此电连接。
层间绝缘层IL可以包括在驱动TFT T1的外围区域中的至少一个第一虚设孔DH1。第一虚设孔DH1可以穿透栅极绝缘层GI并延伸到基底100的上表面。第一虚设孔DH1的位置可以不限制于图1和图2中示出的位置。任何数量的第一虚设孔DH1可以位于驱动TFT T1的外围区域中的任何地方。图1示出第一虚设孔DH1可以是正方形形状。在实施例中，第一虚设孔DH1可以是圆形、椭圆形或多边形形状。
第一虚设孔DH1中填埋的材料可以与层间绝缘层IL的材料不同。在层间绝缘层IL上的平坦化层PL可以填埋在第一虚设孔DH1中。第一虚设孔DH1可以不电连接到TFT基底1中的任何布线或器件。第一虚设孔DH1的宽度W1可以与接触孔CNT1的宽度W3基本相同。
第一源电极s1和第一漏电极d1(即，导电层CL)可以设置在层间绝缘层IL上。参照图1，第一源电极s1和第一漏电极d1分别可以通过在栅极绝缘层GI和层间绝缘层IL中形成的接触孔CNT1接触第二有源图案Act2的源区和漏区。第二源电极s2和第二漏电极d2分别可以通过在栅极绝缘层GI和层间绝缘层IL中形成的接触孔CNT2接触第一有源图案Act1的源区SA和漏区DA。
第一源电极s1和第一漏电极d1中的每个可以形成为由选自于Al、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种导电材料形成的单层或所述导电材料的多层。
第一栅电极g1的一部分和驱动电压线DVL的一部分分别是第一电容器电极C1和第二电容器电极C2。具有层间绝缘层IL设置在其间的第一电容器电极C1和第二电容器电极C2可以形成电容器Cst。第一电容器电极C1可以被视为电容器Cst的上电极，第二电容器电极C2可以被视为电容器Cst的下电极。
平坦化层PL可以设置在第一源电极s1和第一漏电极d1上。平坦化层PL可以设置为覆盖层间绝缘层IL和导电层CL。平坦化层PL可以由例如有机绝缘材料(诸如丙烯酰类材料或苯并环丁烯(BCB))形成。平坦化层PL可以用作可保护驱动TFT T1和开关TFT T2的保护层，或可以用作可使驱动TFT T1和开关TFT T2的上表面平坦化的平坦化层。
根据本示例性实施例，平坦化层PL的一部分可以填埋在第一虚设孔DH1中。如上所述，平坦化层PL可以由例如有机绝缘材料形成，第一虚设孔DH1可以不电连接到TFT基底1的任何布线或器件。
驱动TFT T1的性能可以通过可位于驱动TFT T1的外围区域中的第一虚设孔DH1来修改。例如，当执行退火时，第一有源图案Act1的界面中的氢离子可以快速地扩散到外部(例如，因为在驱动TFT T1的外围区域中形成的第一虚设孔DH1)。当大量的氢离子扩散到外部时，例如，由于第一虚设孔DH1，所以界面陷阱密度(Dit)值可以增大，驱动TFT T1的迁移率可以减小。因此，可以修改驱动TFT T1的性能。关于上面的描述，TFT的性能可以根据TFT的作用通过调整第一虚设孔DH1的位置和数量而容易地修改。
显示器件可以设置在TFT基底1上。根据本示例性实施例，OLED可以设置为显示器件。OLED可以包括第一电极EL1、第二电极EL2和可设置在第一电极EL1与第二电极EL2之间的可包括发射层EML的中间层。
OLED的第一电极EL1可以设置在平坦化层PL上。第一电极EL1可以是像素电极。第一电极EL1可以通过在平坦化层PL中形成的接触孔CNT3电连接到驱动TFT T1的第一漏电极d1。
第一电极EL1可以通过使用高逸出功材料来形成。如果基底100是相对于基底100沿向下方向显示图像的底部发射型，则第一电极EL1可以形成为由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟锡锌(ITZO)形成的透明导电层。根据示例性实施例，如果基底100是相对于基底100沿向上方向显示图像的顶部发射型，则第一电极EL1可以形成为由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir或Cr形成的金属反射膜或由ITO、IZO、ZnO或ITZO形成的透明导电层。
相对于每个像素限定发射区域的像素限定层PDL可以设置在基底100上。可以形成像素限定层PDL，使得可以覆盖像素的边界并可以暴露第一电极EL1的上表面。
发射层EML可以设置在第一电极EL1的可由像素限定层PDL暴露的部分上，第二电极EL2可以设置在发射层EML上。
根据示例性实施例，下公共层可以设置在第一电极EL1与发射层EML之间，上公共层可以设置在发射层EML与第二电极EL2之间。下公共层和上公共层可以用作载流子传输层，并可以共同地堆叠在每个像素上。下公共层可以包括空穴注入层(HIL)和空穴传输层(HTL)，上公共层可以包括电子注入层(EIL)和电子传输层(ETL)。根据本示例性实施例，当第一电极EL1是像素电极时，下公共层、上公共层和发射层EML可以以下面的顺序堆叠在第一电极EL1上：HIL、HTL、发射层EML、ETL、EIL和第二电极EL2。在实施例中，可以修改下公共层和上公共层。
第二电极EL2可以设置为透明电极或反射电极。当第二电极EL2形成为透明电极时，第二电极EL2可以包括上述的透明导电材料。当第二电极EL2形成为反射电极时，第二电极EL2可以包括金属反射膜。第二电极EL2可以设置在基底100的整个表面上。
当第二电极EL2形成为(半)透明电极时，第二电极EL2可以包括由低逸出功金属(例如，Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg和它们的组合中的一种)形成的层以及由ITO、IZO、ZnO和In2O3形成的(半)透明导电层。当第二电极EL2形成为反射电极时，第二电极EL2可以包括由Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg和它们的组合中的一种形成的层。在实施例中，可以以各种方式修改第二电极EL2的结构和材料。
包封层可以形成在第二电极EL2上。包封层可以通过堆叠多个无机层或交替堆叠有机层和无机层来形成。
根据示例性实施例，包封基底可以设置在第二电极EL2上。基底100可以由包封基底密封。
图1中示出的平面图仅是示例。可以根据设计修改TFT基底1。
图3示出图1的TFT基底1的示意性剖视图。在图3中，TFT基底1不仅包括第一虚设孔DH1，而且还包括第二虚设孔DH2。参照图1和图3，根据示例性实施例的TFT基底1可以包括基底100、TFT T1以及可以包括第一虚设孔DH1和第二虚设孔DH2的绝缘层IL。
缓冲层BFL可以设置在基底100上，第一有源图案Act1可以设置在缓冲层BFL上。第一有源图案Act1可以由半导体材料形成并可以包括非晶硅、多晶硅或有机半导体材料。第一有源图案Act1可以用作驱动TFT T1的有源层。第一有源图案Act1可以包括源区SA、漏区DA和设置在源区SA与漏区DA之间的沟道区CA。第一有源图案Act1的源区SA和漏区DA可以用n型或p型杂质掺杂。
栅极绝缘层GI可以设置在第一有源图案Act1上。栅极绝缘层GI可以由例如氧化硅和/或氮化硅形成，第一有源图案Act1可以与第一栅电极g1绝缘。
根据本示例性实施例，栅极绝缘层GI可以具有多层结构。如图3中所示，栅极绝缘层GI可以包括第一栅极绝缘层GI1和第二栅极绝缘层GI2。栅极绝缘层GI可以形成为多层结构以防止当对第一栅电极g1图案化时栅极绝缘层GI被蚀刻。
第一栅极绝缘层GI1可以设置在第一有源图案Act1与第一栅电极g1之间，并可以包括氧化硅。第二栅极绝缘层GI2可以设置在第一栅极绝缘层GI1与第一栅电极g1之间，并可以包括氮化硅。第二栅极绝缘层GI2可以形成在第一栅极绝缘层GI1上方。与包括氧化硅的第一栅极绝缘层GI1相比，包括氮化硅的第二栅极绝缘层GI2可以相对更耐抗蚀刻溶液，当对第一栅电极g1图案化时，栅极绝缘层GI可以较少地被损坏。
第一栅电极g1可以设置在栅极绝缘层GI上。第一栅电极g1可以与第一有源图案Act1的至少一部分叠置。第一栅电极g1可以设置为覆盖第二栅极绝缘层GI2的可与第一有源图案Act1的沟道区CA对应的区域。考虑到导电性，可以通过使用金属材料来形成第一栅电极g1。根据本示例性实施例，第一栅电极g1可以包括Al。Al可以提供比其他金属材料更好的制造余限，且Al可以用于制造可以显示高分辨率图像的TFT基底。
绝缘层IL可以设置在第一栅电极g1上以覆盖第一栅电极g1。绝缘层IL可以被称为层间绝缘层IL。此层间绝缘层IL可以形成为氧化硅或氮化硅的单层或多层。
层间绝缘层IL可以包括其中填埋导电材料的至少一个接触孔。在接触孔CNT1中填埋的导电材料可以被视为可形成驱动TFT T1的第一源电极s1和第一漏电极d1的导电层CL。OLED的第一电极EL1和驱动TFT T1可以通过在接触孔CNT1中填埋的导电材料彼此电连接。
层间绝缘层IL可以包括位于驱动TFT T1的外围区域中的至少一个第一虚设孔DH1。第一虚设孔DH1的位置可以不限于图1和图3中示出的位置。任何数量的第一虚设孔DH1可以位于驱动TFT T1的外围区域中的任何地方。第一虚设孔DH1可以穿透栅极绝缘层GI并延伸到基底100的上表面。
根据本示例性实施例，层间绝缘层IL可以包括可形成在驱动TFT T1的上部中的至少一个第二虚设孔DH2。第二虚设孔DH2可以延伸到第一栅电极g1的上表面。第一栅电极g1的一部分可以通过第二虚设孔DH2暴露。图3示出第二虚设孔DH2可以延伸到第一栅电极g1的上表面并可以位于第一有源图案Act1上。参照图1，第二虚设孔DH2可以实际上位于第一栅电极g1的可不与第一有源图案Act1叠置的上部中。
第二虚设孔DH2的位置可以不限于图1和图3，且任何数量的第二虚设孔DH2可以位于驱动TFT T1的上部中的任何位置。图1示出第一虚设孔DH1和第二虚设孔DH2可以是正方形形状。在实施例中，第一虚设孔DH1和第二虚设孔DH2的各自的形状可以是圆形、椭圆形或多边形形状。
在第一虚设孔DH1和第二虚设孔DH2中填埋的材料可以与层间绝缘层IL的材料不同。层间绝缘层IL上的平坦化层PL可以填埋在第一虚设孔DH1和第二虚设孔DH2中。第一虚设孔DH1和第二虚设孔DH2可以不电连接到TFT基底1中的任何布线或器件。第二虚设孔DH2的宽度W2可以与接触孔CNT1的宽度W3基本相同。
第一源电极s1和第一漏电极d1(即，导电层CL)可以设置在层间绝缘层IL上。参照图1，第一源电极s1和第一漏电极d1分别可以通过在栅极绝缘层GI和层间绝缘层IL中形成的接触孔CNT1接触第二有源图案Act2的源区和漏区。第二源电极s2和第二漏电极d2分别可以通过在栅极绝缘层GI和层间绝缘层IL中形成的接触孔CNT2接触第一有源图案Act1的源区SA和漏区DA。
第一源电极s1和第一漏电极d1中的每个可以形成为由选自于Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu中的至少一种导电材料形成的单层或所述导电材料的多层。
平坦化层PL可以设置在第一源电极s1和第一漏电极d1上。平坦化层PL可以设置为覆盖层间绝缘层IL和导电层CL。平坦化层PL可以由例如有机绝缘材料(诸如丙烯酰类有机材料或苯并环丁烯(BCB))形成。平坦化层PL可以用作可保护驱动TFT T1和开关TFT T2的保护层，或可以用作可使驱动TFT T1和开关TFT T2的上表面平坦化的平坦化层。
根据本示例性实施例，平坦化层PL的一部分可以填埋在第一虚设孔DH1中。如上所述，平坦化层PL可以由例如有机绝缘材料形成，第一虚设孔DH1和第二虚设孔DH2可以不电连接到TFT基底1的任何布线或器件。
驱动TFT T1的性能可以通过可位于驱动TFT T1的外围区域中的第一虚设孔DH1和第二虚设孔DH2来调整。例如，当执行退火时，第一有源图案Act1的界面中的氢离子可以快速地扩散到外部(例如，因为在驱动TFT T1的外围区域中形成的第一虚设孔DH1和第二虚设孔DH2)。当大量的氢离子扩散到外部时，例如，由于第一虚设孔DH1和第二虚设孔DH2，所以界面陷阱密度(Dit)值可以增大，并且驱动TFT T1的迁移率可以减小。因此，可以修改驱动TFT T1的性能。关于上面的描述，TFT的性能可以根据TFT的作用通过调整第一虚设孔DH1和第二虚设孔DH2的各自的位置和数量而容易地修改。
显示器件可以设置在TFT基底1上。根据本示例性实施例，OLED可以设置为显示器件。OLED的细节与上面参照图2描述的相同。
图4示出根据示例性实施例的TFT基底2的示意性平面图。图5示出沿图4的线V-V截取的图4的TFT基底2的示意性剖视图。
参照图4和图5，根据示例性实施的TFT基底2可以包括基底100、TFTT1和可包括虚设孔DH1的绝缘层IL。
基底100可以由各种材料(例如，玻璃材料、金属材料或诸如PET、PEN和聚酰亚胺的塑料材料)形成。基底100可以包括其中设置有多个像素PXL的显示区域和围绕显示区域的外围区域。
可以显示图像的至少一个像素PXL可以设置在基底100上。当有多个像素PXL时，像素PXL可以以矩阵形式布置。为了便于描述，在本示例性实施例中仅示出一个像素PXL。在实施例中，如图1所示，像素PXL可以是矩形形状。在实施例中，像素PXL的形状可以以各种方式修改。像素PXL可以具有不同尺寸。例如，具有不同颜色的像素PXL可以根据每个像素PXL的颜色而具有不同尺寸或形状。
像素PXL可以包括驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5、发射控制TFT T6、存储电容器Cst和OLED。
像素PXL可以包括可被施以扫描信号Sn的扫描线10、可被施以前扫描信号Sn-1的前扫描线12、可被施以发射控制信号En的发射控制线20、可被施以初始化电压Vint的初始化电压线30、可被施以数据信号Dm的数据线40和可被施以驱动电压ELVDD的驱动电压线50。扫描线10、前扫描线12、发射控制线20和初始化电压线30可以沿行方向延伸，而数据线40和驱动电压线50可以沿列方向延伸。
像素PXL可以包括有源图案Act、第一导电层M1、第二导电层M2、第三导电层M3和第四导电层M4。绝缘层可以设置在有缘图案Act、第一导电层M1、第二导电层M2、第三导电层M3和第四导电层M4之间。像素PXL可以包括中间层和共电极层，中间层可以包括发射层。
有源图案Act可以包括驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5和发射控制TFT T6的相应的有源图案(Act1至Act6)。驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5和发射控制TFT T6可以沿有源图案Act布置。
图4示出有源图案Act可以在像素PXL中形成为单个图案。在实施例中，有源图案Act可以根据设计形成为两个或更多个分隔开的图案。有源图案Act可以根据设计具有各种形状，并包括图4中示出的弯曲部分。
第一导电层M1可以包括前扫描线12、扫描线10和发射控制线20。第一导电层M1可以包括驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFTT4、操作控制TFT T5和发射控制TFT T6的相应的栅电极(g1至g6)。
第二导电层M2可以包括存储电容器Cst的上电极C2。第三导电层M3可以包括数据线40、驱动电压线50和连接线60。第四导电层M4可以包括初始化电压线30和第一电极EL1。
有源图案Act可以由多晶硅形成并包括可以不用杂质掺杂的沟道区、可以用杂质掺杂并形成在沟道区的两侧处的源区和漏区。杂质的类型可以根据TFT的类型改变。杂质可以是n型或p型。有源图案Act可以包括驱动TFT T1的驱动有源图案Act1、开关TFT T2的开关有源图案Act2、补偿TFT T3的补偿有源图案Act3、初始化TFT T4的初始化有源图案Act4、操作控制TFT T5的操作控制有源图案Act5和发射控制TFT T6的发射控制有源图案Act6。
驱动TFT T1可以包括驱动有源图案Act1和驱动栅电极g1。驱动有源图案Act1可以包括可与驱动栅电极g1叠置的沟道区CA1以及源区SA1和漏区DA1。源区SA1和漏区DA1可以不与驱动栅电极g1和上电极C2叠置。驱动有源图案Act1可以是弯曲的。
可以包括电容器Cst的上电极C2的第二导电层M2可以设置在驱动栅电极g1上。上电极C2可以设置在驱动栅电极g1上。电容器Cst中的上电极C2可以与驱动栅电极g1的至少一部分叠置。上电极C2可以包括开口Cst2op，开口Cst2op可以包括形成在驱动栅电极g1与连接线60之间的接触孔CNT1。在实施例中，如图4中所示，开口Cst2op可以是例如四边形形状。除了驱动栅电极g1的与开口Cst2op对应的区域，上电极C2可以与驱动栅电极g1完全叠置，电容可以被最大化。
上电极C2和驱动栅电极g1可以形成电容器Cst。驱动栅电极g1还可以用作电容器Cst的下电极。上电极C2可以通过接触孔CNT2连接到驱动电压线50。
至少一个第一虚设孔DH1和至少一个第二虚设孔DH2可以形成在驱动TFT T1的上部区域或外围区域中。第一虚设孔DH1和第二虚设孔DH2可以形成在绝缘层IL中，根据实施例，第一虚设孔DH1和第二虚设孔DH2可以延伸到位于绝缘层IL下方的层。第一虚设孔DH1和第二虚设孔DH2可以不电连接到驱动TFT T1和任何邻近的器件或布线，第一虚设孔DH1和第二虚设孔DH2中填埋的材料可以是与用于形成第一虚设孔DH1和第二虚设孔DH2所位于的绝缘层IL的材料不同的绝缘材料。
开关TFT T2可以包括开关有源图案Act2和可以是扫描线10的一部分的开关栅电极g2。开关有源图案Act2可以包括可与开关栅电极g2叠置的沟道区以及在沟道区的两侧处的源区SA2和漏区DA2。源区SA2可以通过接触孔CNT3连接到数据线40。漏区DA2可以沿有源图案Act连接到驱动TFT T1的源区SA1。
补偿TFT T3可以包括补偿有源图案Act3和可以是扫描线10的一部分的补偿栅电极g3。补偿有源图案Act3可以包括可与补偿栅电极g3叠置的沟道区以及在沟道区的两侧处的源区SA3和漏区DA3。源区SA3可以沿有源图案Act连接到驱动TFT T1的漏区DA1。漏区DA3可以通过接触孔CNT4连接到连接线60。补偿TFT T3的漏区DA3可以通过连接线60电连接到驱动栅电极g1。如图4中所示，补偿栅电极g3可以形成为单独的双栅电极，并可以防止电流泄漏。
初始化TFT T4可以包括初始化有源图案Act4和可以是前扫描线12的一部分的初始化栅电极g4。初始化有源图案Act4可以包括可与初始化栅电极g4叠置的沟道区以及在沟道区的两侧处的源区SA4和漏区DA4。源区SA4可以通过接触孔CNT5连接到初始化电压线30。接触孔CNT5可以包括通过使用第三导电层M3形成的连接单元、可以使连接单元和源区SA4连接的接触孔以及可以使连接单元和初始化电压线30连接的另一接触孔。漏区DA4可以通过接触孔CNT4连接到连接线60。如图4中所示，初始化栅电极g4可以形成为单独的双栅电极。
操作控制TFT T5可以包括操作控制有源图案Act5和可以是发射控制线20的一部分的操作控制栅电极g5。操作控制有源图案Act5可以包括可以与操作控制栅电极g5叠置的沟道区以及在沟道区的两侧处的源区SA5和漏区DA5。漏区DA5可以沿有源图案Act连接到驱动TFT T1的源区SA1。源区SA5可以通过接触孔CNT6连接到驱动电压线50。
发射控制TFT T6可以包括发射控制有源图案Act6和可以是发射控制线20的一部分的发射控制栅电极g6。发射控制有源图案Act6可以包括可与发射控制栅电极g6叠置的沟道区以及在沟道区的两侧处的源区SA6和漏区DA6。源区SA6可以沿有源图案Act连接到驱动TFT T1的漏区DA1。漏区DA6可以通过接触孔CNT7连接到第一电极EL1。接触孔CNT7可以包括通过使用第三导电层M3形成的连接单元、可以使连接单元和漏区DA4连接的接触孔以及可以使连接单元和第一电极EL1连接的另一接触孔。
第一电极EL1可以设置在上电极C2上，并可以将电流提供到可以包括有机发射层并设置在第一电极EL1上的中间层。施加到中间层的电流可以传输到中间层上的共电极。
图4中示出的平面图仅是示例。可以根据设计修改TFT基底2。
在下文中，参照图5，将根据堆叠顺序描述根据示例性实施例的TFT基底2。
参照图5，根据示例性实施例的TFT基底2可以包括驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5、发射控制TFT T6和基底100，基底100可以是绝缘的且可以在其上堆叠存储电容器Cst。液晶器件和OLED可以设置在基底100上。根据本示例性实施例，描述OLED可以设置在基底100上的示例。
缓冲层BFL可以设置在基底100上。缓冲层BFL可以使基底100的上表面平坦化或阻止杂质在驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5、发射控制TFT T6中扩散。缓冲层BFL可以由例如氮化硅、氧化硅或氮氧化硅形成。可以根据基底100的材料和制造条件省略缓冲层BFL。
驱动TFT T1和发射控制TFT T6可以设置在缓冲层BFL上。上电极C2可以设置在驱动TFT T1上，驱动栅电极g1和上电极C2可以形成存储电容器Cst。
下栅极绝缘层GI1可以设置在驱动有源图案Act1和发射控制有源图案Act6与驱动栅电极g1和发射控制栅电极g6之间，驱动有源图案Act1和发射控制有源图案Act6可以与驱动栅电极g1和发射控制栅电极g6绝缘。上栅极绝缘层GI2可以设置在驱动栅电极g1与上电极C2之间，驱动栅电极g1可以与上电极C2绝缘。上栅极绝缘层GI2可以是驱动栅电极g1与上电极C2之间的介电层。驱动TFT T1、存储电容器Cst和发射控制TFT T6可以由绝缘层IL覆盖。
根据本示例性实施例，下栅极绝缘层GI1可以具有多层结构。如图5中所示，下栅极绝缘层GI1可以包括第一栅极绝缘层GI11和第二栅极绝缘层GI12。下栅极绝缘层GI1可以形成为多层结构以防止当对第一栅电极g1图案化时下栅极绝缘层GI1被蚀刻。
第一栅极绝缘层GI11可以包括氧化硅，第二栅极绝缘层GI12可以包括氮化硅。第二栅极绝缘层GI12可以形成在第一栅极绝缘层GI11上方。与包括氧化硅的第一栅极绝缘层GI11相比，包括氮化硅的第二栅极绝缘层GI12可以相对更耐抗蚀刻溶液，当对第一栅电极g1图案化时，下栅极绝缘层GI1可以较少地被损坏。
上栅极绝缘层GI2或层间绝缘层IL也可以具有多层结构，并可以由例如氧化硅和/或氮化硅形成。
根据本示例性实施例，考虑到导电性，可以通过使用金属材料来形成驱动栅电极g1。根据本示例性实施例，驱动栅电极g1可以包括Al。Al可以提供比其他金属材料更好的制造余限，且Al可以用于制造可以显示高分辨率图像的TFT基底。
可以包括存储电容器Cst的上电极C2的第一导电层CL1可以设置在第二栅极绝缘层GI12上。图5的第一导电层CL1可以被视为图4的第二导电层M2。上电极C2可以与驱动栅电极g1的至少一部分叠置。驱动栅电极g1可以用作下电极，驱动栅电极g1和上电极C2可以形成存储电容器Cst。
绝缘层IL可以设置在存储电容器Cst的上电极C2上以覆盖存储电容器Cst的上电极C2。绝缘层IL可以被称为层间绝缘层IL。层间绝缘层IL可以形成为氧化硅或氮化硅的单层或多层。
暴露存储电容器Cst的上电极C2的一部分的接触孔CNT2可以形成在层间绝缘层IL中。暴露发射控制TFT T6的发射控制有源图案Act6的源区SA6和漏区DA6的接触孔CNT可以形成在层间绝缘层IL中。接触孔CNT可以穿透上栅极绝缘层GI2和下栅极绝缘层GI1并延伸到发射控制有源图案Act6的上部。发射控制TFT T6可以通过接触孔CNT电连接到OLED的第一电极EL1。
将电源电压施加到存储电容器Cst的上电极C2的电源线50以及可以包括发射控制TFT T6的源电极s6和漏电极d6的第二导电层CL2可以设置在层间绝缘层IL上。图5的第二导电层CL2可以被视为图4的第三导电层M3。存储电容器Cst的上电极C2可以通过在接触孔CNT2中填埋的导电材料电连接到电源线50。电源线50可以被视为驱动电压线50。接触孔CNT2可以以各种方式修改。例如，接触孔CNT2可以多于一个孔。
发射控制TFT T6的漏区DA6可以通过可穿透下栅极绝缘层GI1、上栅极绝缘层GI2和层间绝缘层IL的接触孔CNT电连接到漏电极d6。发射控制TFT T6的源区SA6可以通过可穿透下栅极绝缘层GI1、上栅极绝缘层GI2和层间绝缘层IL的接触孔CNT电连接到源电极s6。
驱动电压线50以及可以包括源电极s6和漏电极d6的第二导电层CL2可以形成为由选自于例如Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu中的至少一种导电材料形成的单层或所述导电材料形成的多层。
层间绝缘层IL可以包括在驱动TFT T1的外围区域中的至少一个第一虚设孔DH1。第一虚设孔DH1可以穿透上栅极绝缘层GI2(其可以是介电层)和下栅极绝缘层GI1，并可以延伸到基底100的上表面。图4示出第一虚设孔DH1可以是正方形形状。在实施例中，第一虚设孔DH1可以是圆形、椭圆形或多边形形状。第一虚设孔DH1的位置可以不限于图4和图5中示出的位置。任何数量的第一虚设孔DH1可以位于驱动TFT T1的外围区域中的任何位置。
根据本示例性实施例，在第一虚设孔DH1中填埋的材料可以与层间绝缘层IL的材料不同。在层间绝缘层IL上的平坦化层PL可以填埋在第一虚设孔DH1中。第一虚设孔DH1可以不电连接到TFT基底2中的任何布线或器件。第一虚设孔DH1的宽度W1可以与接触孔CNT1的宽度W3基本相同。
平坦化层PL可以设置为覆盖位于层间绝缘层IL上的源电极s6、漏电极d6和驱动电压线50。平坦化层PL可以由例如包括氧化物、氮化物和/或氮氧化物的无机绝缘材料、或诸如丙烯酰类有机材料或BCB的有机绝缘材料形成。平坦化层PL可以用作可保护驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5和发射控制TFT T6的保护层，或可以使驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5和发射控制TFT T6的上表面平坦化。
驱动TFT T1的性能可以通过使用驱动TFT T1的外围区域中的第一虚设孔DH1来调整。例如，当执行退火时，驱动有源图案Act1的界面中的氢离子可以快速地扩散到外部(例如，因为在驱动TFT T1的外围区域中形成的第一虚设孔DH1)。当大量的氢离子扩散到外部时，例如，由于第一虚设孔DH1，所以界面陷阱密度(Dit)值可以增大，并且驱动TFT T1的迁移率可以减小。因此，可以修改驱动TFT T1的性能。关于上面的描述，TFT的性能可以根据TFT的作用通过调整第一虚设孔DH1的位置和数量而容易地修改。
显示器件可以设置在TFT基底2上。根据本示例性实施例，OLED可以设置为显示器件。OLED可以包括第一电极EL1、第二电极EL2和可设置在第一电极EL1与第二电极EL2之间的可包括发射层EML的中间层。
OLED的第一电极EL1可以设置在平坦化层PL上。第一电极EL1可以是像素电极。第一电极EL1可以通过在平坦化层PL中形成的接触孔CNT7电连接到发射控制TFT T6的漏电极d6。
第一电极EL1可以通过使用高逸出功材料来形成。如果基底100是相对于基底100沿向下方向显示图像的底部发射型，则第一电极EL1可以形成为由ITO、IZO、ZnO和ITZO形成的透明导电层。根据示例性实施例，如果基底100是相对于基底100沿向上方向显示图像的顶部发射型，则第一电极EL1可以形成为由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir或Cr形成的金属反射膜或由ITO、IZO、ZnO或ITZO形成的透明导电层。
相对于每个像素限定发射区域的像素限定层PDL可以设置在基底100上。可以形成像素限定层PDL，使得可以覆盖像素的边界并暴露第一电极EL1的上表面。
发射层EML可以设置在第一电极EL1的可以由像素限定层PDL暴露的部分上，第二电极EL2可以设置在发射层EML上。
发射层EML可以发射选自于红光、绿光和蓝光中的一种。根据示例性实施例，发射层EML可以发射白光，显示器件可以另外包括红色滤色器层、绿色滤色器层和蓝色滤色器层以输出具有各种颜色的图像。
根据示例性实施例，下公共层可以设置在第一电极EL1与发射层EML之间，上公共层可以设置在发射层EML与第二电极EL2之间。下公共层和上公共层用作载流子传输层，并可以共同地堆叠在每个像素上。下公共层可以包括HIL和HTL，上公共层可以包括EIL和ETL。根据本示例性实施例，当第一电极EL1是像素电极时，下公共层、上公共层和发射层EML可以以下面的顺序堆叠在第一电极EL1上：HIL、HTL、发射层EML、ETL、EIL和第二电极EL2。在实施例中，可以修改下公共层和上公共层。
第二电极EL2可以堆叠在基底100的整个表面上方。第二电极EL2可以是透明电极或反射电极。当第二电极EL2用作透明电极时，第二电极EL2可以包括由ITO、IZO、ZnO和In2O3中的一种以及它们的组合形成的第一层，以及可以形成在第一层上并可以包括Li、Ca、LiF/Ca、LiF/Al、Al、Mg中的一种的第二层。第二层可以形成为辅助电极或总电极线。当第二电极EL2用作反射电极时，Li、Ca、LiF/Ca、LiF/Al、Al、Mg和它们的组合中的一种沉积在基底100的整个表面上。
包封层可以形成在第二电极EL2上。包封层可以通过堆叠多个无机层或交替堆叠有机层和无机层来形成。
根据示例性实施例，包封基底可以设置在第二电极EL2上。基底100可以由包封基底来密封。
图6示出图4的TFT基底的示意性剖视图。在图6中，TFT基底2不仅包括第一虚设孔DH1，而且还包括第二虚设孔DH2。参照图4和图6，根据示例性实施例的TFT基底2可以包括基底100、驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5和发射控制TFT T6以及可以包括第一虚设孔DH1和第二虚设孔DH2的绝缘层IL。
缓冲层BFL可以设置在基底100上。驱动TFT T1和发射控制TFT T6可以设置在缓冲层BFL上。上电极C2可以设置在驱动TFT T1上，驱动栅电极g1和上电极C2可以形成电容器Cst。
下栅极绝缘层GI1可以设置在驱动有源图案Act1和发射控制有源图案Act6与驱动栅电极g1和发射控制栅电极g6之间，驱动有源图案Act1和发射控制有源图案Act6可以与驱动栅电极g1和发射控制栅电极g6绝缘。上栅极绝缘层GI2可以设置在驱动栅电极g1与上电极C2之间，驱动栅电极g1可以与上电极C2绝缘。上栅极绝缘层GI2可以是驱动栅电极g1与上电极C2之间的介电层。驱动TFT T1、电容器Cst和发射控制TFT T6可以被层间绝缘层IL覆盖。
根据本示例性实施例，下栅极绝缘层GI1可以具有多层结构。如图6中所示，下栅极绝缘层GI1可以包括第一栅极绝缘层GI11和第二栅极绝缘层GI12。下栅极绝缘层GI1可以形成为多层结构，以防止当对第一栅电极g1图案化时下栅极绝缘层GI1被蚀刻。
第一栅极绝缘层GI11可以包括氧化硅，第二栅极绝缘层GI12可以包括氮化硅。第二栅极绝缘层GI12可以形成在第一栅极绝缘层GI11上方。与包括氧化硅的第一栅极绝缘层GI11相比，包括氮化硅的第二栅极绝缘层GI12可以相对更耐抗蚀刻溶液，当对第一栅电极g1图案化时下栅极绝缘层GI1可以较少地被损坏。
上栅极绝缘层GI2或层间绝缘层IL也可以具有多层结构，并可以由例如氧化硅和/或氮化硅形成。
根据本示例性实施例，考虑到导电性，可以通过使用金属材料来形成驱动栅电极g1。根据本示例性实施例，驱动栅电极g1可以包括Al。Al可以提供比其他金属材料更好的制造余限，且Al可以用于制造可显示高分辨率图像的TFT基底。
将电源电压施加到存储电容器Cst的上电极C2的电源线50以及可以包括发射控制TFT T6的源电极s6和漏电极d6的第二导电层CL2可以设置在层间绝缘层IL上。图6的第二导电层CL2可以被视为图4的第三导电层M3。电容器Cst的上电极C2可以通过在接触孔CNT2中填埋的导电材料电连接到电源线50。电源线50可以被视为驱动电压线50。接触孔CNT2可以以各种方式修改。例如，接触孔CNT2可以多于一个孔。
发射控制TFT T6的漏区DA6可以通过可穿透下栅极绝缘层GI1、上栅极绝缘层GI2和层间绝缘层IL的接触孔CNT电连接到漏电极d6。发射控制TFT T6的源区SA6可以通过可穿透下栅极绝缘层GI1、上栅极绝缘层GI2和层间绝缘层IL的接触孔CNT电连接到源电极s6。
驱动电压线50和可以包括源电极s6和漏电极d6的第二导电层CL2可以形成为由选自于例如Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu中的至少一种导电材料形成的单层或者所述导电材料的多层。
层间绝缘层IL可以包括在驱动TFT T1的外围区域中的至少一个第一虚设孔DH1。第一虚设孔DH1可以穿透上栅极绝缘层GI2(其可以是介电层)和下栅极绝缘层GI1，并可以延伸到基底100的上表面。
根据本示例性实施例，层间绝缘层IL可以包括可形成在驱动TFT T1的上部中的至少一个第二虚设孔DH2。第二虚设孔DH2可以延伸到上电极C2的上表面。上电极C2的一部分可以通过第二虚设孔DH2暴露。图6示出第二虚设孔DH2可以延伸到上电极C2的上表面并可以位于驱动有源图案Act1上。参照图4，第二虚设孔DH2可以实际上位于上电极C2的不与驱动有源图案Act1叠置的上部中。
图1示出第一虚设孔DH1和第二虚设孔DH2可以是正方形形状。在实施例中，第一虚设孔DH1和第二虚设孔DH2可以是圆形、椭圆形或多边形形状。第一虚设孔DH1和第二虚设孔DH2的各自的位置不限于图4和图6中示出的位置。任何数量的第一虚设孔DH1和第二虚设孔DH2可以位于驱动TFT T1的外围区域中的任何位置。
根据本示例性实施例，在第一虚设孔DH1和第二虚设孔DH2中填埋的材料可以不同于层间绝缘层IL的材料。层间绝缘层IL上的平坦化层PL可以填埋在第一虚设孔DH1和第二虚设孔DH2中。第一虚设孔DH1和第二虚设孔DH2可以不电连接到TFT基底2中的任何布线或器件。第一虚设孔DH1的宽度W1和第二虚设孔DH2的宽度W2可以与接触孔CNT1的宽度W3基本相同。
平坦化层PL可以设置为覆盖位于层间绝缘层IL上的源电极s6、漏电极d6和驱动电压线50。平坦化层PL可以由例如包括氧化物、氮化物和/或氮氧化物的无机绝缘材料或诸如丙烯酰类材料或BCB的有机绝缘材料形成。平坦化层PL可以用作可保护驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5和发射控制TFT T6的保护层，或可以使驱动TFTT1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5和发射控制TFT T6的上表面平坦化。
驱动TFT T1的性能可以通过使用位于驱动TFT T1的外围区域中的第一虚设孔DH1和第二虚设孔DH2来调整。例如，当执行退火时，例如，由于在驱动TFT T1的外围区域中形成的第一虚设孔DH1和第二虚设孔DH2，驱动有源图案Act1的界面中的氢离子可以快速地扩散到外部。当大量的氢离子扩散到外部时，例如，由于第一虚设孔DH1和第二虚设孔DH2，界面陷阱密度(Dit)值可以增大，并且驱动TFT T1的迁移率可以减小。因此，可以修改驱动TFT T1的性能。关于上面的描述，TFT的性能可以根据TFT的作用通过调整第一虚设孔DH1和第二虚设孔DH2的各自的位置和数量而容易地修改。
显示器件可以设置在TFT基底2上。根据本示例性实施例，OLED可以设置为显示器件。OLED的细节与上面参照图5描述的细节相同。
图7示出图6的部分VII的概念图。
参照图7，在根据本示例性实施例的TFT基底2的制造工艺期间，可以对层间绝缘层IL图案化以形成接触孔CNT以及第一虚设孔DH1和第二虚设孔DH2，然后可以对层间绝缘层IL进行退火。可以在例如大约300℃至大约400℃下对层间绝缘层IL进行退火大约1小时或更少。在此工艺期间，层间绝缘层IL中的氢离子通过第一虚设孔DH1和第二虚设孔DH2容易地扩散到外部。
当执行退火时，例如，由于在驱动TFT T1的外部区域中形成的第一虚设孔DH1和第二虚设孔DH2，驱动有源图案Act1的界面中的氢离子可以快速地扩散到外部。当大量的氢离子扩散到外部时，例如，由于第一虚设孔DH1和第二虚设孔DH2，故界面陷阱密度(Dit)值可以增大，并可以减小驱动TFT T1的迁移率。因此，驱动TFT T1的性能可以修改。关于上面的描述，TFT的性能可以根据TFT的作用通过调整第一虚设孔DH1和第二虚设孔DH2的各自的位置和数量来容易地修改。
图8至图12示出制造图1的TFT基底1的方法的示意性剖视图。
参照图8，可以在基底100上形成驱动TFT T1。
可以由例如玻璃材料、金属材料或诸如PET、PEN和聚酰亚胺的塑料材料的各种材料形成基底100。可以在基底100上形成缓冲层BFL。缓冲层BFL可以使基底100的上表面平坦化或阻止杂质在驱动TFT T1中扩散。可以由例如氮化硅、氧化硅或氮氧化硅形成缓冲层BFL。可以根据基底100的材料和制造条件来省略缓冲层BFL。
可以在缓冲层BFL上形成第一有源图案Act1。第一有源图案Act1可以由半导体材料形成并用作驱动TFT T1的有源层。可以通过用n型或p型杂质对第一有源图案Act1的源区SA和漏区DA进行掺杂来形成源区SA、漏区DA和设置在源区SA与漏区DA之间的沟道区CA。
可以在第一有源图案Act1上形成栅极绝缘层GI。可以由例如氧化硅和/或氮化硅形成栅极绝缘层GI，第一有源图案Act1可以与第一栅电极g1绝缘。
根据本示例性实施例，栅极绝缘层GI可以具有多层结构。如图8中所示，栅极绝缘层GI可以包括第一栅极绝缘层GI1和第二栅极绝缘层GI2。栅极绝缘层GI可以形成为多层结构，以防止当对第一栅电极g1图案化时栅极绝缘层GI被蚀刻。
可以在第一有源图案Act1上形成第一栅极绝缘层GI1，并可以在第一栅极绝缘层GI1上形成第二栅极绝缘层GI2。可以由例如氧化硅形成第一栅极绝缘层GI1。可以由例如氮化硅形成第二栅极绝缘层GI2。可以在第一栅极绝缘层GI1上方形成第二栅极绝缘层GI2。与包括氧化硅的第一栅极绝缘层GI1相比，包括氮化硅的第二栅极绝缘层GI2可以相对更耐抗蚀刻溶液，当对第一栅电极g1图案化时栅极绝缘层GI可以较少地被损坏。
可以在第二栅极绝缘层GI2上形成第一栅电极g1，使得第一栅电极g1可以与第一有源图案Act1的至少一部分叠置。第二栅极绝缘层GI2的第一栅电极g1可以与第一有源图案Act1叠置的区域可以用作沟道区CA。考虑到导电性，可以使用金属材料形成第一栅电极g1。根据本示例性实施例，第一栅电极g1可以包括Al。Al可以提供比其他金属材料更好的制造余限，且Al可以用于制造可显示高分辨率图像的TFT基底。
可以在第一栅电极g1上形成绝缘层IL以覆盖第一栅电极g1。绝缘层IL可以被称为层间绝缘层IL。此层间绝缘层IL可以形成为氧化硅或氮化硅的单层或多层。
参照图9，层间绝缘层IL的制造工艺可以包括：在基底100上涂覆绝缘材料；对绝缘材料进行图案化；以及在接触孔CNT1和TFT T1的外围区域或上部区域中形成第一虚设孔DH1和第二虚设孔DH2。接触孔CNT1以及第一虚设孔DH1和第二虚设孔DH2可以通过使用相同的掩模同时形成，并具有基本相同的宽度。接触孔CNT1可以被图案化，使得第一有源图案Act1的源区SA和漏区DA暴露。第一虚设孔DH1可以被图案化，使得第一虚设孔DH1可以穿透栅极绝缘层GI并可以延伸到基底100的上表面。第二虚设孔DH2可以延伸到第一栅电极g1的上表面，并且第一栅电极g1的上表面的一部分可以被暴露。
图9示出可以在层间绝缘层IL中形成两个第一虚设孔DH1和两个第二虚设孔DH2，并且可以修改第一虚设孔DH1和第二虚设孔DH2的各自的位置和数量。第一虚设孔DH1和第二虚设孔DH2可以具有不同的形状，例如，圆形形状、椭圆形形状或多边形形状。可以由例如氧化硅或氮化硅的无机绝缘材料形成层间绝缘层IL。
参照图10，可以在其中可以形成接触孔CNT1以及第一虚设孔DH1和第二虚设孔DH2的层间绝缘层IL上形成导电层CL。可以对导电层CL图案化，使得导电层CL的一部分填埋在接触孔CNT1中。第一源电极s1和第一漏电极d1可以通过在接触孔CNT1中填埋的导电层CL分别接触第一有源图案Act1的源区SA和漏区DA。OLED的第一电极EL1和驱动TFT T1可以通过在接触孔CNT1中填埋的导电材料彼此电连接。考虑到第一源电极s1和第一漏电极d1的导电性，可以将导电层CL形成为由选自于Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu中的至少一种导电材料形成的单层，或形成为所述导电材料的多层。
参照图11，可以将平坦化层PL形成为覆盖层间绝缘层IL和导电层CL。平坦化层PL的一部分可以填埋在第一虚设孔DH1和第二虚设孔DH2中。平坦化层PL可以由例如丙烯酰类有机材料或BCB的有机绝缘材料形成。在第一虚设孔DH1和第二虚设孔DH2中填埋的绝缘材料可以与第一虚设孔DH1和第二虚设孔DH2所位于的层间绝缘层IL的材料不同。第一虚设孔DH1和第二虚设孔DH2可以不电连接到TFT基底1中的任何布线或器件。
驱动TFT T1的性能可以通过使用位于驱动TFT T1的外围区域中的第一虚设孔DH1和第二虚设孔DH2来调整。例如，氢离子存在第一有源图案Act1的界面中，当执行退火时，例如，由于在驱动TFT T1的外围区域中形成的第一虚设孔DH1和第二虚设孔DH2，所以第一有源图案Act1的界面中的氢离子可以快速地扩散到外部。当大量的氢离子扩散到外部时，例如，由于第一虚设孔DH1和第二虚设孔DH2，所以界面陷阱密度(Dit)值可以增大，并且可以减小驱动TFT T1的迁移率。因此，可以修改驱动TFT T1的性能。关于上面的描述，TFT的性能可以根据TFT的作用通过调整第一虚设孔DH1和第二虚设孔DH2的各自的位置和数量而容易地修改。
参照图12，可以在TFT基底1上形成显示器件。根据本示例性实施例，OLED可以设置为显示器件。
可以在平坦化层PL上形成OLED的第一电极EL1。第一电极EL1可以是像素电极。第一电极EL1可以通过在平坦化层PL中形成的接触孔CNT3电连接到驱动TFT T1的第一漏电极d1。
可以通过使用高逸出功材料形成第一电极EL1。如果基底100是相对于基底100沿向下方向显示图像的底部发射型，则第一电极EL1可以形成为由ITO、IZO、ZnO和ITZO形成的透明导电层。根据示例性实施例，如果基底100是相对于基底100沿向上方向显示图像的顶部发射型，则第一电极EL1可以形成为由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir或Cr形成的金属反射膜或由ITO、IZO、ZnO或ITZO形成的透明导电层。
可以在基底100上形成相对于每个像素限定发射区域的像素限定层PDL。可以形成像素限定层PDL，使得可以覆盖像素的边界并可以暴露第一电极EL1的上表面。
可以在第一电极EL1的可由像素限定层PDL暴露的部分上形成发射层EML。根据实施例，可以在第一电极EL1与发射层EML之间形成包括HIL和HTL的下公共层，可以在发射层EML与第二电极EL2之间形成包括EIL和ETL的上公共层。在实施例中，可以修改下公共层和上公共层。
在上述工艺之后，可以在基底100的整个表面上方形成第二电极EL2。第二电极EL2可以是面对像素电极的对电极或共电极。第二电极EL2还可以形成为透明电极或反射电极。当第二电极EL2形成为(半)透明电极时，第二电极EL2可以包括由低逸出功金属(例如，Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg和它们的组合中的一种)形成的层，以及由ITO、IZO、ZnO和In2O3中的一种形成的(半)透明导电层。当第二电极EL2形成为反射电极时，第二电极EL2可以包括由Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg和它们的组合中的一种形成的层。在实施例中，第二电极EL2的结构和材料可以以不同方式修改。
通过总结和回顾，TFT基底中的TFT可以是可包括晶体硅层的有源层。可以通过使非晶硅层结晶来形成晶体硅层，可以根据结晶方法确定TFT的性能。可以根据电路中的TFT的作用来需要TFT的性能的不同范围。
在对比TFT基底中，根据电路中的TFT的作用修改TFT的性能会是不方便的。在包括此TFT基底的显示装置中，即使当将同样的电信号施加到多个像素时，会显示具有不同亮度的图像。
如上所述，根据上面的示例性实施例中的一个或更多个，可以提供可调整TFT的性能(诸如迁移率)的TFT基底、包括此TFT基底的显示装置、制造此TFT基底的方法和制造显示装置的方法。
在这里已经公开了示例实施例，尽管采用了具体术语，但是这些术语仅以一般性和描述性的含义来使用和解释，而不是出于限制的目的。在某些情况下，除非另有特别指明，否则如截止到本申请提交时的本领域技术人员将清楚的，结合具体实施例描述的特征、特性和/或元件可以单独地使用或与结合其他实施例描述的特征、特性和/或元件组合来使用。因此，本领域技术人员将理解的是，在不脱离如权利要求阐述的本发明的精神和范围的情况下，可以作出形式和细节上的各种改变。

Claims (26)

1.一种薄膜晶体管基底，所述薄膜晶体管基底包括：
基底；
薄膜晶体管，在所述基底上；以及
绝缘层，包括至少一个虚设孔，所述至少一个虚设孔在所述薄膜晶体管的上部区域或所述薄膜晶体管的外围区域中的一个或更多个中，
在所述至少一个虚设孔中填埋的材料是与所述绝缘层的材料不同的绝缘材料。
2.根据权利要求1所述的薄膜晶体管基底，其中，所述绝缘层包括至少一个接触孔，导电材料填埋在所述至少一个接触孔中。
3.根据权利要求2所述的薄膜晶体管基底，其中，所述至少一个虚设孔与所述至少一个接触孔具有相同的宽度。
4.根据权利要求2所述的薄膜晶体管基底，其中：
所述薄膜晶体管包括在所述基底上的有源图案和与所述有源图案的至少一部分叠置的栅电极，
所述薄膜晶体管基底还包括通过在所述至少一接触孔中填埋的所述导电材料电连接到所述有源图案的导电层，并且
所述绝缘层是在所述栅电极与所述导电层之间的层间绝缘层。
5.根据权利要求4所述的薄膜晶体管基底，所述薄膜晶体管基底还包括覆盖所述绝缘层和所述导电层的平坦化层，
其中，所述平坦化层的一部分填埋在所述至少一个虚设孔中。
6.根据权利要求4所述的薄膜晶体管基底，所述薄膜晶体管基底还包括在所述有源图案与所述栅电极之间的栅极绝缘层，
其中，所述至少一个虚设孔包括穿透所述栅极绝缘层并延伸到所述基底的上表面的第一虚设孔。
7.根据权利要求4所述的薄膜晶体管基底，其中，所述至少一个虚设孔包括延伸到所述栅电极的上表面的第二虚设孔。
8.根据权利要求4所述的薄膜晶体管基底，所述薄膜晶体管基底还包括：
第一栅极绝缘层，在所述有源图案与所述栅电极之间，所述第一栅极绝缘层包括氧化硅；以及
第二栅极绝缘层，在所述第一栅极绝缘层与所述栅电极之间，所述第二栅极绝缘层包括氮化硅。
9.根据权利要求4所述的薄膜晶体管基底，其中，所述栅电极包括铝。
10.根据权利要求2所述的薄膜晶体管基底，其中：
所述薄膜晶体管包括在所述基底上的有源图案和与所述有源图案的至少一部分叠置的栅电极，并且
所述薄膜晶体管基底还包括：
第一导电层，在所述栅电极上，所述第一导电层包括与所述栅电极的至少一部分叠置的上电极，其中，所述上电极和所述栅电极形成电容器；以及
第二导电层，包括通过在所述至少一个接触孔中填埋的所述导电材料电连接到所述上电极的电源线，所述电源线将电源电压施加到所述上电极，
其中，所述绝缘层是在所述第一导电层与所述第二导电层之间的层间绝缘层。
11.根据权利要求10所述的薄膜晶体管基底，所述薄膜晶体管基底还包括覆盖所述绝缘层和所述第二导电层的平坦化层，
其中，所述平坦化层的一部分填埋在所述至少一个虚设孔中。
12.根据权利要求10所述的薄膜晶体管基底，所述薄膜晶体管基底还包括：
栅极绝缘层，在所述有源图案与所述栅电极之间；以及
介电层，在所述栅电极与所述第一导电层之间，
其中，所述至少一个虚设孔包括穿透所述栅极绝缘层和所述介电层并延伸到所述基底的上表面的第一虚设孔。
13.根据权利要求10所述的薄膜晶体管基底，其中，所述至少一个虚设孔包括延伸到所述上电极的上表面的第二虚设孔。
14.根据权利要求1所述的薄膜晶体管基底，其中：
所述绝缘层包括无机绝缘材料，并且
在所述至少一个虚设孔中填埋的所述材料是有机绝缘材料。
15.根据权利要求1所述的薄膜晶体管基底，其中，所述虚设孔是圆形、椭圆形或多边形形状。
16.一种显示装置，所述显示装置包括：
根据权利要求1所述的薄膜晶体管基底；以及
显示器件，在所述薄膜晶体管基底上。
17.一种制造薄膜晶体管基底的方法，所述方法包括：
在基底上形成薄膜晶体管；
在所述薄膜晶体管的上部区域或所述薄膜晶体管的外围区域中的一个或更多个中形成包括至少一个虚设孔的绝缘层；以及
在所述至少一个虚设孔中填埋与所述绝缘层的材料不同的绝缘材料。
18.根据权利要求17所述的方法，其中：
形成所述绝缘层的步骤包括：形成所述绝缘层使得所述绝缘层包括所述至少一个虚设孔和至少一个接触孔，并且
所述方法还包括：在所述至少一个接触孔中填埋导电材料。
19.根据权利要求18所述的方法，其中，形成所述绝缘层的步骤包括：将所述至少一个虚设孔和至少一个接触孔形成为具有相同的宽度。
20.根据权利要求18所述的方法，其中：
形成所述薄膜晶体管的步骤包括：在所述基底上形成有源图案，并形成栅电极，使得所述栅电极与所述有源图案的至少一部分叠置，
在所述至少一个接触孔中填埋所述导电材料的步骤包括：形成通过在所述至少一个接触孔中填埋的所述导电材料电连接到所述有源图案的导电层，并且
形成所述绝缘层的步骤包括：在形成所述栅电极的步骤与形成所述导电层的步骤之间形成层间绝缘层。
21.根据权利要求20所述的方法，所述方法还包括：形成覆盖所述绝缘层和所述导电层的平坦化层，其中，所述平坦化层的一部分填埋在所述至少一个虚设孔中。
22.根据权利要求20所述的方法，所述方法还包括：在形成所述有源图案的步骤与形成所述栅电极的步骤之间形成栅极绝缘层，
其中，形成所述绝缘层的步骤还包括：形成穿透所述栅极绝缘层并延伸到所述基底的上表面的第一虚设孔。
23.根据权利要求20所述的方法，其中，形成所述绝缘层的步骤包括：
在所述基底上涂覆绝缘材料；以及
形成延伸到所述栅电极的上表面的第二虚设孔。
24.根据权利要求17所述的方法，其中：
形成所述绝缘层的步骤包括：形成包括无机绝缘材料的绝缘层，并且
在所述至少一个虚设孔中填埋的所述材料是有机绝缘材料。
25.根据权利要求17所述的方法，其中，所述虚设孔是圆形、椭圆形或多边形形状。
26.一种制造显示装置的方法，所述方法包括：
制备根据权利要求17所述的方法制造的薄膜晶体管基底；以及
在所述薄膜晶体管基底上形成显示器件。
CN201610082176.5A 2015-02-09 2016-02-05 薄膜晶体管基底、其制造方法、显示装置及其制造方法 Active CN105870126B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0019663 2015-02-09
KR1020150019663A KR102328678B1 (ko) 2015-02-09 2015-02-09 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법

Publications (2)

Publication Number Publication Date
CN105870126A true CN105870126A (zh) 2016-08-17
CN105870126B CN105870126B (zh) 2021-11-19

Family

ID=55359418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610082176.5A Active CN105870126B (zh) 2015-02-09 2016-02-05 薄膜晶体管基底、其制造方法、显示装置及其制造方法

Country Status (4)

Country Link
US (1) US20160233253A1 (zh)
EP (1) EP3054484A1 (zh)
KR (1) KR102328678B1 (zh)
CN (1) CN105870126B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783628A (zh) * 2017-02-27 2017-05-31 武汉华星光电技术有限公司 薄膜晶体管的制作方法、薄膜晶体管及显示器
CN110085627A (zh) * 2018-01-26 2019-08-02 三星显示有限公司 发光显示装置
CN110707137A (zh) * 2019-10-29 2020-01-17 武汉华星光电半导体显示技术有限公司 显示面板
US11329073B2 (en) 2019-10-29 2022-05-10 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702744B (zh) * 2016-04-05 2020-07-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
KR20180099974A (ko) 2017-02-27 2018-09-06 삼성디스플레이 주식회사 반도체 장치
CN107315293B (zh) * 2017-05-22 2020-08-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN107275349A (zh) * 2017-07-18 2017-10-20 深圳市华星光电半导体显示技术有限公司 Amoled器件的阵列基板的制作方法
KR102504436B1 (ko) 2017-12-18 2023-03-02 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109994510B (zh) 2018-01-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
KR102500799B1 (ko) * 2018-03-09 2023-02-20 삼성디스플레이 주식회사 트랜지스터 기판 및 이를 구비하는 표시 장치
KR102596210B1 (ko) * 2018-05-25 2023-10-30 엘지디스플레이 주식회사 Tft 기판 및 이를 포함한 표시장치
US11889706B2 (en) * 2018-09-28 2024-01-30 Samsung Display Co., Ltd. Display device
KR102620972B1 (ko) * 2018-10-23 2024-01-05 삼성디스플레이 주식회사 디스플레이 장치
CN110600493A (zh) * 2019-08-13 2019-12-20 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
KR20210021218A (ko) 2019-08-16 2021-02-25 삼성디스플레이 주식회사 표시 장치
CN111276636B (zh) * 2020-02-17 2021-03-16 武汉华星光电半导体显示技术有限公司 有机发光二极管显示器及其制造方法
CN113053309B (zh) * 2021-03-22 2022-08-30 武汉天马微电子有限公司 显示面板和显示装置
KR20240033744A (ko) * 2022-09-05 2024-03-13 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154677A (zh) * 2006-09-27 2008-04-02 群康科技(深圳)有限公司 主动矩阵式有机电激发光显示器及其制造方法
CN101202296A (zh) * 2006-12-11 2008-06-18 株式会社日立制作所 薄膜晶体管装置、图像显示装置及其制造方法
US20080179593A1 (en) * 2007-01-25 2008-07-31 Ji-Suk Lim Thin film transistor array panel and method of manufacturing the same
US20110227078A1 (en) * 2010-03-16 2011-09-22 Samsung Mobile Display Co., Ltd. Display device and method of manufacturing the same
US20110303922A1 (en) * 2010-06-09 2011-12-15 Samsung Mobile Display Co., Ltd. Display device and method for manufacturing the same
CN102651371A (zh) * 2012-04-06 2012-08-29 北京京东方光电科技有限公司 阵列基板及其制作方法和显示装置
EP2624299A1 (en) * 2012-02-01 2013-08-07 Samsung Display Co., Ltd. Semiconductor device and flat panel display including the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4115761B2 (ja) * 2002-07-05 2008-07-09 アルプス電気株式会社 アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置
JP4570420B2 (ja) * 2004-08-23 2010-10-27 三菱電機株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法
KR20060021188A (ko) * 2004-09-02 2006-03-07 삼성전자주식회사 다결정 박막 트랜지스터 및 이의 제조방법
KR20060121370A (ko) * 2005-05-24 2006-11-29 삼성전자주식회사 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR100703157B1 (ko) * 2005-09-15 2007-04-06 삼성전자주식회사 표시 장치
KR101002664B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
WO2011064819A1 (ja) * 2009-11-27 2011-06-03 パナソニック株式会社 発光表示装置
KR101746617B1 (ko) * 2010-09-24 2017-06-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101804554B1 (ko) * 2010-11-01 2017-12-05 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR101923172B1 (ko) * 2011-05-16 2018-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US8440526B2 (en) * 2011-09-23 2013-05-14 Winbound Electronics Corp. Method of fabricating memory
KR101971594B1 (ko) * 2012-02-16 2019-04-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101971141B1 (ko) * 2012-12-18 2019-08-13 엘지디스플레이 주식회사 유기발광 디스플레이장치 및 그 제조방법
JP5964807B2 (ja) * 2013-08-30 2016-08-03 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
KR102415752B1 (ko) * 2015-03-24 2022-07-01 삼성디스플레이 주식회사 표시 장치
KR102441560B1 (ko) * 2015-04-07 2022-09-08 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 유기 발광 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154677A (zh) * 2006-09-27 2008-04-02 群康科技(深圳)有限公司 主动矩阵式有机电激发光显示器及其制造方法
CN101202296A (zh) * 2006-12-11 2008-06-18 株式会社日立制作所 薄膜晶体管装置、图像显示装置及其制造方法
US20080179593A1 (en) * 2007-01-25 2008-07-31 Ji-Suk Lim Thin film transistor array panel and method of manufacturing the same
US20110227078A1 (en) * 2010-03-16 2011-09-22 Samsung Mobile Display Co., Ltd. Display device and method of manufacturing the same
US20110303922A1 (en) * 2010-06-09 2011-12-15 Samsung Mobile Display Co., Ltd. Display device and method for manufacturing the same
EP2624299A1 (en) * 2012-02-01 2013-08-07 Samsung Display Co., Ltd. Semiconductor device and flat panel display including the same
CN102651371A (zh) * 2012-04-06 2012-08-29 北京京东方光电科技有限公司 阵列基板及其制作方法和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783628A (zh) * 2017-02-27 2017-05-31 武汉华星光电技术有限公司 薄膜晶体管的制作方法、薄膜晶体管及显示器
CN106783628B (zh) * 2017-02-27 2019-12-03 武汉华星光电技术有限公司 薄膜晶体管的制作方法、薄膜晶体管及显示器
CN110085627A (zh) * 2018-01-26 2019-08-02 三星显示有限公司 发光显示装置
CN110707137A (zh) * 2019-10-29 2020-01-17 武汉华星光电半导体显示技术有限公司 显示面板
CN110707137B (zh) * 2019-10-29 2021-09-24 武汉华星光电半导体显示技术有限公司 显示面板
US11329073B2 (en) 2019-10-29 2022-05-10 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel

Also Published As

Publication number Publication date
CN105870126B (zh) 2021-11-19
KR20160098601A (ko) 2016-08-19
US20160233253A1 (en) 2016-08-11
KR102328678B1 (ko) 2021-11-19
EP3054484A1 (en) 2016-08-10

Similar Documents

Publication Publication Date Title
CN105870126A (zh) 薄膜晶体管基底、其制造方法、显示装置及其制造方法
CN108281462B (zh) 有机发光显示装置
KR102081283B1 (ko) 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법
US11245102B2 (en) Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof
CN105895655B (zh) 具有高孔径比的有机发光二极管显示器及其制造方法
CN104752482B (zh) 有机发光二极管显示装置
US11839113B2 (en) Organic light emitting diode display and manufacturing method thereof
KR101525804B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US10340324B2 (en) Organic light-emitting diode display
CN102576722B (zh) El显示面板、el显示装置以及el显示面板的制造方法
CN106469745A (zh) 有机发光二极管显示器及其制造方法
CN107275368A (zh) 像素及包括像素的有机发光显示设备
CN104051493A (zh) 有机发光显示装置
CN106057815A (zh) 薄膜晶体管基底、其制造方法、显示装置及其制造方法
KR100647599B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
CN106571382A (zh) 有机发光二极管显示器
CN105070737B (zh) 显示面板的像素单元及其制作方法
CN104716156A (zh) 一种有机发光显示装置及其制备方法
CN106057816A (zh) 薄膜晶体管基底和包括该薄膜晶体管基底的显示装置
CN106935654A (zh) 用于显示设备的薄膜晶体管
CN106129061A (zh) 有机发光二极管显示器
KR20160082865A (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
CN107204354A (zh) 有机发光显示装置
CN101656263A (zh) 有机发光显示器、制造有机发光显示器的方法及显示设备
CN110137219A (zh) 发光二极管显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant