CN105551519A

CN105551519A - 存储设备、存储系统以及操作存储设备的方法

Info

Publication number: CN105551519A
Application number: CN201510702204.4A
Authority: CN
Inventors: 朴贤国; 尹治元; 李永宅
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2014-10-28
Filing date: 2015-10-26
Publication date: 2016-05-04
Anticipated expiration: 2035-10-26
Also published as: CN105551519B; US9633726B2; KR102217243B1; US20160118117A1; KR20160049872A

Abstract

本申请公开了存储设备、存储系统以及操作存储设备的方法。操作具有多个字线和多个位线的电阻式存储设备的方法包括选择连接到第一位线的一个或多个第一存储单元，选择连接到第二位线的一个或多个第二存储单元，并且使用第一写驱动器对第一和第二存储单元同时执行复位写操作。

Description

存储设备、存储系统以及操作存储设备的方法

相关申请的交叉引用

本申请要求于2014年10月28日向韩国知识产权局提交的韩国专利申请第10-2014-0147626号的权益，通过引用将其全部公开内容结合于此。

技术领域

本申请涉及电阻式存储设备，并且更具体地，涉及执行擦除和验证操作的电阻式存储设备、电阻式存储系统以及操作电阻式存储设备的方法。

背景技术

随着对于大容量和低电耗的存储设备的需求增加，研究了非易失性且不必刷新的下一代存储设备。下一代存储设备具有动态随机存取存储器(dynamicrandomaccessmemory，DRAM)的高集成度、静态RAM(staticRAM，SRAM)的快速响应等等。相变RAM(phasechangeRAM，PRAM)、纳米浮栅存储器(nanofloatinggatememory，NFGM)、聚合物RAM(polymerRAM，PoRAM)、磁性RAM(magneticRAM，MRAM)、铁电RAM(ferroelectricRAM，FeRAM)、电阻式RAM(resistiveRAM，RRAM)等等被作为满足以上要求的下一代存储设备来讨论。

发明内容

本申请公开了改善了擦除和验证操作的电阻式存储设备、电阻式存储系统以及操作电阻式存储设备的方法。

根据本申请的一方面，提供一种操作具有多个字线和多个位线的电阻式存储设备的方法。所述方法包括选择连接到第一位线的一个或多个第一存储单元，选择连接到第二位线的一个或多个第二存储单元，并且使用第一写驱动器对第一和第二存储单元同时执行复位写操作。

根据本申请的另一方面，提供一种操作具有多个字线和多个位线的电阻式存储设备的方法。所述方法包括选择连接到一个或多个字线或一个或多个位线的两个或更多个存储单元并将读取结果提供给第一感测放大器。读取结果被从被选存储单元在从字线到位线的方向上传送。所述方法还包括通过经由第一感测放大器同时验证被选的两个或更多个存储单元来生成验证结果。

根据本申请的另一方面，提供一种操作具有彼此交叉地布置的多个第一信号线和多个第二信号线的电阻式存储设备的方法。所述方法包括接收擦除请求或者写请求，在布置于多个第一信号线与第一写驱动器之间的多个开关的控制下将第一写驱动器电连接到至少两个第一信号线，并且响应于擦除请求或者写请求，通过第一写驱动器同时擦除至少两个存储单元。擦除操作通过提供给连接到存储单元的第一和第二信号线的电压信号来控制。

根据本申请的另一方面，提供一种包括具有布置在多个字线与多个位线交叉的区域中的多个存储单元的存储单元阵列的电阻式存储设备。读/写电路对多个存储单元执行读/写操作并且具有多个写驱动器。控制逻辑控制连接到两个或更多个位线的多个存储单元被选择并且被选存储单元被通过使用一个写驱动器同时擦除。

根据本申请的另一方面，提供一种同时操作电阻式存储器的存储单元的方法，所述存储单元被多个第一信号线之一和多个第二信号线之一唯一寻址。所述方法包括将信号施加到第一信号线中的一个或多个中的每一者，并且将另一信号施加到第二信号线中的两个或更多个中的每一者，从而选择一个或多个第一信号线和两个或更多个第二信号线所唯一寻址的多个电阻式存储单元。在被选存储单元中的每一者两端同时施加电压。

附图说明

从下列结合附图的详细描述，将更清楚地理解本申请的示例性实施例，附图中：

图1是根据示例性实施例的包括存储设备的存储系统的框图；

图2是图示图1的存储设备的示例性实施例的框图；

图3是图示图2的存储单元阵列的示例性实施例的电路图；

图4A到4C是图示图3的存储单元的变更示例的电路图；

图5是示出存储单元的电压电流特性曲线的曲线图；

图6A和6B是示出根据示例性实施例的擦除操作和验证操作的构思的曲线图；

图7是根据另一示例性实施例的执行擦除和验证操作的存储设备的框图；

图8A、8B和8C是示出擦除操作的各种示例的框图；

图9是图示在擦除操作期间选择存储单元的示例的电路图；

图10是图示在擦除操作期间选择存储单元的另一示例的电路图；

图11是图示在擦除操作期间选择存储单元的另一示例的电路图；

图12是图示在擦除操作期间选择存储单元的另一示例的电路图；

图13A、13B和13C是图示在验证操作期间选择存储单元的示例的电路图；

图14A和14B是图示在验证操作期间选择存储单元的另一示例的电路图；

图15A和15B是图示在验证操作期间选择存储单元的另一示例的电路图；

图16是用于描述根据示例性实施例的操作电阻式存储设备的方法的流程图；

图17是用于描述根据另一示例性实施例的操作电阻式存储设备的方法的流程图；

图18和图19是图示根据另一示例性实施例的电阻式存储设备的示例的电路图；

图20和图21是图示根据其它示例性实施例的电阻式存储设备的示例的框图；

图22是根据另一示例性实施例的存储系统的框图；

图23是图示将根据任意一个示例性实施例的存储系统应用到存储卡系统的示例的框图；

图24是图示将根据任意一个示例性实施例的存储系统应用到固态驱动器(solidstatedrive，SSD)系统的示例的框图；以及

图25是包括根据任意一个示例性实施例的存储系统的计算系统的框图。

具体实施方式

如本文使用的术语“和/或”包括一个或多个相关列出项目中的任意一个以及所有组合。诸如“…中的至少一个”那样的表述当在元素列表之前时修饰整个元素列表而不修饰该列表中的单个元素。

现在将参照附图更全面地描述本申请，附图中示出了本申请的实施例。然而，本申请不局限于此，并且将会理解，可对其进行形式上和细节上的各种改变而不会脱离权利要求的精神和范围。也就是说，对特定结构或功能的描述仅被提出来解释本申请的示例性实施例。贯穿图中，同样的参考标记表示同样的元素。图中组件的大小为了解释方便可能被夸大了。

本说明书中使用的术语被用于解释具体示例性实施例，而不用于限制本申请。因此，本说明书中以单数形式使用的表述也包括其复数形式的表述，除非上下文中清楚地另外规定。此外，诸如“包括”或“包含”之类的术语可被解释为表示某一特性、数量、步骤、操作、组成元素或者它们的组合，而并不被解释为排除存在对一个或多个其它特性、数量、步骤、操作、组成元素或者它们的组合的添加的可能性。

诸如“第一”和“第二”之类的术语在本文中仅用来描述多种组成元素，但这些组成元素并不受这些术语限制。这样的术语仅用于将一个组成元素与另一组成元素区分开来的目的。例如，在不脱离本申请的权利范围的情况下，第一组成元素可被称为第二组成元素，反之亦然。

除非另外定义，否则本文使用的包括技术术语或科学术语的所有术语的含义与本申请可属于的领域的普通技术人员通常理解的含义相同。如在通常使用的词典中定义的那些的术语被解释为含义与其在相关技术的上下文中的含义匹配，并且除非另外清楚地定义，否则其不被理想化地或过度正式地解释。

图1是根据示例性实施例的包括存储设备100的存储系统10的框图。在本示例性实施例中，存储设备100可包括多种类型的存储单元。当存储设备100包括例如电阻式存储单元之时，存储设备100可被称为电阻式存储设备。可替换地，在本示例性实施例中，因为该电阻式存储单元被布置在多个第一信号线与多个第二信号线交叉的区域处，所以该电阻式存储设备可被称为交叉点(cross-point)存储设备。在下列对示例性实施例的描述中，存储设备100可被假定为电阻式存储设备。

参照图1，存储系统10可包括存储设备100和存储控制器200。存储设备100可包括存储单元阵列110、读/写电路120和控制逻辑130。当存储单元阵列110包括电阻式存储单元时，存储系统10可被称为电阻式存储系统。根据本示例性实施例，存储设备100可按单元或者区域为单位来执行擦除操作。此外，验证擦除操作的验证操作可被执行。控制逻辑130可包括擦除/验证控制器131来控制擦除和验证操作。

响应于来自主机HOST的读/写请求，存储控制器200可控制存储设备100读取存储在存储设备100中的数据或者将数据写存储设备100中。详细地，存储控制器200可通过向存储设备100提供地址ADDR、命令CMD和控制信号CTRL来控制关于存储设备100的编程或者写、读取和擦除操作。此外，要写的数据DATA和要读取的数据DATA可在存储控制器200与存储设备100之间通信。

虽然未示出，但存储控制器200可包括随机存取存储器(RAM)、处理单元、主机接口和存储器接口。RAM可被用作处理单元的操作存储器。处理单元可控制存储控制器200的操作。主机接口可包括用于在主机Host与存储控制器200之间执行数据交换的协议。例如，存储控制器200可被配置成通过各种接口协议中的至少一种来与诸如主机Host那样的外部设备通信，所述各种接口协议诸如通用串行总线(universalserialbus，USB)、多媒体卡(multi-mediacard，MMC)、外围组件快速互连(peripheralcomponentinterconnectexpress，PCI-E)、高级技术附件(advancedtechnologyattachment，ATA)、串行ATA、并行ATA、小型计算机系统接口(smallcomputersysteminterface，SCSI)、增强型小型磁盘机接口(enhancedsmalldiskinterface，ESDI)、电子集成驱动器(integrateddriveelectronics，IDE)等等。

存储单元阵列110可包括布置在第一信号线与第二信号线交叉的区域处的多个存储单元(未示出)。在一个示例性实施例中，第一信号线可以是多个位线并且第二信号线可以是多个字线。在另一示例性实施例中，第一信号线可以是多个字线并且第二信号线可以是多个位线。

此外，每个存储单元可以是存储一位数据的单电平单元(single-levelcell，SLC)或者存储至少两位数据的多电平单元(multi-levelcell，MLC)。可替换地，存储单元阵列110可一起包括SLC和MLC。当一位数据被写一个存储单元时，该存储单元根据所写的数据可具有两种阻抗电平(resistancelevel)分布。可替换地，当两位数据被写一个存储单元时，该存储单元根据所写的数据可具有四种阻抗电平分布。在另一示例性实施例，当三位数据被写一个存储单元(即，三电平单元(triplelevelcell))时，该存储单元根据所写的数据可具有八种阻抗电平分布。然而，本申请不局限于此，并且在另一示例性实施例中，存储单元每个可存储四位或更多位数据。

此外，在一个示例性实施例中，存储单元阵列110可包括二维水平结构的存储单元。在另一示例性实施例中，存储单元阵列110可包括三维垂直结构的存储单元。

可替换地，存储单元阵列110可包括具有可变电阻器器件(未示出)的电阻式存储单元。例如，当可变电阻器器件由诸如锗锑碲(germanium-antimony-tellurium，GST或者Ge-Sb-Te)那样的相变材料形成，并且因此电阻根据温度而改变时，该电阻式存储设备可以是相变RAM(PRAM)。在另一示例中，当可变电阻器器件由上电极、下电极和介于其间的复合金属氧化物形成时，该电阻式存储器件可以是电阻式RAM(RRAM)。在另一示例中，当可变电阻器器件由磁性上电极、磁性下电极和介于其间的介电材料形成时，该电阻式存储器件可以是磁性RAM(MRAM)。

读/写电路120相对于存储单元执行读取和写操作。读/写电路120可经由多个信号线，例如位线，来连接到存储单元，并且可包括向存储单元写数据的写驱动器以及用于感测存储单元的电阻分量的感测放大器。当存储单元阵列110包括位线之时，读/写电路120可包括多个写驱动器以及与其相对应的多个感测放大器。例如，一个写驱动器和一个感测放大器可被与一个位线相对应地布置。可替换地，当一个写驱动器和一个感测放大器可被与两个或更多个位线相对应地布置之时，写驱动器和感测放大器中的每一者可由这些位线共享。

控制逻辑130可控制存储设备100的总体操作并且可控制读/写电路120来执行诸如写和读取之类的存储器操作。在示例中，存储设备100可包括用于生成用于读取和写操作的各种写电压和读电压的电力生成器(未示出)。写电压和读电压的电平可在控制逻辑130的控制下进行调整。此外，存储设备100可包括用于生成用于读取操作的各种参考信号的参考信号生成器(未示出)。例如，参考信号生成器可生成参考电流和/或参考电压。参考电流和/或参考电压的电平可在控制逻辑130的控制下进行调整。

在存储设备100的写操作中，存储单元阵列110的存储单元的可变电阻器的电阻值可根据写数据来增加或减小。例如，存储单元阵列110的每个存储单元可根据当前存储的数据而具有电阻值，并且电阻值可根据要写每个存储单元的数据来增加或减小。以上写操作可分为复位写操作(resetwriteoperation)以及置位写操作(setwriteoperation)。在电阻式存储单元中，置位状态可具有相对较低的电阻值，而复位状态可具有相对较高的电阻值。当复位写操作可在可变电阻器的电阻值增加的方向上执行写操作的时候，置位写操作可在可变电阻器的电阻值减小的方向上执行写操作。

当跟存储设备100与存储控制器200之间的各种存储器操作有关的命令CMD在先前被设定并且命令CMD被从存储控制器200提供给存储设备100之时，存储设备100执行与其相对应的存储器操作。根据本示例性实施例，可在存储设备100与存储控制器200之间定义擦除命令，并且存储设备100可响应于指示擦除请求的命令CMD对一个或多个存储单元执行擦除操作。

在示例性实施例中，可按单元或预定区域为单位来执行擦除操作。擦除单位的区域可被不同地定义，例如，该区域可对应于页、贴片(tile)或者包括多个贴片的单元块。页可被定义为包括连接到相同字线的多个存储单元的概念。贴片可按各种方式来定义，例如，被定义为包括布置在共享一个行解码器的多个字线与共享一个列解码器的多个位线交叉的区域处的存储单元的概念。

根据本示例性实施例的擦除操作可对应于将存储单元的电阻分布移动到一个状态的操作。例如，擦除操作可通过增加存储单元的电阻值的复位写操作来执行。从而，擦除的存储单元可具有拥有大电阻值的复位状态。可顺序地执行验证操作，该验证操作用于根据擦除结果确定相对于处于复位状态下的存储单元是否正常执行写操作。然而，本示例性实施例不局限于此，并且例如，擦除操作可通过减小存储单元的电阻值的置位写操作来执行。

根据本示例性实施例的擦除操作可通过使用另外的命令CMD来执行。例如，当相对于存储单元的擦除操作通过复位写来执行时，存储控制器200可进行控制以使得通过将跟复位状态相对应的写数据DATA与写命令CMD一起提供给存储设备100来执行擦除操作。

此外，根据本示例性实施例的擦除操作可在各种情况下执行。在示例性实施例中，存储系统10可确定擦除操作是必要的而与来自主机HOST的请求无关，并且从而可执行擦除操作。与NAND快闪存储器的空闲块生成操作类似，存储系统10可确定相对于存储单元阵列110的至少部分区域的擦除操作是必要的，并且根据确定结果控制执行擦除操作。例如，当以贴片为单位执行擦除操作时，写要擦除的贴片的有效数据被移到另一贴片，然后可对包括在要擦除的贴片中的存储单元执行擦除操作。

此外，在示例中，对存储单元的擦除操作可被控制为在生成写操作期间执行。例如，当从主机HOST接收到写请求时，存储系统10首先对实际要执行写操作的存储单元执行擦除操作，从而所有存储单元都可具有复位状态。在如上所述地执行擦除操作之后，伴随写命令CMD的写数据DATA被写存储单元。因为存储单元由于擦除操作具有复位状态，所以通过擦除操作对存储单元执行置位写操作，并且因此写操作可完成。

根据本示例性实施例，在执行擦除操作时，两个或更多个存储单元可同时被擦除。详细地，一个写驱动器，例如第一写驱动器可同时对两个或更多个存储单元执行擦除操作。例如，第一写驱动器可电连接到一个位线并且可同时对布置在一个位线与两个或更多个字线交叉的区域中的存储单元执行擦除操作。可替换地，在另一示例中，第一写驱动器可电连接到两个或更多个位线并且可同时对布置在两个或更多个位线与至少一个字线交叉的区域中的存储单元执行擦除操作。

在上述擦除操作被执行之后，可相对于擦除操作执行验证操作。也可同时对两个或更多个存储单元执行根据本示例性实施例的验证操作。详细地，电连接到一个感测放大器，例如第一感测放大器的两个或更多个存储单元同时被读取。第一感测放大器可从两个或更多个存储单元接收读取结果并且生成验证结果。根据验证结果，当一个或多个存储单元未被正常擦除时，可控制重复执行擦除操作。

在擦除操作和验证操作中同时选择多个存储单元的方法可按各种方式来执行。例如，存储控制器200可直接生成地址ADDR以指示要被擦除或验证的存储单元，并且将所生成的地址ADDR提供给存储设备100。可替换地，与存储单元的选择有关的各条信息被存储在存储设备100中，并且当存储控制器200给存储设备100提供指示要擦除的单元区域的地址ADDR时，存储设备100可直接生成指示包括在该单元区域中的存储单元的内部地址。

可替换地，存储控制器200和存储设备100可被集成为一个半导体设备。例如，存储控制器200和存储设备100可被集成为一个半导体设备，从而形成存储卡。例如，被集成为一个半导体设备的存储控制器200和存储设备100可形成PC卡(PCMCIA)、紧凑闪存卡(compactflashcard，CF)、智能媒体卡(SM/SMC)、存储棒、多媒体卡(MMC、RS-MMC或者MMCmicro)、SD卡(SD、迷你SD、微SD)、通用快闪存储器(universalflashmemory，UFS)等等。在另一示例中，存储控制器200和存储设备100可被集成为形成固态盘/驱动器(SSD)的一个半导体设备。

如上配置的存储系统10中包括的存储设备100的详细操作的示例被示出如下。图2是图示图1的存储设备100的示例的框图。

参照图2，存储设备100可包括存储单元阵列110、读/写电路120和控制逻辑130。此外，存储设备100还可包括电力生成器140、行解码器150和列解码器160。此外，读/写电路120可包括感测放大器121和写驱动器122。控制逻辑130可包括擦除/验证控制器131。

图2的存储设备100的操作的示例被描述如下。

存储单元阵列110中提供的存储单元可连接到多个第一信号线和多个第二信号线。第一信号线可以是位线BL并且第二信号线可以是字线WL。因为各种电压信号或者电流信号是通过位线BL和字线WL提供的，所以数据可从被选存储单元读取或者被写被选存储单元，并且在其它非被选存储单元上的数据读取或写可被避免。

可替换地，用于指示要访问的存储单元的地址ADDR可与命令CMD一起接收到。地址ADDR可包括用于选择存储单元阵列110的字线WL的行地址X_ADDR和用于选择存储单元阵列110的位线BL的列地址Y_ADDR。行解码器150响应于行地址X_ADDR执行字线选择操作。列解码器160响应于列地址Y_ADDR执行位线选择操作。

被连接到位线BL的读/写电路120可将数据写存储单元或者可从存储单元读取数据。在写和读取操作期间，各种电压信号或者电流信号可被提供给存储单元阵列110。在示例性实施例中，当按单极方法执行存储器操作时，置位电压Vset和复位电压Vreset可被通过列解码器160提供给位线BL。在另一示例性实施例中，当按双极方法执行存储器操作时，复位电压Vreset可被通过行解码器150提供给字线WL。

可替换地，电力生成器140可生成被用于数据读取操作的参考电压Vref和参考电流Iref。在另一示例性实施例中，用于数据读取的参考电压Vref和参考电流Iref可由其它电力生成单元生成。

此外，读/写电路120可对存储单元执行验证和读取操作，通过确定存储单元的读取结果来生成通过/失败信号P/F作为验证结果，并且将验证结果提供给控制逻辑130。控制逻辑130可参照P/F信号来控制存储单元阵列110的读取、写和验证操作。

控制逻辑130可基于从存储控制器200接收到的命令CMD、地址ADDR和控制信号CTRL输出各种控制信号CTRL_RW以将数据写存储单元阵列110或者从存储单元阵列110读取数据。从而，控制逻辑130可控制存储设备100中的各种操作。

根据本示例性实施例，存储设备100可在各种情况下对存储单元执行擦除操作。例如，根据来自主机HOST的擦除请求，可响应于擦除命令CMD来执行擦除操作。此外，可响应于从存储控制器200提供的写命令CMD执行擦除操作。此外，根据来自主机HOST的写请求，首先对要执行数据写操作的存储单元执行擦除操作，然后可在擦除操作之后执行实际数据写操作。此外，与来自主机HOST的擦除请求无关，都可控制存储设备100执行擦除操作。

虽然图2图示了擦除/验证控制器131具体实现在控制逻辑130内部，但本示例性实施例不局限于此。例如，擦除/验证控制器131可包括用于根据检查命令CMD的结果来确定是否进入擦除模式的单元以及用于生成指示要擦除的存储单元的地址的单元，并且这些单元中的至少一个可具体实现在控制逻辑130外部。

图3是图示图2的存储单元阵列110的示例的电路图。存储单元阵列110可包括多个单元区域，并且图3图示了这些单元区域之一。

参照图3，存储单元阵列110可包括多个字线WL1-WLm、多个位线BL1-BLn和多个存储单元MC。字线WL的数目、位线BL的数目和存储单元MC的数目可根据示例性实施例而被不同地改变。此外，连接到相同字线WL的存储单元MC可被定义用于每个页。

每个存储单元MC可包括可变电阻器R和选择器件D。可变电阻器R可被称为可变电阻器器件或者可变电阻器材料，并且选择器件D可被称为切换器件。

在一个示例性实施例中，可变电阻器R可连接在位线BL1-BLn之一与选择器件D之间。选择器件D可连接在可变电阻器R与字线WL1-WLm之一之间。然而，本申请不局限于此，并且选择器件D可连接在位线BL1-BLn之一与可变电阻器R之间，并且可变电阻器R可连接在选择器件D与字线WL1-WLm之一之间。

可变电阻器R可由于施加的电脉冲而变化成多个电阻状态之一。在一个示例性实施例中，可变电阻器R可包括具有根据电流量而改变的晶体状态的相变材料。各种类型的材料，包括：两元素复合物，诸如GaSb、InSb、InSe、Sb₂Te₃和GeTe；三元素复合物，诸如GeSbTe、GaSeTe、InSbTe、SnSb₂Te₄和InSbGe；四元素复合物，诸如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)和Te₈₁Ge₁₅Sb₂S₂等等，可被用作相变材料。

相变材料可具有拥有相对较高电阻的非晶形状态和拥有相对较低电阻的晶体状态。相变材料可具有根据按照电流量生成的焦尔热而改变的相位。从而，可通过使用相变来写数据。

可替换地，在另一示例性实施例中，可变电阻器R可包括钙钛矿复合物、过渡金属氧化物、磁性材料、铁磁材料或者反铁磁材料以代替相变材料。

选择器件D可连接在字线WL1～WLm之一与可变电阻器R之间，并且可根据施加到所连接的字线和位线的电压来控制到可变电阻器R的电流供应。在一个示例性实施例中，选择器件D可以是P-N结二极管或者PIN结型二极管。二极管的阳极可连接到可变电阻器R并且二极管的阴极可连接到字线WL1～WLm之一。当二极管的阳极与阴极之间的电压差高于二极管的临界电压时，二极管可被导通以使得将电流供应给可变电阻器R。

图4A到4C是图示图3的存储单元MC的变更示例的电路图。

参照图4A，存储单元MCa可包括可变电阻器Ra。可变电阻器Ra可连接在位线BL与字线WL之间。存储单元MCa可通过施加到位线BL和字线WL中的每一者的电压来存储数据。

参照图4B，存储单元MCb可包括可变电阻器Rb和双向二极管Db。可变电阻器Rb可包括用于存储数据的电阻材料。双向二极管Db可连接在可变电阻器Rb与字线WL之间，并且可变电阻器Rb可连接在位线BL与双向二极管Db之间。双向二极管Db和可变电阻器Rb的位置可互换。双向二极管Db可阻断流过非选择电阻单元的漏电流。

参照图4C，存储单元MCc可包括可变电阻器Rc和晶体管TR。晶体管TR可以是选择器件，即，切换器件，其根据字线WL的电压许可或者阻断到可变电阻器Rc的电流的供应。在图4C的示例性实施例中，除了字线WL以外，可在可变电阻器Rc的相对端进一步提供用于调整电压电平的源极线SL。晶体管TR可连接在可变电阻器Rc与源极线SL之间，并且可变电阻器Rc可连接在位线BL与晶体管TR之间。晶体管TR和可变电阻器Rc的位置可互换。根据字线WL所驱动的晶体管TR的导通或截止，存储单元MCc可被选择或者可不被选择。

图5是示出存储单元MC的电压电流特性曲线的曲线图。

参照图5，横轴表示电压V并且纵轴表示电流I。当存储单元MC是多电平单元MLC时，存储单元MC根据存储的数据可具有多个电阻状态之一。例如，如图5中所图示的，存储单元MC可具有第一到第四电阻状态RS1、RS2、RS3和RS4之一。当存储单元处于第一电阻状态RS1时，电阻值可被定义为处于最大状态。当存储单元处于第四电阻状态RS4时，电阻值可被定义为处于最小状态。

如图5的曲线图的右侧中所图示的，存储单元的电阻值可通过置位写操作来减小。相反，如图5的曲线图的左侧中所图示的，存储单元的电阻值可通过复位写操作来增加。在置位写操作期间，置位电压Vset可被施加到存储单元MC，并且存储单元MC的电阻值可通过调整流过存储单元MC的置位电流Iset的电平来变化。此外，在复位写操作期间，电阻值可通过调整施加到存储单元MC的复位电压Vreset的电平来变化。此外，因为与置位写操作相比，复位写操作中的电流消耗相对较小，所以与置位写操作相比，相对较大数量的存储单元可同时被复位写。

根据本示例性实施例的擦除操作可通过将存储单元的电阻状态改变为任意一个电阻状态，例如通过将存储单元的电阻状态改变为具有最大电阻值的第一电阻状态RS1，来执行。

图6A和6B是示出根据示例性实施例的擦除操作和验证操作的构思的曲线图。如图6A中所图示的，多个存储单元根据所写数据而具有多个电阻状态State0～State3中的任意一个。例如，任意一个区域中包括的存储单元可具有各种电阻状态，并且当擦除操作在区域中执行之时，该区域中包括的所有存储单元都可具有擦除状态或者复位状态State0。

可替换地，如图6B中所图示的，在验证擦除操作时，可使用用于将电阻状态分类成复位状态State0和第一状态State1的参考电流Iref。例如，当通过预定读电压Vread读取存储单元时，相对小的读取电流流过处于擦除状态(即，具有相对大电阻值的状态)下的存储单元，并且因此可通过比较读取电流和参考电流Iref的电平来产生验证结果。当验证结果对应于失败时，可对包括至少相应存储单元的单元控制再次执行擦除操作。

图7是根据另一示例性实施例的执行擦除和验证操作的存储设备300的框图。如图7中所图示的，存储设备300可包括存储单元阵列310、读/写电路320和控制逻辑330。此外，存储设备300还可包括电力生成器340、行解码器350和列解码器360。此外，读/写电路320可包括多个写驱动器WD和多个感测放大器SA。此外，控制逻辑330可包括用于存储设备300的擦除和验证操作的擦除/验证控制器。擦除/验证控制器可包括地址生成单元331、信息存储单元332和验证执行单元333。如上所述，擦除/验证控制器的功能块的至少一部分可具体实现在控制逻辑330外部。可替换地，存储单元阵列310中包括的存储单元可被分成各种区域。例如，存储单元阵列310可包括一个或多个单元块CB并且每个单元块CB可包括多个贴片Tile。

控制逻辑330控制存储设备300根据外部命令CMD执行读取、写或者擦除操作。当根据本示例性实施例执行擦除操作时，擦除/验证控制器可控制存储设备300选择至少两个存储单元并且同时擦除被选存储单元。此外，擦除/验证控制器可控制存储设备300选择至少两个存储单元并且同时验证被选存储单元。根据控制逻辑330的控制信号CTRL_vol，在擦除操作期间，复位电压Vreset被提供给存储单元阵列310，并且在验证操作期间，读电压Vread可被提供给存储单元阵列310。此外，在擦除和验证操作期间，用于同时选择两个或更多个存储单元的行地址ADDR_XEV和列地址ADDR_YEV可分别被提供给行解码器350和列解码器360。此外，在擦除和验证操作期间，用于控制写驱动器和感测放大器的控制信号CTRL_EV可被提供给读/写电路320，并且在验证操作期间，读/写电路320可将通过/失败信号P/F提供给控制逻辑330作为验证结果。

地址生成单元331可生成用于在擦除和验证操作期间选择存储单元的地址ADDR_XEV和ADDR_YEV。存储单元选择操作可根据位线BL与写驱动器WD/感测放大器SA之间的连接关系而不同地变更。此外，要同时选择的存储单元的位置可按各种方式来设定。此外，同时选择的存储单元的数量可根据存储设备300所支持的可容许最大电流来改变。信息存储单元332可包括指示上述要同时选择的存储单元的位置的信息。地址生成单元331可通过参照信息存储单元332的信息来生成地址ADDR_XEV和ADDR_YEV。可替换地，验证执行单元333可接收并分析通过/失败信号P/F并且生成验证结果。控制逻辑330可基于验证结果来控制存储设备300的操作。

可替换地，虽然在图7的示例性实施例中，用于在擦除和验证操作中同时选择两个或更多个存储单元的地址ADDR_XEV和ADDR_YEV在存储设备300内部生成，但本示例性实施例不局限于此。例如，如上所述，在擦除和验证操作中对存储单元的选择可通过使用来自存储控制器的地址ADDR来执行。控制逻辑330可从存储控制器提取来自地址ADDR的行地址ADDR_XEV和列地址ADDR_YEV而无需单独的地址生成操作，并且提供所提取的行地址ADDR_XEV和列地址ADDR_YEV。为了同时选择存储单元而参照的各条信息可被存储在存储控制器中。

图8A、8B和8C是示出擦除操作的各种示例的框图。如图8A中所图示的，擦除操作可按页为单位来执行，而且指示擦除任意一个贴片Tile的第一和第三页的地址ADDR_P1和ADDR_P3可被提供给存储设备。存储设备可响应于地址ADDR_P1和ADDR_P3擦除第一和第三页中包括的存储单元，并且可同时选择并擦除至少两个存储单元。

可替换地，如图8B中所图示的，擦除操作可按贴片为单位来执行，指示要擦除的贴片的地址ADDR_T可被提供给存储设备。存储设备可响应于地址ADDR_T来擦除贴片中包括的存储单元。如上所述，至少两个存储单元可同时被擦除。

可替换地，图8C图示了保护处于擦除状态下的贴片的操作。在存储控制器的控制下，存储设备中的一个或多个贴片可被擦除。如果响应于指示有效数据的页的地址ADDR_P2，第一贴片Tile1对应于要擦除的贴片并且包括有效数据，例如第二页的数据，则有效数据被移到另一贴片，例如第二贴片Tile2，然后第一贴片Tile1中包括的存储单元可根据指示要擦除的第一贴片Tile1的地址ADDR_T1来被擦除。

在下列描述中，描述了根据示例性实施例的在擦除和验证操作期间选择存储单元的各种示例。此外，假定存储单元是通过执行复位写操作来擦除的。

图9是图示在擦除操作期间选择存储单元的示例的电路图。在图9中，例如，一个贴片Tile中的存储单元被选择。在另一示例性实施例中，两个或更多个贴片中的存储单元同时被选择，然后验证操作可被执行。可替换地，当通过复位写操作来执行验证操作时，复位写电压Vreset可被提供给被选字线。复位写电压Vreset可以是具有相对高电平的电压信号或者具有地电压电平的信号。

如图9中所图示的，一个贴片可包括布置在多个字线与多个位线交叉的区域中的多个存储单元。此外，多个写驱动器可被布置来驱动位线。例如，图9图示了一个写驱动器被与两个位线相对应地布置的示例。用于选择位线的开关可被布置在存储单元与写驱动器之间。在示例中，用于选择位线的开关可以是图2的列解码器160中包括的开关。假定位线的数量是2n，则第一到第n写驱动器WD1～WDn可被与一个贴片相对应地布置。假定字线WL1～WLm的数量是m。

根据图9的示例性实施例，当在擦除操作期间选择存储单元时，连接到一个字线的两个或更多个存储单元可同时被选择。如果对贴片Tile的所有存储单元都执行擦除操作，则第一字线到第m字线WL1～WLm可被顺序地选择。如果任意一个字线被选择，则多个位线可被选择。

例如，当第三字线WL3被选择并且第一写驱动器WD1被激活之时，则可对连接到第一和第二位线BL1和BL2的存储单元执行复位写操作。然后，当第二写驱动器WD2被激活之时，可对连接到第三和第四位线BL3和BL4的存储单元执行复位写操作。当以上写操作被重复之时，可对连接到第三字线WL3的所有存储单元都执行复位写操作。在相对于第三字线WL3执行复位写操作之后，另一字线被选择并且可对被选字线的存储单元执行复位写操作。

虽然图9图示了激活一个写驱动器并且对两个存储单元同时执行复位写操作的示例，但本示例性实施例不局限于此。例如，当两个多更多个写驱动器同时被激活时，可以在多个存储单元上同时执行复位写操作。当根据本示例性实施例的电阻式存储设备被应用到RRAM时，与置位写操作相比，复位写操作可消耗相对较小的电流量。同时执行复位写操作的存储单元的数量可考虑到电阻式存储设备所支持的最大电流值来进行调整。

图10是图示在擦除操作期间选择存储单元的另一示例的电路图。在图10中，例如，一个贴片Tile中包括的所有位线同时被选择。

在擦除操作期间，在选择存储单元时，当一个字线和所有位线被选择之时，多个存储单元可同时被选择。如果对贴片Tile的所有存储单元都执行擦除操作，则贴片Tile中包括的所有字线被顺序地选择并且因此贴片Tile的所有存储单元都可被擦除。

根据示例性实施例，图10图示了如下示例：第二字线WL2被选择并且连接到第二字线WL2的所有存储单元被选择，然后第三字线WL3被选择。当数量为2n的位线BL1～BL2n被包括在贴片Tile中时，数量为n的写驱动器WD1～WDn被与其相对应地布置，当一个字线被选择之时，数量为n的写驱动器WD1～WDn可全部被激活。

当第二字线WL2被选择并且数量为n的写驱动器WD1～WDn全部被激活时，第一写驱动器WD1可对布置在第二字线WL2与第一和第二位线BL1和BL2交叉的区域中的两个存储单元执行复位写操作。同时，第二写驱动器WD2可对布置在第二位线WL2与第三和第四位线BL3和BL4交叉的区域中的两个存储单元执行复位写操作。按相同的方式，第n写驱动器WDn可对布置在第二位线WL2与第(2n-1)和第2n位线BL(2n-1)和BL2n交叉的区域中的两个存储单元执行复位写操作。

虽然图9和图10图示了一个写驱动器同时对连接到彼此相邻的两个位线的多个存储单元执行复位写操作的示例，但本示例性实施例不局限于此。例如，一个写驱动器可公共连接到彼此不相邻的多个位线。从而，写驱动器可同时对彼此不相邻的多个存储单元执行复位写操作。

图11是图示在擦除操作期间选择存储单元的另一示例的电路图。在图11中，例如，至少两个字线和至少两个位线被选择并且对至少两个存储单元同时执行复位写操作。

如图11中所图示的，两个或更多个字线，例如第二和第三字线WL2和WL3，同时被选择。同时，两个或更多个位线可同时被选择。例如，当数量为n的写驱动器WD1～WDn中的每一者连接到两个位线时，一个或多个写驱动器可被激活。当第一写驱动器WD1被激活并且连接到第一写驱动器WD1的两个位线BL1和BL2被选择时，可同时对连接到字线WL2和WL3以及位线BL1和BL2的存储单元执行复位写操作。然后，当对第二和第三字线WL2和WL3的选择被维持的时候，另一写驱动器，例如第二写驱动器WD2可被激活，并且因此可对连接到其它位线BL3和BL4的存储单元执行复位写操作。按相同的方式，在对第二和第三字线WL2和WL3的存储单元的复位写操作全部完成之后，另外的两个或更多个字线可被选择。

根据图11的示例性实施例，一个写驱动器可对连接到不同字线和不同位线的存储单元同时执行复位写操作。此外，虽然图11图示了在同时复位写操作期间只有一个写驱动器被激活的示例，但是在存储设备所容许的电流值内可同时激活多个写驱动器，并且因此可对更大数量的存储单元同时执行复位写操作。

图12是图示在擦除操作期间选择存储单元的另一示例的电路图。在图12中，例如，连接到特定字线的存储单元中的一些被复位写，然后连接到另外的字线的存储单元被复位写。此外，虽然在图12中未图示，但在对其它字线执行复位写操作之后，可对连接到特定字线的其它存储单元执行复位写操作。

如图12中所图示的，当对贴片Tile执行擦除操作之时，第一到第m字线WL1～WLm被顺序地选择。当任意一个字线被选择时，数量为2n的位线BL1～BL2n中的一些可被选择。例如，当第二字线WL2被选择，数量为n的写驱动器WD1～WDn中的一些，例如第一和第二写驱动器被激活，并且其它写驱动器，例如第n写驱动器被去激活之时，连接到第二字线WL2的存储单元中的一些可被复位写。然后，当第三字线WL3被选择之时，连接到第三字线WL3的存储单元可被复位写。之后，第二字线WL2再次被选择并且其它存储单元可被复位写。

图9到图12中所图示的擦除操作中的每一者仅是示例性实施例，并且因此本示例性实施例可被不同地变更。例如，在一些示例性实施例中，一个写驱动器可具体实现为对位于一个贴片中的各种位置处的至少两个存储单元同时执行复位写操作。从而，一个写驱动器可具体实现为能够对一个贴片中彼此不相邻的两个或更多个存储单元同时执行复位写操作。此外，选择字线和/或位线的次序可被顺序地或者随机地设定。

图13A、13B和13C是图示在验证操作期间选择存储单元的示例的电路图。在图13A、13B和13C中，例如，可在一个贴片Tile中选择存储单元。相对于所擦除的存储单元，可通过验证读取操作来执行验证操作。例如，可以通过验证读取操作生成通过/失败信号作为验证结果，该通过/失败信号指示不能正常执行复位写操作的存储单元的存在。

可替换地，根据本示例性实施例的验证操作可按各种方式来执行。例如，在对至少两个存储单元执行复位写操作和与其相对应的验证操作之后，可对其它存储单元执行复位写操作和验证操作。可替换地，在每个预定区域的所有存储单元被复位写之后，可按区域为单位来执行验证操作。

如图13A中所图示的，贴片Tile可包括布置在多个字线与多个位线交叉的区域中的多个存储单元。此外，多个感测放大器可被与多个位线相对应地布置。例如，在图13A中，一个感测放大器可被与一个位线相对应地布置。

在执行验证操作时，至少两个存储单元同时被选择并且一个感测放大器从至少两个存储单元接收读取结果，根据所接收的读取结果的验证结果可被生成。根据示例性实施例，多个字线可同时被选择。此外，如图13A中所图示的，两个字线，例如第一和第m字线WL1和WLm可同时被选择。读电压Vread可被施加到被选字线WL1和WLm，并且禁止电压Vinhibitx可被施加到其它字线。

感测放大器SA1～SA2n中的每一者可通过与其相对应的位线来从至少两个存储单元接收读取结果。例如，第一感测放大器SA1可通过第一位线BL1来从连接到被选字线WL1和WLm的存储单元接收读取结果，并且可通过感测并放大所接收的读取结果来生成验证结果。与以上类似地，连接到另外的位线的感测放大器也可通过相应位线来从至少两个存储单元接收读取结果，并且可通过感测并放大所接收的读取结果来生成验证结果。

虽然图13A图示了在选择用于验证读取操作的存储单元时同时选择两个字线的示例，但本示例性实施例不局限于此。例如，三个或更多个字线同时被选择，并且因此来自三个或更多个字线的读取结果可被提供给感测放大器。与以上类似地，虽然图13A图示了所有感测放大器SA1～SA2n都同时被激活的示例，但可只同时激活感测放大器中的一些。换句话说，同时执行验证读取操作的存储单元的数量可考虑到电阻式存储设备所支持的电流值来进行调整。

图13B是图示提供给感测放大器(例如，第一感测放大器SA1)的读取结果的示例的电路图。被选存储单元中的每一者可生成读取电流作为读取结果。在每个存储单元中，读取电流可以是经由电阻器和二极管从字线流向位线的电流。相反地，读取电流可经由电阻器和二极管从位线流向字线。

此外，被选存储单元具有相对于第一位线BL1并联连接的结构。从而，来自被选存储单元的读取电流I0和I1可通过经由第一位线BL1彼此相加来被提供给第一感测放大器SA1。当提供给第一感测放大器SA1的电流被定义为单元电流Icell时，单元电流Icell可具有I0+I1的值。

如图13B中所图示的，是通过还是失败可根据提供给第一感测放大器SA1的单元电流Icell的值来确定。例如，正常执行复位写操作的存储单元可具有相对大的电阻值。从而，读取电流值可具有相对小的值。通过对来自至少两个存储单元的读取电流求和而获得的单元电流Icell可与预定临界值，例如参考电流进行比较。如果单元电流Icell的值小于预定临界值，则该被选存储单元可被确定为正常执行擦除操作的存储单元。相反，如果单元电流Icell的值等于或者大于临界值，则可确定未正常擦除所述存储单元中的至少一个。

图13C图示了在多个存储单元同时被验证时用于确定通过或者失败的参考电流Iref的电平变化的示例。因为通过对来自至少两个存储单元的读取电流求和而获得的单元电流Icell的值被用于确定通过或者失败，所以要与单元电流Icell的值比较的参考电流Iref的电平变化。例如，参考电流Iref的电平可增加。参考电流Iref的电平的变化量可被不同地设定。例如，随着一个感测放大器同时验证的存储单元的数量增加，参考电流Iref的电平可进一步增加。

图14A和14B是图示在验证操作期间选择存储单元的另一示例的电路图。在图14A中，例如，每个感测放大器连接到至少两个位线并且从至少两个存储单元接收读取结果。此外，数量为2n的位线BL1～BL2n被布置在一个贴片Tile中，并且数量为n的感测放大器SA1～SAn被与其相对应地布置。

在选择至少两个存储单元用于验证操作时，一个字线，例如第一字线WL1可被选择并且两个或更多个位线BL1～BL2n可被选择。参照第一感测放大器SA1，当连接到第一感测放大器SA1的第一和第二位线BL1和BL2被选择之时，布置在第一字线WL1与第一和第二位线BL1和BL2交叉的区域中的两个存储单元可被选择。来自被选存储单元的读取结果可被提供给第一感测放大器SA1。第一感测放大器SA1可通过感测并放大读取结果来生成验证结果。如上所述，在对第一字线WL1执行验证操作之后，另一字线被选择并且可重复执行验证操作。

可替换地，在图14A中，在验证操作期间，所有位线BL1～BL2n同时被选择并且所有第一感测放大器SA1～SAn同时被激活。然而，本示例性实施例不局限于此。例如，当只有一些感测放大器和连接到其的位线被选择之时，可同时对连接到一个字线的存储单元中的一些执行验证操作。如上所述，同时执行验证读取操作的存储单元的数量可考虑到电阻式存储设备所支持的电流值来进行调整。

图14B是图示读取结果被提供给图14A的感测放大器，例如第一感测放大器SA1的示例的电路图。第一读取结果I0可通过第一位线BL1被提供给第一感测放大器SA1并且第二读取结果I1可通过第二位线BL2被提供给第一感测放大器SA1。换句话说，第一和第二位线BL1和BL2可相对于第一感测放大器SA1相互并联连接。从而，第一感测放大器SA1接收单元电流Icell，其是第一读取结果I0和第二读取结果I1的和。第一感测放大器SA1可通过感测并放大单元电流Icell来生成验证结果。

图15A和15B是图示在验证操作期间选择存储单元的另一示例的电路图。在图15A和15B中，例如，在验证读取操作期间，两个或更多个字线和两个或更多个位线同时被选择。此外，数量为2n的位线BL1～BL2n和与其相对应的数量为n的感测放大器SA1～SAn被布置在一个贴片Tile中。

如图15A中所图示的，在同时选择多个存储单元时，两个字线，例如第一和第m字线WL1和WLm同时被选择，并且连接到一个感测放大器的两个位线，例如第一和第二位线BL1和BL2可同时被选择。此外，公共连接到第一和第二位线BL1和BL2的第一感测放大器SA1可被激活。从而，来自布置在第一和第m字线WL1和WLm与第一和第二位线BL1和BL2交叉的区域中的存储单元的读取结果可被提供给第一感测放大器SA1。第一感测放大器SA1可接收通过对多个读取电流求和而获得的单元电流并且通过对获得的单元电流的感测和放大操作来生成验证结果。

然后，第二到第n感测放大器SA2～SAn被顺序地激活。从而，连接到第一和第m字线WL1和WLm的所有存储单元都可被验证。之后，其它两个或更多个字线被选择并且上述验证操作可被重复。

可替换地，虽然图15A图示了只有一个感测放大器在验证操作中被激活，但本示例性实施例不局限于此。例如，在两个或更多个感测放大器被激活的情况下，与其相对应的多个位线可同时被选择。如上所述，同时执行验证读取操作的存储单元的数量可考虑到电阻式存储设备所支持的最大电流值来进行调整。

可替换地，如图15B中所图示的，仅连接到一个感测放大器的两个位线中的任意一个可被选择。参照第一感测放大器SA1，在选择第一和第m字线WL1和WLm的情况下，连接到第一感测放大器SA1的第二位线BL2被选择。相比之下，连接到第一感测放大器SA1的第一位线BL1未被选择。从而，第一感测放大器SA1可从布置在第一和第m字线WL1和WLm与第二位线BL2交叉的区域中的存储单元接收读取结果。在验证结果被生成之后，随着其它位线，例如位线BL1、BL3、…被选择，可对其它存储单元执行验证操作。

图16是用于描述根据示例性实施例的操作电阻式存储设备的方法的流程图。

如图16中所图示的，为了对存储设备执行验证操作，存储设备从存储控制器接收擦除或者写命令(S11)。存储控制器可根据来自主机的请求或者按照自确定(self-determination)来确定是否执行验证操作，并且提供擦除或者写命令以控制对存储设备的验证操作。

根据擦除命令的存储器操作或者根据写命令的存储器操作可被不同地设定。例如，擦除命令是存储控制器与存储设备之间所论述的单独命令。存储控制器可将擦除命令提供给存储设备并且还将与复位状态(resetstate)相对应的数据提供给存储设备以便将存储单元改变为复位状态。可替换地，当接收到擦除命令时，存储设备可在内部生成用于验证操作的数据。

存储设备可检查用于选择要擦除的存储单元的各条置位信息(settinginformation)以便同时擦除至少两个存储单元(S12)。用于选择存储单元的地址可根据检查置位信息的结果来生成。这个示例是在存储设备中生成用于选择要擦除的存储单元的地址。当要擦除的存储单元被存储控制器直接选择时，可省略置位信息检查操作。

根据置位信息检查来执行选择连接到两个或更多个位线的存储单元的操作(S13)。被选的两个或更多个存储单元可连接到一个写驱动器。从而，被选存储单元通过使用一个写驱动器同时被复位写(S14)。执行验证读取操作以确定复位写操作是否被正常执行(S15)。

图17是用于描述根据另一示例性实施例的操作电阻式存储设备的方法的流程图。

根据本示例性实施例的验证操作可被执行来确定在对存储单元执行擦除操作之后存储单元的状态是否正常变成复位状态。此外，验证操作可被执行来确定在对存储单元执行一般写操作之后数据是否被正常写。从而，写操作被执行(S21)。验证操作可在写操作之后被顺序地执行。

在执行验证操作时，两个或更多个存储单元同时被选择，并且验证被执行。例如，连接到一个感测放大器的两个或更多个存储单元被选择(S22)。此外，对被选的两个或更多个存储单元同时执行读取操作(S23)。与多个存储单元相对应的多个读取结果被并行地提供给一个感测放大器(S24)。感测放大器可接收多个读取结果的求和的结果，例如，组合的单元电流，并且可通过比较组合的单元电流与预定参考值来同时执行对多个存储单元的验证(S25)。

图18和图19是图示根据另一示例性实施例的电阻式存储设备的示例的电路图。图18图示了写驱动器的示例性实施例。图19图示了感测放大器的示例性实施例。此外，在图18和图19中，写驱动器和感测放大器被相对于一个贴片Tile布置。当电阻式存储设备包括多个贴片时，额外的写驱动器和感测放大器可被进一步与其相对应地布置。

如图18中所图示的，数量为m的字线WL1～WLm和数量为k*n的位线BL1～BLk*n可被包括在一个贴片Tile中。此外，数量为k*n的位线BL1～BLk*n可被分成数量为n的位线组BLG1～BLGn。每个位线组可包括数量为k的位线。例如，第一位线组BLG1可包括第一到第k位线BL1～BLk。此外，数量为n的写驱动器WD1～WDn被与数量为n的位线组BLG1～BLGn相对应地布置。从而，一个写驱动器可公共连接到数量为k的位线。此外，数量为n的开关组SW1～SWn可被进一步包括在电阻式存储设备中以控制数量为n的写驱动器WD1～WDn与数量为k*n的位线BL1～BLk*n之间的连接。

在根据本示例性实施例对存储单元执行复位写操作时，每个写驱动器可同时对存储单元执行复位写操作。当任意一个字线，例如第二字线WL2被选择时，一个写驱动器可通过被选位线连接到存储单元并且可通过被选位线对两个或更多个存储单元执行复位写操作。例如，当第一开关组SW1被接通之时，第一写驱动器WD1可连接到布置在第二字线WL2与第一到第k位线BL1～BLk交叉的区域中的存储单元。可同时对所连接的存储单元执行复位写操作。

在图18的示例中，在选择用于复位写操作的多个存储单元时，一个字线和一个位线组被选择。本示例性实施例不局限于此。例如，当两个或更多个位线组或者所有位线组被选择之时，可对更大数量的存储单元同时执行复位写操作。此外，虽然描述了同时接通一个开关组中包括的所有开关的特征，但可仅接通一个开关组中的一些开关。此外，两个或更多个字线可同时被选择。在这种情况下，即使当只有一个位线被选择时，一个写驱动器也可同时复位写多个存储单元。

可替换地，如图19中所图示的，数量为n的感测放大器SA1～SAn被与数量为n的位线组BLG1～BLGn相对应地布置。从而，一个感测放大器可公共连接到数量为k的位线。此外，数量为n的开关组SW1～SWn可被进一步包括在电阻式存储设备中以控制数量为n的感测放大器SA1～SAn与数量为k*n的位线BL1～BLk*n之间的连接。可同时选择至少两个存储单元来执行验证操作。在图19的示例中，一个字线，例如第一字线WL1被选择，并且与任意一个感测放大器，例如第一感测放大器SA1相对应的多个位线BL1～BLk也被选择。然而，本示例性实施例不局限于此，并且因此对用于选择同时执行验证读取操作的多个存储单元的字线和位线的选择可被不同地变更。

图20和图21是图示根据其它示例性实施例的电阻式存储设备400A和400B的示例的框图。在图20和图21中，电阻式存储设备400A和400B中的每一者包括多个层。图20图示了写驱动器420A的操作的示例。图21图示了感测放大器420B的操作的示例。此外，在图20和图21中，写驱动器420A和感测放大器420B被相对于一个贴片Tile布置。当电阻式存储设备400A和400B中的每一者包括多个贴片时，额外的写驱动器和感测放大器可被进一步与其相对应地布置。

多个层中包括的存储单元可被定义为一个贴片Tile410A。例如，如图20中所图示的，电阻式存储设备400A包括五层，即第1层～第5层，每个贴片Tile可包括五层即第1层～第5层的存储单元。写驱动器WD420A可公共连接到层的位线。虽然图20图示了仅一个写驱动器420A被公共连接到五层即第1层～第5层中的每一者的位线BLa，但这仅是为了解释方便，实际上，多个写驱动器可被与多个位线相对应地布置。此外，写驱动器420A与位线之间的连接可被不同地变更。例如，根据上述示例性实施例，写驱动器420A可连接到一层的位线。此外，写驱动器420A可被布置在任意一层上。

在根据本示例性实施例执行擦除操作时，多个层的字线可同时被选择。例如，如图20中所图示的，五层即第1层～第5层中的每一者的第一字线WL1可同时被选择。此外，五层即第1层～第5层的位线中的至少一者可被选择。例如，五层即第1层～第5层中的每一者的第a位线BLa可被选择。从而，可从每一层选择布置在第一字线WL1与第a位线BLa交叉的区域中的存储单元。写驱动器420A可同时复位写布置在五层即第1层～第5层上的存储单元。

当对任意一个字线的存储单元的复位写操作完成时，另一字线被选择并且可在其上执行复位写操作。图20图示了第一字线到第m字线WL1～WLm被顺序地选择的示例。从而，五层即第1层～第5层的第m字线WLm和一个或多个位线被选择，并且因此可对存储单元同时执行复位操作。

与以上类似地，如图21中所图示的，电阻式存储设备400B可包括多个层。一个贴片Tile410B可包括布置在层上的存储单元。此外，任何一个感测放大器SA420B可公共连接到层的一个或多个位线。从而，可同时对存储单元执行验证操作。在图21的示例中，在执行验证操作时，从每一层中选择一个字线和一个位线，并且来自层的存储单元的读取结果被求和并被提供给感测放大器SA420B。

根据图20和图21的示例性实施例，在执行擦除操作时，每个写驱动器同时复位写在两个或更多个层上布置的至少两个存储单元。此外，每个感测放大器从布置在两个或更多个层上的至少两个存储单元接收读取结果，并且根据其生成验证结果。然而，本示例性实施例不局限于此，并且可按各种方法相对于多个层选择存储单元。例如，按与上述各种示例性实施例相同或类似的方式，可从每一层同时选择两个或更多个字线。此外，两个或更多个位线可同时被选择。

图22是根据另一示例性实施例的存储系统500的框图。在图22中，根据上述示例性实施例由存储控制器510执行用于相对于存储单元控制擦除操作的各种功能中的至少一些。

如图22中所图示的，存储系统500可包括存储控制器510和存储设备520。此外，根据本示例性实施例的存储控制器510可包括用于相对于存储设备520控制擦除操作的擦除控制单元511。擦除控制单元511可包括地址控制单元511_1、擦除模式生成单元511_2和信息存储单元511_3。此外，存储设备520可包括存储单元阵列521、读/写电路522和控制逻辑523。

响应于来自主机HOST的写、读取和擦除请求，存储控制器510可通过生成控制信号CTRL和命令CMD来控制存储设备520的操作。可替换地，根据上述示例性实施例，擦除控制单元511可相对于存储单元阵列控制擦除操作。例如，擦除控制单元511可控制擦除操作以使得在擦除操作期间同时擦除至少两个存储单元。

地址控制单元511_1可执行与擦除操作有关的各种地址控制操作。例如，通过应用上述示例性实施例中的任意一个，与在擦除操作期间的存储单元的选择有关的各条信息可被存储在信息存储单元511_3中。例如，通过应用上述示例性实施例中的任意一个，与在擦除操作期间存储单元的选择有关的各条信息可被存储在信息存储单元511_3中。在擦除操作期间，地址控制单元511_1可参照存储在信息存储单元511_3中的信息来生成指示要擦除的存储单元的地址ADDR_E。在根据上述示例性实施例生成地址ADDR_E时，地址ADDR_E可被生成为使得存储设备520的一个写驱动器同时复位写两个或更多个存储单元或者一个感测放大器同时验证两个或更多个存储单元。此外，地址控制单元511_1可包括地址信息存储单元(未示出)。当包括至少一条有效数据的区域中的存储单元被擦除时，地址转换操作可被执行来将有效数据移到存储单元阵列521中的另一位置。

可替换地，为了控制擦除操作，存储控制器510可向存储设备520提供将要提供给被选存储单元的数据模式Data_P，其中地址ADDR_E指示要擦除的存储单元。例如，当擦除操作通过复位写操作来执行时，擦除模式生成单元511_2可生成与复位状态相对应的数据模式Data_P，并且向存储设备520提供所生成的数据模式Data_P。

可替换地，存储控制器510可控制存储设备520根据来自主机HOST的擦除请求执行擦除操作。此外，当从主机HOST接收到写请求时，存储控制器510可控制存储设备520首先以存储单元或者区域为单位执行擦除操作，然后写实际数据。此外，存储控制器510可确定擦除操作的必要性，例如，保护擦除区域的必要性，而与来自主机HOST的请求无关。根据确定结果，存储设备520可被控制来执行擦除操作。

图23是图示将根据上述示例性实施例中的任意一个的存储系统应用到存储卡系统600的示例的框图。假定存储系统是电阻式存储系统。

参照图23，存储卡系统600可包括主机610和存储卡620。主机610可包括主机控制器611和主机连接器612。存储卡620可包括卡连接器621、卡控制器622和存储设备623。存储设备623可通过使用图1到图22中所图示的示例性实施例具体实现。从而，存储设备623可对存储单元执行擦除和验证操作，并且在擦除和验证操作期间同时擦除和验证多个存储单元。

主机610可将数据写存储卡620或者可读取存储在存储卡620中的数据。主机控制器611可经由主机连接器612向存储卡620发送命令CMD、由主机610中的时钟生成器(未示出)生成的时钟信号CLK和数据DATA。

卡控制器622响应于通过卡连接器621接收到的命令CMD可与卡控制器622中时钟生成器所生成的时钟信号CLK同步地将数据DATA存储在存储设备623中。存储设备623可存储从主机610发送的数据DATA。

存储卡620可通过紧凑闪存卡(compactflashcard，CFC)、微驱动(microdrive)、智能媒体卡(SMC)、多媒体卡(MMC)、安全数字卡(securitydigitalcard，SDC)、存储棒、USB快闪存储器驱动器等等具体实现。

图24是图示将根据上述示例性实施例中的任意一个的存储系统应用到SSD系统700的示例的框图。

参照图24，SSD系统700可包括主机710和SSD720。SSD720可经由信号连接器(未示出)与主机710交换信号，并且可通过电力连接器(未示出)接收电力输入。SSD720可包括SSD控制器721、辅助电源722以及多个存储器件723、724和725。SSD720可通过使用图1到图22中所图示的示例性实施例来具体实现。从而，存储器件723、724和725中的每一者可对存储单元执行擦除和验证操作，并且在擦除和验证操作期间同时擦除和验证多个存储单元。

图25是根据上述示例性实施例中的任意一个的包括存储系统810的计算系统800的框图。假定存储系统810是电阻式存储系统。

参照图25，计算系统800可包括存储系统810、处理器820、RAM830、输入/输出(I/O)设备840和电源850。此外，存储系统810可包括存储设备811和存储控制器812。可替换地，虽然其在图25中未图示出，但计算系统800还可包括可与视频卡、声卡、存储卡、USB设备等等或者其它电子设备通信的端口。计算系统800可具体实现为个人计算机或者便携式电子装置，诸如笔记本计算机、移动电话、个人数字助理(PDA)和相机。

处理器820可执行特定计算或者任务。在一些示例性实施例中，处理器820可以是微处理器或者中央处理单元(CPU)。处理器820可经由诸如地址总线、控制总线和数据总线之类的总线860与RAM830、I/O设备840和存储系统810执行通信。存储系统810和/或RAM830可通过使用图1到图22中所图示的电阻式存储设备来具体实现。

根据示例性实施例，处理器820可连接到扩展总线，诸如外围组件互联(peripheralcomponentinterconnect，PCI)总线。

RAM830可存储计算系统800的操作所需的数据。如上所述，根据本示例性实施例的存储设备可被用作RAM830。可替换地，诸如动态RAM(DRAM)、移动DRAM、静态RAM(SRAM)、PRAM、铁电RAM(FRAM)、MRAM等等之类的其它存储器可被用作RAM830。

I/O设备840可包括例如诸如键盘、键区或者鼠标之类的输入设备，以及诸如打印机或者显示器之类的输出设备。电源850可供应计算系统800的操作所需的工作电压。

如上所述，在根据本申请的电阻式存储设备、电阻式存储系统和操作电阻式存储设备的方法中，因为多个存储单元同时被一个写驱动器擦除，所以擦除操作所消耗的时间可减少，并且存储器的性能可提高。

此外，在根据本申请的电阻式存储设备、电阻式存储系统和操作电阻式存储设备的方法中，因为多个存储单元同时被一个感测放大器验证，所以验证操作所消耗的时间可减少，并且存储器的性能可提高。

尽管已经参照本申请的示例性实施例具体示出和描述了本申请，但将会理解，可对其进行形式上和细节上的各种改变而不会脱离权利要求的精神和范围。

Claims

1.一种操作包括多个字线和多个位线的存储设备的方法，所述方法包括：

选择连接到第一位线的一个或多个第一存储单元；

选择连接到第二位线的一个或多个第二存储单元；以及

使用第一写驱动器同时对第一和第二存储单元执行复位写操作。

2.如权利要求1所述的方法，还包括：

接收指示擦除请求的擦除命令，其中

响应于所述擦除命令同时对第一和第二存储单元执行复位写操作。

3.如权利要求1所述的方法，还包括：

接收指示数据写请求的写命令，其中

响应于所述写命令同时对第一和第二存储单元执行复位写操作。

4.如权利要求3所述的方法，还包括，在同时执行复位写操作之后，使用伴随写命令的写数据执行写操作。

5.如权利要求1所述的方法，其中：

所述位线包含数量为2*n的位线，而且数量为n的写驱动器公共连接到两个位线并与所述数量为2*n的位线相对应地布置，其中n是大于或等于1的整数，并且

当所有位线同时被选择时，同时复位写连接到一个或多个字线的所有存储单元。

6.如权利要求1所述的方法，其中：

至少两个字线同时被选择，并且

第一写驱动器同时对连接到第一位线的两个或更多个第一存储单元和连接到第二位线的两个或更多个第二存储单元执行复位写操作。

7.如权利要求1所述的方法，还包括：

选择连接到所述多个位线中的第三到第n位线中的至少一者的一个或多个第三存储单元，其中

第一写驱动器同时对第一到第三存储单元执行复位写操作。

8.如权利要求1所述的方法，其中：

所述存储设备包括第一和第二层，并且

第一位线被布置在第一层上并且第二位线被布置在第二层上。

9.如权利要求1所述的方法，还包括：

在执行所述复位写操作之后，读取第一和第二存储单元并将多个读取结果提供给第一感测放大器；以及

通过使用第一感测放大器同时验证第一和第二存储单元。

10.如权利要求9所述的方法，其中，流过第一存储单元的电流和流过第二存储单元的电流被求和并被提供给第一感测放大器。

11.如权利要求9所述的方法，其中：

至少两个字线同时被选择，并且

第一感测放大器同时对连接到第一位线的两个或更多个第一存储单元和连接到第二位线的两个或更多个第二存储单元执行验证操作。

12.如权利要求1所述的方法，还包括：

在执行所述复位写操作之后，选择连接到第一位线的两个或更多个第一存储单元；

读取所述两个或更多个第一存储单元并将多个读取结果提供给第一感测放大器；以及

通过使用第一感测放大器同时验证所述两个或更多个第一存储单元。

13.如权利要求1所述的方法，其中：

所述存储设备存储与选择对其同时执行复位写操作的存储单元有关的信息，并且

所述方法还包括参照所述信息来选择对其同时执行复位写操作的存储单元。

14.一种操作包括多个字线和多个位线的存储设备的方法，所述方法包括：

选择连接到一个或多个字线或一个或多个位线的两个或更多个存储单元；

将读取结果提供给第一感测放大器，所述读取结果在从字线到位线的方向上从被选存储单元传送；以及

通过经由第一感测放大器同时验证被选的两个或更多个存储单元来生成验证结果。

15.如权利要求14所述的方法，其中，通过对来自被选存储单元的读取电流求和所获得的信号被提供给第一感测放大器。

16.如权利要求15所述的方法，其中，生成验证结果是根据将通过对读取电流求和所获得的信号与参考电流进行比较的结果来确定通过或失败。

17.如权利要求14所述的方法，其中：

布置在两个或更多个字线与第一位线交叉的区域中的存储单元被选择，并且

来自被选存储单元的读取结果被通过第一位线提供给第一感测放大器。

18.如权利要求14所述的方法，其中：

布置在一个或多个字线与第一和第二位线交叉的区域中的存储单元被选择，并且

来自被选存储单元的读取结果被通过第一和第二位线提供给第一感测放大器。

19.如权利要求14所述的方法，其中：

所述存储设备包括第一和第二层，

第一感测放大器通过第一位线和第二位线接收所述读取结果，并且

20.一种操作包括彼此交叉地布置的多个第一信号线和多个第二信号线的存储设备的方法，所述方法包括：

接收擦除请求或者写请求；

在布置于所述多个第一信号线与第一写驱动器之间的多个开关的控制下将第一写驱动器电连接到至少两个第一信号线；以及

响应于擦除请求或者写请求，通过第一写驱动器同时擦除至少两个存储单元，其中

所述擦除操作通过提供给连接到存储单元的第一和第二信号线的电压信号来控制。