CN105355589A - 阵列基板及其制造方法 - Google Patents
阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN105355589A CN105355589A CN201510657814.7A CN201510657814A CN105355589A CN 105355589 A CN105355589 A CN 105355589A CN 201510657814 A CN201510657814 A CN 201510657814A CN 105355589 A CN105355589 A CN 105355589A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- grid
- semiconductor layer
- manufacture method
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims description 73
- 239000002184 metal Substances 0.000 claims description 33
- 230000005540 biological transmission Effects 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 19
- 230000003287 optical effect Effects 0.000 claims description 17
- 210000001951 dura mater Anatomy 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 12
- 239000011368 organic material Substances 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000010030 laminating Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 8
- 238000005452 bending Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000013212 metal-organic material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
本发明公开了一种阵列基板及其制造方法。阵列基板的制造方法包括形成顶栅型的薄膜晶体管，具体包括：在基板上形成源极和漏极；在源极、漏极上依次层叠形成有机半导体层、第一绝缘层和栅极；以栅极作为硬膜，采用蚀刻技术，将第一绝缘层和半导体层逐一图形化。本发明阵列基板的制造方法得到顶栅型的薄膜晶体管，且利用栅极当做硬膜对第一绝缘层和有机半导体层依次图形化，不仅制程简单，且可以避免在图形化有机半导体层的过程中对有机材料造成损害。
Description
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板及其制造方法。
背景技术
穿戴装置是一个显示器发展的全新领域，然而目前的显示器皆为玻璃基板显示器，无法有效的弯曲。因此要开发柔性显示器需要与玻璃基板完全不同的基板，如塑料基版。另一方面，原先使用的非晶硅、氮化硅、氧化硅等材料，由于迁移率、硬度、曲率及加工工艺等等的问题，无法被用来作为柔性显示器的材料。采用有机材料作为半导体层及绝缘层可以有效的改善，并开发出全新的显示器：柔性显示器。
发明内容
本发明主要解决的技术问题是提供一种能够应用于柔性显示器中的阵列基板及其制造方法。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板的制造方法，包括形成顶栅型的薄膜晶体管，具体包括：在基板上形成源极和漏极；在源极、漏极上依次层叠形成有机半导体层、第一绝缘层和栅极；以栅极作为硬膜，采用蚀刻技术，将第一绝缘层和半导体层逐一图形化。
其中，在基板上形成源极和漏极的步骤之后，制造方法进一步包括：形成连接源极的数据线和连接漏极的传输垫。
其中，以栅极作为硬膜，采用蚀刻技术，将绝缘层和半导体层逐一图形化的步骤之后，制造方法进一步包括：形成连接栅极的扫描线；形成连接传输垫的透明电极层。
其中，形成连接栅极的扫描线的步骤包括：在栅极的上方形成第二绝缘层，第二绝缘层具有与栅极对应的第一过孔和与传输垫对应的第二过孔；在第二绝缘层上形成扫描线，且扫描线穿过第一过孔与栅极电连接。
其中，形成连接传输垫的透明电极层的步骤包括：在第二绝缘层的上方形成第三绝缘层，第三绝缘层具有形成于第二过孔中的第三过孔；在第三绝缘层上形成透明电极层，且透明电极层穿过第二过孔与传输垫电连接。
其中，蚀刻技术为干式蚀刻。
其中，在源极、漏极上依次层叠形成有机半导体层、第一绝缘层和栅极的步骤包括：在源极、漏极上沉积有机半导体层；在有机半导体层上方沉积第一绝缘层；在第一绝缘层上方沉积栅极金属层，并采用栅极光罩制程图案化栅极金属层，以形成栅极。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，其包括：基板和形成于基板上的顶栅型的薄膜晶体管，薄膜晶体管包括源极、漏极、栅极、有机半导体层和绝缘层，源极和漏极同层设置于基板上，有机半导体层、绝缘层和栅极依次层叠于源极和漏极上，有机半导体层和绝缘层的图形化是采用栅极为硬膜一次蚀刻得到的。
其中，基板为柔性基板。
其中，阵列基板还包括数据线、扫描线、传输垫和透明电极层，扫描线连接栅极，数据线连接源极，传输垫连接漏极和透明电极层，数据线和传输垫采用不同于源极/漏极的同一制程制得，且数据线/传输垫的抗蚀刻能力优于源极/漏极。
本发明的有益效果是：与现有技术相比，本发明阵列基板的制造方法得到顶栅型的薄膜晶体管，且利用栅极当做硬膜对第一绝缘层和有机半导体层依次图形化，不仅制程简单，且可以避免在图形化有机半导体层的过程中对有机材料造成损害。
附图说明
图1是本发明第一实施例阵列基板的制造方法的流程图；
图2是图1所示制造方法中层叠形成有机半导体层、绝缘层和栅极的流程图；
图3是本发明第二实施例阵列基板的制造方法的流程图；
图4A-4F是图3所示制作方法在制作过程中的阵列基板的结构示意图；
图5是图3所示制作方法制得的阵列基板的结构示意图。
具体实施方式
请参照图1和图2，本发明第一实施例阵列基板的制造方法包括形成顶栅型的薄膜晶体管，形成顶栅型的薄膜晶体管的步骤具体包括：
S11，在基板上形成源极和漏极。
本步骤中，优选地，基板选择弯曲性能较好、即容易弯曲的基板，以使本发明阵列基板的制造方法应用于柔性显示器中。可以用于柔性显示器中的弯曲性能较好的基板包括塑料基板等。当然，本发明亦可以应用于不可弯曲的显示器中，基板可以是弯曲性能较差的玻璃基板。
在基板上形成源极和漏极的步骤具体包括：在基板上沉积第一金属层并通过第一道光罩制程图案化第一金属层，以形成间隔设置的源极和漏极。
S12，在源极和漏极上依次层叠形成有机半导体层、绝缘层和栅极。
本步骤具体包括：
S121，在源极和漏极上沉积有机半导体层。
本步骤亦可以理解为，在基板上沉积覆盖源极及漏极的有机半导体层。
S122，在有机半导体层上方沉积第一绝缘层。
用于柔性显示器中的绝缘层假如采用非晶硅、氮化硅、氧化硅等材料，则在迁移率、硬度、曲率及加工工艺等方面存在问题。因此，优选地，第一绝缘层为有机材料层。
S123，在第一绝缘层上方沉积栅极金属层，并采用栅极光罩制程图案化栅极金属层，以形成栅极。
由于源极和漏极的形成过程中沉积了一金属层，而本步骤栅极的形成过程中沉积了另一金属层。本实施例形成顶栅型的薄膜晶体管过程中，为了与前文第一金属层相对应，栅极金属层即第二金属层；栅极光罩制程即第二道光罩制程。
S13，以栅极作为硬膜，采用蚀刻技术，将绝缘层和半导体层逐一图形化。
具体地，由于有机半导体层非常容易因为湿式蚀刻造成污染，因此本步骤中的蚀刻技术为干式蚀刻技术。在形成栅极之后，直接采用栅极作为硬膜，利用干式蚀刻对金属和有机材料的蚀刻速率差异而完成图形化。换句话说，栅极为金属层，其可以抵挡干式蚀刻，而第一绝缘层和有机半导体层却不能够抵挡干式蚀刻；当采用栅极当做硬膜时，位于其下方的第一绝缘层和有机半导体层得以保留，而没有栅极保护的其他部分的第一绝缘层和有机半导体层则被蚀刻掉。本步骤完成后，栅极、第一绝缘层和半导体层在它们的层叠方向上完全重叠。
经过上述步骤顶栅型的薄膜晶体管制作完成。
当然，在制造阵列基板时除了制得薄膜晶体管，还需要薄膜晶体管与外部电路建立电连接。具体请参照图3所示本发明第二实施例阵列基板的制造方法，具体包括：
S21，在基板上形成源极和漏极。
本步骤中，优选地，基板选择弯曲性能较好、即容易弯曲的基板，以使本发明阵列基板的制造方法应用于柔性显示器中。可以用于柔性显示器中的弯曲性能较好的基板包括塑料基板等。当然，本发明亦可以应用于不可弯曲的显示器中，基板可以是弯曲性能较差的玻璃基板。
在基板上形成源极和漏极的步骤具体包括：在基板上沉积第一金属层并通过第一道光罩制程图案化第一金属层，以形成间隔设置的源极和漏极。第一金属层采用高导电特性的材料。
请一并参照图4A，图4A为对沉积于基板10的第一金属层进行第一道光罩制程后得到的源极111和漏极112的主视示意图。
S22，形成连接源极的数据线和连接漏极的传输垫。
具体地，在基板上沉积第二金属层并通过第二道光罩制程图案化第二金属层，图案化后形成连接源极的数据线和连接漏极的传输垫。为了后续工艺，第二金属层采用不同于第一金属层的材质，第二金属层为抗蚀刻能力较佳的材料。
请一并参照图4B，图4B为对沉积于基板10的第二金属层进行第二道光罩制程后得到的连接源极11的数据线12和连接漏极112的传输垫13的主视示意图。
S23，在源极和漏极上依次层叠形成有机半导体层、绝缘层和栅极。
本步骤具体包括：
在源极和漏极上沉积有机半导体层；在有机半导体层上方沉积第一绝缘层；在第一绝缘层上方沉积栅极金属层，并采用栅极光罩制程图案化栅极金属层，以形成栅极。
与本实施例前文的第一金属层和第二金属层相对应，而本步骤栅极的形成过程中沉积的栅极金属层即第三金属层；栅极光罩制程即第三道光罩制程。
S24，以栅极作为硬膜，采用蚀刻技术，将绝缘层和半导体层逐一图形化。
具体地，由于有机半导体层非常容易因为湿式蚀刻造成污染，因此本步骤中的蚀刻技术为干式蚀刻技术。在形成栅极之后，直接采用栅极作为硬膜板，利用干式蚀刻对金属和有机材料的蚀刻速率差异而完成图形化。换句话说，栅极为金属层，其可以抵挡干式蚀刻，而第一绝缘层和有机半导体层却不能够抵挡干式蚀刻；当采用栅极当做硬膜时，位于其下方的第一绝缘层和有机半导体层得以保留，而没有栅极保护的其他部分的第一绝缘层和有机半导体层则被蚀刻掉。本步骤完成后，栅极、第一绝缘层和半导体层在它们的层叠方向上完全重叠。
进一步地，由于数据线12和传输垫13选用抗蚀刻能力较佳的材料，从而避免在第一绝缘层和有机半导体层图案化的过程中被蚀刻到。
请一并参考图4C，图4C所示为通过栅极115作为硬膜，利用干式蚀刻的方式，将第一绝缘层和有机半导体层图案化后得到的第一绝缘层114和有机半导体层113。
S25，形成连接栅极的扫描线。
本步骤具体包括：在栅极的上方形成第二绝缘层，第二绝缘层具有与栅极对应的第一过孔和与传输垫对应的第二过孔；在第二绝缘层上形成扫描线，扫描线穿过第一过孔与栅极电连接。
第二绝缘层的形成具体为：在栅极的上方沉积一层绝缘材料，并通过第四道光罩制程对该层绝缘材料进行图案化。图案化后得到如图4D所示的具有连通栅极115的第一过孔161和连通传输垫13的第二过孔162的第二绝缘层16。
在第二绝缘层上形成扫描线的工艺具体为：在第二绝缘层的上方沉积第四金属层，并通过第五道光罩制程对第四金属层进行图案化。图案化后得到如图4E所示的连接栅极115的扫描线14。
S26，形成连接传输垫的透明电极层。
本步骤具体包括：在第二绝缘层的上方形成第三绝缘层，第三绝缘层具有形成于第二过孔中的第三过孔，在第三绝缘层上形成透明电极层，透明电极层穿过第二过孔与传输垫电连接。
第三绝缘层的形成具体为：在第二绝缘层和扫描线的上方沉积一层绝缘材料，并通过第六道光罩制程对该层绝缘材料进行图案化。图案化后得到如图4F所示的具有连通传输垫13且位于第二过孔162中的第三过孔171的第三绝缘层17。
形成透明电极层的工艺具体包括：在第三绝缘层的上方沉积透明电极层，并通过第七道光罩制程对透明电极层进行图案化。图案化后得到如图5所示的阵列基板。
区别于现有技术，本发明阵列基板的制造方法得到顶栅型的薄膜晶体管，且利用栅极当做硬膜对第一绝缘层和有机半导体层依次图形化，不仅制程简单，且可以避免在图形化有机半导体的过程中对有机材料造成损害。进一步地，利用干式蚀刻对金属材料和有机材料的蚀刻速率差异，完成图形化，避免对有机半导体材料造成污染。源/漏极采用高导电性金属材料，而数据线和传输垫采用抗蚀刻能力较佳的材料制成，既确保薄膜晶体管具有优良的导电性，又能避免有机半导体层图案化过程中对数据线和传输垫带来损伤。
请参照图5，本发明进一步提供一种阵列基板100。阵列基板100采用前述实施例阵列基板的制造方法制得。
阵列基板100包括基板10、薄膜晶体管11、数据线12、传输垫13、扫描线14和透明电极层15。其中，薄膜晶体管11为顶栅型的薄膜晶体管。薄膜晶体管11包括源极111、漏极112、栅极115、有机半导体层113和绝缘层114；源极111和漏极112同层设置于基板10上，有机半导体层113、绝缘层114和栅极115依次层叠设置于源极111和漏极112上；有机半导体层113和绝缘层114的图形化是采用栅极115为硬膜经过干式蚀刻工艺得到的。优选地，基板10为柔性基板，绝缘层为有机材料。本发明阵列基板100可以应用于有机显示面板中，也可以应用于电泳显示面板中，柔性触控面板中或者柔性感应器中等。
扫描线14连接栅极115，数据线12连接源极111，传输垫13连接漏极112和透明电极层15。数据线12和传输垫13采用不同于源/漏极的同一制程制得，源极111和漏极112具有较佳的导电能力，而数据线12和传输垫13的抗蚀刻能力优于源/漏极。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种阵列基板的制造方法，其特征在于，所述制造方法包括形成顶栅型的薄膜晶体管，具体包括:
在基板上形成源极和漏极；
在所述源极、漏极上依次层叠形成有机半导体层、第一绝缘层和栅极；
以所述栅极作为硬膜，采用蚀刻技术，将所述第一绝缘层和所述半导体层逐一图形化。
2.根据权利要求1所述的制造方法，其特征在于，所述在基板上形成源极和漏极的步骤之后，所述制造方法进一步包括：
形成连接所述源极的数据线和连接所述漏极的传输垫。
3.根据权利要求2所述的制造方法，其特征在于，以所述栅极作为硬膜，采用蚀刻技术，将所述绝缘层和所述半导体层逐一图形化的步骤之后，所述制造方法进一步包括：
形成连接所述栅极的扫描线；
形成连接所述传输垫的透明电极层。
4.根据权利要求3所述的制造方法，其特征在于，所述形成连接所述栅极的扫描线的步骤包括：
在所述栅极的上方形成第二绝缘层，所述第二绝缘层具有与所述栅极对应的第一过孔和与所述传输垫对应的第二过孔；
在所述第二绝缘层上形成所述扫描线，且所述扫描线穿过所述第一过孔与所述栅极电连接。
5.根据权利要求4所述的制造方法，其特征在于，所述形成连接所述传输垫的透明电极层的步骤包括：
在所述第二绝缘层的上方形成第三绝缘层，所述第三绝缘层具有形成于所述第二过孔中的第三过孔；
在所述第三绝缘层上形成所述透明电极层，且所述透明电极层穿过所述第二过孔与所述传输垫电连接。
6.根据权利要求1所述的制造方法，其特征在于，所述蚀刻技术为干式蚀刻。
7.根据权利要求1所述的制造方法，其特征在于，所述在所述源极、漏极上依次层叠形成有机半导体层、第一绝缘层和栅极的步骤包括：
在所述源极、漏极上沉积有机半导体层；
在所述有机半导体层上方沉积第一绝缘层；
在所述第一绝缘层上方沉积栅极金属层，并采用栅极光罩制程图案化所述栅极金属层，以形成所述栅极。
8.一种阵列基板，其特征在于，所述阵列基板包括：基板和形成于基板上的顶栅型的薄膜晶体管，所述薄膜晶体管包括源极、漏极、栅极、有机半导体层和绝缘层，所述源极和漏极同层设置于所述基板上，所述有机半导体层、绝缘层和所述栅极依次层叠于所述源极和漏极上，所述有机半导体层和所述绝缘层的图形化是采用所述栅极为硬膜一次蚀刻得到的。
9.根据权利要求8所述的阵列基板，其特征在于，所述基板为柔性基板。
10.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括数据线、扫描线、传输垫和透明电极层，所述扫描线连接所述栅极，所述数据线连接所述源极，所述传输垫连接所述漏极和所述透明电极层，所述数据线和所述传输垫采用不同于所述源极/漏极的同一制程制得，且所述数据线/传输垫的抗蚀刻能力优于所述源极/漏极。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510657814.7A CN105355589B (zh) | 2015-10-13 | 2015-10-13 | 阵列基板及其制造方法 |
| US14/893,523 US20170104033A1 (en) | 2015-10-13 | 2015-10-22 | Array substrate and manufacturing method for the same |
| PCT/CN2015/092552 WO2017063207A1 (zh) | 2015-10-13 | 2015-10-22 | 阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510657814.7A CN105355589B (zh) | 2015-10-13 | 2015-10-13 | 阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105355589A true CN105355589A (zh) | 2016-02-24 |
| CN105355589B CN105355589B (zh) | 2018-07-17 |
Family
ID=55331529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510657814.7A Active CN105355589B (zh) | 2015-10-13 | 2015-10-13 | 阵列基板及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105355589B (zh) |
| WO (1) | WO2017063207A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826249A (zh) * | 2016-04-11 | 2016-08-03 | 京东方科技集团股份有限公司 | 金属层制作方法、功能基板及其制作方法、以及显示装置 |
| CN106409759A (zh) * | 2016-12-02 | 2017-02-15 | 武汉华星光电技术有限公司 | 有机薄膜晶体管阵列基板及其制造方法 |
| WO2017156810A1 (zh) * | 2016-03-17 | 2017-09-21 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
| CN107731882A (zh) * | 2017-11-07 | 2018-02-23 | 深圳市华星光电半导体显示技术有限公司 | 一种有机薄膜晶体管阵列基板及其制备方法、显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782493B (zh) * | 2021-08-24 | 2023-07-25 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制备方法及阵列基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101059631A (zh) * | 2006-04-20 | 2007-10-24 | Lg.菲利浦Lcd株式会社 | 使用有机半导体材料的液晶显示器阵列基板及其制造方法 |
| CN103217843A (zh) * | 2013-03-25 | 2013-07-24 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶面板 |
| US20150108552A1 (en) * | 2013-10-22 | 2015-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007293072A (ja) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 電気光学装置の製造方法、電気光学装置および電子機器 |
| KR101352110B1 (ko) * | 2007-06-18 | 2014-01-14 | 엘지디스플레이 주식회사 | 유기 박막 트랜지스터 및 그의 제조 방법, 이를 이용한평판 표시 장치 |
| KR101747391B1 (ko) * | 2009-07-07 | 2017-06-15 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| CN203134808U (zh) * | 2012-10-26 | 2013-08-14 | 北京京东方光电科技有限公司 | 一种薄膜场效应晶体管、移位寄存器、显示面板及装置 |
-
2015
- 2015-10-13 CN CN201510657814.7A patent/CN105355589B/zh active Active
- 2015-10-22 WO PCT/CN2015/092552 patent/WO2017063207A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101059631A (zh) * | 2006-04-20 | 2007-10-24 | Lg.菲利浦Lcd株式会社 | 使用有机半导体材料的液晶显示器阵列基板及其制造方法 |
| CN103217843A (zh) * | 2013-03-25 | 2013-07-24 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶面板 |
| US20150108552A1 (en) * | 2013-10-22 | 2015-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017156810A1 (zh) * | 2016-03-17 | 2017-09-21 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
| CN105826249A (zh) * | 2016-04-11 | 2016-08-03 | 京东方科技集团股份有限公司 | 金属层制作方法、功能基板及其制作方法、以及显示装置 |
| US10209584B2 (en) | 2016-04-11 | 2019-02-19 | Boe Technology Group Co., Ltd. | Manufacturing method of metal layer, functional substrate and manufacturing method thereof, and display device |
| CN106409759A (zh) * | 2016-12-02 | 2017-02-15 | 武汉华星光电技术有限公司 | 有机薄膜晶体管阵列基板及其制造方法 |
| CN107731882A (zh) * | 2017-11-07 | 2018-02-23 | 深圳市华星光电半导体显示技术有限公司 | 一种有机薄膜晶体管阵列基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105355589B (zh) | 2018-07-17 |
| WO2017063207A1 (zh) | 2017-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105355589A (zh) | 阵列基板及其制造方法 | |
| CN102655155B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN107946342B (zh) | 柔性显示基板及其制作方法、显示装置 | |
| JP6129313B2 (ja) | 有機薄膜トランジスタアレイ基板及びその製造方法、並びに表示装置 | |
| CN104516166A (zh) | 用于制造液晶显示器的方法 | |
| CN103413834B (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN103236419A (zh) | 阵列基板的制备方法、阵列基板以及显示装置 | |
| CN105047607A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| CN106129063B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN101488479B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN111312731A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN101908478B (zh) | 铜电极结构的制造方法及其应用 | |
| CN102479702A (zh) | 薄膜晶体管阵列面板制造方法 | |
| CN103107140B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| US20170104033A1 (en) | Array substrate and manufacturing method for the same | |
| CN102709329A (zh) | 薄膜晶体管及其制造方法 | |
| CN109712931A (zh) | 一种薄膜晶体管及其制作方法、显示面板 | |
| CN102543861B (zh) | 阵列基板的形成方法 | |
| CN105977206B (zh) | 一种阵列基板的制造方法及阵列基板 | |
| US8404532B2 (en) | Transferred thin film transistor and method for manufacturing the same | |
| CN103928401B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN105185840A (zh) | 一种薄膜晶体管、阵列基板及其制成方法 | |
| CN102074504B (zh) | 自对准式tft有源矩阵的制造方法 | |
| US10319755B2 (en) | Manufacturing methods of thin film transistors and manufacturing methods of array substrates | |
| CN107240550B (zh) | 薄膜晶体管制造方法及阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |