CN105225952B - 一种vdmos器件的制作方法及vdmos器件 - Google Patents
一种vdmos器件的制作方法及vdmos器件 Download PDFInfo
- Publication number
- CN105225952B CN105225952B CN201410256746.9A CN201410256746A CN105225952B CN 105225952 B CN105225952 B CN 105225952B CN 201410256746 A CN201410256746 A CN 201410256746A CN 105225952 B CN105225952 B CN 105225952B
- Authority
- CN
- China
- Prior art keywords
- production method
- pxing
- areas
- oxide
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种VDMOS器件的制作方法及VDMOS器件，其中，VDMOS器件，包括：N型衬底，还包括：位于N型衬底的第一表面上相对两侧的场氧化层；位于第一表面上的场氧化层之间的P型体区；位于P型体区上的N型源区；位于N型源区上的栅氧化层；位于栅氧化层上的具有开口的多晶硅层；位于场氧化层、多晶硅层以及栅氧化层上的介质层，介质层经刻蚀至P型体区，形成接触孔；位于介质层和P型体区上的第一金属层，第一金属层经光刻与刻蚀后形成VDMOS器件的栅极与源极的电极；位于N型衬底上与第一表面相对的第二表面上的第二金属层。本发明提供的方案完全避免了栅漏电容的存在，解决了平面型VDMOS器件的结构中栅漏之间存在电容影响动态特性的问题。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域，特别是涉及一种VDMOS器件的制作方法及VDMOS器件。
背景技术
在平面型VDMOS的结构中，栅漏之间的电容，主要是因为多晶硅栅极/栅氧化层/外延层之间形成的寄生电容造成(如图1所示)，这个电容会影响VDMOS的动态特性。为了降低这个电容值，目前主要有两种方法，第一种是整体增加栅氧化层的厚度(如图1中的栅氧化层)，但这会影响到VDMOS的其他参数，比如阈值电压。第二种办法是局部增加栅氧化层的厚度(如图2所示)，这种方法可以在一定程度上降低栅漏电容，同时也可以避免栅氧化层厚度的变化对阈值电压的影响，但是这种办法也不能从根本上解决问题，并且其制作工艺同时会复杂很多。
发明内容
本发明要解决的技术问题是提供一种VDMOS器件的制作方法及VDMOS器件，解决现有技术中平面型VDMOS器件的结构中栅漏之间存在电容影响VDMOS器件的动态特性的问题。
为了解决上述技术问题，本发明实施例提供一种VDMOS器件的制作方法，包括如下步骤：
在N型衬底的第一表面上相对的两侧生成场氧化层；
在所述第一表面上的所述场氧化层之间形成P型体区；
在所述P型体区上形成N型源区；
腐蚀所述场氧化层至露出所述P型体区；
在所述N型源区的基础上生成栅氧化层；
在所述栅氧化层上生成多晶硅层并进行光刻和刻蚀，形成一开口；
在所述场氧化层、所述多晶硅层以及所述栅氧化层的基础上生成介质层并刻蚀至所述P型体区，形成接触孔；
在所述介质层和所述P型体区的基础上生成第一金属层，并进行光刻和刻蚀，形成VDMOS器件的栅极与源极的电极；
在所述N型衬底的与所述第一表面相对的第二表面上进行研磨、腐蚀和蒸镀，生成第二金属层。
上述的制作方法，其中，生成所述场氧化层之前还包括如下步骤：
生成垫氧化层以及氮化硅层；
对所述氮化硅层进行光刻与刻蚀。
上述的制作方法，其中，所述场氧化层是由部分所述垫氧化层在通氧后转变而成的。
上述的制作方法，其中，形成所述P型体区之前还包括如下步骤：
去除进行光刻与刻蚀后剩余的所述氮化硅层。
上述的制作方法，其中，所述P型体区位于通氧后未转变的所述垫氧化层与所述N型衬底之间。
上述的制作方法，其中，所述N型源区位于所述P型体区与通氧后未转变的所述垫氧化层之间。
上述的制作方法，其中，在腐蚀所述场氧化层的同时将通氧后未转变的所述垫氧化层同时腐蚀掉。
上述的制作方法，其中，生成所述场氧化层的温度范围为900～1100℃，生成所述场氧化层的厚度范围为0.1～1.0um。
上述的制作方法，其中，生成P型体区的离子为硼离子，所述硼离子的剂量范围为1.0E13～1.0E15个/cm，能量范围为100～150KEV，驱入温度范围为1100～1200℃，时间范围为50～200min。
上述的制作方法，其中，生成所述N型源区时第一次注入的是砷或磷离子，所述砷或磷离子的剂量范围为1.0E15～1.0E16个/cm，能量范围为80～300KEV。
上述的制作方法，其中，腐蚀所述场氧化层采用的是氢氟酸；所述栅氧化层的生长温度范围为900～1100℃，生成所述栅氧化层的厚度范围为0.05～0.20um。
上述的制作方法，其中，生成所述多晶硅层的温度范围为500～700℃，生成所述多晶硅层的厚度范围为0.3～0.8um。
上述的制作方法，其中，所述介质层的结构为0.2um的不掺杂的二氧化硅与0.8um的磷硅玻璃。
上述的制作方法，其中，所述第一金属层为铝、硅或铜合金。
上述的制作方法，其中，所述第二金属层为钛、镍和银复合层。
本发明还提供了一种VDMOS器件，包括N型衬底，还包括：
位于所述N型衬底的第一表面上相对两侧的场氧化层；
位于所述第一表面上的所述场氧化层之间的P型体区；
位于所述P型体区上的N型源区；
位于所述N型源区上的栅氧化层；
位于所述栅氧化层上的具有开口的多晶硅层；
位于所述场氧化层、所述多晶硅层以及所述栅氧化层上的介质层，所述介质层经刻蚀至所述P型体区，形成接触孔；
位于所述介质层和所述P型体区上的第一金属层，所述第一金属层经光刻与刻蚀后形成VDMOS器件的栅极与源极的电极；
位于所述N型衬底上与所述第一表面相对的第二表面上的第二金属层。
本发明的上述技术方案的有益效果如下：
上述方案中，所述VDMOS器件的制作方法对VDMOS的结构以及制作工艺流程进行优化，采用场氧化层的阻挡进行N型源区和P型体区的制作，再利用厚的场氧化层腐蚀形成的坡面，来制作沟道。最后的结构中，完全避免了栅漏电容的存在。因此，解决了平面型VDMOS器件的结构中栅漏之间存在电容影响VDMOS器件的动态特性的问题。
附图说明
图1为现有技术的VDMOS器件示意图一；
图2为现有技术的VDMOS器件示意图二；
图3为本发明实施例的VDMOS器件制作过程中的结构示意图一；
图4为本发明实施例的VDMOS器件制作过程中的结构示意图二；
图5为本发明实施例的VDMOS器件制作过程中的结构示意图三；
图6为本发明实施例的VDMOS器件制作过程中的结构示意图四；
图7为本发明实施例的VDMOS器件制作过程中的结构示意图五；
图8为本发明实施例的VDMOS器件制作过程中的结构示意图六；
图9为本发明实施例的VDMOS器件制作过程中的结构示意图七；
图10为本发明实施例的VDMOS器件制作过程中的结构示意图八；
图11为本发明实施例的VDMOS器件制作过程中的结构示意图九；
图12为本发明实施例的VDMOS器件制作过程中的结构示意图十；
图13为本发明实施例的VDMOS器件制作过程中的结构示意图十一；
图14为本发明实施例的VDMOS器件制作过程中的结构示意图十二。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明针对现有的技术中平面型VDMOS器件的结构中栅漏之间存在电容影响VDMOS器件的动态特性的问题，提供一种VDMOS器件的制作方法，如图3至图11所示，包括如下步骤：
在N型衬底的第一表面上相对的两侧生成场氧化层；
在所述第一表面上的所述场氧化层之间形成P型体区；
在所述P型体区上形成N型源区；
腐蚀所述场氧化层至露出所述P型体区；
在所述N型源区的基础上生成栅氧化层；
在所述栅氧化层上生成多晶硅层并进行光刻和刻蚀，形成一开口；
在所述场氧化层、所述多晶硅层以及所述栅氧化层的基础上生成介质层并刻蚀至所述P型体区，形成接触孔；
在所述介质层和所述P型体区的基础上生成第一金属层，并进行光刻和刻蚀，形成VDMOS器件的栅极与源极的电极；
在所述N型衬底的与所述第一表面相对的第二表面上进行研磨、腐蚀和蒸镀，生成第二金属层。
本发明实施例提供的所述VDMOS器件的制作方法对VDMOS的结构以及制作工艺流程进行优化，采用场氧化层的阻挡进行N型源区和P型体区的制作，再利用厚的场氧化层腐蚀形成的坡面，来制作沟道。最后的结构中，完全避免了栅漏电容的存在。因此，解决了平面型VDMOS器件的结构中栅漏之间存在电容影响VDMOS器件的动态特性的问题。
如图12和图13所示，生成所述场氧化层之前还包括如下步骤：生成垫氧化层以及氮化硅层；对所述氮化硅层进行光刻与刻蚀。垫氧化层的生长炉管温度范围为900～1100℃，生成的厚度范围为0.05～0.2um；氮化硅层的生长炉管温度范围为600～900℃，生成的厚度范围为0.1～1.0um。生成垫氧化层与氮化硅层后进行光刻(涂胶、曝光、显影)、干法刻蚀氮化硅层、用硫酸去除光刻胶。
如图3和图13所示，所述场氧化层是由部分所述垫氧化层在通氧后转变而成的。生成场氧化层时通入氧气，氧气会横向穿过垫氧化层，将部分垫氧化层转变为场氧化层，同时因为氮化硅层的屏蔽作用，所以在生成场氧化层时，会在氮化硅层的两侧形成“鸟嘴状”的场氧化层。生成所述场氧化层的炉管温度范围为900～1100℃，生成所述场氧化层的厚度范围为0.1～1.0um。
需要说明的是，如图3和图14所示，形成所述P型体区之前还包括如下步骤：去除进行光刻与刻蚀后剩余的所述氮化硅层。
具体的，如图4所示，所述P型体区位于通氧后未转变的所述垫氧化层与所述N型衬底之间。如图5所示，所述N型源区位于所述P型体区与通氧后未转变的所述垫氧化层之间。如图5和图6所示，在腐蚀所述场氧化层的同时将通氧后未转变的所述垫氧化层同时腐蚀掉。
其中，生成P型体区的离子为硼离子(使用注离子机进行注入)，所述硼离子的剂量范围为1.0E13～1.0E15个/cm，能量范围为100～150KEV，注入时，离子要穿透垫氧化层；在炉管中进行P型体区的驱入，驱入温度范围为1100～1200℃，时间范围为50～200min。
生成所述N型源区时第一次注入的是砷或磷离子(用离子机注入)，所述砷或磷离子的剂量范围为1.0E15～1.0E16个/cm，能量范围为80～300KEV。注入的离子要穿透垫氧化层。
腐蚀所述场氧化层采用的是氢氟酸；所述栅氧化层的生长温度范围为900～1100℃，生成所述栅氧化层的厚度范围为0.05～0.20um。在酸槽中进行场氧化层的腐蚀，腐蚀液采用氢氟酸，腐蚀的程度，要以P型体区能完全漏出来为准，如图6所示。
在炉管中进行多晶硅层的生长，生成所述多晶硅层的温度范围为500～700℃，生成所述多晶硅层的厚度范围为0.3～0.8um。然后通过光刻(涂胶、曝光、显影)将需要刻蚀的多晶硅层露出来，再进行多晶硅层的干法刻蚀。
如图9所示，其中，所述介质层的结构为0.2um的不掺杂的二氧化硅与0.8um的磷硅玻璃。采用化学气相淀积的方法，生长介质层。
如图10和图11所示，所述第一金属层为铝、硅或铜合金；所述第二金属层为钛、镍和银复合层。利用金属溅射机台，在硅片正面溅射金属层(铝/硅/铜合金)形成第一金属层，并光刻、刻蚀形成正面的栅极和源极的电极。用研磨机对硅片背面进行背面的研磨，然后对硅片背面进行腐蚀(采用硝酸、氢氟酸的混合溶液)。再利用蒸镀机台，对硅片背面蒸镀钛、镍、银复合层形成第二金属层，即背面的漏极。
为解决上述技术问题，本发明实施例还提供了一种VDMOS器件，如图11所示，包括N型衬底，还包括：
位于所述N型衬底的第一表面上相对两侧的场氧化层；
位于所述第一表面上的所述场氧化层之间的P型体区；
位于所述P型体区上的N型源区；
位于所述N型源区上的栅氧化层；
位于所述栅氧化层上的具有开口的多晶硅层；
位于所述场氧化层、所述多晶硅层以及所述栅氧化层上的介质层，所述介质层经刻蚀至所述P型体区，形成接触孔；
位于所述介质层和所述P型体区上的第一金属层，所述第一金属层经光刻与刻蚀后形成VDMOS器件的栅极与源极的电极；
位于所述N型衬底上与所述第一表面相对的第二表面上的第二金属层。
本发明实施例提供的所述VDMOS器件中利用厚的场氧化层腐蚀形成的坡面，来制作沟道，完全避免了栅漏电容的存在。因此，解决了平面型VDMOS器件的结构中栅漏之间存在电容影响VDMOS器件的动态特性的问题。
其中，上述VDMOS器件的制作方法的所述实现实施例均适用于该VDMOS器件的实施例中，也能达到相同的技术效果。
以上所述的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明所述原理前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (14)
1.一种VDMOS器件的制作方法，其特征在于，包括如下步骤：
在N型衬底的第一表面上相对的两侧生成场氧化层；
在所述第一表面上的所述场氧化层之间形成P型体区；
在所述P型体区上形成N型源区；
腐蚀所述场氧化层至露出所述P型体区；
在所述N型源区和所述P型体区的表面上生成栅氧化层；
在所述栅氧化层上生成多晶硅层并进行光刻和刻蚀，形成一开口；
在所述场氧化层、所述多晶硅层以及所述栅氧化层的表面上生成介质层并刻蚀至所述P型体区，形成接触孔；
在所述介质层、所述栅氧化层、所述N型源区以及所述P型体区的表面上生成第一金属层，并进行光刻和刻蚀，形成VDMOS器件的栅极与源极的电极；
在所述N型衬底的与所述第一表面相对的第二表面上进行研磨、腐蚀和蒸镀，生成第二金属层。
2.如权利要求1所述的制作方法，其特征在于，生成所述场氧化层之前还包括如下步骤：
生成垫氧化层以及氮化硅层；
对所述氮化硅层进行光刻与刻蚀。
3.如权利要求2所述的制作方法，其特征在于，所述场氧化层是由部分所述垫氧化层在通氧后转变而成的。
4.如权利要求3所述的制作方法，其特征在于，形成所述P型体区之前还包括如下步骤：
去除进行光刻与刻蚀后剩余的所述氮化硅层。
5.如权利要求3所述的制作方法，其特征在于，所述P型体区位于通氧后未转变的所述垫氧化层与所述N型衬底之间。
6.如权利要求3所述的制作方法，其特征在于，所述N型源区位于所述P型体区与通氧后未转变的所述垫氧化层之间。
7.如权利要求3所述的制作方法，其特征在于，在腐蚀所述场氧化层的同时将通氧后未转变的所述垫氧化层同时腐蚀掉。
8.如权利要求1所述的制作方法，其特征在于，生成所述场氧化层的温度范围为900～1100℃，生成所述场氧化层的厚度范围为0.1～1.0um。
9.如权利要求1所述的制作方法，其特征在于，生成P型体区的离子为硼离子，所述硼离子的剂量范围为1.0E13～1.0E15个/cm2，能量范围为100～150KeV ，驱入温度范围为1100～1200℃，时间范围为50～200min。
10.如权利要求1所述的制作方法，其特征在于，生成所述N型源区时第一次注入的是砷或磷离子，所述砷或磷离子的剂量范围为1.0E15～1.0E16个/cm2，能量范围为80～300KeV。
11.如权利要求1所述的制作方法，其特征在于，腐蚀所述场氧化层采用的是氢氟酸；所述栅氧化层的生长温度范围为900～1100℃，生成所述栅氧化层的厚度范围为0.05～0.20um。
12.如权利要求1所述的制作方法，其特征在于，生成所述多晶硅层的温度范围为500～700℃，生成所述多晶硅层的厚度范围为0.3～0.8um。
13.如权利要求1所述的制作方法，其特征在于，所述介质层的结构为0.2um的不掺杂的二氧化硅与0.8um的磷硅玻璃。
14.如权利要求1所述的制作方法，其特征在于，所述第二金属层为钛、镍和银复合层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410256746.9A CN105225952B (zh) | 2014-06-10 | 2014-06-10 | 一种vdmos器件的制作方法及vdmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410256746.9A CN105225952B (zh) | 2014-06-10 | 2014-06-10 | 一种vdmos器件的制作方法及vdmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105225952A CN105225952A (zh) | 2016-01-06 |
| CN105225952B true CN105225952B (zh) | 2018-06-15 |
Family
ID=54994830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410256746.9A Active CN105225952B (zh) | 2014-06-10 | 2014-06-10 | 一种vdmos器件的制作方法及vdmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105225952B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107104049A (zh) * | 2016-02-23 | 2017-08-29 | 北大方正集团有限公司 | 射频三极管的制备方法和射频三极管 |
| CN107086245A (zh) * | 2017-06-01 | 2017-08-22 | 苏州锴威特半导体有限公司 | 超高压vdmos晶体管及其生产方法 |
| CN108133958A (zh) * | 2017-12-21 | 2018-06-08 | 深圳市晶特智造科技有限公司 | 射频三极管及其制作方法 |
| CN114975313B (zh) * | 2022-06-02 | 2023-04-18 | 上海晶岳电子有限公司 | 碳化硅vdmos器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0119400B1 (en) * | 1983-02-17 | 1987-08-05 | Nissan Motor Co., Ltd. | A vertical-type mosfet and method of fabricating the same |
| CN1720622A (zh) * | 2002-12-09 | 2006-01-11 | 半导体元件工业有限责任公司 | 垂直mos功率晶体 |
| CN103943548A (zh) * | 2013-01-23 | 2014-07-23 | 无锡华润上华半导体有限公司 | 分立式场氧结构的半导体器件的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756644B2 (en) * | 2001-03-28 | 2004-06-29 | International Rectifier Corporation | Ultra low QGD power MOSFET |
-
2014
- 2014-06-10 CN CN201410256746.9A patent/CN105225952B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0119400B1 (en) * | 1983-02-17 | 1987-08-05 | Nissan Motor Co., Ltd. | A vertical-type mosfet and method of fabricating the same |
| CN1720622A (zh) * | 2002-12-09 | 2006-01-11 | 半导体元件工业有限责任公司 | 垂直mos功率晶体 |
| CN103943548A (zh) * | 2013-01-23 | 2014-07-23 | 无锡华润上华半导体有限公司 | 分立式场氧结构的半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105225952A (zh) | 2016-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105225952B (zh) | 一种vdmos器件的制作方法及vdmos器件 | |
| CN103449731B (zh) | 一种提升熔石英光学元件损伤阈值的方法 | |
| CN103231570B (zh) | 一种薄膜层及其制作方法、显示用基板、液晶显示器 | |
| TWI567999B (zh) | 薄膜電晶體陣列襯底結構及其製造方法 | |
| CN103730359A (zh) | 复合栅介质SiC MISFET器件的制作方法 | |
| CN107017315A (zh) | 背电极结构的阻挡杂质带探测器及其制造方法 | |
| CN109103242A (zh) | 一种穿通结构的可控硅芯片及其生产方法 | |
| CN104979406A (zh) | 薄膜晶体管、阵列基板及其制备方法和显示装置 | |
| CN102683184B (zh) | 一种离子注入阻挡层的制作方法 | |
| CN100459169C (zh) | 半导体器件及其制造方法 | |
| CN102455593B (zh) | 光刻胶图案的形成方法和阵列基板的制造方法 | |
| CN104332503B (zh) | 一种高压快恢复二极管芯片生产工艺 | |
| CN208706655U (zh) | 一种穿通结构的可控硅芯片 | |
| TWI231038B (en) | Semiconductor process and method of forming floating gate for flash memory devices | |
| CN102479680A (zh) | 半导体器件的制造方法 | |
| CN106409920B (zh) | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 | |
| CN104576346B (zh) | 沟槽型mos器件中沟槽栅的制备方法 | |
| CN105097540B (zh) | 平面vdmos器件的制造方法 | |
| CN106158653B (zh) | 平面型vdmos的制作方法 | |
| CN101930919A (zh) | 半导体装置及其制造方法 | |
| CN104347378A (zh) | 一种应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN101752311A (zh) | 功率mos晶体管与肖特基二极管的集成方法及结构 | |
| CN104425572B (zh) | 一种自对准硅化物晶体管及其制作方法 | |
| CN103854994A (zh) | 一种刻蚀的方法 | |
| CN210073766U (zh) | 一种快恢复二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220722 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871 room 808, founder building, Zhongguancun, 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |