TWI567999B - 薄膜電晶體陣列襯底結構及其製造方法 - Google Patents

薄膜電晶體陣列襯底結構及其製造方法 Download PDF

Info

Publication number
TWI567999B
TWI567999B TW103119590A TW103119590A TWI567999B TW I567999 B TWI567999 B TW I567999B TW 103119590 A TW103119590 A TW 103119590A TW 103119590 A TW103119590 A TW 103119590A TW I567999 B TWI567999 B TW I567999B
Authority
TW
Taiwan
Prior art keywords
layer
hydrogen content
low hydrogen
film transistor
transistor array
Prior art date
Application number
TW103119590A
Other languages
English (en)
Other versions
TW201541647A (zh
Inventor
黃家琦
許民慶
Original Assignee
上海和輝光電有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海和輝光電有限公司 filed Critical 上海和輝光電有限公司
Publication of TW201541647A publication Critical patent/TW201541647A/zh
Application granted granted Critical
Publication of TWI567999B publication Critical patent/TWI567999B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

薄膜電晶體陣列襯底結構及其製造方法
本發明總體來說涉及微電子技術領域,具體而言,涉及一種薄膜電晶體陣列襯底結構及其製造方法。
薄膜電晶體陣列襯底結構是製造薄膜電晶體陣列基板不可缺少的組件之一。如第一圖所示,傳統的薄膜電晶體陣列襯底結構包括玻璃基板1、形成於玻璃基板1上的遮光層2以及形成於遮光層2上的低氫含量層3。其中,遮光層2為一層非晶矽遮光層(a-Si)21。低氫含量層3包括依次形成於非晶矽遮光層21上的第一氧化矽(SiOx)層31、氮化矽(SiNx)層32、第二氧化矽層33和非晶矽低氫含量層34。
由於遮光層2僅為一層非晶矽遮光層層21,形成遮光層2所需時間短;而低氫含量層3包括4個膜層,形成低氫含量層3所需時間長。因此,由於遮光層2與低氫含量層3各自的膜層數目不同,上述傳統的薄膜電晶體陣列襯底結構中,形成遮光層2的工藝、設備總是閒置,而形成低氫含量層3的工藝、設備卻形成產能瓶頸,二者產能極其不平衡,進而導致薄膜電晶體陣列襯底結構整體產能低下。而且低氫含量層3中有多種膜層在同一機台形成,造成交叉污染等風險較大。
另外,傳統的薄膜電晶體陣列襯底結構中,非晶矽低氫含量層層34下的第二氧化矽層33較薄,故電性較不穩定收斂。非晶矽遮光層21直接形成於基板1上,抗靜電能力較差。
在所述背景技術部分公開的上述信息僅用於加強對本公開的背景的理解,因此它可以包括不構成對本領域普通技術人員已知的現有技術的信息。
本發明公開一種薄膜電晶體陣列襯底結構,其遮光層和低氫含量層中各膜層分配均勻,有利於提高產能。
本發明公開還一種薄膜電晶體陣列襯底結構的製造方法。
本發明的額外方面和優點將部分地在下面的描述中闡述,並且部分地將從描述中變得顯而易知,或者可以通過本公開的實踐而習得。
根據本發明的一個方面,一種薄膜電晶體陣列襯底結構,包括基板、遮光層和低氫含量層。遮光層包括形成於所述基板上的氮化矽層和形成於所述氮化矽層上的非晶矽遮光層。低氫含量層包括形成於所述非晶矽遮光層上的氧化矽層和形成於所述氧化矽層上的多晶矽低氫含量層。
根據本發明的一實施方式,所述多晶矽低氫含量層上形成有圖案,且所述多晶矽低氫含量層上的圖案位於所述非晶矽遮光層的上方。
根據本發明的一實施方式,所述氧化矽層的厚度大於所述多晶矽低氫含量層厚度的2倍。
根據本發明的一實施方式,所述非晶矽遮光層的厚度為60~100nm。
根據本發明的一實施方式,所述氮化矽層的厚度為50~100nm。
根據本發明的一實施方式,所述氧化矽層的厚度為200~400nm。
根據本發明的一實施方式,所述多晶矽低氫含量層厚度為30~60nm。
根據本公開的另一方面,一種製造薄膜電晶體陣列襯底結構的方法,包括如下步驟: 提供一基板; 於所述基板上形成一氮化矽層,於所述氮化矽層上形成一非晶矽遮光層; 於所述非晶矽遮光層上形成一氧化矽層,於所述氧化矽層上形成一非晶矽低氫含量層。
根據本發明的一實施方式,還包括對所述非晶矽低氫含量層進行結晶化處理形成多晶矽低氫含量層步驟,其中所述氧化矽層和所述多晶矽低氫含量層共同形成一低氫含量層。
根據本發明的一實施方式,還包括對所述多晶矽低氫含量層進行構圖形成圖案步驟;所述圖案位於所述非晶矽遮光層的上方。
根據本發明的一實施方式,所述非晶矽遮光層的厚度為60~100nm。
根據本發明的一實施方式,所述氮化矽層的厚度為50~100nm。
根據本發明的一實施方式,所述氧化矽層的厚度為200~400nm。
根據本發明的一實施方式,所述多晶矽低氫含量層的厚度為30~60nm。
由上述技術方案可知,本發明的薄膜電晶體陣列襯底結構的優點和積極效果在於:本發明中,遮光層包括兩層膜層,分別為氮化矽層和非晶矽遮光層;低氫含量層包括兩層膜層,分別為氧化矽層和非晶矽低氫含量層,即本發明中遮光層的膜層數目和低氫含量層的膜層數目相同。因此,薄膜電晶體陣列襯底結構中製作遮光層的時間與製作低氫含量層大致相同,由此平衡了遮光層和低氫含量層的產能,進而使得薄膜電晶體陣列襯底結構的整體產能大幅提升;同時降低了制程過程中的一些風險。
相較於傳統的薄膜電晶體陣列襯底結構,本發明中減少了低氫含量層的膜層數目,因此容易控制組成低氫含量層的各膜層的溫度均一性,減少了低氫含量層中各膜層的應力值,降低了膜層剝離或脫落的機率。
本發明中,非晶矽低氫含量層的下面為較厚的氧化矽層。這層較厚的氧化矽,在後續激光退火制程中可降低熱傳導,並減緩被激光加熱的矽冷卻的速率,有助形成較大的多晶矽晶粒;再者這層較厚的氧化矽,在最底層的氮化矽之上,對多晶矽形成第二道保護,阻絕玻璃基板內的金屬離子擴散到多晶矽,以上兩點有助於電性穩定收斂。
氮化矽的應力大於氧化矽,本發明中,將氮化矽層設置於氧化矽層下面,即將應力最大的膜層放到最下面與基板結合,並將非晶矽遮光層設於氮化矽層之上,借此提高了各膜層之間的連接強度,能有效防止膜層剝離。
將氮化矽層設置於基板之上,於低溫多晶矽(LTPS)的高溫制程中可將基板中的鈉、鉀、磷等離子直接擋在下面不會影響遮光層的均勻性、純淨性以及非晶矽遮光層的質,更可優化薄膜電晶體陣列襯底結構的特性。同時,將氮化矽層設置於基板之上可保護遮光層免於靜電的破壞。
現在將參考附圖更全面地描述示例實施方式。然而,示例實施方式能夠以多種形式實施,且不應被理解為限於在此闡述的實施方式;相反,提供這些實施方式使得本公開將全面和完整,並將示例實施方式的構思全面地傳達給本領域的技術人員。圖中相同的附圖標記表示相同或類似的結構,因而將省略它們的詳細描述。
所描述的特徵、結構或特性可以以任何合適的方式結合在一個或更多實施方式中。在下面的描述中,提供許多具體細節從而給出對本公開的實施方式的充分理解。然而,本領域技術人員將意識到,可以實踐本公開的技術方案而沒有所述特定細節中的一個或更多,或者可以採用其它的方法、組件、材料等。在其它情況下,不詳細示出或描述公知結構、材料或者操作以避免模糊本公開的各方面。
薄膜電晶體陣列襯底結構 參見第二圖。本發明的薄膜電晶體陣列襯底結構,包括基板4、遮光層5和低氫含量層6。
基板4,例如玻璃基板,可採用傳統結構。
遮光層5包括形成於基板4上的氮化矽層51和形成於氮化矽層51上的非晶矽遮光層52。
氮化矽層51具有相當的擊穿電壓和相對較高的介電常數;其對鹼金屬的阻擋能力強,可有效防止基板4中的諸如鹼金屬等有害物質;其化學穩定性高,除了氫氟酸和熱磷酸外,它幾乎不與其它的酸堿發生反應;其具有良好的防氣體滲透性能,能有效減少氣體和水滲透對元件造成影響。因此,將氮化矽層51直接形成於基板4上,能最大限度地發揮其作用。
低氫含量層6包括形成於非晶矽遮光層52上的氧化矽層61和形成於氧化矽層61上的多晶矽低氫含量層62,在多晶矽低氫含量層62上形成有圖案,多晶矽低氫含量層62位於非晶矽遮光層52的上方,特別是多晶矽低氫含量層62的圖案可位於非晶矽遮光層52的正上方,從而非晶矽遮光層52能對多晶矽低氫含量層62的圖案起到良好的遮光效果。
本發明重新設計了遮光層5和低氫含量層6各自的膜層數目,使二者膜層數目相同,不限於相同,數目相差不多也是可行的,以平衡各自的制程時間,從而提高整體產能。同時本發明中,根據形成膜層的材料特性合理選擇各膜層種類及各膜層的排布順序,優化了薄膜電晶體陣列襯底結構的性能和質量。
於本發明的一實施例中,氧化矽層61的厚度大於多晶矽低氫含量層62厚度的2倍。
於本發明的一實施例中,各個膜層的厚度可以根據需要進行設計,例如,非晶矽遮光層52的厚度為60~100nm,氮化矽層51的厚度為50~100nm,氧化矽層61的厚度為200~400nm,多晶矽低氫含量層62的厚度為30~60nm。
薄膜電晶體陣列襯底結構的製造方法
製造本發明的薄膜電晶體陣列襯底結構的方法,包括如下步驟: S1、提供一基板4,例如玻璃基板,最好該玻璃基板具有較高的透明度、較低的反射率、較好的熱穩定性和抗腐蝕性、良好的電絕緣性、較高的機械強度和較好的機械加工特性等,並通過初始清潔工藝實現對玻璃基板的清洗。 S2、在基板4上採用例如PECVD法形成一遮光層5。遮光層5包括一層氮化矽層51和形成於氮化矽層51上的一非晶矽遮光層,氮化矽層51可用作緩衝層,它可以很好地抑制玻璃基板中有害物質,如金屬離子的影響。
在一實施方式中,可以在製備完成氮化矽層後進一步進行退火處理,以優化緩衝層的質量。再於氮化矽層51上形成沉積所述非晶矽遮光層52。其中該步驟S2中的氮化矽層51和非晶矽遮光層52共同形成遮光層5。
S3、於非晶矽遮光層52上採用例如PECVD法形成一氧化矽層61,於氧化矽層61上形成一層非晶矽。
在一實施方式中,可採用例如高溫烤箱對非晶矽進行脫氫工藝處理,以形成非晶矽低氫含量層。
S4、對非晶矽低氫含量層進行結晶化處理。例如,採用激光退火工藝ELA、金屬誘導結晶工藝MIC或固相結晶工藝SPC等結晶化手段對非晶矽低氫含量層進行結晶化處理形成多晶矽低氫含量層62。
進一步地,結晶化後還需採用DHF二羥基富馬酸二甲酯,純度為1-20%進行清洗工藝,對多晶矽薄膜層的表面進行處理,這樣可以降低多晶矽薄膜層的表面粗糙度,去除由於結晶化帶來的褶皺或者尖端凸起等,以使多晶矽薄膜層能更好地與後續的薄膜層相接觸,並可以提高整個元件的性能。
其中該步驟S4中,氧化矽層61和多晶矽低氫含量層62共同形成低氫含量層6。
在一實施方式中,還包括對多晶矽低氫含量層62進行構圖形成圖案步驟,進一步地,多晶矽低氫含量層62的圖案位於非晶矽遮光層52上方。
在本發明的薄膜電晶體陣列襯底結構的基礎上,進一步形成閘極、汲極、源極等結構即可形成薄膜電晶體陣列基板。
以上具體地示出和描述了本公開的示例性實施方式。應該理解,本公開不限於所公開的實施方式,相反,本公開意圖涵蓋包含在所附申請專利範圍的精神和範圍內的各種修改和等效佈置。
1‧‧‧玻璃基板
2‧‧‧遮光層
21‧‧‧非晶矽遮光層
3‧‧‧低氫含量層
31‧‧‧第一氧化矽層
32‧‧‧氮化矽層
33‧‧‧第二氧化矽層
34‧‧‧非晶矽低氫含量層
4‧‧‧基板
5‧‧‧遮光層
52‧‧‧氮化矽層
52‧‧‧非晶矽遮光層
6‧‧‧低氫含量層
61‧‧‧氧化矽層
62‧‧‧多晶矽低氫含量層
通過參照附圖詳細描述其示例實施方式,本發明的上述和其它特徵及優點將變得更加明顯。 第一圖示出傳統的薄膜電晶體陣列襯底結構的結構示意圖。 第二圖示出根據本發明的一示例實施方式的薄膜電晶體陣列襯底結構的結構示意圖。
4‧‧‧基板
5‧‧‧遮光層
51‧‧‧氮化矽層
52‧‧‧非晶矽遮光層
6‧‧‧低氫含量層
61‧‧‧氧化矽層
62‧‧‧多晶矽低氫含量層

Claims (12)

  1. 一種薄膜電晶體陣列襯底結構,包括:一基板;一遮光層,包括:一氮化矽層,形成於所述基板之上;以及一非晶矽遮光層,形成於所述氮化矽層之上;以及一低氫含量層,包括:一氧化矽層,直接形成於所述非晶矽遮光層和所述氮化矽層上;以及一多晶矽低氫含量層,形成於所述氧化矽層上。
  2. 如申請專利範圍第1項所述的薄膜電晶體陣列襯底結構,其中,所述多晶矽低氫含量層上形成有圖案,而所述非晶矽遮光層對所述多晶矽低氫含量層的所述圖案具有遮光效果。
  3. 如申請專利範圍第1項所述的薄膜電晶體陣列襯底結構,其中,所述氧化矽層的厚度大於所述多晶矽低氫含量層厚度的2倍。
  4. 如申請專利範圍第1項所述的薄膜電晶體陣列襯底結構,其中,所述非晶矽遮光層的厚度為60~100nm。
  5. 如申請專利範圍第1項所述的薄膜電晶體陣列襯底結構,其中,所述氮化矽層的厚度為50~100nm。
  6. 如申請專利範圍第1項所述的薄膜電晶體陣列襯底結構,其中,所述氧化矽層的厚度為200~400nm。
  7. 如申請專利範圍第1項所述的薄膜電晶體陣列襯底結構,其中,所述多晶矽低氫含量層的厚度為30~60nm。
  8. 一種薄膜電晶體陣列襯底結構的製造方法,包括以下步驟:提供一基板; 於所述基板上形成一氮化矽層;於部份所述氮化矽層上形成一非晶矽遮光層;於所述非晶矽遮光層和所述氮化矽層上形成一氧化矽層;於所述氧化矽層上形成一非晶矽低氫含量層;對所述非晶矽低氫含量層進行結晶化處理形成多晶矽低氫含量層步驟;以及對所述多晶矽低氫含量層進行構圖形成圖案步驟,而所述非晶矽遮光層對所述多晶矽低氫含量層的所述圖案具有遮光效果。
  9. 如申請專利範圍第8項所述薄膜電晶體陣列襯底結構的製造方法,其中,所述非晶矽遮光層的厚度為60~100nm。
  10. 如申請專利範圍第8項所述薄膜電晶體陣列襯底結構的製造方法,其中,所述氮化矽層的厚度為50~100nm。
  11. 如申請專利範圍第8項所述薄膜電晶體陣列襯底結構的製造方法,其中,所述氧化矽層的厚度為200~400nm。
  12. 如申請專利範圍第8項所述的薄膜電晶體陣列襯底結構的製造方法,其中,所述多晶矽低氫含量層的厚度為30~60nm。
TW103119590A 2014-04-25 2014-06-05 薄膜電晶體陣列襯底結構及其製造方法 TWI567999B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410172743.7A CN105097940A (zh) 2014-04-25 2014-04-25 薄膜晶体管阵列衬底结构及其制造方法

Publications (2)

Publication Number Publication Date
TW201541647A TW201541647A (zh) 2015-11-01
TWI567999B true TWI567999B (zh) 2017-01-21

Family

ID=54335553

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103119590A TWI567999B (zh) 2014-04-25 2014-06-05 薄膜電晶體陣列襯底結構及其製造方法

Country Status (3)

Country Link
US (1) US9508859B2 (zh)
CN (1) CN105097940A (zh)
TW (1) TWI567999B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538454B (zh) * 2014-12-26 2017-12-01 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
CN105655353A (zh) * 2016-01-21 2016-06-08 武汉华星光电技术有限公司 Tft阵列基板结构及其制作方法
CN105931965B (zh) * 2016-04-28 2019-02-19 厦门天马微电子有限公司 一种半导体器件及其制造方法
CN108807418A (zh) * 2017-04-28 2018-11-13 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN107516647B (zh) 2017-08-18 2021-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107910378B (zh) * 2017-11-14 2021-01-26 京东方科技集团股份有限公司 Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
CN111987137A (zh) * 2020-09-10 2020-11-24 深圳市华星光电半导体显示技术有限公司 柔性面板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155245A1 (en) * 2003-02-12 2004-08-12 Nec Corporation Thin film transistor and method for manufacturing the same
US20080203395A1 (en) * 2007-02-26 2008-08-28 Au Optronics Corporation Semiconductor device and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246509C (zh) * 2003-01-15 2006-03-22 友达光电股份有限公司 一种激光结晶的方法
CN1285107C (zh) * 2003-06-12 2006-11-15 统宝光电股份有限公司 低温多晶硅薄膜晶体管的制造方法
JP2005057242A (ja) * 2003-07-18 2005-03-03 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器
CN100397661C (zh) 2005-07-12 2008-06-25 南开大学 金属诱导单一方向横向晶化薄膜晶体管器件及其制备方法
CN101663758B (zh) * 2007-04-25 2011-12-14 夏普株式会社 半导体装置及其制造方法
JP5458367B2 (ja) * 2007-07-09 2014-04-02 Nltテクノロジー株式会社 薄膜トランジスタ及びその製造方法
CN101976649A (zh) 2010-09-08 2011-02-16 四川虹视显示技术有限公司 一种oled面板多晶硅制作方法
CN102543860B (zh) 2010-12-29 2014-12-03 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155245A1 (en) * 2003-02-12 2004-08-12 Nec Corporation Thin film transistor and method for manufacturing the same
US20080203395A1 (en) * 2007-02-26 2008-08-28 Au Optronics Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20150311350A1 (en) 2015-10-29
CN105097940A (zh) 2015-11-25
TW201541647A (zh) 2015-11-01
US9508859B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
TWI567999B (zh) 薄膜電晶體陣列襯底結構及其製造方法
US9634043B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
US7476901B2 (en) Poly-silicon thin film transistor array substrate and method for fabricating the same
US9269820B2 (en) Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof
CN103489786B (zh) 一种阵列基板的制作方法
KR20130121655A (ko) 표시 장치, 어레이 기판, 박막 트랜지스터 및 그 제조 방법
JP2010166040A5 (zh)
WO2014169601A1 (zh) 低温多晶硅的制作方法、低温多晶硅薄膜和薄膜晶体管
WO2018152875A1 (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
WO2017031937A1 (zh) 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
TWI662330B (zh) 主動元件基板及其製法
CN105655404A (zh) 低温多晶硅薄膜晶体管及其制作方法
CN107564966A (zh) 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
CN103123912A (zh) 一种顶栅tft阵列基板制造方法
WO2018214899A1 (zh) 栅电极及其制作方法、阵列基板制作方法
WO2021103142A1 (zh) 一种显示面板及其制作方法及电子设备
US10204940B2 (en) Array substrate, its manufacturing method thereof and a liquid crystal display panel
CN109545750B (zh) 薄膜晶体管基板的制作方法及其薄膜晶体管基板
JP2013236089A (ja) 表示装置及びその製造方法
CN103325791A (zh) 一种存储装置
US10431691B2 (en) Thin film transistor and method for manufacturing thin film transistor, and liquid crystal display panel
CN102487037A (zh) 缓冲高温工艺中薄膜局部应力释放的方法
US10510899B2 (en) Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel