CN100459169C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100459169C
CN100459169C CNB2006101019392A CN200610101939A CN100459169C CN 100459169 C CN100459169 C CN 100459169C CN B2006101019392 A CNB2006101019392 A CN B2006101019392A CN 200610101939 A CN200610101939 A CN 200610101939A CN 100459169 C CN100459169 C CN 100459169C
Authority
CN
China
Prior art keywords
gate insulating
insulating film
film
dielectric film
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101019392A
Other languages
English (en)
Other versions
CN1897307A (zh
Inventor
森茂
是成贵弘
松崎忠弘
田边浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NEC Corp
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC LCD Technologies Ltd filed Critical NEC Corp
Publication of CN1897307A publication Critical patent/CN1897307A/zh
Application granted granted Critical
Publication of CN100459169C publication Critical patent/CN100459169C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

在绝缘衬底上形成基层，并在其上局部地形成半导体层。接着形成栅绝缘膜以覆盖半导体层，并且在栅绝缘膜的一部分上形成栅极。接着经栅绝缘膜向半导体层注入杂质，并形成源区、漏区和LDD区。用稀释氢氟酸蚀刻栅绝缘膜。接着形成电极保护绝缘膜以覆盖栅极，并用稀释氢氟酸蚀刻掉电极保护绝缘膜表面层部分的整个表面。由此除去引入电极保护绝缘膜和栅绝缘膜的载流子阱。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种具有薄膜晶体管的半导体器件，以及涉及一种制造该半导体器件的方法。
背景技术
众所周知，例如，具有薄膜晶体管(薄膜晶体管：以下也称作TFT)的半导体器件作为驱动有源矩阵型液晶平板显示器的器件，其中薄膜晶体管形成在玻璃衬底或其它绝缘衬底上。近来对此类半导体器件的小型化和多功能添加要求TFT必须具有高度的耐用性和可靠性。
因此已经开发了一种TFT，其具有低浓度漏区(轻度掺杂漏极：以下也称作LDD区)以在TFT中达到高耐用性和可靠性。但是，在制造具有该类LDD结构的TFT时，在半导体层上形成栅绝缘膜和栅极之后，使用栅极作为掩模，将杂质离子注入栅绝缘膜上的半导体层。因此，由于杂质离子的通过，所以栅绝缘膜退化，并且即使具有LDD区，有时也不能保证足够的可靠性。这些效果被认为是由如下元件(载流子阱)的形成引起的，该元件捕获离子所通过的栅绝缘膜内部的载流子。
通常将TFT中的栅绝缘膜留在衬底的整个表面而不形成图形。这是为了在形成岛图形的半导体层与其上形成的层之间保持绝缘属性。因此，在形成LDD区时所注入的离子注入栅绝缘膜中从栅极正下方区域突出的部分。因此，这部分的栅绝缘膜受损，其特性受到不利的影响。需要时在半导体层上进行氢等离子处理，但是氢等离子处理也会损坏栅绝缘膜，并不利地影响其特性。金属污染也损害栅绝缘膜的特性。
此外，在玻璃衬底上形成TFT时，通常采用等离子CVD(化学气相沉积)或溅射形成栅绝缘膜，但是用这些方法容易将固定电荷引入栅绝缘膜。栅绝缘膜中的固定电荷影响LDD的杂质浓度，并改变TFT的特性。
日本专利No.3177360中公开了一种技术，其中在形成栅极之后，将栅绝缘膜中从栅极正下方区域突出的部分沿着膜厚度方向部分地除去。根据前述的公开，能够除去被离子注入损坏的部分栅绝缘膜。
日本公开未审专利申请No.10-27911中也公开了一种技术，其中，在绝缘衬底上形成基绝缘膜、栅绝缘膜或另一绝缘膜，之后将绝缘膜浸入电解质溶液。根据日本公开未审专利申请No.10-27911，由此可以除去绝缘膜中的固定电荷，并改善TFT的电气特性。
但是，上述传统技术具有如下所述的问题。仅仅通过如日本专利No.3177360中所述的将从栅极正下方区域突出的部分沿着膜厚度方向部分地除去不能足够地稳定TFT的特性。即使如日本公开未审专利申请No.10-27911中所述将基绝缘膜、栅绝缘膜或另一绝缘膜浸入电解质溶液时，对TFT特性的稳定作用也不够。
发明内容
本发明的一个目的是提供一种其中TFT特性足够稳定的半导体器件，以及提供一种制造该半导体器件的方法。
根据本发明的半导体器件包括衬底、衬底上局部形成的半导体层、半导体层上形成的栅绝缘膜、栅绝缘膜上半导体层正上方区域的部分中形成的栅极以及在栅绝缘膜和栅极上形成的电极保护绝缘膜，其中在形成电极保护绝缘膜之后将电极保护绝缘膜的表面层部分蚀刻掉。
在本发明中，在形成电极保护绝缘膜之后将电极保护绝缘膜的表面层部分蚀刻掉。因此，除去了在制造半导体器件的工艺中引入电极保护绝缘膜的载流子阱。因此，稳定了半导体器件的TFT、栅绝缘膜和栅极的特性。
优选地，栅绝缘膜中栅极正下方区域之外的其它部分的膜厚度小于位于栅极正下方区域的部分的膜厚度。因此，除去了在制造半导体器件的工艺中引入栅绝缘膜的载流子阱，并且还稳定了TFT的特性。
根据本发明的另一方面，半导体器件包括衬底、衬底上局部形成的半导体层、半导体层上形成的栅绝缘膜、栅绝缘膜上半导体层正上方区域的部分中形成的栅极、以及栅绝缘膜和栅极上形成的电极保护绝缘膜，其中在栅绝缘膜与电极保护绝缘膜之间的界面中的金属浓度是1×1011原子/cm2或更少。
根据本发明的另一方面，半导体器件包括衬底、衬底上局部形成的半导体层、半导体层上形成的栅绝缘膜以及栅绝缘膜上半导体层正上方区域的部分中形成的栅极，其中在半导体层中形成源区、漏区和LDD区，并且比率值(Dtr/CLDD)是0.4或更小，其中Dtr是栅绝缘膜中LDD区的正上方区域中载流子阱的表面密度，以及CLDD是LDD区中载流子的体积浓度。
根据本发明用于制造半导体器件的方法包括在衬底上局部地形成半导体层，在半导体层上形成栅绝缘膜，在栅绝缘膜上半导体层正上方区域的部分中形成栅极，在栅绝缘膜和栅极上形成电极保护绝缘膜，终结半导体层，以及用能够蚀刻电极保护绝缘膜的清洗溶液清洗电极保护绝缘膜，以蚀刻掉电极保护绝缘膜的表面层部分。
在本发明中，通过在形成电极保护绝缘膜之后蚀刻掉电极保护绝缘膜的表面层部分，可以除去终结处理步骤中引入电极保护绝缘膜的载流子阱。因而能够稳定包括半导体层、栅绝缘膜和栅极的TFT的特性。
优选地，在形成栅极的步骤之后是将杂质引入半导体层的步骤和用能够蚀刻栅绝缘膜的清洗溶液清洗栅绝缘膜的步骤。用能够蚀刻栅绝缘膜的清洗溶液清洗栅绝缘膜，并且蚀刻栅绝缘膜的顶面。因此，可以除去由于杂质注射引入栅绝缘膜的载流子阱。从而可以进一步稳定TFT的特性。
在此时进行的清洗步骤中，优选地进行清洗，直到比率(B/A)是0.01到0.65，其中A是栅绝缘膜中位于栅极正下方区域中部分的膜厚度，以及B是栅绝缘膜中位于栅极正下方区域中部分的膜厚度与除栅极正下方区域之外的其它部分的膜厚度之差。因此可以从栅绝缘膜中除去载流子阱，而不会在栅极正下方区域中形成空隙。
可选地，优选地在清洗步骤进行清洗，直到栅绝缘膜的表面上金属浓度是1×1011原子/cm2或更少。因此，可用除去由栅绝缘膜上沉积的金属引起的载流子阱。
可选地，向半导体层中注入杂质的步骤包括在半导体层中形成源区、漏区和LDD区，并且在清洗步骤优选地进行清洗直到比率值(Dtr/CLDD)是0.4或更小，其中Dtr是栅绝缘膜中LDD区的正上方区域中载流子阱的表面密度，以及CLDD是LDD区中载流子的体积浓度。因此，可以使相对于载流子浓度的载流子阱表面密度最小化，并且可以减轻受困载流子削弱LDD区电场的效果。
根据本发明的另一方面，用于制造半导体器件的方法包括在衬底上局部地形成半导体层，在半导体层上形成栅绝缘膜，在栅绝缘膜上半导体层正上方区域的部分中形成栅极，向半导体层注入杂质，用能够蚀刻栅绝缘膜的清洗溶液清洗栅绝缘膜，以及在栅绝缘膜和栅极上形成电极保护绝缘膜，其中在清洗步骤进行清洗，直到栅绝缘膜的表面上金属浓度是每平方厘米1×1011原子或更少。
根据本发明的另一方面，用于制造半导体器件的方法包括在衬底上局部地形成半导体层，在半导体层上形成栅绝缘膜，在栅绝缘膜上半导体层正上方区域的部分中形成栅极，向半导体层注入杂质以在半导体层中形成源区、漏区和LDD区，以及用能够蚀刻栅绝缘膜的清洗溶液清洗栅绝缘膜，其中在清洗步骤进行清洗，直到比率值(Dtr/CLDD)是0.4或更小，其中Dtr是栅绝缘膜中LDD区的正上方区域中载流子阱的表面密度，以及CLDD是LDD区中载流子的体积浓度。
根据本发明，能够获得具有少量载流子阱的TFT，并且能够获得具有足够稳定的TFT特性的高度可靠的半导体器件。
附图说明
图1是示出根据本发明第一实施例半导体器件的截面图；
图2A到2D是示出根据本发明第四实施例用于制造半导体器件的方法中的步骤流程的截面图；
图3A到3C是示出根据本实施例用于制造半导体器件的方法中、图2D所示步骤的后续步骤流程的截面图；
图4A和4B是示出根据本实施例用于制造半导体器件的方法中、图3C所示步骤的后续步骤流程的截面图；
图5A和5B是示出根据本实施例用于制造半导体器件的方法中、图4B所示步骤的后续步骤流程的截面图；
图6是示出本实施例中经蚀刻的栅绝缘膜的形状的截面图；以及
图7是示出厚度减小比对TFT特性的影响的图表，其中在横轴上绘出栅绝缘膜的厚度减小比，并在纵轴上绘出TFT的阈值电压的变化量。
具体实施方式
以下将参考附图详细描述本发明的实施例。将首先描述本发明第一实施例。图1是示出根据本实施例的半导体器件的截面图。在如图1中所示根据本实施例的半导体器件中，提供了包括玻璃等的绝缘衬底1，并且在绝缘衬底1的整个表面上形成，例如，厚度为100到1000nm并包括氧化硅膜、氮化硅膜或它们的层压膜的基层2。在基层2上有多个TFT 21。基层2防止绝缘衬底1中所含碱金属等扩散到TFT21。
以下将描述TFT 21的组成。在基层2上局部地提供成岛状图形的半导体层3。半导体层3例如包括非晶硅，并具有30到100nm的厚度。为了控制TFT 21的阈值，向半导体层3中引入微量的硼、磷或其它杂质。可以用特性比非晶硅优良的晶体硅形成半导体层3。向半导体层3的两端部分注入高浓度杂质，在一端部分形成源区6，并在另一端部分形成漏区7。半导体层3中源区6的相邻区的上部分以及漏区7的相邻区的上部分是LDD区8，其中以低于源区6和漏区7中的浓度注入杂质。LDD区8之间的区是沟道区。具体地，在半导体层3中，源区6、LDD区8、沟道区、LDD区8和漏区7依次连续排列。
在基层2的整个表面上形成栅绝缘膜4以便覆盖半导体层3。栅绝缘膜4包括氧化硅膜、氮化硅膜或它们的层压膜，并形成例如50到300nm的厚度。在栅绝缘膜4的上表面，在半导体层3的沟道区的正上方区域中形成相对周围区域向上突出的凸起部分4a。栅绝缘膜4中除凸起部分4a之外其它部分的膜厚度用蚀刻减小，并小于凸起部分4a的膜厚度。比率(B/A)是0.01到0.65，其中A是凸起部分4a的膜厚度，B是凸起部分4a的膜厚度与除凸起部分4a之外其它部分的膜厚度之差。当表示为百分比时，比率值(B/A)是蚀刻栅绝缘膜4期间的厚度减小比。具体地，本实施里中厚度减小比是1到65％。该厚度减小比等于从栅极突起的栅绝缘膜部分所蚀刻掉的深度(B)相对于位于栅极正下方区域中的栅绝缘膜的厚度(A)的比率。
此外，在栅绝缘膜4的凸起部分4a的正上方区域中形成栅极5。例如，栅极5包括其中引入了杂质的金属或硅，并具有50到100nm的膜厚度。在栅绝缘膜4的整个表面上形成电极保护绝缘膜9，以便覆盖栅极5。例如，电极保护绝缘膜9包括氧化硅膜、氮化硅膜或它们的层压膜，并形成50到300nm的厚度。在形成电极保护绝缘膜9之后，通过蚀刻除去电极保护绝缘膜9的表面层部分的整个表面。
在栅绝缘膜4和电极保护绝缘膜9中，分别在源区6、漏区7和栅极5的正上方区域中形成达到源区6、漏区7和栅极5的接触孔10。在电极保护绝缘膜9上，在接触孔10内部以及包括接触孔10正上方区域的区中形成电极膜11，并且将其与源区6、漏区7或栅极5相连。在图1中，为方便起见，从图中删除了与栅极5相连的电极膜11。半导体层3、栅绝缘膜4、栅极5、电极保护绝缘膜9、接触孔10和电极膜11组成TFT 21。
电极保护绝缘膜9保持栅极5与电极膜11之间的绝缘属性，并在制造该半导体器件的过程中，在进行热处理以激活引入源区6、漏区7和LDD区8的杂质时防止栅极5与栅绝缘膜4相分离。根据TFT21的计划应用，在电极保护绝缘膜9和电极膜11上适当地形成其它电极膜、钝化膜、中间层绝缘膜、平化膜、电容绝缘膜等(图中未示出任何一种)。
以下将描述本实施例的操作。在根据本实施例的半导体器件的制造工艺中，在形成栅极5时向栅绝缘膜4中引入金属等，并且在向半导体层3注入杂质期间由于栅绝缘膜4中出现损坏而将载流子阱引入栅绝缘膜4。这些载流子阱集中在栅绝缘膜4的表面层。但是，在本实施例中，因为通过蚀刻除去栅绝缘膜4的表面层，所以也除去了这些载流子阱。此时栅绝缘膜4的厚度减小比是1到65％。因此，在栅极5的正下方区域中没有空隙，并且能够保持栅绝缘膜4的优良电特性。
在半导体器件的制造工艺中，在进行热处理以激活注入半导体层3的杂质时，以及在进行氢等离子处理以终结半导体层3时，载流子阱引入电极保护绝缘膜9。这些载流子阱集中在电极保护绝缘膜9的表面层。但是，在本实施例中，因为蚀刻了电极保护绝缘膜9并除去了其表面层，所以除去了这些载流子阱。因为在根据本实施例的半导体器件中，从栅绝缘膜4和电极保护绝缘膜9中除去了载流子阱，所以即使在向TFT 21施加偏置电压时，也几乎没有载流子受困在载流子阱中，并且抑制了阈值电压波动。
根据如此配置的本实施例，在制造TFT的工艺中，通过有效地除去不可避免地引入半导体器件的载流子阱，能在施加偏置电压期间抑制TFT的阈值电压波动，并能稳定TFT的特性。因此能获得具有高度可靠TFT的半导体器件。
下面将描述本发明的第二实施例。根据本实施例的半导体器件与根据前述第一实施例的半导体器件的不同之处在于栅绝缘膜4与电极保护绝缘膜9之间界面处的金属浓度是1.0×1011原子/cm2或更少。在本实施例中，以与上述第一实施例中相同的方式，也用能够蚀刻栅绝缘膜4的清洗溶液蚀刻栅绝缘膜4中除凸起部分4a之外其它部分的上表面。但是，其厚度减小比不一定限制在1到65％的范围内，如果进行蚀刻使得与电极保护绝缘膜9界面处的金属浓度在上述范围之内，则足够了。参考本实施例，除上述配置之外的其它方面与前述第一实施例相同。
下面将描述本实施例的操作。在根据本实施例的半导体器件的制造工艺中，通过溅射或CVD形成导电膜，并蚀刻掉该导电膜，从而形成栅极5。此时，构成在其中进行溅射、CVD或蚀刻的室的内壁的金属沉积在栅绝缘膜4上。在形成TFT之后，栅绝缘膜4与电极保护绝缘膜9之间界面中还保留该金属，并且金属作为载流子阱。例如，该金属是从包括铝(Al)、铬(Cr)、钼(Mo)、钨(W)、铌(Nb)、钽(Ta)和钕(Nd)的元素组中选择的一种或多种金属。
相反，本实施例中，在形成栅极5之后，用清洗溶液蚀刻栅绝缘膜4的上表面，并除去栅绝缘膜4上沉积的金属。因此，栅绝缘膜4与电极保护绝缘膜9之间界面中的金属浓度变成1.0×1011原子/cm2或更少。从而减少了载流子阱，并稳定了TFT特性。如上所述，通过在形成栅极5之后蚀刻栅绝缘膜4，可以允许栅绝缘膜4中栅极5正下方区域保持未蚀刻，并形成凸起部分4a。参考本实施例，除上面描述之外的其它操作和效果与前述第一实施例中的相同。
下面将描述本发明的第三实施例。根据本实施例的半导体器件与根据前述第一实施例的半导体器件不同之处在于比率值(Dtr/CLDD)是0.4或更小，其中Dtr是与栅绝缘膜4的LDD区8正上方区域相对应部分中的载流子阱的表面密度，以及CLDD是LDD区8中杂质的体积浓度。术语“阱表面密度”指当与栅绝缘膜4的LDD区8正上方区域相对应部分中的载流子阱的横截面积之和除以前述部分与半导体层3之间界面的表面面积时得到的值。在本实施例中，也以与上述第一实施例中相同的方式蚀刻栅绝缘膜4中除凸起部分4a之外其它部分的上表面。但是，其厚度减小比不一定限制在1到65％的范围内。参考本实施例，除上面描述之外的其它操作和效果与前述第一实施例中的相同。
在本实施例中，将前述比率(Dtr/CLDD)变为0.4或更小使得载流子更不容易受困在LDD区8中，并使得TFT的阈值电压更加不易于波动。参考本实施例，除上面描述之外的其它操作和效果与前述第一实施例中的相同。
下面将描述本发明的第四实施例。本实施例是制造根据前述第一实施例的半导体器件的方法实施例。图2A到2D、3A到3C、4A和4B以及5A和5B是示出根据本实施例的制造半导体器件的方法中的步骤流程的截面图。
首先，如图2A中所示，例如，通过在经CVD(化学气相沉积)形成的、包括玻璃等的绝缘衬底1上形成厚度为100到1000nm的氧化硅膜、氮化硅膜或其层压膜，来形成基层2。该基层2防止后续步骤中进行的热处理使绝缘衬底1中所含碱金属等扩散进基层2上形成的TFT 21(见图1)。
然后，如图2B所示，通过CVD在该基层2的整个表面上形成例如厚度为30到100nm的非晶硅层3a。为了缩短生产时间，此时优选地采用相同等离子CVD设备连续形成基层2和非晶硅层3a。具体地，优选地在形成基层2之后立刻形成非晶硅层3a，而不将基层2暴露给空气。为了控制TFT 21的阈值，注入微量的硼、磷或其它杂质。在非晶硅层3a的形成期间或之后注入杂质。根据由此形成的TFT的计划应用，可以形成特性比非晶硅层3a优良的晶体硅层，替代非晶硅层3a。通过CVD方法或通过形成非晶硅层作为前体并用受激准分子激光器等照射使非晶硅层结晶，来形成晶体硅层。
如图2C中所示，在非晶硅层3a(见图2B)上进行光刻和干法蚀刻允许将非晶硅层3a形成所需形状，并形成半导体层3。通过包括CVD、PVD(物理气相沉积)、等离子氧化以及高压水蒸气氧化的方法中的任何一种，在基层2的整个表面上形成例如厚度为50到300nm的氧化硅膜、氮化硅膜或两者的层压膜。在低于引起绝缘衬底1严重变形的温度下进行该工艺，例如，可以在600摄氏度或更低的温度下进行。由此形成栅绝缘膜4以便覆盖半导体层3。
如图2D中所示，在栅绝缘膜4的整个表面上，通过溅射形成金属膜，通过CVD等形成含杂质硅膜，或者形成包括前述膜的层压膜，从而形成例如厚度为50到1000nm的导电膜。添加到前述硅膜中的杂质例如是硼或磷，并且根据由此形成的TFT的计划应用，其类型不同。然后在该导电膜上形成抗蚀图形(在该图或后续图中未示出)，使用该抗蚀图形作为掩模将导电膜蚀刻并形成图形，并且形成栅极5。此时采用干法蚀刻、湿法蚀刻或两者组合作为蚀刻方法。接着除去该抗蚀图形。在该栅极5的形成期间向栅绝缘膜4中引入金属，产生捕获载流子的元素，即，载流子阱。
然后在栅绝缘膜4上形成抗蚀图形；使用该抗蚀图形作为掩模将磷、硼或其它杂质高浓度地注入半导体层3；并且如图3A中所示，在半导体层3的两端部分形成源区6和漏区7。然后剥去抗蚀图形。然后将栅极5用作掩模，以比源区6和漏区7形成期间低的浓度注入磷、硼或其它杂质，并在半导体层3中源区6相邻区域的上部和漏区7相邻区域的上部形成LDD区8。此时，半导体层3中LDD区8之间的区变成沟道区。也可采用这样的配置，其中不形成LDD区8，并且在半导体层3中，将，一方面，源区6和漏区7之间的区，另一方面，栅极5正下方的区用作偏移区。
在向该半导体层3中注入杂质的步骤中，当杂质离子通过包括氧化硅膜、氮化硅膜或其层压膜的栅绝缘膜4时，栅绝缘膜4中硅与氧之间的键或硅与氮之间的键断裂，并产生载流子阱。由于向栅绝缘膜4中引入金属，也产生载流子阱。即使在半导体层3中形成偏移区而不形成LDD区8，即，不以低浓度注入杂质时，在栅极的形成期间干法蚀刻和/或湿法蚀刻也会损坏偏移区上的栅绝缘膜。由此在这种情况下也产生载流子阱。
然后用功能水(functional water)清洗具有包括栅极5的单元的衬底。术语“功能水”指氢化水、双氧水、碳酸水等。术语“其中使用功能水的清洗步骤”通常指使用氢化水的清洗步骤、使用双氧水的清洗步骤或者使用碳酸水的清洗步骤，并且进行该步骤以从表面除去抗蚀剂、金属或其它杂质。在用氢化水清洗衬底之后再用双氧水清洗衬底特别有效。当在使用功能水清洗之前进行紫外线照射，能够降解附着在表面的有机物质，并且能增强使用功能水清洗的效果。此外，能通过将衬底浸入包含功能水的容器中来清洗衬底，但是为了均匀处理整个衬底表面，优选地使用旋转清洗方法，其中在旋转衬底时向栅绝缘膜上滴功能水。
然后用能够蚀刻栅绝缘膜4的清洗溶液清洗经功能水清洗后的衬底，并如图3B中所示，蚀刻了栅绝缘膜4的表面。例如，将含有氟化氢的水溶液用作能够蚀刻栅绝缘膜4的清洗溶液。例如，使用稀释氢氟酸或含有氟化铵的缓冲氢氟酸(BHF)。以这种方式清洗衬底可以除去栅绝缘膜4中除栅极5正下方区域之外的其它部分的表面层，以及除去前述的载流子阱。由此，当蚀刻掉其它部分时，允许栅绝缘膜4上层中与栅极5正下方区域相对应的部分保持未被蚀刻，从而形成凸起部分4a。此时，比率(B/A)是0.01到0.65，其中B是凸起部分4a的膜厚度与除凸起部分4a之外其它部分的膜厚度之差，以及A是凸起部分4a的膜厚度；即，B是经蚀刻除去的膜厚度，以及A是未蚀刻栅绝缘膜4的厚度A。具体地，厚度减小比是1到65％。能通过将衬底浸入包含清洗溶液的容器中来清洗衬底，但是为了均匀处理整个衬底表面，优选地使用旋转清洗方法，其中在旋转衬底时向栅绝缘膜4上滴清洗溶液。
然后，如图3C中所示，通过CVD等形成例如厚度为10到500nm的氧化硅膜、氮化硅膜或其层压膜。由此在栅绝缘膜4上形成电极保护绝缘膜9以覆盖栅极5。
然后，如图4A中所示，将具有包括电极保护绝缘膜9的单元的衬底放入加热室并在例如300到700摄氏度进行热处理。由此激活引入半导体层3的杂质。此时，电极保护绝缘膜9防止栅极5与栅绝缘膜4相分离。可通过使用受激准分子激光器的照射进行这种热处理。即使在这种情况下，与使用加热室时相同，电极保护绝缘膜9也能防止栅极5的分离。
如图4B所示，为了终结半导体层3中未终结的悬键(danglingbond)，使用氢等离子处理经热处理的衬底。如果不终结这些悬键，则TFT的特性退化，例如，迁移率降低。但是，来自这种处理的等离子损坏电极保护绝缘膜9，并且形成捕获载流子的载流子阱。
然后，如图5A中所示，用功能水清洗衬底，并除去附在电极保护绝缘膜9表面的残留。能通过将衬底浸入包含功能水的容器中来清洗衬底，但是为了均匀处理整个衬底表面，优选地使用旋转清洗方法，其中在旋转衬底时向电极保护绝缘膜9上滴功能水。与清洗前述栅绝缘膜4的情况相同，在用氢化水清洗衬底之后接着用双氧水清洗衬底更有效。此外，当在用功能水清洗之前进行紫外光照射时，能降解附在表面的有机物质，并且进一步增强用功能水清洗的效果。
然后在能够蚀刻电极保护绝缘膜9的清洗溶液中清洗该衬底。例如，用缓冲氢氟酸作为这种清洗溶液。通过这种清洗蚀刻掉电极保护绝缘膜9表面层部分的整个表面。从而除去电极保护绝缘膜9中的载流子阱。能通过将衬底浸入包含清洗溶液的容器中来清洗衬底，但是为了均匀处理整个衬底表面，优选地使用旋转清洗方法，其中在旋转衬底时向电极保护绝缘膜9上滴清洗溶液。
然后，如图5B中所示，光刻并蚀刻电极保护绝缘膜9和栅绝缘膜4，并在电极保护绝缘膜9和栅绝缘膜4中源区6的正上方区域和漏区7的正上方区域中，以及在电极保护绝缘膜9中栅极5的正上方区域中形成接触孔10。形成接触孔10使其达到源区6、漏区7和栅极5。在图5B中，为方便起见，从图中删除了位于栅极5正上方区域的接触孔10。使用干法蚀刻、湿法蚀刻或两者的组合作为蚀刻方法。
通过溅射在接触孔10中和电极保护绝缘膜9上形成金属膜。然后如图1中所示，将金属膜形成图形以形成与源区6、漏区7和栅极5相连的电极膜11。此时电极保护绝缘膜9能保持栅极5与电极膜11之间的绝缘属性。从而形成包括半导体层3、栅绝缘膜4、栅极5、电极保护绝缘膜9和电极膜11的TFT 21。使用光刻或蚀刻将金属膜形成图形。使用干法蚀刻、湿法蚀刻或两者的组合作为蚀刻方法。根据TFT的计划应用，在电极保护绝缘膜9和电极膜11上适当地形成其它电极膜、钝化膜、中间层绝缘膜、平化膜、电容绝缘膜等。从而制造了根据前述第一实施例的半导体器件。
下面将描述针对构造本发明所依据的条件中的数字限制的原因。具体地，下面将描述在向半导体层3注入杂质离子之后蚀刻栅绝缘膜4时将厚度减小比设置为1到65％的原因。图6是示出经蚀刻的栅绝缘膜的形状的截面图；以及图7是示出厚度减小比对TFT特性的影响的图表，其中在横轴上绘出栅绝缘膜的厚度减小比，并在纵轴上绘出TFT阈值电压的变化量。如图6中所示，当用能够蚀刻膜的清洗溶液清洗膜时，使用湿法蚀刻方法蚀刻栅绝缘膜4。因为这种湿法蚀刻是各向同性蚀刻，所以清洗溶液也进入栅极5正下方区域，并在栅极5正下方区域的端部分，即在凸起部分4a旁，形成凹进部分4b。如果这些凹进部分4b较小，则能在后面步骤中形成电极保护绝缘膜9时填充凹进部分4b。但是，当凹进部分4b较大时，很难用电极保护绝缘膜9填充凹进部分4b。凹进部分4b中不能被电极保护绝缘膜9填充的部分变成空隙，这些部分的电介质强度减弱，并且当施加电场时容易受损。
图7示出在多个P沟道TFT中，当栅绝缘膜4的厚度减小比变化时阈值电压的变化量ΔVth，TFT中沟道宽度是4μm，沟道长度是4μm，以及LDD区的宽度是1.2μm。在每个TFT中，当漏/源电压(Vds)设置为0V，并且栅/源电压(Vgs)设置为+11V时，施加偏置电压100小时。如图7中所示，当栅绝缘膜4的厚度减小比为0％时，即，当没有蚀刻栅绝缘膜4时，在施加偏置电压时，TFT阈值电压显著地波动。相反，当厚度减小比为1％或更高时，能够抑制偏置电压引起的阈值电压波动。
但是，当厚度减小比超过65％时，相比于厚度减小比少于65％时，偏置电压引起的阈值电压的变化量显著地增加。原因是随着厚度减小比增加，凹进部分4b增大，从而引起电极保护绝缘膜9不能完全填充凹进部分4b而导致的空隙的形成，以及栅绝缘膜的击穿电压变低。因此，优选的栅绝缘膜的厚度减小比是1到65％。如图7中所示，当厚度减小比设置为1到24％时，由此减小偏置电压引起的阈值电压变化的效果变得特别显著。因此，更加优选地将厚度减小比设置为1到24％。
下面将描述本实施例的操作。在本实施例中，在图2D中所示的形成栅极5的步骤中向栅绝缘膜4中引入金属等，并且如图3A中所示，当向半导体层3注入杂质时，由于栅绝缘膜4中发生的损坏将载流子阱引入栅绝缘膜4。但是，如图3B中所示，能通过蚀刻栅绝缘膜4并除去其表面层来除去这些载流子阱。这是因为载流子阱集中在栅绝缘膜的表面层。此时通过将栅绝缘膜4的厚度减小比设置为1到65％，能防止在栅极5正下方区域中形成空隙，并能保持栅绝缘膜4的良好电特性。
通过如图4A中所示的杂质激活热处理，以及通过如图4B中所示的进行来终结半导体层的氢等离子处理，向电极保护绝缘膜9中引入载流子阱。但是，如图5A中所示，能通过蚀刻电极保护绝缘膜9并除去其表面层来除去这些载流子阱。以这种方式从栅绝缘膜4和电极保护绝缘膜9中除去载流子阱，使得即使在向TFT 21施加偏置电压时，被载流子阱捕获的载流子更少以及减小阈值电压波动。
有时在其中在栅和源之间、或在栅和漏之间施加并保持电压的状态(偏置状态)下使用形成多功能集成电路等所用的TFT。在这种情况下，LDD区上栅绝缘膜中存在的载流子阱形成(载流子阱)使得在偏置状态期间流入栅绝缘膜的载流子被载流子阱捕获并在栅绝缘膜中累积。当电极保护绝缘膜中存在载流子阱时，在向包括TFT的半导体器件施加电压时载流子累积在电极保护绝缘膜中。由栅绝缘膜和电极保护绝缘膜中累积的载流子形成的电场对LDD区有影响，并且这种影响自身表现在TFT随时间的变化之中，即，阈值电压中的变化。LDD区上栅绝缘膜中形成载流子阱的原因包括由杂质离子的注入引起的硅与氧之间的键或硅与氮之间的键的断裂，栅极形成步骤和杂质注入步骤中金属的引入，，以及其它原因。
在本实施例中，如上所述，因为在注入杂质之后用功能水清洗衬底，所以除去了表面残留。因为接着用能够蚀刻栅绝缘膜的清洗溶液清洗栅绝缘膜，所以除去了上述栅绝缘膜中的载流子阱。
具体地，在该清洗步骤中，将栅绝缘膜的厚度减小比设置为1％或更高允许更可靠地除去其中存在杂质注入步骤中产生的载流子阱的层。另一方面，通过将厚度减小比设置为65％或更低，能防止形成空隙，因此栅绝缘膜的击穿电压不会降低。通过这样确定厚度减小比的范围，能形成高度可靠的TFT，其在偏置状态下几乎没有随时间的变化。
然后，为了激活半导体层中的杂质，对半导体层进行热处理，接着进行氢等离子处理以终结半导体层。但是，近来半导体器件的小型化已经减小了栅绝缘膜与栅极之间接触的表面面积。根据形成电极所用的材料种类，当加热栅极时，栅极对栅绝缘膜的附着也更弱。因此，在进行杂质激活热处理之前必须形成电极保护绝缘膜，以防止杂质激活热处理期间电极的分离。终结氢的解吸附温度低于杂质激活热处理期间的温度。因此，当在氢等离子处理之后进行杂质激活热处理时，在热处理步骤将氢解除吸附以激活杂质，并且减小氢等离子处理的影响。因此，必须在迟于杂质激活热处理的阶段进行氢等离子处理。由此，必须在形成电极保护绝缘膜之后进行氢等离子处理，并且氢等离子损坏电极保护绝缘膜。由此在电极保护绝缘膜中形成载流子阱。
因此，在本实施例中，在氢等离子处理步骤之后进行功能水清洗，从电极保护绝缘膜的表面除去残留，然后用能够蚀刻电极保护绝缘膜的清洗溶液清洗电极保护绝缘膜，并除去载流子阱。由此，即使在偏置状态，载流子也不易于在电极保护绝缘膜中累积。
在本实施例中，在制造TFT的工艺中，有效地除去不可避免地引入半导体器件的载流子阱允许在施加偏置电压期间抑制TFT的阈值电压波动，并能稳定TFT的特性。从而抑制了偏置电压引起的退化，并可以获得相对于偏置电压具有足够的电特性的TFT。因此能获得具有高度可靠的半导体器件。
相反，如前述日本专利No.3177360中所述，只通过沿膜厚度方向部分地除去栅绝缘膜不能除去由氢等离子处理引入电极保护绝缘膜的载流子阱，并且稳定TFT的效果不够。如日本公开未审专利申请No.10-27911中所述，即使在注入杂质之前将栅绝缘膜浸入电解溶液中时，也不能除去自对准杂质注入步骤中引入栅绝缘膜中的载流子阱，并且也不能除去引入电极保护绝缘膜中的载流子阱。因此，TFT特性不够稳定。
在本实施例中描述了这样的示例，其中在形成电极保护绝缘膜9之后进行氢等离子处理，但是为了缩短氢等离子处理所需时间，也可以在氢等离子处理之前和之后两个阶段中形成电极保护绝缘膜。在这种情况下，必须在杂质激活热处理之前形成第一阶段的电极保护绝缘膜，并且当时形成的电极保护绝缘膜的厚度必须足以防止杂质激活热处理期间栅极分离。在形成第一阶段的电极保护绝缘膜之后，进行杂质激活热处理和氢等离子处理，用能够蚀刻电极保护绝缘膜的清洗液清洗电极保护绝缘膜，并且接着形成第二阶段的电极保护绝缘膜。
下面将描述本发明的第五实施例。本实施例是制造根据前述第二实施例的半导体器件的方法实施例。本实施例与前述第四实施例的不同之处在于，在蚀刻栅绝缘膜4的上表面时厚度减小比不一定设置为1到65％，并且进行蚀刻使得栅绝缘膜4上表面的金属浓度是1.0×1011原子/cm2或更少。参考本实施例，除上述配置之外的其它方面与前述第一实施例相同。
具体地，如图2A到2D中所示，在绝缘衬底1上依次形成基层2、半导体层3、栅绝缘膜4和栅极5，如图3A中所示，向半导体层3中注入杂质，并形成源区6、漏区7和LDD区8。这些步骤与前述第四实施例中的相同。
然后，如图3B中所示，用功能水清洗衬底，接着用能够蚀刻栅绝缘膜4的清洗溶液(例如缓冲氢氟酸)清洗栅绝缘膜4。由此蚀刻栅绝缘膜4中除与栅极5正下方区域相对应的部分之外的其它部分的上表面，以除去沉积在栅绝缘膜4上的金属，例如，铝(Al)、铬(Cr)、钼(Mo)、钨(W)、铌(Nb)、钽(Ta)或钕(Nd)。此时进行蚀刻使得栅绝缘膜4上表面的金属浓度为1.0×1011原子/cm2或更少。由此，在后续步骤中形成电极保护绝缘膜9时，栅绝缘膜4与电极保护绝缘膜9之间界面中的金属浓度变成1.0×1011原子/cm2或更少。此时，蚀刻引起的栅绝缘膜4的厚度减小比不一定局限于1到65％。在用能够蚀刻栅绝缘膜4的清洗溶液清洗栅绝缘膜4时，能通过将衬底浸入包含清洗溶液的容器中来清洗衬底，但是为了均匀处理整个衬底表面，优选地使用旋转清洗方法，其中在旋转衬底时向栅绝缘膜4上滴清洗溶液。
后续步骤与前述第四实施例中的相同。具体地，如图3C中所示，在栅绝缘膜4和栅极5上形成电极保护绝缘膜9，如图4A和4B中所示进行氢等离子处理和杂质激活热处理，并且如图5A所示用功能水清洗电极保护绝缘膜9的上表面，之后用能够蚀刻电极保护绝缘膜9的清洗溶液清洗电极保护绝缘膜9，从电极保护绝缘膜9除去载流子阱，并如图5B和图1中所示形成接触孔10和电极膜11。由此制造了根据前述第二实施例的半导体器件。
下面将描述针对构造本发明所依据的条件中的数字限制的原因。具体地，下面将描述将栅绝缘膜4与电极保护绝缘膜9之间界面中的金属浓度设置为1.0×1011原子/cm2或更少的原因。表1示出了向栅绝缘膜4与电极保护绝缘膜9之间界面中具有不同铝(Al)浓度的三种TFT施加10小时的偏置电压时阈值电压的变化量。每个TFT是P沟道TFT，具有4μm的沟道宽度，4μm的沟道长度，以及1.2μm的LDD区宽度是。漏/源电压(Vds)是0V，并且栅/源电压(Vgs)是+11V。
表1
  TFT-A   TFT-B   TFT-C
  铝(Al)浓度(原子/cm<sup>2</sup>)   2.3×10<sup>12</sup>   1.0×10<sup>11</sup>   2.8×10<sup>10</sup>
  阈值电压的变化量(V)   4.9   0.10   0.08
随着栅绝缘膜4与电极保护绝缘膜9之间界面中的金属浓度增加，阈值电压的变化量增加。如表1中所示，TFT-A中栅绝缘膜4与电极保护绝缘膜9之间界面中的铝(Al)浓度是每平方厘米2.3×1012原子，并且阈值电压的变化量较大，为4.9V。相反，TFT-B和TFT-C中的铝(Al)浓度是1.0×1011原子/cm2或更少，并且阈值电压变化量较小，为0.10V。对于除铝(Al)之外的其它金属观察到相同的趋势。因此优选地，栅绝缘膜4与电极保护绝缘膜9之间界面中的金属浓度为1.0×1011原子/cm2或更少。
下面将描述本实施例的操作。在本实施例中，在图2D的步骤中通过溅射或CVD形成导电膜，以形成栅极5，并用蚀刻使导电膜形成图形。此时，在栅绝缘膜4上沉积构成在其中进行溅射、CVD或蚀刻的室的内壁的金属，例如铝(Al)、铬(Cr)、钼(Mo)、钨(W)、铌(Nb)、钽(Ta)或钕(Nd)。因此，栅绝缘膜4与电极保护绝缘膜9之间界面中还保留该金属，并且在TFT工作时，金属作为载流子阱。
因此，在如图2D中所示步骤中在本实施例中形成栅极5之后，在图3B中所示步骤中用能够蚀刻栅绝缘膜4的清洗溶液清洗和蚀刻栅绝缘膜4的上表面，并除去栅绝缘膜4上沉积的金属。此时进行清洗直到栅绝缘膜4与电极保护绝缘膜9之间界面中的金属浓度变成1.0×1011原子/cm2或更少。由此从前述界面中除去载流子阱，并且稳定了TFT的操作。参考本实施例，除上述之外的其它操作和效果与前述第四实施例相同。
下面将描述本发明的第六实施例。本实施例是制造根据前述第三实施例的半导体器件的方法实施例。本实施例与前述第四实施例的不同之处在于，在蚀刻栅绝缘膜4的上表面期间厚度减小比不一定设置为1到65％，并且进行蚀刻使得比率值(Dtr/CLDD)是0.4或更小，其中Dtr是栅绝缘膜4中与LDD区8正上方区域相对应部分中的载流子阱的表面密度，以及CLDD是LDD区8中杂质的体积浓度。参考本实施例，除上述配置之外的其它方面与前述第四实施例相同。
具体地，如图2A、2D和3A中所示，通过与前述第四实施例中相同的步骤，在绝缘衬底1上依次形成基层2、半导体层3、栅绝缘膜4和栅极5，向半导体层3中注入杂质，并形成源区6、漏区7和LDD区8。
然后，如图3B中所示，用功能水清洗衬底，接着用能够蚀刻栅绝缘膜4的清洗溶液(例如缓冲氢氟酸)清洗栅绝缘膜4。由此，蚀刻栅绝缘膜4中除与栅极5正下方区域相对应的部分之外的其它部分的上表面，并除去载流子阱。此时进行清洗直到比率值(Dtr/CLDD)是0.4或更小，其中Dtr是栅绝缘膜4中与LDD区8正上方区域相对应部分中的载流子阱的表面密度，以及CLDD是LDD区8中杂质的体积浓度。蚀刻引起的栅绝缘膜4的厚度减小比不一定局限于1到65％。通过调整相对于栅绝缘膜4的蚀刻量，或者通过调整注入LDD区的杂质量来控制比率值(Dtr/CLDD)。在用能够蚀刻栅绝缘膜4的清洗溶液清洗栅绝缘膜4时，能通过将衬底浸入包含清洗溶液的容器中米清洗衬底，但是为了均匀处理整个衬底表面，优选地使用旋转清洗方法，其中在旋转衬底时向栅绝缘膜4上清洗溶液。
后续步骤与前述第四实施例中的相同。具体地，如图3C到5B和图1中所示，在栅绝缘膜4和栅极5上形成电极保护绝缘膜9，进行杂质激活热处理和氢等离子处理，并且用功能水清洗电极保护绝缘膜9的上表面，之后用能够蚀刻电极保护绝缘膜9的清洗溶液清洗电极保护绝缘膜9，从电极保护绝缘膜9除去载流子阱，并形成接触孔10和电极膜11。由此制造了根据前述第三实施例的半导体器件。
下面将描述针对构造本发明所依据的条件中的数字限制的原因。具体地，将描述将比率值(Dtr/CLDD)设置为0.4或更小的原因，其中Dtr是栅绝缘膜4中与LDD区8正上方区域相对应部分中的载流子阱的表面密度，以及CLDD是LDD区8中杂质的体积浓度。表2示出了针对LDD区8中具有不同杂质体积浓度的三种TFT的前述比率值(Dtr/CLDD)，以及向这些TFT施加50小时的偏置电压时阈值电压的变化率。如前所述，比率值(Dtr/CLDD)是根据LDD区中的杂质体积浓度将栅绝缘膜中LDD区正上方部分中存在的载流子阱的表面密度归一化的值。
表2
  TFT-D   TFT-E   TFT-F
  比率((Dtr/C<sub>LDD</sub>)   0.30   0.40   0.65
  阈值电压的变化率(％)   1   5   22
阈值电压的变化率随着比率值(Dtr/CLDD)的增加而增加。如表2中所示，对于TFT-D和TFT-E，比率值(Dtr/CLDD)为0.4或更小，阈值电压变化率为5％或更小。相反，对于TFT-T，比率值(Dtr/CLDD)为0.65，阈值电压变化率为22％。实际上，优选地，阈值电压变化率保持为5％或更小。因此，优选地，比率值(Dtr/CLDD)是0.4或更小。
如上所述，当栅绝缘膜中存在载流子阱时，在TFT处于偏置状态时，载流子受困于这些载流子阱中。由这些受困载流子形成的电场将半导体层中的载流子向半导体层中与栅绝缘膜相邻的表面层部分牵引。因此，LDD区的场削弱效应不仅受到LDD区的杂质浓度影响，还受到由此引入的载流子的浓度的影响，因而TFT的特性波动。
因此，根据本实施例，通过将上述比率(Dtr/CLDD)设置为0.4或更小，能构抑制载流子阱中受困载流子对LDD区的场削弱效应的影响。因此，可以形成在偏置状态下几乎不出现随时间变化的TFT，即，可以形成高度可靠的TFT。
因为本实施例中将载流子阱表面密度相对于LDD区的载流子浓度的比率设置为0.4或更小，所以在向TFT施加偏置电压时受困载流子数较小，并且能够防止由于偏置电压引起的TFT的特性随时间变化。因此能够获得高度可靠的半导体器件。参考本实施例，除上述之外的其它操作和效果与前述第四实施例相同。
以下将描述本发明的更加具体的实施例。首先，将描述本发明的第七实施例。本实施例更加具体地描述前述第四实施例。如图2A中所示，首先准备玻璃衬底作为绝缘衬底1。用等离子CVD在该玻璃衬底上形成厚度为300nm的单层氧化硅膜，作为基层2。接着如图2B中所示，用低压CVD形成厚度为50nm的非晶硅层3a。然后使用XeCl受激准分子激光退火设备，用XeCl受激准分子激光照射非晶硅层3a并使其结晶，并形成晶体硅层。
然后如图2C所示，在该晶体硅层上形成抗蚀图形，使用该抗蚀图形作为掩模进行干法蚀刻，并且使晶体硅层形成岛形状图形。由此形成半导体层3。然后除去抗蚀图形。
用等离子CVD设备在基层2上形成厚度为100nm的氧化硅膜作为栅绝缘膜4之后，使用相同设备添加微量磷，而不使产品暴露在空气中，并连续地形成厚度为100nm的微晶硅膜。接着通过溅射形成厚度为200nm的铬(Cr)层。然后如图2D中所示，形成抗蚀图形(图中未示出)，使用该抗蚀图形作为掩模进行干法蚀刻，使铬(Cr)层和微晶硅层形成图形，并且形成包括微晶硅层和铬(Cr)层的栅极5。
然后如图3A中所示，在栅绝缘膜4和栅极5上形成具有开口区的抗蚀图形，其中在半导体层3中要在该开口区形成源区6和漏区7。使用离子注入设备，将该抗蚀图形用作掩模注入硼离子，并在半导体层3中形成源区6和漏区7。此时，硼离子的注入量设置为3×1015原子/cm2，并且加速能设置为80keV。然后在抗蚀剂剥离溶液中进行氧等离子灰化和浸渍，并剥离掉抗蚀图形。然后使用栅极5作为掩模，以低于形成源区6和漏区7所用浓度的浓度向半导体层3注入硼，并形成LDD区8。此时，将硼离子的注入量设置为3×1013原子/cm2，并且加速能设置为30keV。
然后如图3B中所示，在旋转衬底时向衬底上滴氢化水，并清洗衬底。然后向衬底上滴双氧水，并清洗衬底。从而除去残留物。继续该工艺，向衬底上滴浓度为0.5％的稀释氢氟酸，清洗栅绝缘膜4中从电极5正下方区域凸起的部分，并进行蚀刻。此时，在受控时间段内进行清洗，以获得2％的栅绝缘膜4的厚度减小比。
如图3C中所示，使用等离子CVD设备在栅绝缘膜4和栅极5上形成厚度为400nm的氧化硅膜作为电极保护绝缘膜9。如图4A中所示，接着在充满氮气的退火加热室中放置衬底，在500摄氏度的温度下进行4小时热处理，并激活注入半导体层3的杂质。如图4B中所示，接着在真空室中放置衬底，向真空室中引入氢气，并施加频率为13.56MHz的高频电场将氢气激发并转变为等离子。从而在衬底上进行一个小时的氢等离子处理。此时处理温度是350摄氏度。因此终结半导体层3。
然后如图5A中所示，在旋转衬底时向衬底上滴氢化水，并进行清洗。然后向衬底上滴双氧水，并清洗衬底。从而从氧化硅膜的表面除去残留物。继续该工艺，向衬底上滴浓度为0.5％的稀释氢氟酸，并清洗衬底。因此蚀刻氧化硅膜的整个表面，并且除去由氢等离子处理和杂质激活热处理引入的载流子阱。
然后用等离子CVD形成厚度为500nm的氧化硅膜(图中未示出)。如图5B中所示，接着在氧化硅膜上形成抗蚀图形；使用该抗蚀图形作为掩模进行干法蚀刻；接着用相同的抗蚀图形作为掩模使用浓度为0.5％的稀释氢氟酸进行湿法蚀刻；选择性地除去氧化硅膜、电极保护绝缘膜9和栅绝缘膜4中源区6正上方区域和漏区7正上方区域，以及氧化硅膜和电极保护绝缘膜9中栅极5正上方区域；并形成接触孔10。
如图1中所示，接着通过溅射形成铝硅(AlSi)层。接着在铝硅(AlSi)层上形成抗蚀图形，使用该抗蚀图形作为掩模进行干法蚀刻，并使铝硅(AlSi)层按照所需形状形成图形。从而形成电极膜11。接着剥离掉抗蚀图形。从而制造P沟道型TFT。
根据本实施例，可以制造高度可靠的TFT，其在施加偏置电压的状态下几乎不随时间变化。参考本实施例，除上述之外的其它操作和效果与前述第四实施例相同。
以下将描述本发明的第八实施例。本实施例更加具体地描述前述第五实施例。如图2A中所示，首先准备玻璃衬底作为绝缘衬底1。如图2A和2B中所示，用等离子CVD在该玻璃衬底上连续形成厚度为300nm的氧化硅膜作为基层2，以及厚度为50nm的非晶硅层3a，而在工艺期间不将产品暴露在空气中。然后用XeCl受激准分子激光照射非晶硅层3a并使其结晶，并形成晶体硅层。
接着进行图2C到3A中所示的步骤。这些步骤中所用条件与前述第七实施例中的相同。
然后如图3B中所示，在旋转衬底时向衬底上滴氢化水，并清洗衬底。然后向衬底上滴双氧水，并清洗衬底。从而除去残留物。继续该工艺，向衬底上滴浓度为1.0％的稀释氢氟酸，清洗并蚀刻栅绝缘膜4中从电极5正下方区域凸起的部分。此时，随着清洗进行，栅绝缘膜4暴露表面(上表面)中的金属浓度减小。本实施例中进行清洗直到金属浓度达到2.8×1010原子/cm2。
如图3C中所示，使用等离子CVD设备在栅绝缘膜4和栅极5上形成厚度为100nm的氧化硅膜作为电极保护绝缘膜9。然后如图4A中所示，进行杂质激活热处理，并如图4B中所示，进行氢等离子处理。这些步骤中所用条件与前述第七实施例中的相同。
然后如图5A中所示，在旋转衬底时向衬底上滴氢化水，并进行清洗。然后向衬底上滴双氧水，并清洗衬底。从而从氧化硅膜的表面除去残留物。然后向衬底上滴浓度为1.0％的稀释氢氟酸，并清洗衬底。从而蚀刻氧化硅膜的上表面，并且除去由氢等离子处理和杂质激活热处理引入的载流子阱。
然后用等离子CVD形成厚度为500nm的氧化硅膜。如图5B中所示，接着在氧化硅膜上形成抗蚀图形，使用该抗蚀图形作为掩模进行干法蚀刻，接着用相同的抗蚀图形作为掩模使用浓度为1.0％的稀释氢氟酸进行湿法蚀刻，并形成接触孔10。后续步骤与前述第七实施例中的相同。本实施例的操作和效果与前述第五实施例中相同。
以下将描述本发明的第九实施例。本实施例更加具体地描述前述第六实施例。首先进行图2A到2D以及图3A中所示的步骤。这些步骤中所用条件与前述第七实施例中的相同。
然后如图3B中所示，在旋转衬底时向衬底上滴氢化水，并清洗衬底。然后向衬底上滴双氧水，并清洗衬底。从而除去残留物。继续该工艺，向衬底上滴浓度为1.5％的稀释氢氟酸，清洗并蚀刻栅绝缘膜4中从栅极5正下方区域凸起的部分。此时，随着清洗进行，比率值(Dtr/CLDD)减小，其中Dtr是栅绝缘膜4中与LDD区8正上方区域相对应部分中的载流子阱的表面密度，以及CLDD是LDD区8中杂质的体积浓度。本实施例中进行清洗直到比率(Dtr/CLDD)达到大约0.3。
如图3C中所示，使用等离子CVD设备在栅绝缘膜4和栅极5上形成厚度为100nm的氧化硅膜作为电极保护绝缘膜9。然后如图4A中所示，进行杂质激活热处理，并如图4B中所示，进行氢等离子处理。这些步骤中所用条件与前述第七实施例中的相同。
然后如图5A中所示，在旋转衬底时向衬底上滴氢化水，并进行清洗。然后向衬底上滴双氧水，并清洗衬底。从而从氧化硅膜的表面除去残留物。向衬底上滴浓度为1.5％的稀释氢氟酸，并清洗衬底。从而蚀刻氧化硅膜的上表面，并且除去由氢等离子处理和杂质激活热处理引入的载流子阱。
然后用等离子CVD形成厚度为500nm的氧化硅膜。如图5B中所示，接着在氧化硅膜上形成抗蚀图形，使用该抗蚀图形作为掩模进行干法蚀刻，接着用相同的抗蚀图形作为掩模使用浓度为2.0％的稀释氢氟酸进行湿法蚀刻，并形成接触孔10。后续步骤与前述第七实施例中的相同。本实施例的操作和效果与前述第六实施例中相同。

Claims (25)

1.一种半导体器件，包括：
衬底；
衬底上局部形成的半导体层；
半导体层上形成的栅绝缘膜；
栅绝缘膜上所述半导体层正上方区域的部分中形成的栅极；以及
在所述栅绝缘膜和所述栅极上形成的电极保护绝缘膜；其中
在形成电极保护绝缘膜之后将所述电极保护绝缘膜的表面层部分蚀刻掉，以及
所述栅绝缘膜中所述栅极正下方区域之外的其它部分的膜厚度小于位于所述栅极正下方区域中部分的膜厚度。
2.根据权利要求1所述的半导体器件，其中
比率B/A具有0.01到0.65的值，其中A是所述栅绝缘膜中位于所述栅极正下方区域中部分的膜厚度，以及B是位于栅极正下方区域中部分的膜厚度与除栅极正下方所述区域之外的其它部分的膜厚度之差。
3.根据权利要求1所述的半导体器件，其中在所述栅绝缘膜与所述电极保护绝缘膜之间的界面中的金属浓度是1×1011原子/cm2或更少。
4.根据权利要求3所述的半导体器件，其中所述金属是从包括Al、Cr、Mo、W、Nb、Ta和Nd的组中选择的一种或多种金属。
5.一种半导体器件，包括：
衬底；
衬底上局部形成的半导体层；
半导体层上形成的栅绝缘膜；
栅绝缘膜上所述半导体层正上方区域的部分中形成的栅极；以及
所述栅绝缘膜和所述栅极上形成的电极保护绝缘膜；其中
在所述栅绝缘膜与所述电极保护绝缘膜之间的界面中的金属浓度是1×1011原子/cm2或更少。
6.一种用于制造半导体器件的方法，包括：
在衬底上局部地形成半导体层；
在半导体层上形成栅绝缘膜；
在栅绝缘膜上所述半导体层正上方区域的部分中形成栅极；
在所述栅绝缘膜和所述栅极上形成电极保护绝缘膜；
终结所述半导体层；
用能够蚀刻电极保护绝缘膜的清洗溶液清洗所述电极保护绝缘膜，以蚀刻掉电极保护绝缘膜的表面层部分；以及
在形成所述栅极的步骤之后将杂质注入所述半导体层的步骤和用能够蚀刻栅绝缘膜的清洗溶液清洗所述栅绝缘膜的步骤。
7.根据权利要求6所述的用于制造半导体器件的方法，其中所述用于蚀刻掉电极保护绝缘膜的表面层部分的步骤包括在旋转所述衬底时，向所述电极保护绝缘膜上滴能够蚀刻电极保护绝缘膜的清洗溶液。
8.根据权利要求6所述的用于制造半导体器件的方法，其中将含有氟化氢的水溶液用作能够蚀刻所述电极保护绝缘膜的清洗溶液。
9.根据权利要求6所述的用于制造半导体器件的方法，包括步骤：在用能够蚀刻电极保护绝缘膜的清洗溶液清洗电极保护绝缘膜的所述步骤之前，用功能水清洗所述电极保护绝缘膜。
10.根据权利要求9所述的用于制造半导体器件的方法，其中将氢化水、双氧水或碳酸水用作所述功能水。
11.根据权利要求9所述的用于制造半导体器件的方法，包括步骤：在用功能水清洗电极保护绝缘膜的所述步骤之前，向所述电极保护绝缘膜照射紫外线。
12.根据权利要求6所述的用于制造半导体器件的方法，其中在所述清洗步骤进行清洗，直到比率B/A是0.01到0.65，其中A是所述栅绝缘膜中位于所述栅极正下方区域中部分的膜厚度，以及B是位于栅极正下方区域中部分的膜厚度与除栅极正下方所述区域之外的其它部分的膜厚度之差。
13.根据权利要求6所述的用于制造半导体器件的方法，其中在所述清洗步骤进行清洗，直到所述栅绝缘膜的表面上金属浓度是1×1011原子/cm2或更少。
14.根据权利要求13所述的用于制造半导体器件的方法，其中所述金属是从包括Al、Cr、Mo、W、Nb、Ta和Nd的组中选择的一种或多种金属。
15.一种用于制造半导体器件的方法，包括：
在衬底上局部地形成半导体层；
在半导体层上形成栅绝缘膜；
在栅绝缘膜上所述半导体层正上方区域的部分中形成栅极；
向所述半导体层注入杂质；
用能够蚀刻栅绝缘膜的清洗溶液清洗所述栅绝缘膜；以及
在所述栅绝缘膜和所述栅极上形成电极保护绝缘膜；其中
在所述清洗步骤进行清洗，直到所述栅绝缘膜表面上的金属浓度是1×1011原子/cm2或更少。
16.根据权利要求6所述的用于制造半导体器件的方法，其中用于清洗栅绝缘膜的所述步骤具有用于在旋转所述衬底时向所述栅绝缘膜上滴能够蚀刻所述栅绝缘膜的清洗溶液的步骤。
17.根据权利要求15所述的用于制造半导体器件的方法，其中用于清洗栅绝缘膜的所述步骤具有用于在旋转所述衬底时向所述栅绝缘膜上滴能够蚀刻所述栅绝缘膜的清洗溶液的步骤。
18.根据权利要求6所述的用于制造半导体器件的方法，其中将含有氟化氢的水溶液用作能够蚀刻所述栅绝缘膜的清洗溶液。
19.根据权利要求15所述的用于制造半导体器件的方法，其中将含有氟化氢的水溶液用作能够蚀刻所述栅绝缘膜的清洗溶液。
20.根据权利要求6所述的用于制造半导体器件的方法，包括步骤：在用能够蚀刻栅绝缘膜的清洗溶液清洗栅绝缘膜的所述步骤之前，用功能水清洗所述栅绝缘膜。
21.根据权利要求15所述的用于制造半导体器件的方法，包括步骤：在用能够蚀刻栅绝缘膜的清洗溶液清洗栅绝缘膜的所述步骤之前，用功能水清洗所述栅绝缘膜。
22.根据权利要求20所述的用于制造半导体器件的方法，其中将氢化水、双氧水或碳酸水用作所述功能水。
23.根据权利要求21所述的用于制造半导体器件的方法，其中将氢化水、双氧水或碳酸水用作所述功能水。
24.根据权利要求20所述的用于制造半导体器件的方法，包括步骤：在用功能水清洗栅绝缘膜的所述步骤之前，向所述栅绝缘膜照射紫外线。
25.根据权利要求21所述的用于制造半导体器件的方法，包括步骤：在用功能水清洗栅绝缘膜的所述步骤之前，向所述栅绝缘膜照射紫外线。
CNB2006101019392A 2005-07-12 2006-07-11 半导体器件及其制造方法 Active CN100459169C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005202693A JP5230899B2 (ja) 2005-07-12 2005-07-12 半導体装置の製造方法
JP2005202693 2005-07-12

Publications (2)

Publication Number Publication Date
CN1897307A CN1897307A (zh) 2007-01-17
CN100459169C true CN100459169C (zh) 2009-02-04

Family

ID=37609748

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101019392A Active CN100459169C (zh) 2005-07-12 2006-07-11 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US7582933B2 (zh)
JP (1) JP5230899B2 (zh)
CN (1) CN100459169C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258345A (ja) * 2007-04-04 2008-10-23 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
US20100324543A1 (en) * 2007-09-18 2010-12-23 Kurtz Ronald M Method And Apparatus For Integrating Cataract Surgery With Glaucoma Or Astigmatism Surgery
US20100324542A1 (en) * 2007-11-02 2010-12-23 Kurtz Ronald M Method to Guide a Cataract Procedure by Corneal Imaging
US9640329B2 (en) 2012-03-06 2017-05-02 Rossella Corrao Hybrid solar cells integrated glassblock and prestressed panel made of dry-assembled glassblocks for the construction of traslucent building envelopes
JP6227954B2 (ja) * 2013-09-26 2017-11-08 株式会社日本触媒 硬化性樹脂組成物及びその用途
CN111129162B (zh) * 2019-12-31 2022-10-04 华南理工大学 一种薄膜晶体管、显示基板、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096585A (en) * 1996-11-29 2000-08-01 Kabushiki Kaisha Toshiba Method of manufacturing thin film transistor
JP2003068755A (ja) * 2001-08-22 2003-03-07 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2003115594A (ja) * 2001-10-05 2003-04-18 Sony Corp 薄膜トランジスタの製造方法
JP2004140407A (ja) * 2004-01-13 2004-05-13 Seiko Epson Corp 薄膜トランジスタの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187551A (en) * 1988-04-30 1993-02-16 Sharp Kabushiki Kaisha Thin film semiconductor device and liquid crystal display apparatus thereof for preventing irradiated light from reaching the semiconductor layers
JPH03177360A (ja) 1989-12-05 1991-08-01 Sumitomo Electric Ind Ltd 着色透光性酸窒化アルミニウム焼結体及びその製造法
JPH0728088A (ja) * 1993-06-24 1995-01-31 Toshiba Corp 液晶表示装置およびその製造方法
JP3177360B2 (ja) * 1993-11-12 2001-06-18 三洋電機株式会社 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP3533830B2 (ja) 1996-07-11 2004-05-31 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP3633244B2 (ja) * 1997-11-05 2005-03-30 セイコーエプソン株式会社 液晶パネル用基板、液晶パネル用基板の製造方法
JP3265569B2 (ja) * 1998-04-15 2002-03-11 日本電気株式会社 半導体装置及びその製造方法
JP2001007334A (ja) * 1999-06-17 2001-01-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法並びに液晶表示装置
JP4132508B2 (ja) * 1999-12-13 2008-08-13 三菱電機株式会社 半導体装置の製造方法
US6537891B1 (en) * 2000-08-29 2003-03-25 Micron Technology, Inc. Silicon on insulator DRAM process utilizing both fully and partially depleted devices
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP4115158B2 (ja) * 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP2004095625A (ja) * 2002-08-29 2004-03-25 Matsushita Electric Ind Co Ltd 電子デバイスの洗浄方法及び製造方法
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7374981B2 (en) * 2003-04-11 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, electronic device having the same, and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096585A (en) * 1996-11-29 2000-08-01 Kabushiki Kaisha Toshiba Method of manufacturing thin film transistor
JP2003068755A (ja) * 2001-08-22 2003-03-07 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2003115594A (ja) * 2001-10-05 2003-04-18 Sony Corp 薄膜トランジスタの製造方法
JP2004140407A (ja) * 2004-01-13 2004-05-13 Seiko Epson Corp 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US7582933B2 (en) 2009-09-01
JP2007027170A (ja) 2007-02-01
US20070012924A1 (en) 2007-01-18
JP5230899B2 (ja) 2013-07-10
US20090286374A1 (en) 2009-11-19
CN1897307A (zh) 2007-01-17
US7981811B2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
CN100459169C (zh) 半导体器件及其制造方法
US5595638A (en) Method for manufacturing a semiconductor device utilizing an anodic oxidation
KR101270174B1 (ko) 산화물 반도체 박막 트랜지스터의 제조방법
KR100398897B1 (ko) 반도체장치제조방법
JP3609131B2 (ja) イオンドーピング装置のクリーニング方法
US20120018718A1 (en) Self-aligned top-gate thin film transistors and method for fabricating same
US6140164A (en) Method of manufacturing a semiconductor device
KR100276413B1 (ko) 반도체 소자 및 그 제조 방법, 및 드라이 에칭 후의 처리 방법
US5770486A (en) Method of forming a transistor with an LDD structure
JP5505815B2 (ja) 半導体装置
WO2005055325A1 (ja) トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
JP5332030B2 (ja) 薄膜トランジスタ基板及びその製造方法
CN105161526A (zh) 提高垂直导电结构 SiC MOSFET沟道迁移率的方法
US20090050895A1 (en) Semiconductor manufacturing method, semiconductor manufacturing apparatus, and display unit
CN113846384B (zh) 晶体锗材料的表面非晶化的方法
KR100451152B1 (ko) 다결정실리콘박막트랜지스터및그제조방법
JP4286771B2 (ja) 半導体装置の作製方法
KR960011184B1 (ko) 절연게이트형 전계효과 반도체 장치
JP2005175488A (ja) 半導体装置の作製方法
KR19990055153A (ko) 반도체 장치의 고유전체 캐패시터 제조방법
WO2010024278A1 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR101035921B1 (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
JP2003209261A (ja) 半導体装置およびその作製方法
KR0146139B1 (ko) 박막트랜지스터 및 그의 제조방법
CN101123224A (zh) 像素结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Co-patentee after: NLT Technologies Ltd.

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Co-patentee before: NEC LCD Technologies, Ltd.

Patentee before: NEC Corp.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160405

Address after: Kanagawa, Japan

Patentee after: NLT Technologies Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

Patentee before: NLT Technologies Ltd.