JP2004140407A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2004140407A JP2004140407A JP2004005520A JP2004005520A JP2004140407A JP 2004140407 A JP2004140407 A JP 2004140407A JP 2004005520 A JP2004005520 A JP 2004005520A JP 2004005520 A JP2004005520 A JP 2004005520A JP 2004140407 A JP2004140407 A JP 2004140407A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- film
- gate insulating
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】 下地保護膜形成工程ST11、半導体膜形成工程ST12、ゲート絶縁膜形成工程ST13・・・を行ってTFTを製造する際には、下地保護膜やゲート絶縁膜をプラズマCVD法やスパッタ法などにより形成した後に、これらの絶縁膜を硫酸水溶液や炭酸水溶液などといった酸性水溶液、中性水溶液、あるいはアンモニア水溶液などといったアルカリ水溶液に浸漬し、次に基板を純水中に浸漬して基板から上記の電解液を洗い落す固定電荷除去工程ST21、22を行う。また、固定電荷除去工程ST21、22を行った後には、絶縁膜を酸素ガスや水蒸気などといった酸化性ガスを含有する雰囲気中で加熱する熱処理工程ST31、32を行う。
【選択図】 図2
Description
ガラス基板などの表面にTFTを製造する場合には、一般に図1に示すように、ガラス基板などの上にシリコン酸化膜などからなる下地保護膜を形成する下地保護膜形成工程ST11、少なくともチャネル領域を構成するシリコン膜を形成する半導体膜形成工程ST12、チャネル領域の表面にシリコン酸化膜などからなるゲート絶縁膜を形成するゲート絶縁膜形成工程ST13、ゲート絶縁膜の上にタンタル膜などのゲート電極を形成するゲート電極形成工程ST14、半導体膜に不純物イオンを導入する不純物導入工程ST15、それらの表面を覆うシリコン酸化膜などの層間絶縁膜を形成する層間絶縁膜形成工程ST16、層間絶縁膜にコンタクトホールを開けるコンタクトホール形成工程ST17、これらのコンタクトホールを介してソース・ドレイン領域に電極を接続させるソース・ドレイン電極形成工程ST18をこの順に行う。
この固定電荷除去工程ST22でも、ゲート絶縁膜を形成した後の基板を硫酸水溶液や炭酸水溶液などといった酸性水溶液、中性水溶液、あるいはアンモニア水溶液などといったアルカリ水溶液に浸漬し(電解液浸漬処理ST221)、次に基板を純水中に浸漬して基板から上記の電解液を洗い落した後に(純水浸漬処理ST222)、基板に対する乾燥を行う(乾燥処理ST223)。この固定電荷除去工程ST22では、下地保護膜を形成した後の基板を電解液に浸漬せずに基板をそのまま純水に浸漬し(純水浸漬処理ST222)、その後に基板に対する乾燥を行ってもよい(乾燥処理ST223)。いずれの場合でも、基板を浸漬する液には水蒸気や炭酸ガスなどを吹き込んで液をバブリングしながら基板の浸漬を行うことが好ましい。
しかる後にゲート絶縁膜の表面にゲート電極を形成する(ゲート電極形成工程ST14)。
本発明でも、図2に示すように、下地保護膜形成工程ST11、半導体膜形成工程ST12、ゲート絶縁膜形成工程ST13、ゲート電極形成工程ST14、不純物導入工程ST15、層間絶縁膜形成工程ST16、コンタクトホール形成工程ST17、ソース・ドレイン電極形成工程ST18をこの順に行う。
そして下地保護膜の表面に、非晶質、結晶質、或いはそれらの混晶質のシリコン膜などといった半導体膜を形成する(半導体膜形成工程ST12)。続いてレーザアニールなどを行い、半導体膜を結晶化させる場合がある(結晶化工程ST20)。
次に半導体膜の表面にプラズマCVD法やスパッタ法などによりゲート絶縁膜を形成する(ゲート絶縁膜形成工程ST13/絶縁膜形成工程)。
この固定電荷除去工程ST22でも、ゲート絶縁膜を形成した後の基板を硫酸水溶液や炭酸水溶液などといった酸性水溶液、中性水溶液、あるいはアンモニア水溶液などといったアルカリ水溶液に浸漬し(電解液浸漬処理ST221)、次に基板を純水中に浸漬して基板から上記の電解液を洗い落した後に(純水浸漬処理ST222)、基板に対する乾燥を行う(乾燥処理ST223)。この固定電荷除去工程ST22では、下地保護膜を形成した後の基板を電解液に浸漬せずに、基板をそのまま純水に浸漬し(純水浸漬処理ST222)、その後に基板に対する乾燥を行ってもよい(乾燥処理ST223)。いずれの場合でも、基板を浸漬する液には水蒸気や炭酸ガスなどを吹き込んで液をバブリングしながら基板の浸漬を行うことが好ましい。
しかる後に基板に形成したゲート絶縁膜の表面にゲート電極を形成する(ゲート電極形成工程ST14)。
さらに熱処理工程ST32では、結晶化工程ST20で予め結晶化した半導体膜、およびゲート絶縁膜の双方に熱処理を行うことになる。このため、半導体膜において各シリコン原子が格子点からわずかにずれていても、このような微小なずれはこの熱処理工程ST32で補正される。すなわち、先の結晶化工程ST20の際に生じた半導体膜のストレスを解放することになって結晶の完全性が高まる。併せて結晶粒と結晶粒との間にわずかに存在する非結晶部分を結晶化させるため、半導体膜の結晶化率が高まる。また、微小結晶は再結晶化して大きな結晶に成長し、結晶粒界を減少させる。それ故、良質の半導体膜を得ることができる。
(プラズマCVD装置の構成)
本発明の実施例に係るTFTの製造方法に用いる薄膜形成装置として、プラズマ化学気相堆積装置(PECVD装置)の構成を図3および図4を参照して説明する。図3はプラズマCVD装置の反応室付近の概略平面図、図4は、そのA−A′線における断面図である。
本例で用いたプラズマCVD装置200は、上述のとおり、電極間距離およびガス流に極めて精巧な制御を実現したことにより、400mm×500mmの大型の基板にも対応できる薄膜形成装置として構成されている。これらの基本的な設計思想され踏襲すれば、さらに大型の基板にも容易に対応でき、550mm×650mmほどの大型の基板にも十分に対応し得る装置を構成できる。
本発明に係るTFTの製造方法ではいくつかの絶縁膜形成工程があるが、いずれの絶縁膜形成工程も、図3および図4を参照して説明したPECVD装置200を用いる。以下に、図2に示した工程順序に沿って本例のTFTの製造方法を説明する。
本例では図5(A)に示すように、液晶表示パネルのアクティブマトリクス基板用の基板10として大型の汎用の無アリカリガラスを用いる。
ここで行う熱処理としては炉内での熱処理でもよいが、急速加熱処理を行うと、高温になる分、熱処理の効果が高い。しかも、急速加熱処理によればスループットもよい。
イオン・ドーピング法の原料ガスとしては、水素中に希釈された濃度が0.1%程度のホスフィン(PH3 )やジボラン(B2 H6 )などの注入不純物の水素化物を用いる。イオン打ち込み法では、所望の不純物元素のみを注入した後に引き続いて水素イオン(プロトンや水素分子イオン)を注入する。前述のとおり、MOS界面やゲート絶縁膜13を安定に保つにはイオン・ドーピング法あるいはイオン打ち込み法のいずれの方法であってもイオン注入時の基板温度は350℃以下でなければならない。一方、注入不純物の活性化を350℃以下の低温で常に安定的に行うには、イオン注入時の基板10の温度は200℃以上であることが好ましい。トランジスタのしきい値電圧を調整するためにチャネルドープを行う場合、あるいはLDD構造を作成するといったように低濃度に注入された不純物イオンを低温で確実に活性化するには、イオン注入時の基板10の温度は250℃以上であることが必要となる。このように、基板10の温度が高い状態でイオン注入を行うと、半導体膜12のイオン注入に伴う結晶破壊の際に再結晶化も同時に生じるので、結果的にはイオン注入部の非晶質化を防ぐことができる。すなわち、イオン注入された領域は注入後も依然として結晶質として残り、その後の活性化温度が350℃程度以下と低温であっても注入イオンの活性化が可能になる。CMOS構造となるように薄膜トランジスタを製造するときには、ポリイミド樹脂などの適当なマスク材を用いてNMOSまたはPMOSの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。
このように形成したTFTでは、絶縁膜を液中に浸漬することによって絶縁膜から固定電荷を除去しているため、この絶縁膜をTFTの下地保護膜11やゲート絶縁膜13に用いた場合には絶縁膜中への電荷の注入が起こりにくい分、TFTの電気的特性において経時的な安定性が向上する。また、固定電荷を除去した絶縁膜をTFTの下地保護膜11に用いているので、チャネル領域17にバックチャネルが形成されることがない。一方、固定電荷を除去した絶縁膜をTFTのゲート絶縁膜13に用いているので、ドレイン端への電子などの注入がない分、絶縁耐圧が向上する。よって、TFTの初期的な電気的特性も向上する。さらに、固定電荷を除去する方法として液中への浸漬という方法を採用しているので、基板に形成した絶縁膜全体を一括して処理でき、簡単な工程で済むという利点もある。
本発明のTFTの製造方法において、スパッタ法により成膜した絶縁膜にも固定電荷が発生しやすいので、この絶縁膜にも本発明を適用してもよい。すなわち、スパッタ装置では、反応室内のターゲットと基板とによって構成された平行平板電極に高周波電界を形成するとともに、反応室内に供給されたスパッタガスを用いてプラズマを形成し、ターゲットからスパッタ蒸発させた原子または分子と、反応室内に供給した酸素ガスなどとによって基板上にシリコン酸化膜を形成する。また、スパッタ法あるいはプラズマCVD法に限らず、その他の成膜方法で形成した絶縁膜(下地保護膜やゲート絶縁膜)に本発明を適用してもよいことは勿論である。
11 下地保護膜
12 半導体膜
13 ゲート絶縁膜
ST11 下地保護膜形成工程
ST12 半導体膜形成工程
ST13 ゲート絶縁膜形成工程
ST14 ゲート電極形成工程
ST15 不純物導入工程
ST16 層間絶縁膜形成工程
ST17 コンタクトホール形成工程
ST18 ソース・ドレイン電極形成工程
ST21、ST22 固定電荷除去工程
ST31、ST32 熱処理工程
Claims (3)
- 薄膜トランジスタの製造方法において、
基板上に半導体膜を形成する工程と、
前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を電解液中に浸漬した後、純水中に浸漬することによって前記ゲート絶縁膜から固定電荷を除去する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。 - 請求項1において、前記ゲート絶縁膜から前記固定電荷を除去した後、前記絶縁膜を酸化性ガス含有雰囲気中で熱処理する工程を有することを特徴とする薄膜トランジスタの製造方法。
- 請求項1又は請求項2において、前記ゲート絶縁膜から前記固定電荷を除去する工程では、前記電解液中に気体を吹き込んで前記電解液をバブリングしながら前記ゲート絶縁膜を浸漬することを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004005520A JP4211609B2 (ja) | 2004-01-13 | 2004-01-13 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004005520A JP4211609B2 (ja) | 2004-01-13 | 2004-01-13 | 薄膜トランジスタの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18250796A Division JP3533830B2 (ja) | 1996-07-11 | 1996-07-11 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004140407A true JP2004140407A (ja) | 2004-05-13 |
JP4211609B2 JP4211609B2 (ja) | 2009-01-21 |
Family
ID=32464160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004005520A Expired - Fee Related JP4211609B2 (ja) | 2004-01-13 | 2004-01-13 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4211609B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7479416B2 (en) | 2005-01-18 | 2009-01-20 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
CN100459169C (zh) * | 2005-07-12 | 2009-02-04 | 日本电气株式会社 | 半导体器件及其制造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9709082D0 (en) * | 1997-05-06 | 1997-06-25 | Ciba Geigy Ag | Organic compositions |
CN101032481B (zh) * | 2006-03-07 | 2011-06-08 | 杨美华 | 中药爵床木脂素部位作为制备抗肿瘤药物的应用 |
JP5925028B2 (ja) * | 2011-09-01 | 2016-05-25 | 花王株式会社 | 皮膚美白剤 |
CN108456200B (zh) * | 2017-06-22 | 2021-11-09 | 贵州省中国科学院天然产物化学重点实验室 | 一种高纯度6′-羟基-爵床定b的制备方法 |
-
2004
- 2004-01-13 JP JP2004005520A patent/JP4211609B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7479416B2 (en) | 2005-01-18 | 2009-01-20 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
US8164097B2 (en) | 2005-01-18 | 2012-04-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
CN100459169C (zh) * | 2005-07-12 | 2009-02-04 | 日本电气株式会社 | 半导体器件及其制造方法 |
US7582933B2 (en) | 2005-07-12 | 2009-09-01 | Nec Corporation | Transistor with electrode-protecting insulating film |
US7981811B2 (en) | 2005-07-12 | 2011-07-19 | Nec Corporation | Semiconductor device and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP4211609B2 (ja) | 2009-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100222319B1 (ko) | 박막 트랜지스터 및 그의 제작방법 | |
KR100279217B1 (ko) | 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법 | |
JP4211609B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH10149984A (ja) | 多結晶シリコンの形成方法及び形成装置 | |
KR100624427B1 (ko) | 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법 | |
JP3533830B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3844526B2 (ja) | 結晶性珪素膜作製方法 | |
JP2001244266A (ja) | 電子素子用基板およびその製造装置 | |
US6730368B1 (en) | Method of preparing a poly-crystalline silicon film | |
JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるtftの製造方法 | |
JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
JP4737366B2 (ja) | 半導体装置の製造方法 | |
JP2002359192A (ja) | 半導体装置の作製方法 | |
JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
US6974763B1 (en) | Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber | |
JPH1041513A (ja) | 半導体素子の製造方法およびその装置 | |
JP2000243721A (ja) | 半導体装置の製造装置 | |
JP4254661B2 (ja) | 半導体装置の製造方法 | |
JP2002208707A (ja) | 薄膜トランジスタの製造方法 | |
JP2000031081A (ja) | 半導体装置の製造方法 | |
JPH10135136A (ja) | 結晶性半導体作製方法 | |
WO2010024278A1 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
JPH0487340A (ja) | 薄膜トランジスタの製造方法 | |
JP2002237598A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20081007 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20081020 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20111107 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20121107 |
|
LAPS | Cancellation because of no payment of annual fees |