CN103854994A - 一种刻蚀的方法 - Google Patents

一种刻蚀的方法 Download PDF

Info

Publication number
CN103854994A
CN103854994A CN201210518429.0A CN201210518429A CN103854994A CN 103854994 A CN103854994 A CN 103854994A CN 201210518429 A CN201210518429 A CN 201210518429A CN 103854994 A CN103854994 A CN 103854994A
Authority
CN
China
Prior art keywords
layer
opening
bpteos
etching
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210518429.0A
Other languages
English (en)
Inventor
姬亚东
方绍明
陈志聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201210518429.0A priority Critical patent/CN103854994A/zh
Publication of CN103854994A publication Critical patent/CN103854994A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种刻蚀的方法,用于解决现有技术中由于将去除光刻胶及残留物放在流程的最后一步,中间不进行光刻胶以及窗口残留物去除,造成附着在窗口的残留物影响继续刻蚀及离子注入等步骤的进行的技术问题,包括:通过光刻胶层上面的第一开口刻蚀位于所述光刻胶层下面的BPTEOS层,及位于所述BPTEOS层下面的LPTEOS层,生成一深度至位于所述LPTEOS层下面的硅片层上表面的第二开口;去除所述BPTEOS层表面的所述光刻胶层;去除在刻蚀形成所述第二开口过程中残留在所述第二开口内壁的残留物;通过所述第二开口刻蚀所述硅片层上表面,在所述硅片层上表面形成位置与所述第二开口对应的第三开口。

Description

一种刻蚀的方法
技术领域
本申请涉及半导体制造领域,特别涉及一种刻蚀的方法。
背景技术
DMOS(双扩散金属氧化物半导体)技术与IGBT(绝缘栅双极晶体管)技术是当今半导体界流行的芯片制造技术,尤其IGBT,是正在快速发展的高压大电流Power Device(功率器件)芯片制造技术。
传统的工艺流程中,要对半导体的加工流程,首先是依次刻蚀硅片表面覆盖的BPTEOS(含硼磷的正硅酸乙脂)层和LPTEOS(低压下淀积的正硅酸乙脂)层,以及Contact(源区金属接触)窗口;其次,注入BF2(氟化硼)离子以及溅射金属;最后,去除光刻胶以及清洗。
但本申请发明人在实现本申请实施例中发明技术方案的过程中,发现上述技术至少存在如下技术问题:
由于现有技术的方法流程中采用将刻蚀步骤完成后,就直接进行离子注入以及溅射金属步骤,将去除光刻胶及残留物的步骤放在最后一步,中间不进行光刻胶以及窗口残留物去除,前面刻蚀步骤中产生大量的Polymer(聚合物)附着在Contact窗口内,会影响继续刻蚀步骤的技术问题;
也导致后续步骤中BF2离子注入不均匀以及对溅射金属形成的金属硅化物有很大影响的技术问题;
又由于离子注入不均匀与溅射金属形成的金属硅化物受影响,降低了电阻的均匀性,直接导致制造出来的半导体器件抗EAS击穿能力弱的技术问题。
发明内容
本申请实施例通过提供一种刻蚀的方法,用于解决现有技术中由于将去除光刻胶及残留物放在流程的最后一步,中间不进行光刻胶以及窗口残留物去除,造成附着在窗口的残留物影响继续刻蚀及离子注入等步骤的进行的技术问题,实现了提高半导体器件电阻的均匀性和抗EAS击穿能力的技术效果。本申请实施例提供的一种刻蚀的方法,包括:
通过光刻胶层上面的第一开口刻蚀位于所述光刻胶层下面的BPTEOS层,及位于所述BPTEOS层下面的LPTEOS层,生成一深度至位于所述LPTEOS层下面的硅片层上表面的第二开口;
去除所述BPTEOS层表面的所述光刻胶层;
去除在刻蚀形成所述第二开口过程中残留在所述第二开口内壁的残留物;
通过所述第二开口刻蚀所述硅片层上表面,在所述硅片层上表面形成位置与所述第二开口对应的第三开口。
可选的,所述通过所述第二开口刻蚀所述硅片层上表面,在所述硅片层上表面形成位置与所述第二开口对应的第三开口,具体为:
向所述BPTEOS层表面注入一气体,使得所述气体进入所述第二开口,在所述第二开口内壁的所述BPTEOS层表面以及LPTEOS层表面上形成一种保护层;
同时,通过所述第二开口刻蚀所述硅片层上表面,在所述硅片层上表面形成位置与所述第二开口对应的第三开口。
可选的,所述气体具体为溴化氢气体。
可选的,所述去除所述BPTEOS层表面的所述光刻胶层,具体为:
向所述BPTEOS层表面喷射等离子气体,以去除所述BPTEOS层表面的所述光刻胶层;
通过浓硫酸与双氧水的混合溶液,清洗所述BPTEOS层表面,以去除所述BPTEOS层表面残留的所述光刻胶层;
通过氨水与双氧水的混合溶液,继续清洗所述BPTEOS层表面,以去除所述BPTEOS层表面残留的所述光刻胶层。
可选的,所述去除在刻蚀形成所述第二开口过程中残留在所述第二开口内壁的残留物,具体为:
通过氢氟酸清洗所述第二开口内壁,以去除在刻蚀形成所述第二开口过程中残留在所述第二开口内壁的残留物。
可选的,在所述通过所述第二开口刻蚀所述硅片层上表面,在所述硅片层上表面形成位置与所述第二开口对应的第三开口之后,还包括:
通过氢氟酸清洗所述第三开口的内壁。
可选的,在所述通过氢氟酸清洗所述第三开口的内壁之后,所述方法还包括:
向所述BPTEOS层表面以及所述第三开口内注入氟化硼离子。
可选的,在所述向所述BPTEOS层表面以及所述第三开口内注入符合预设条件离子之后,还包括:
向所述BPTEOS层表面以及所述第三开口内溅射金属,以形成金属硅化物。
本申请实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
(1)由于在本申请实施例中,采用在刻蚀完BPTEOS层和LPTEOS层之后,就去除光刻胶层以及去除刻蚀过程在窗口的残留物的技术手段,解决了现有技术中由于将去除光刻胶及残留物的步骤放在最后一步,中间不进行光刻胶以及窗口残留物去除,造成附着在窗口的残留物影响继续刻蚀及离子注入等步骤的进行的技术问题,实现了提高半导体器件电阻的均匀性和抗EAS击穿能力的技术效果。
(2)由于在本申请实施例中,采用在刻蚀完BPTEOS层以及LPTEOS层之后,就将光刻胶层去除,解决了现有技术中由于一直保留光刻胶层直到全部的刻蚀步骤都完成,造成在后续刻蚀步骤中继续产生的残留物影响到硅片的离子注入步骤的技术问题,实现了使得离子注入更均匀,提高了电阻的均匀性的技术效果。
(3)由于在本申请实施例中,采用了在刻蚀完BPTEOS层以及LPTEOS层之后,对生成的深度至硅片层的第二开口的内壁进行清洗的技术手段,有效防止了由于上一个刻蚀步骤的残留物附着在开口内壁而造成影响下一个刻蚀步骤的实施的技术问题,实现了为后续刻蚀步骤做准备的技术效果。
附图说明
图1为本申请实施例提供的一种刻蚀方法的方法流程图;
图2(a)为本申请实施例提供的第一开口位置的示意图;
图2(b)为本申请实施例提供的第二开口位置的示意图;
图2(c)为本申请实施例提供的第三开口位置的示意图;
图3为本申请实施例提供的去除BPTEOS层表面的光刻胶的方法流程图。
具体实施方式
本申请实施例通过提供一种刻蚀的方法,用于解决现有技术中由于将去除光刻胶及残留物放在流程的最后一步,中间不进行光刻胶以及窗口残留物去除,造成附着在窗口的残留物影响继续刻蚀及离子注入等步骤的进行的技术问题,实现了提高半导体器件电阻的均匀性和抗EAS击穿能力的技术效果。
本申请实施例中的技术方案为解决上述问题,总体思路如下:
提供一种刻蚀的方法,包括:
通过光刻胶层上面的第一开口刻蚀位于所述光刻胶层下面的BPTEOS层,及位于所述BPTEOS层下面的LPTEOS层,生成一深度至位于所述LPTEOS层下面的硅片层上表面的第二开口;
去除所述BPTEOS层表面的所述光刻胶层;
去除在刻蚀形成所述第二开口过程中残留在所述第二开口内壁的残留物;
通过所述第二开口刻蚀所述硅片层上表面,在所述硅片层上表面形成位置与所述第二开口对应的第三开口。
可见,本申请实施例由于采用在刻蚀完BPTEOS层和LPTEOS层之后,就去除光刻胶层以及去除刻蚀过程在窗口的残留物的技术手段,解决了现有技术中由于将去除光刻胶及残留物的步骤放在最后一步,中间不进行光刻胶以及窗口残留物去除,造成附着在窗口的残留物影响继续刻蚀及离子注入等步骤的进行的技术问题,实现了提高半导体器件电阻的均匀性和抗EAS击穿能力的技术效果。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
本申请实施例提供了一种刻蚀的方法,所述方法应用于半导体制造过程,在本申请实施例中以在DMOS(双扩散金属氧化物半导体)技术与IGBT(绝缘栅双极晶体管)技术中的具体实现过程为例。
当需要被制造成半导体器件的硅片上面依次覆盖了LPTEOS(低压下淀积的正硅酸乙脂)层、BPTEOS(含硼磷的正硅酸乙脂)层及光刻胶层后,光刻胶层在经过选择曝光和显影两个步骤后,在光刻胶层表面形成了最底层的硅片需要被刻蚀的图形(开口/窗口),本申请提出的刻蚀方法就从依次刻蚀BPTEOS层以及LPTEOS层开始。
如图1所示,本申请实施例提供的刻蚀方法,具体包括步骤:
步骤S1:通过光刻胶层上面的第一开口刻蚀位于所述光刻胶层下面的BPTEOS层,及位于所述BPTEOS层下面的LPTEOS层,生成一深度至位于所述LPTEOS层下面的硅片层上表面的第二开口;
在具体实施过程中,其中,如图2(a)所示,所述光刻胶层上面的第一开口10具体指的是光刻胶层通过选择曝光和显影步骤产生的需要被刻蚀的图形的开口,第一开口10位于光刻胶层100,通过这个开口向下分别刻蚀光刻胶层100下面的BPTEOS层101,及位于所述BPTEOS层101下面的LPTEOS层102,使得之前位于所述光刻胶层100上面的第一开口10向下延伸,深度达到所述LPTEOS层102下面的硅片层103上面,生成了与所述第一开口10对应的所述第二开口,如图2(b)所示,所述第二开口20即是所述第一开口10的延伸开口。
步骤S2:去除所述BPTEOS层表面的所述光刻胶层;
如图3所示,所述步骤S2具体包括以下步骤:
步骤S201:向所述BPTEOS层表面喷射等离子气体,以去除所述BPTEOS层表面的所述光刻胶层;
步骤S202:通过浓硫酸与双氧水的混合溶液,清洗所述BPTEOS层表面,以去除所述BPTEOS层表面残留的所述光刻胶层;
步骤S203:通过氨水与双氧水的混合溶液,继续清洗所述BPTEOS层表面,以去除所述BPTEOS层表面残留的所述光刻胶层。
在具体实施过程中,为了去除BPTEOS层表面的光刻胶,先采用向BPTEOS层表面喷射等离子气体,以去除其表面大面积的光刻胶;然后分别采用浓硫酸与双氧水的混合溶液(浓硫酸∶双氧水=10∶1),以及氨水与双氧水的混合溶液(氨水∶双氧水=1∶2)对所述BPTEOS层表面进行清洗,以去除所述BPTEOS层表面残留的光刻胶。
可见,本申请实施例由于采用在刻蚀完BPTEOS层以及LPTEOS层之后,就将光刻胶层去除,解决了现有技术中由于一直保留光刻胶层直到全部的刻蚀步骤都完成,造成在后续刻蚀步骤中继续产生的残留物影响到硅片的离子注入步骤的技术问题,实现了使得离子注入更均匀,提高了电阻的均匀性的技术效果。
步骤S3:去除在刻蚀形成所述第二开口过程中残留在所述第二开口内壁的残留物;
其中,所述残留物是指Polymer(聚合物),是在步骤S1为了生成深度至硅片层的第二开口,在刻蚀BPTEOS层以及LPTEOS层的过程中生成的。在具体实施过程中,要通过氢氟酸来清洗所述第二开口内壁,以去除在刻蚀过程中形成在所述第二开口内壁的Polymer(聚合物)。
可见,本申请实施例中由于采用了在刻蚀完BPTEOS层以及LPTEOS层之后,对生成的深度至硅片层的第二开口的内壁进行清洗的技术手段,有效防止了由于上一个刻蚀步骤的残留物附着在开口内壁而造成影响下一个刻蚀步骤的实施的技术问题,实现了为后续刻蚀步骤做准备的技术效果。
步骤S4:通过所述第二开口刻蚀所述硅片层上表面,在所述硅片上表面形成位置与所述第二开口对应的第三开口。
如图2(c)所示,在具体实施过程中,该步骤具体为:通过所述第二开口20刻蚀所述硅片层103上表面,在所述硅片层103上表面形成位置与所述第二开口20对应的第三开口30,同时,向所述BPTEOS层101表面注入溴化氢气体,使得所述溴化氢气体进入所述第二开口20,在所述第二开口20内壁形成一种保护层,在进行对硅片层的刻蚀时,该保护层可以起到降低第二开口20的内壁的BPTEOS层101表面以及LPTEOS层102表面被刻蚀的速率的作用,从而提高硅片层103中二氧化硅和硅的刻蚀速率选择比,保证窗口的CD满足需求,所形成的这种保护层为产生的适当的Polymer(聚合物)。
可见,本申请实施例中由于采用了在对硅片表层进行刻蚀的同时向BPTEOS层表面注入溴化氢气体的技术手段,利用溴化氢气体在开口内壁的BPTEOS层表面及LPTEOS层表面形成一种保护层,解决了直接对硅片层进行刻蚀时,开口内壁的BPTEOS层及LPTEOS层也会被大量刻蚀的技术问题,实现了提高刻蚀硅片层与BPTEOS层及LPTEOS层的速率选择比的技术效果。在步骤S4之后,还包括:步骤S5:通过氢氟酸清洗所述第三开口的内壁。在具体实施过程中,该步骤的主要目的是为了将所有刻蚀步骤完成后的开口内壁清洗干净,为后续离子注入步骤以及溅射金属步骤做准备。
在步骤S5之后,还包括:
步骤S6:向所述BPTEOS层表面以及所述第三开口内注入氟化硼离子。
步骤S6之后,还包括:
步骤S7:向所述BPTEOS层表面以及所述第三开口内溅射金属,以形成金属硅化物。
在具体实施过程中,所述金属可以是钛,当然本发明中该金属还可以是和钛化学性质相同或相近的金属,本申请实施例不做具体限定。
本申请实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
(1)由于在本申请实施例中,采用在刻蚀完BPTEOS层和LPTEOS层之后,就去除光刻胶层以及去除刻蚀过程在窗口的残留物的技术手段,解决了现有技术中由于将去除光刻胶及残留物的步骤放在最后一步,中间不进行光刻胶以及窗口残留物去除,造成附着在窗口的残留物影响继续刻蚀及离子注入等步骤的进行的技术问题,实现了提高半导体器件电阻的均匀性和抗EAS击穿能力的技术效果。
(2)由于在本申请实施例中,采用在刻蚀完BPTEOS层以及LPTEOS层之后,就将光刻胶层去除,解决了现有技术中由于一直保留光刻胶层直到全部的刻蚀步骤都完成,造成在后续刻蚀步骤中继续产生的残留物影响到硅片的离子注入步骤的技术问题,实现了使得离子注入更均匀,提高了电阻的均匀性的技术效果。
(3)由于在本申请实施例中,采用了在刻蚀完BPTEOS层以及LPTEOS层之后,对生成的深度至硅片层的第二开口的内壁进行清洗的技术手段,有效防止了由于上一个刻蚀步骤的残留物附着在开口内壁而造成影响下一个刻蚀步骤的实施的技术问题,实现了为后续刻蚀步骤做准备的技术效果。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种刻蚀的方法,其特征在于,包括:
通过光刻胶层上面的第一开口刻蚀位于所述光刻胶层下面的BPTEOS层,及位于所述BPTEOS层下面的LPTEOS层,生成一深度至位于所述LPTEOS层下面的硅片层上表面的第二开口;
去除所述BPTEOS层表面的所述光刻胶层;
去除在刻蚀形成所述第二开口过程中残留在所述第二开口内壁的残留物;
通过所述第二开口刻蚀所述硅片层上表面,在所述硅片层上表面形成位置与所述第二开口对应的第三开口。
2.如权利要求1所述的方法,其特征在于,所述通过所述第二开口刻蚀所述硅片层上表面,在所述硅片层上表面形成位置与所述第二开口对应的第三开口,具体为:
向所述BPTEOS层表面注入一气体,使得所述气体进入所述第二开口,在所述第二开口内壁的所述BPTEOS层表面以及LPTEOS层表面上形成一种保护层;
同时,通过所述第二开口刻蚀所述硅片层上表面,在所述硅片层上表面形成位置与所述第二开口对应的第三开口。
3.如权利要求2所述的方法,其特征在于,所述气体具体为溴化氢气体。
4.如权利要求1所述的方法,其特征在于,所述去除所述BPTEOS层表面的所述光刻胶层,具体为:
向所述BPTEOS层表面喷射等离子气体,以去除所述BPTEOS层表面的所述光刻胶层;
通过浓硫酸与双氧水的混合溶液,清洗所述BPTEOS层表面,以去除所述BPTEOS层表面残留的所述光刻胶层;
通过氨水与双氧水的混合溶液,继续清洗所述BPTEOS层表面,以去除所述BPTEOS层表面残留的所述光刻胶层。
5.如权利要求1所述的方法,其特征在于,所述去除在刻蚀形成所述第二开口过程中残留在所述第二开口内壁的残留物,具体为:
通过氢氟酸清洗所述第二开口内壁,以去除在刻蚀形成所述第二开口过程中残留在所述第二开口内壁的残留物。
6.如权利要求1-5中任一权项所述的方法,其特征在于,在所述通过所述第二开口刻蚀所述硅片层上表面,在所述硅片层上表面形成位置与所述第二开口对应的第三开口之后,还包括:
通过氢氟酸清洗所述第三开口的内壁。
7.如权利要求6所述的方法,其特征在于,在所述通过氢氟酸清洗所述第三开口的内壁之后,所述方法还包括:
向所述BPTEOS层表面以及所述第三开口内注入氟化硼离子。
8.如权利要求7所述的方法,其特征在于,在所述向所述BPTEOS层表面以及所述第三开口内注入符合预设条件离子之后,还包括:
向所述BPTEOS层表面以及所述第三开口内溅射金属,以形成金属硅化物。
CN201210518429.0A 2012-12-05 2012-12-05 一种刻蚀的方法 Pending CN103854994A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210518429.0A CN103854994A (zh) 2012-12-05 2012-12-05 一种刻蚀的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210518429.0A CN103854994A (zh) 2012-12-05 2012-12-05 一种刻蚀的方法

Publications (1)

Publication Number Publication Date
CN103854994A true CN103854994A (zh) 2014-06-11

Family

ID=50862498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210518429.0A Pending CN103854994A (zh) 2012-12-05 2012-12-05 一种刻蚀的方法

Country Status (1)

Country Link
CN (1) CN103854994A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575900A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221772B1 (en) * 1999-07-14 2001-04-24 United Microelectronics Corp. Method of cleaning the polymer from within holes on a semiconductor wafer
CN1797716A (zh) * 2004-12-22 2006-07-05 联华电子股份有限公司 减少微尘产生的等离子蚀刻方法
CN101345194A (zh) * 2008-05-07 2009-01-14 北大方正集团有限公司 硅槽形成方法及装置
CN101853860A (zh) * 2009-03-31 2010-10-06 三垦电气株式会社 集成半导体设备和制造该集成半导体设备的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221772B1 (en) * 1999-07-14 2001-04-24 United Microelectronics Corp. Method of cleaning the polymer from within holes on a semiconductor wafer
CN1797716A (zh) * 2004-12-22 2006-07-05 联华电子股份有限公司 减少微尘产生的等离子蚀刻方法
CN101345194A (zh) * 2008-05-07 2009-01-14 北大方正集团有限公司 硅槽形成方法及装置
CN101853860A (zh) * 2009-03-31 2010-10-06 三垦电气株式会社 集成半导体设备和制造该集成半导体设备的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575900A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Similar Documents

Publication Publication Date Title
CN105609408B (zh) 半导体器件的形成方法
CN104916779B (zh) 半导体器件、其制造方法以及其制造装置
CN102054752A (zh) 硅通孔制作方法
CN104701167A (zh) 晶体管的形成方法
CN105428299B (zh) 一种深槽隔离结构的制作方法
CN103377928A (zh) 半导体结构的形成方法、晶体管的形成方法
CN104377123B (zh) 成长低应力igbt沟槽型栅极的方法
CN103854994A (zh) 一种刻蚀的方法
CN105185706B (zh) 去除伪栅的方法
CN102376552B (zh) 一种离子注入工艺中防止栅极损坏的方法
US7928013B1 (en) Display panel and rework method of gate insulating layer of thin film transistor
CN105097540B (zh) 平面vdmos器件的制造方法
CN104979175B (zh) 栅极及晶体管的形成方法
CN101567313A (zh) 栅极制造方法
CN105870050A (zh) 半导体器件的形成方法
CN105448981A (zh) 一种vdmos器件及其漏极结构和制作方法
CN104701170B (zh) 晶体管的形成方法
CN103137463A (zh) 深沟槽刻蚀工艺针刺状缺陷的解决方法
CN104241129B (zh) 金属栅极晶体管的形成方法
TWI591718B (zh) 無頂部降低之氮化矽乾式修整
CN102044421A (zh) 金属栅制作方法
CN104051258A (zh) 一种用于后栅工艺的光刻胶去除方法
US9171930B2 (en) Method of manufacturing semiconductor device
CN103985627B (zh) 提高tmbs良率的工艺方法
JP6268767B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140611