CN105122646B - 具有降低的保留电压的触发器 - Google Patents

具有降低的保留电压的触发器 Download PDF

Info

Publication number
CN105122646B
CN105122646B CN201480020737.8A CN201480020737A CN105122646B CN 105122646 B CN105122646 B CN 105122646B CN 201480020737 A CN201480020737 A CN 201480020737A CN 105122646 B CN105122646 B CN 105122646B
Authority
CN
China
Prior art keywords
trigger
control signal
master stage
clock signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480020737.8A
Other languages
English (en)
Other versions
CN105122646A (zh
Inventor
S·H·拉苏里
A·达塔
J·M·沙阿
M·圣-劳伦特
P·K·帕卡
S·巴帕特
R·维兰谷蒂皮查
M·H·阿布-拉玛
P·B·帕特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105122646A publication Critical patent/CN105122646A/zh
Application granted granted Critical
Publication of CN105122646B publication Critical patent/CN105122646B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种电路(100)包括响应于时钟信号(103)以及控制信号(104)的逻辑门(133)。该电路还包括触发器的主控级(101)。该电路进一步包括该触发器的响应于该主控级的从动级(102)。该电路进一步包括响应于该逻辑门并且配置成输出该时钟信号的经延迟版本的反相器(109)。该逻辑门的输出和该时钟信号的经延迟版本被提供给该触发器的主控级(101)和从动级(102)。该主控级响应于该控制信号来控制(122输出)该从动级。

Description

具有降低的保留电压的触发器
相关申请的交叉引用
本申请要求于2013年4月12日提交的美国非临时申请No.13/862,015的优先权，其全部内容通过援引纳入于此。
领域
本公开一般涉及触发器。
相关技术描述
技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些无线电话可包括显著的计算能力。
在移动设备中，电池寿命是能够使一个品牌有别于其他品牌的特征。在移动设备中，能量消耗的源头之一是待机功率(即，当移动设备处于待机模式时或者当该设备的特定组件在后台时停滞所消耗的能量)。当移动设备处于待机模式中时，移动设备关掉该移动设备的特定电路以节约电池寿命。然而，这些特定电路的一些逻辑状态(例如，控制信息)在待机模式期间必须被留存，从而在该移动设备退出待机模式时使该移动设备正常工作。触发器电路被典型地用以在待机模式期间留存逻辑状态。触发器电路在待机模式期间消耗功率。
为了降低触发电路的功率，现有系统一般通过使用特定类型的触发器(即，保留触发器)来降低保留电压(例如，在待机模式期间供应到触发器电路的电压)。尽管保留触发器能够在较低电压操作，但保留触发器一般增加面积开销，从而限制它们的应用。
概述
保留触发器在在保留操作模式期间消耗功率。由此，移动设备内的保留触发器对该移动设备的电池寿命有所影响。本文中所描述的系统和方法可有利地使得保留触发器能够降低功耗。
例如，常规重置触发器(例如，保留触发器)一般包括主控级和从动级。从动级可包括传输门、反相器、多个nMOS晶体管、和多个pMOS晶体管。在保留操作模式期间，去往重置触发器的电源电压被降低，从而重置触发器中的晶体管并不切换状态(由此保留了诸晶体管在进入保留操作模式之前的状态)。然而，每个重置晶体管在保留操作模式期间由于与该重置晶体管相关联的漏泄电流而消耗功率。当电源电压被降低到低于重置晶体管在保留操作模式期间消耗的漏泄电流的水平之时，该重置晶体管可能会丢失状态。晶体管状态的丢失可引发数据损坏。
在特定实施例中，重置触发器可使用时钟信号的经延迟版本和该时钟信号的反相经延迟版本来控制主控级和从动级。时钟信号的经延迟版本和该时钟信号的反相经延迟版本可经由或非(NOR)逻辑门和反相器来生成。通过避免使用来自从动级的重置晶体管(以及避免来自重置晶体管的漏泄电流)，重置触发器可降低保留操作模式期间的功耗。
在另一特定实施例中，重置触发器包括主控级、耦合到该主控级的从动级、以及耦合到重置信号输入的反相器。该从动级包括与非(NAND)逻辑门，并且该与非逻辑门被耦合到该反相器。
在另一特定实施例中，重置触发器可使用时钟信号的经延迟版本和该时钟信号的反相经延迟版本来控制主控级和从动级。时钟信号的经延迟版本和该时钟信号的反相经延迟版本可经由或非逻辑门和反相器来生成。该重置触发器可以响应于耦合到反相器的设置信号输入。该重置触发器也可以具有在该主控级中的与非逻辑门。
在特定实施例中，一电路包括响应于时钟信号且响应于控制信号的或非逻辑门。该电路还包括触发器的主控级。该电路进一步包括该触发器的响应于该主控级的从动级。该电路进一步包括响应于该或非逻辑门并且配置成输出该时钟信号的经延迟版本的反相器。该或非逻辑门的输出和该时钟信号的经延迟版本被提供到该触发器的主控级和从动级。该主控级响应于该控制信号以控制该从动级。
在另一特定实施例中，一电路包括触发器的主控级。该电路还包括该触发器的响应于主控级的从动级。该触发器处于单功率域中。该主控级配置成在保留操作模式期间向从动级的输入提供高阻抗输出。
在特定实施例中，一种方法包括以在或非逻辑门的第二输入处的控制信号来选择性地门控在该或非逻辑门的第一输入处的时钟信号以在该或非逻辑门的输出处生成该时钟信号的经选择性地门控的反相版本。该方法还包括生成该时钟信号的经选择性地门控的版本。该方法进一步包括向触发器的主控级和该触发器的从动级提供该时钟信号的经选择性地门控的反相版本和该时钟信号的经选择性地门控的版本。
在另一特定实施例中，一种方法包括在正常操作模式期间将触发器的主控级的输出提供至该触发器的从动级的输入。该触发器处于单功率域中。该方法还包括在保留操作模式期间向该从动级的输入提供高阻抗输出。
由至少一个所公开的实施例提供的一个特定优势在于降低重置触发器的保留电压并且由此节省能量并延展电池寿命的能力。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求。
附图简述
图1是解说异步重置触发器的特定实施例的逻辑图；
图2是解说异步重置触发器的另一特定实施例的逻辑图；
图3是解说异步重置触发器的另一特定实施例的逻辑图；
图4是解说触发器的实施例的逻辑图，该触发器可操作以在保留操作模式期间向触发器的从动级的输入提供高阻抗输出；
图5是解说在异步重置触发器处的操作方法的特定实施例的流程图；
图6是解说在异步重置触发器处的操作方法的另一特定实施例的流程图；以及
图7是包括图1-4中的异步重置触发器中的一者或多者的通信设备的框图。
详细描述
图1解说了异步重置触发器100。异步重置触发器100可包括主控级101和从动级102。异步重置触发器100可配置成接收时钟信号103、控制信号104、和控制信号105-107。异步重置触发器100可进一步包括晶体管111-118、反相器109、110和120、NAND逻辑门119、信号输出135、136、以及或非逻辑门133。晶体管111-114可形成第一晶体管堆栈，并且晶体管115-118可形成第二晶体管堆栈。这两个四晶体管堆栈111-118可响应于控制信号105-107以向主控级101提供输出。
主控级101可包括传输门121、或非逻辑门122、两个n沟道金属氧化物半导体(nMOS)晶体管123和124、以及两个p沟道金属氧化物半导体(pMOS)晶体管125和126。传输门121的输入可被耦合到这两个四晶体管堆栈111-118的输出，并且传输门121的输出可被耦合到由晶体管126和123以及或非逻辑门122形成的锁存器的输入。nMOS晶体管124和pMOS晶体管125可作为隔离器件来操作以减少经由传输门121接收到的数据的锁存期间的争用。或非逻辑门122可以具有耦合到传输门121的输出的第一输入以及耦合到控制信号104的第二输入。或非逻辑门122的输出可以将主控级101的输出信号提供至从动级102的传输门127(例如，传送门)并且提供至nMOS晶体管123和pMOS晶体管126。或非逻辑门122以及晶体管123-126可操作以在控制信号104为逻辑零时锁存主控级101的输出处的数据值，以及在控制信号104为逻辑一时输出逻辑零值。
从动级102可以包括传输门127、反相器128、nMOS晶体管129、130以及pMOS晶体管131、132。传输门127可具有响应于主控级101的或非门122的输出的输入，并且可具有耦合到由反相器128和nMOS晶体管129及pMOS晶体管132形成的锁存器的输入的输出。nMOS晶体管130和pMOS晶体管131可作为隔离器件来操作以减少经由传输门127接收到的数据的锁存期间的争用。
反相器128的输出可以被耦合到与非逻辑门119的一个输入，并且控制信号105可以被耦合到与非逻辑门119的第二输入。与非逻辑门119的输出可被耦合到信号输出135。反相器128的输出可以被耦合到反相器120的输入，并且反相器120的输出可以被耦合到信号输出136。
主控级101可以通过第一晶体管堆栈、第二晶体管堆栈、和反相器110来被耦合到控制信号105-107。从动级102可以在或非逻辑门122的输出处被耦合到主控级101。从动级102可以通过与非逻辑门119和反相器120来被耦合到信号输出135和136。主控级101的传输门121和从动级102的传输门127可以经由或非逻辑门133和反相器109来被耦合到时钟信号输入103。
或非逻辑门133可以响应于时钟信号103和控制信号104以生成时钟信号103的经选择性地门控的反相经延迟版本。由于或非逻辑门133的输出取决于时钟信号103和控制信号104两者，因此或非逻辑门133可以经由控制信号104来提供对时钟信号103的时钟门控反相器109可以响应于或非逻辑门133，并且可以被配置成输出时钟信号103的经延迟版本(并且该信号可由控制信号104门控)。或非逻辑门133的输出(例如，时钟信号103的经选择性地门控的反相版本)以及时钟信号103的经延迟版本可被提供到异步重置触发器100的主控级101和从动级102。当控制信号104是重置信号时，主控级101可以响应于重置输入(经由或非逻辑门122)以在重置模式中重置主控级101。主控级101配置成在重置模式中重置从动级102。从动级102可以被与控制信号104隔离开来(例如，从动级102不连接到控制信号104)。在特定实施例中，异步重置触发器100包括不多于两个的传送门。
在操作期间，当控制信号104是逻辑零时，控制信号106经由响应于控制信号输入105-107(并响应于反相器110的提供控制信号105的反相版本的输出)的第一晶体管堆栈和第二晶体管堆栈在主控级101处接收被接收。当时钟信号103为逻辑零时，控制信号106被锁存到主控级101中，而当时钟信号为逻辑一时，控制信号106的反相版本被保持在主控级101的输出处。当时钟信号103是逻辑一时，主控级101的输出可被锁存到从动级102中，而当时钟信号为逻辑零时，主控级101的输出的反相版本可以被保持在从动级102的输出138处。
当控制信号104为逻辑一时，主控级101中的或非逻辑门122可以输出独立于控制信号105-107且独立于时钟信号103的逻辑低值(例如，逻辑零)。或非逻辑门133可以将或非逻辑门133的输出保持到逻辑零，以使得从动级102的传输门127停留在通过状态并且经由晶体管130和131将反相器128的输入与电源电压和接地隔离开来。因为当控制信号104为逻辑一时主控级101的输出可以停留在逻辑低值，所以从动级102的输出138可以在重置操作期间被重置成逻辑一。
在特定实施例中，或非逻辑门133的输出被配置成被提供到多个触发器电路。例如，时钟路径的或非逻辑门133和反相器109可以被耦合到多个重置触发器(即，多对主控部分和从动部分)。
通过藉由在重置模式期间将传输门127保持在通过状态来利用或非逻辑门133控制去往反相器128的输入，异步重置触发器100并不(如在常规异步重置触发器中那样)使用从动级102中的重置晶体管来控制去往反相器128的输入。通过避免使用重置晶体管，与重置晶体管相关联的电流也被避免。由此，异步重置触发器100可以使保留触发器(例如，重置触发器)能降低漏泄电流。降低漏泄电流降低了保留触发器的总体功耗。
图2解说了异步重置异步重置触发器200的另一特定实施例。相比于图1的异步重置触发器100，异步重置触发器200用从动级202中的与非逻辑门204替代了图1的反相器128，并且用反相器210替代了或非逻辑门133。异步重置触发器200可包括图1的主控级101和响应于主控级101的从动级202。从动级202可包括可响应于主控级101的输出和重置信号(经由重置路径208，其可包括控制信号104和反相器206)的与非逻辑门204。与非逻辑门203可响应于重置路径208上的反相器206。反相器210可响应于时钟信号103。
当控制信号104是重置信号时，与非逻辑门204可配置成在正常操作模式期间用作反相器(即，从动级202不由主控级101重置)以及在重置操作模式期间执行重置功能(例如，从动级202由控制信号104经由重置路径208重置)。当控制信号104为逻辑零时，异步重置触发器200可以处于正常操作模式中。与非逻辑门204可输出在从动级202处从主控级101接收到的输入信号的反相版本。当控制信号104为逻辑一时，异步重置触发器200可以处于重置模式，并且与非逻辑门204可以输出逻辑一。
虽然反相器20被添加在重置路径208中，但是相较于常规异步重置触发器而言，面积开销(尤其是在触发器托盘中的面积开销，在触发器托盘中，反相器206的输出可以被提供到多个触发器)被降低。在异步重置触发器200中，相较于采用两个以上晶体管作为保持器晶体管的常规异步重置触发器来说，(晶体管131、132的)保持器反馈可以更强。
通过在重置模式期间利用与非逻辑门204来控制从动级202的输出212，异步重置触发器200不是(如在常规异步重置触发器中那样)使用从动级202中的重置晶体管来控制从动级202的输出212。与重置晶体管相关联的漏泄电流被避免了。
为了进一步降低异步重置触发器200的功耗，pMOS晶体管131和132的宽度可被增加。例如，传输门127的输出可以被耦合到两个串联耦合的下拉晶体管129和130，并且两个串联耦合的上拉晶体管131和132的宽度可以大于这两个串联耦合的下拉晶体管129和130的宽度。通过该技术，异步重置触发器200的总电路面积可以即使在pMOS晶体管131和132的面积增加时也维持基本上不改变。在特定实施例中，当晶体管131和132的宽度从110nm增加30纳米(nm)到140nm时，异步重置触发器200的保留电压被降低大约20mV。在另一特定实施例中，当晶体管131和132的大小被增加30％时，异步重置触发器200的保留电压被降低额外的30mV。为了进一步降低异步重置触发器200的功耗，nMOS晶体管129和130的宽度可以被降低，诸如降低到制造技术可达成的最小宽度。例如，这两个串联耦合的晶体管129和130的宽度可以大约等于制造规则所准许的最小宽度。
应当理解，之前两个实施例(图1的异步重置触发器100和图2的异步重置触发器200)或此类实施例的方面能够与其他设计和/或工艺技术组合。在特定实施例中，高阈值电压重置晶体管被使用在从动级202中。在另一特定实施例中，下拉nMOS晶体管129和130被用高阈值电压晶体管替代。
在特定实施例中，为了进一步降低异步重置触发器200的功耗，主控级101的传送门121由三态反相器替代。替换地，附加输入信号(未示出)可以被添加到主控级101，从而输入信号迫使主控级101在保留模式期间输出逻辑一。添加三态反相器或附加的输入信号可以将异步重置触发器200的保留电压降低大约15mV。
在特定实施例中，两个重置晶体管(未示出)被使用在从动级202中以降低漏泄电流，因为在快角点中，两个串联耦合的重置晶体管漏泄的可能性(由于工艺差异)低于一般用在常规异步重置触发器中的单个重置晶体管中漏泄的可能性。添加两个串联耦合的重置晶体管而非单个重置晶体管可以将异步重置触发器的保留电压降低大约20mV。
图3解说了异步重置触发器300的另一特定实施例。异步重置触发器300可包括主控级302和图1的从动级102。相较于图1的异步重置触发器100，代替主控级302中的或非逻辑门122，主控级302包括与非逻辑门304。而且，控制信号104是设置信号而非重置信号。相应地，异步重置触发器300可以操作在设置模式中以使用主控级302来设置从动级102的输出138。反相器306也可被耦合到控制信号104。当控制信号104为逻辑零时，异步重置触发器300可以在正常操作模式中操作。当控制信号104是逻辑一时，NAND逻辑门304的输出可以是逻辑一。在设置模式期间，从动级由主控级设置。从动级102可以由主控级302(经由传输门127)用与参考重置图1的从动级102描述的类似方式来设置。
图4解说了可操作以在保留操作模式期间向从动级404的输入提供高阻抗输出的电路400的特定实施例。可以使用电路400来实现图1的异步重置触发器100、图2的异步重置触发器200、图3的异步重置触发器300或其组合。
电路400包括主控级402和从动级404。电路400可以出于单功率域中。例如，电路400可以由单电源(例如，单电压源或单电流源)供电。主控级402可包括响应于数据输入406并向传送门414提供输入的反相器412。传送门414可以被耦合到由交叉耦合的反相器417、418形成的锁存器416。反相器418的输出可以驱动主控级402的状态节点420的电压并且可以作为正常操作模式期间向从动级404的输入来提供。从动级404可包括耦合到反相器436的传送门430。反相器436可以生成作为电路400的输出410来提供的输出。保持器电路434可以保持向反相器436提供输入的节点432处的电压。保持器电路434可包括交叉耦合的反相器对。
主控级402可以配置成通过将状态节点420与电源并与接地电隔离而在保留操作期间提供高阻抗输出。例如，高阻抗输出可以经由响应于保留操作模式控制信号408的主控级402的三态元件(例如，三态反相器418)而生成。由此，去往接地的路径、去往反相器436的输入、保留器电路434的反相器(由于CMOS栅极阻抗)、以及主控级402的三态反相器418的输出(经由传送门430)在保留操作模式期间可经历高阻抗值。相较于常规异步重置触发器，节点432处的电流漏泄可以因此被降低。由此，在保留操作模式期间操作从动级404所需的保留电压可被降低。
在特定实施例中，从动级450可包括堆栈的下拉晶体管456、458。晶体管456可以响应于重置信号454，并且晶体管458可以响应于保留操作模式控制信号408。保持器电路434可以响应于重置信号454而将保持器电路434的反相器三态化，该保持器电路434在重置操作期间驱动节点432以用晶体管456、458来减少争用。晶体管456、458二者可以在保留操作模式期间被断电。由此，相较于常规异步重置触发器，与节点432相关联的漏泄电流可以被降低。降低漏泄电流可以降低电路400在保留操作模式期间的保留电压。图1和图3的从动级102、图2的从动级202、或者其组合可以使用从动级450来实现。
图5解说了在异步重置触发器处的操作方法的特定实施例。方法500包括在502，用在或非逻辑门的第二输入处的控制信号来选择性地门控该或非逻辑门的第一输入处的时钟信号，以在或非逻辑门的输出处生成该时钟信号的经选择性地门控的反相版本。例如，参见图1，或非逻辑门13可以响应于时钟信号103和控制信号104。或非逻辑门133的输出可以提供时钟信号103的反相版本。
方法500还包括在504，生成该时钟信号的经选择性地门控的版本。例如，参见图1，反相器109可响应于或非逻辑门133并且可配置成输出时钟信号103的经延迟版本(且其可以由控制信号104门控或启用)。方法500进一步包括在506，向触发器的主控级和触发器的从动级提供该时钟信号的经选择性地门控的反相版本和该时钟信号的经选择性地门控的版本。该主控级响应于控制信号以控制从动级。例如，参见图1，或非逻辑门133的输出(例如，时钟信号103的反相版本)以及时钟信号103的经延迟版本被提供到异步重置触发器100的主控级101和从动级102。由此，相较于常规异步重置触发器，方法500可使得异步重置触发器能降低漏泄电流。降低漏泄电流降低了异步重置触发器的功耗。
图6解说了在异步重置触发器处的操作方法600的特定实施例。方法600包括在602，在正常操作模式期间将触发器的主控级的输出提供至于该触发器的从动级的输入。该触发器处于单功率域中。例如，参见图4，反相器418的输出可以驱动主控级402的状态节点420处的电压并且可以作为正常操作模式期间向从动级404的输入来提供。方法600也包括在保留操作模式期间向从动级的输入提供高阻抗输出。例如，参见图4，主控级402可以配置成通过经由三态元件将状态节点420与电源和与电路接地电隔离而在保留操作模式期间提供高阻抗输出。由此，相较于常规异步重置触发器，方法600可使得异步重置触发器能降低漏泄电流。
图7是包括异步重置触发器(例如图1-图3中的异步重置触发器和图4中的电路400中的一者或多者)的通信设备700的框图。图5-6中描述的方法、或其某些部分可在通信设备700处执行或由通信设备700(或其组件)执行。
通信设备700包括耦合到存储器732的处理器710，诸如数字信号处理器(DSP)。存储器732可以是存储指令746的非瞬态有形计算机可读和/或处理器可读存储设备。指令746可以是处理器710可执行指令以执行本文描述的一个或多个功能或方法，诸如参照图5-6描述的方法。
图7示出了通信设备700还可包括耦合到处理器710和显示设备728的显示控制器726。编码器/解码器(CODEC)734也可耦合至处理器710。扬声器736和话筒738可被耦合至CODEC 734。图7还示出了耦合至处理器710的无线控制器740。无线控制器740经由收发机750与天线742处于通信中。无线控制器740、收发机750、以及天线742可表示使得通信设备700能进行无线通信的无线接口。通信设备700可包括众多无线接口，其中不同的无线网络被配置成支持不同的联网技术或者联网技术组合(例如，蓝牙低能量、近场通信、Wi-Fi、蜂窝等)。
在特定实施例中，处理器710、显示控制器726、存储器732、CODEC 734、无线控制器740和收发机750被包括在系统级封装或片上系统设备722中。在特定实施例中，输入设备730和电源744被耦合至片上系统设备722。此外，在特定实施例中，如图7中所解说的，显示设备728、输入设备730、扬声器736、话筒738、天线742和电源744在片上系统设备722的外部。然而，显示设备728、输入设备730、扬声器736、话筒738、天线742、和电源744中的每一者可被耦合至片上系统设备722的一组件，诸如接口或控制器。
可以使用异步触发器(诸如解说性异步重置触发器748)来至少部分地实现处理器710。异步重置触发器748可以是图1的异步重置触发器100、图2的异步重置触发器200、图3的异步重置触发器300、图4的电路400或其任何组合。异步重置触发器748可以被使用在通信设备700的一个或多个组件的电路中以使得能在保留操作模式期间实现降低的功耗而又维持异步重置触发器748的状态。
虽然处理器710被描述为至少部分地使用异步重置触发器748来实现，但是应当理解，可以使用异步触发器(诸如解说性异步重置触发器748)来至少部分地实现显示控制器726、存储器732、CODEC 734和无线控制器740中的一者或多者。
结合所描述的实施例，一种设备可包括用于执行响应于时钟信号并响应于控制信号的或非逻辑操作的装置。例如，参见图1，或非逻辑门133可以响应于时钟信号103和控制信号104。该设备还可包括用于存储数据的第一装置。例如，参见图1，异步重置触发器100可包括主控级101。该设备可进一步包括响应于用于存储数据的第一装置的用于存储数据的第二装置。例如，参见图1，异步重置触发器100可包括可响应于主控级101的从动级102。
该设备可进一步包括响应于用于执行或非逻辑操作的装置的用于反相的装置。例如，参见图1，反相器109可以响应于或非逻辑门133。该用于反相的装置配置成输出时钟信号的经延迟版本。用于执行或非逻辑操作的装置的输出和时钟信号的经延迟版本被提供到用于存储数据的第一装置以及提供到用于存储数据的第二装置。用于存储数据的第一装置响应于控制信号以控制用于存储数据的第二装置。
在特定实施例中，用于存储数据的第一装置可包括主控级402。响应于用于存储数据的第一装置的用于存储数据的第二装置可包括响应于主控级402的从动级404。用于存储数据的第一装置和用于存储数据的第二装置处于单功率域中。例如，参见图4，包括主控级402和从动级404的电路400可由单电源(例如，单电压源或单电流源)来供电。用于存储数据的第一装置配置成在保留操作模式期间向用于存储数据的第二装置的输入提供高阻抗输出。例如，参见图4，主控级402可以配置成通过将状态节点420与电源并与接地电隔离而在保留操作模式期间提供高阻抗输出。
所公开的实施例中的一个或多个实施例可在一种系统或装置中实现，该系统或装置包括便携式音乐播放器、个人数字助理(PDA)、移动位置数据单元、移动电话、蜂窝电话、计算机、平板设备、便携式数字视频播放器、或者便携式计算机。另外，该系统或装置可包括通信设备、位置固定的数据单元、机顶盒、娱乐单元、导航设备、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、视频播放器、数字视频播放器、数字视频盘(DVD)播放器、台式计算机、存储或检索数据或计算机指令的任何其他设备、或其组合。作为另一解说性的非限定性示例，该系统或装置可以包括远程单元，诸如启用全球定位系统(GPS)的设备、导航设备、固定位置数据单元(诸如仪表读数装备)、或者任何其他电子设备。尽管图1-5中的一个或多个图解说了根据本公开的教导的各系统、装置、和/或方法，但本公开不限于这些解说的系统、装置、和/或方法。本公开的各实施例可在包括电路系统的任何设备中被采用。
应当理解，本文中使用诸如“第一”、“第二”之类的指定对元素的任何引述一般不限定这些元素数量或次序。相反，这些指定可在本文中用作区别两个或更多个元素或者元素实例的便捷方法。因此，对第一元素和第二元素的引述并不意味着仅可采用两个元素或者第一元素必须以某种方式位于第二元素之前。同样，除非另外声明，否则一组元素可包括一个或多个元素。
如本文所使用的，术语“确定”涵盖各种各样的动作。例如，“确定”可包括演算、计算、处理、推导、研究、查找(例如，在表、数据库或其他数据结构中查找)、探知及诸如此类。而且，“确定”可包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)及诸如此类。而且，“确定”还可包括解析、选择、选取、确立及类似动作。
如本文中所使用的，引述一列项目中的“至少一个”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一者”旨在涵盖：a、b、c、a-b、a-c、b-c和a-b-c。
各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。另外，上述方法的各种操作(例如，图5-6中解说的任何操作)可由能够执行这些操作的任何合适的装置来执行，诸如各种硬件和/或软件组件、电路、和/或模块。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
本领域技术人员将进一步理解，结合本公开描述的各种解说性逻辑块、配置、模块、电路以及算法步骤可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、分立的门或晶体管逻辑、分立的硬件组件(例如，电子硬件)、由处理器执行的计算机软件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何市售的处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其它此类配置。
在一个或多个方面中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或更多条指令或代码存储在计算机可读介质上。计算机可读介质包括计算机可读存储介质和通信介质，包括促成计算机程序数据从一地到另一地的转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，此类计算机可读存储介质可包括随机存取存储器(RAM)、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、寄存器、硬盘、可移动盘、紧致盘只读存储器(CD-ROM)、其它光盘存储、磁盘存储、磁存储设备、或可被用来存储指令或数据形式的程序代码且能被计算机访问的任何其它介质。在替换方案中，计算机可读介质(例如，存储介质)可被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的，盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)和软盘，其中盘往往以磁的方式再现数据，而碟用激光以光学方式再现数据。因此，在一些方面，计算机可读介质可包括非暂态计算机可读介质(例如，有形介质)。上述的组合应当也被包括在计算机可读介质的范围内。
本文所公开的方法包括一个或多个步骤或动作。这些方法步骤和/或动作可以彼此互换而不会脱离权利要求的范围。换言之，除非指定了步骤或动作的特定次序，否则具体步骤和/或动作的次序和/或使用可以改动而不会脱离本公开的范围。
某些方面可包括用于执行本文中给出的操作的计算机程序产品。例如，计算机程序产品可包括其上存储(和/或编码)有指令的计算机可读存储介质，这些指令能由一个或多个处理器执行以执行本文中所描述的操作。该计算机程序产品可包括包装材料。
此外，应当领会，用于执行本文中所描述的方法和技术的模块和/或其它恰适装置能由用户终端和/或基站在适用的场合下载和/或以其他方式获得。替换地，本文描述的各种方法可经由存储装置(例如，RAM、ROM、或者物理存储介质，诸如紧致盘(CD))来提供。此外，能利用适于提供本文中所描述的方法和技术的任何其他合适的技术。应理解，本公开的范围并不被限定于以上所解说的精确配置和组件。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。尽管上述内容针对本公开的各方面，然而可设计出本公开的其他方面而不会脱离其基本范围，且范围是由所附权利要求来确定的。可在本文描述的实施例的布局、操作及细节上作出各种改动、更换和变型而不会脱离本公开或权利要求的范围。因此，本公开并非旨在被限定于本文中的实施例，而是应被授予与如由所附权利要求及其等效技术方案定义的原理和新颖性特征一致的最广的可能范围。

Claims (14)

1.一种电路，包括：
响应于时钟信号和控制信号以形成反相经延迟时钟信号的第一逻辑门；
具有由第一传送门门控的数据输入的触发器的主控级，所述主控级进一步包括用于驱动主控级输出的第二逻辑门；
具有由第二传送门耦合到所述主控级的输入的所述触发器的从动级；
其中所述第一传送门配置成响应于所述反相经延迟时钟信号被解除断言而被打开，并且其中所述第二传送门配置成响应于所述反相经延迟时钟信号被解除断言而被关闭，以及
其中所述第二逻辑门响应于所述控制信号的断言来控制所述触发器的模式，所述触发器的模式选自包括设置模式和重置模式的集合。
2.如权利要求1所述的电路，其特征在于，所述控制信号包括重置信号，并且其中所述第二逻辑门包括或非门。
3.如权利要求1所述的电路，其特征在于，所述控制信号被配置成提供到多个触发器电路。
4.如权利要求1所述的电路，其特征在于，所述从动级包括反相器，并且其中所述反相器的输入被耦合到两个串联耦合的上拉晶体管。
5.如权利要求4所述的电路，其特征在于，所述反相器的所述输入进一步被耦合到两个串联耦合的下拉晶体管，并且其中所述两个串联耦合的上拉晶体管的宽度大于所述两个串联耦合的下拉晶体管的宽度。
6.如权利要求5所述的电路，其特征在于，所述两个串联耦合的下拉晶体管的宽度约等于制造规则所准许的最小宽度。
7.如权利要求1所述的电路，其特征在于，所述控制信号包括设置信号，并且其中所述逻辑门包括与非门。
8.一种用于触发器的方法，包括：
响应于时钟信号和控制信号形成反相经延迟时钟信号，其中当所述控制信号被断言时，所述反相经延迟时钟信号被解除断言；
将所述控制信号断言；
响应于所述反相经延迟时钟信号被解除断言打开触发器的主控级中的第一传送门以将所述主控级从数据输入隔离；
响应于所述反相经延迟时钟信号被解除断言关闭所述触发器的从动级中的第二传送门使得所述第二传送门锁存所述主控级的输出；以及
在逻辑门中处理经断言的控制信号以控制所述触发器的模式，所述逻辑门配置成控制所述主控级的输出。
9.如权利要求8所述的方法，其特征在于，断言所述控制信号包括断言重置信号，以及其中在逻辑门中处理所述经断言的控制信号包括对所述经断言的重置信号作或非。
10.如权利要求8所述的方法，其特征在于，所述从动级包括反相器，并且其中所述反相器的输入被耦合到两个串联耦合的上拉晶体管。
11.如权利要求10所述的方法，其特征在于，所述反相器被配置成生成所述从动级的输出。
12.如权利要求10所述的方法，其特征在于，所述反相器进一步被耦合到两个串联耦合的下拉晶体管，并且其中所述两个串联耦合的上拉晶体管的宽度大于所述两个串联耦合的下拉晶体管的宽度。
13.如权利要求12所述的方法，其特征在于，所述两个串联耦合的下拉晶体管的宽度约等于制造规则所准许的最小宽度。
14.如权利要求8所述的方法，其特征在于，断言所述控制信号包括断言设置信号，并且其中在逻辑门中处理所述经断言的控制信号包括对所述经断言的设置信号作与非。
CN201480020737.8A 2013-04-12 2014-04-04 具有降低的保留电压的触发器 Expired - Fee Related CN105122646B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/862,015 2013-04-12
US13/862,015 US9673786B2 (en) 2013-04-12 2013-04-12 Flip-flop with reduced retention voltage
PCT/US2014/033051 WO2014168838A2 (en) 2013-04-12 2014-04-04 A flip-flop with reduced retention voltage

Publications (2)

Publication Number Publication Date
CN105122646A CN105122646A (zh) 2015-12-02
CN105122646B true CN105122646B (zh) 2018-09-07

Family

ID=50631117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480020737.8A Expired - Fee Related CN105122646B (zh) 2013-04-12 2014-04-04 具有降低的保留电压的触发器

Country Status (6)

Country Link
US (1) US9673786B2 (zh)
EP (1) EP2984756A2 (zh)
JP (1) JP2016518785A (zh)
KR (1) KR20150143603A (zh)
CN (1) CN105122646B (zh)
WO (1) WO2014168838A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9270257B2 (en) * 2013-08-13 2016-02-23 Texas Instruments Incorporated Dual-port positive level sensitive reset data retention latch
US20150319685A1 (en) * 2014-05-02 2015-11-05 Qualcomm Incorporated Techniques for managing wireless communications using a distributed wireless local area network driver model
KR102280526B1 (ko) 2014-12-08 2021-07-21 삼성전자주식회사 저전력 작은-면적 고속 마스터-슬레이브 플립-플롭 회로와, 이를 포함하는 장치들
US9641160B2 (en) 2015-03-02 2017-05-02 Intel Corporation Common N-well state retention flip-flop
KR102216807B1 (ko) * 2015-03-25 2021-02-19 삼성전자주식회사 반도체 회로
WO2017147895A1 (en) * 2016-03-04 2017-09-08 Qualcomm Incorporated Low-area low clock-power flip-flop
US10394471B2 (en) 2016-08-24 2019-08-27 Qualcomm Incorporated Adaptive power regulation methods and systems
US9990984B1 (en) * 2016-12-06 2018-06-05 Qualcomm Incorporated Pulse-stretcher clock generator circuit for high speed memory subsystems
US10262723B2 (en) 2017-05-25 2019-04-16 Samsung Electronics Co., Ltd. System and method for improving scan hold-time violation and low voltage operation in sequential circuit
US11152347B2 (en) 2018-04-13 2021-10-19 Qualcomm Incorporated Cell circuits formed in circuit cells employing offset gate cut areas in a non-active area for routing transistor gate cross-connections
WO2020247005A1 (en) * 2019-06-04 2020-12-10 Little Dragon IP Holding LLC Low power flip-flop circuit
US11171659B1 (en) * 2021-01-05 2021-11-09 Micron Technology, Inc. Techniques for reliable clock speed change and associated circuits and methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711526A (en) * 1980-06-25 1982-01-21 Nec Corp Latch circuit
JPS58210715A (ja) * 1982-05-31 1983-12-08 Matsushita Electric Works Ltd フリツプフロツプ回路
JPS6179318A (ja) * 1984-09-27 1986-04-22 Fujitsu Ltd フリツプフロツプ回路
US4656649A (en) * 1984-12-18 1987-04-07 Nec Corporation Clock frequency divider circuit
US4807266A (en) * 1987-09-28 1989-02-21 Compaq Computer Corporation Circuit and method for performing equal duty cycle odd value clock division and clock synchronization
JPH06104701A (ja) * 1992-09-24 1994-04-15 Nec Ic Microcomput Syst Ltd フリップフロップ回路
US6573775B2 (en) * 2001-10-30 2003-06-03 Integrated Device Technology, Inc. Integrated circuit flip-flops that utilize master and slave latched sense amplifiers

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318814A (ja) * 1986-07-11 1988-01-26 Nec Corp フリツプフロツプ回路
US5015875A (en) 1989-12-01 1991-05-14 Motorola, Inc. Toggle-free scan flip-flop
JPH06140885A (ja) * 1992-10-24 1994-05-20 Nec Ic Microcomput Syst Ltd 半導体集積回路
US5719878A (en) * 1995-12-04 1998-02-17 Motorola Inc. Scannable storage cell and method of operation
JP3033719B2 (ja) * 1997-09-10 2000-04-17 日本電気株式会社 低消費電力半導体集積回路
JP2002185309A (ja) * 2000-12-18 2002-06-28 Hitachi Ltd データ保持回路および半導体装置並びに半導体装置の設計方法
US6794914B2 (en) * 2002-05-24 2004-09-21 Qualcomm Incorporated Non-volatile multi-threshold CMOS latch with leakage control
JP4637512B2 (ja) * 2003-11-13 2011-02-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR101045295B1 (ko) * 2004-04-29 2011-06-29 삼성전자주식회사 Ｍｔｃｍｏｓ 플립-플롭, 그를 포함하는 ｍｔｃｍｏｓ회로, 및 그 생성 방법
US7138842B2 (en) * 2005-04-01 2006-11-21 Freescale Semiconductor, Inc. Flip-flop circuit having low power data retention
US7123068B1 (en) * 2005-04-01 2006-10-17 Freescale Semiconductor, Inc. Flip-flop circuit having low power data retention
JP2006339948A (ja) 2005-06-01 2006-12-14 Renesas Technology Corp パルスラッチ回路及び半導体集積回路
US7375567B2 (en) * 2005-06-30 2008-05-20 Texas Instruments Incorporated Digital storage element architecture comprising dual scan clocks and preset functionality
US20070085585A1 (en) * 2005-10-13 2007-04-19 Arm Limited Data retention in operational and sleep modes
US7868677B2 (en) * 2006-12-28 2011-01-11 Stmicroelectronics Pvt. Ltd. Low power flip-flop circuit
US7768331B1 (en) 2007-01-30 2010-08-03 Marvell International Ltd. State-retentive master-slave flip flop to reduce standby leakage current
JP2008219491A (ja) * 2007-03-05 2008-09-18 Nec Electronics Corp マスタスレーブ型フリップフロップ回路およびラッチ回路
US7804669B2 (en) * 2007-04-19 2010-09-28 Qualcomm Incorporated Stacked ESD protection circuit having reduced trigger voltage
US7652513B2 (en) * 2007-08-27 2010-01-26 Texas Instruments Incorporated Slave latch controlled retention flop with lower leakage and higher performance
US7583121B2 (en) * 2007-08-30 2009-09-01 Freescale Semiconductor, Inc. Flip-flop having logic state retention during a power down mode and method therefor
JP5816407B2 (ja) * 2009-02-27 2015-11-18 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8427214B2 (en) 2010-06-03 2013-04-23 Arm Limited Clock state independent retention master-slave flip-flop
WO2012157472A1 (en) * 2011-05-13 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711526A (en) * 1980-06-25 1982-01-21 Nec Corp Latch circuit
JPS58210715A (ja) * 1982-05-31 1983-12-08 Matsushita Electric Works Ltd フリツプフロツプ回路
JPS6179318A (ja) * 1984-09-27 1986-04-22 Fujitsu Ltd フリツプフロツプ回路
US4656649A (en) * 1984-12-18 1987-04-07 Nec Corporation Clock frequency divider circuit
US4807266A (en) * 1987-09-28 1989-02-21 Compaq Computer Corporation Circuit and method for performing equal duty cycle odd value clock division and clock synchronization
JPH06104701A (ja) * 1992-09-24 1994-04-15 Nec Ic Microcomput Syst Ltd フリップフロップ回路
US6573775B2 (en) * 2001-10-30 2003-06-03 Integrated Device Technology, Inc. Integrated circuit flip-flops that utilize master and slave latched sense amplifiers

Also Published As

Publication number Publication date
CN105122646A (zh) 2015-12-02
JP2016518785A (ja) 2016-06-23
EP2984756A2 (en) 2016-02-17
KR20150143603A (ko) 2015-12-23
WO2014168838A3 (en) 2014-12-11
WO2014168838A2 (en) 2014-10-16
US20140306735A1 (en) 2014-10-16
US9673786B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
CN105122646B (zh) 具有降低的保留电压的触发器
EP2620833B1 (en) Clock gating system and method
CN104885157B (zh) 包括电平移位器的读出放大器
CN105745715B (zh) 一种用于保持数据的设备及包括该设备的系统
JP5499222B2 (ja) ラッチング回路
US20100176892A1 (en) Ultra Low Power Oscillator
CN105493193B (zh) 使用电阻式存储器的具有保持力的存储器单元
JP6487115B2 (ja) フリップフロップを用いた電力管理
KR101252698B1 (ko) 클록 게이팅 시스템 및 방법
Sinha et al. Design and analysis of low power 1-bit full adder cell
CN105009451B (zh) 用于扩展信号比较电压范围的电路和方法
CN109074833B (zh) 用于加快存储器访问的输出锁存器
CN107005506A (zh) 延迟弹性决策反馈均衡器
JP2015149706A (ja) 半導体回路及びその動作方法
CN111355482B (zh) 低功率低建立时间的集成时钟门控单元
CN105027438B (zh) 低泄漏保留寄存器盘
KR101773307B1 (ko) 쿼드러처 분할기
US9276575B2 (en) Low leakage state retention synchronizer
Sharma et al. Leakage Reduction ONOFIC Approach for Deep Submicron VLSI Circuits Design
CN107850994A (zh) 具有单端输入的n位比较逻辑

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180907

Termination date: 20200404