CN107850994A - 具有单端输入的n位比较逻辑 - Google Patents

具有单端输入的n位比较逻辑 Download PDF

Info

Publication number
CN107850994A
CN107850994A CN201680044666.4A CN201680044666A CN107850994A CN 107850994 A CN107850994 A CN 107850994A CN 201680044666 A CN201680044666 A CN 201680044666A CN 107850994 A CN107850994 A CN 107850994A
Authority
CN
China
Prior art keywords
single ended
ended input
output
positions
numeral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680044666.4A
Other languages
English (en)
Inventor
M·加尔吉
R·阿代卡拉万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107850994A publication Critical patent/CN107850994A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明揭示的系统和方法涉及第一数字和第二数字的比较。比较器接收可为n位宽的第一和第二单端输入(即，未以差分格式表示)，其中所述第一输入是所述第一数字的反转版本且所述第二输入是所述第二数字的真版本。实施部分匹配电路以仅基于所述第一单端输入和所述第二单端输入而产生部分匹配输出。实施部分失配电路以仅基于所述第一单端输入和所述第二单端输入而产生部分失配输出。实施比较输出电路以基于所述部分匹配输出和所述部分失配输出而产生所述第一和第二数字的比较输出。

Description

具有单端输入的N位比较逻辑
根据35 U.S.C.§119主张优先权
本专利申请案要求2015年8月14日提交的标题为“具有单端输入的N位比较逻辑(N-BIT COMPARE LOGIC WITH SINGLE-ENDED INPUTS)”的第62/205,604号临时申请案的优先权，所述临时申请案转让给本受让人且特此以引用的方式明确并入本文中。
技术领域
所公开的方面涉及用于实施比较功能的集成电路。更具体地说，示范性方面涉及可对单端或非差分输入进行操作的比较器。
背景技术
比较器在多种应用中使用。举例来说，比较器可在处理系统中用于两个数字或操作数的比较。举例来说，例如高速缓冲存储器等存储器结构可使用比较器用于比较待搜索的所需地址(或其部分)与存储于高速缓冲存储器中的地址(或其部分)(也被称作“标签”)，以确定所需地址在高速缓冲存储器中是否存在(高速缓冲存储器命中)或不存在(高速缓冲存储器未中)。处理器的一些算术和逻辑单元(ALU)可使用比较器用于比较操作，例如大于、小于、等于等等。在一些情况下，比较器也可用以测试条件(例如，用于条件指令)，设定断言寄存器(用于经断言指令)等等。
比较器可使用硬件来实施，例如借助专门设计的电路以用于改善两个多位数字的比较速度。在此方面，常规地使用如此项技术中已知的多米诺(domino)互补金属氧化物半导体(CMOS)、伪静态CMOS、偏斜CMOS或相似技术实施宽(例如，多位)比较器。在这些常规实施方案中，比较器以差分形式接收待比较的数字(即，提供所述数字的真版本和补数版本作为输入)。常规地，比较器被设计为多米诺逻辑(例如，具有多个级的级联结构)。当差分输入不含干扰时实现基于多米诺逻辑的比较器的正确功能性。实现无干扰输入是困难的。
考虑高速缓冲存储器结构中的比较器的以上实例应用，高速缓冲存储器中的所存储地址或标签是单端多米诺信号。如本文所使用，单端信号指代非差分的信号。然而，为了用作对比较器的输入以用于将标签与待搜索的所需地址进行比较，呈其原生形式的单端多米诺输入需要转换成差分多米诺输入。向差分多米诺输入的转换可能必须提供原生单端输入作为“真”部分且产生单端输入的反转版本用于“补数”部分。为了产生补数部分，真部分可以经反转且与定时时钟组合以便产生无干扰多米诺信号。虽然补数部分的产生可使用昂贵的逻辑(在面积和功率方面)，但也存在由比较器使用的时钟与用以产生补数部分的定时时钟之间形成竞态条件的可能。增加的过程变化可导致加重竞态条件，继而要求较高的时序裕度，以满足比较器电路在变化的过程-电压-温度(PVT)拐角或PVT条件下的时序约束。
因此，此项技术中需要避免比较器的常规实施方案中的差分多米诺输入的缺陷。
发明内容
本发明的示范性实施例是针对涉及第一数字和第二数字的比较的系统和方法。比较器接收可为n位宽的第一和第二单端输入(即，未以差分格式表示)，其中所述第一输入是所述第一数字的反转版本且所述第二输入是所述第二数字的真版本。实施部分匹配电路以仅基于所述第一单端输入和所述第二单端输入而产生部分匹配输出。实施部分失配电路以仅基于所述第一单端输入和所述第二单端输入而产生部分失配输出。实施比较输出电路以基于所述部分匹配输出和所述部分失配输出而产生所述第一和第二数字的比较输出。
举例来说，示范性方面包含一种设备，其包括第一单端输入和第二单端输入。部分匹配电路经配置以仅基于所述第一单端输入和所述第二单端输入而产生部分匹配输出。部分失配电路经配置以仅基于所述第一单端输入和所述第二单端输入而产生部分失配输出。所述设备还包含比较输出电路，其经配置以基于所述部分匹配输出和所述部分失配输出而产生比较输出。
另一示范性方面涉及一种比较方法的方法，所述方法包括：接收第一单端输入，接收第二单端输入，仅基于所述第一单端输入和所述第二单端输入而确定部分匹配输出，仅基于所述第一单端输入和所述第二单端输入而确定部分失配输出，以及基于所述部分匹配输出和所述部分失配输出而确定比较输出。
又一示范性方面涉及一种设备，其包括第一单端输入，第二单端输入，用于仅基于所述第一单端输入和所述第二单端输入而确定部分匹配输出的装置，用于仅基于所述第一单端输入和所述第二单端输入而确定部分失配输出的装置，以及用于基于所述部分匹配输出和所述部分失配输出而确定比较输出的装置。
附图说明
呈现附图以辅助描述本发明的实施例，且提供所述附图仅用于实施例的说明且不加限制。
图1A-C图解说明示范性比较器。
图2图解说明根据本发明的一方面的比较的方法。
图3图解说明可在其中有利地使用本发明的一方面的示范性无线装置。
具体实施方式
在以下针对本发明特定实施例的描述及相关图式中揭示本发明的若干方面。可在不脱离本发明的范围的情况下设计替代性实施例。另外，将不会详细描述或将省略本发明的众所周知的元件以免混淆本发明的相关细节。
此外，词“示范性”在本文中用以意味着“充当实例、例子或说明”。在本文中被描述为“示范性”的任何实施例未必被理解为比其它实施例优选或有利。同样，术语“本发明的实施例”并不需要本发明的所有实施例包括包含所论述的特征、优点或操作模式。
本文中所使用的术语仅出于描述特定实施例的目的，且并不意图限制本发明的实施例。如本文所使用，单数形式“一”和“所述”希望还包括复数形式，除非上下文另外清楚地指示。应进一步理解，术语“包括(comprises、comprising)”及/或“包含(includes、including)”当在本文中使用时指定所陈述的特征、整数、步骤、操作、元件及/或组件的存在，但并不排除一或多个其它特征、整数、步骤、操作、元件、组件及/或其群组的存在或添加。
另外，许多实施例是依据待由(例如)计算装置的元件执行的动作序列来描述。将认识到，本文所描述的各种动作可由特定电路(例如，专用集成电路(ASIC))、由正由一或多个处理器执行的程序指令或由两者的组合来执行。另外，本文中所描述的这些动作序列可被视为全部在任何形式的计算机可读存储媒体内体现，在所述计算机可读存储媒体中存储有对应的计算机指令集，所述计算机指令在执行时将致使相关联的处理器执行本文中所描述的功能性。因此，本发明的各种方面可以数个不同形式来体现，预期所有形式属于所主张的标的物的范围内。另外，对于本文中所描述的实施例中的每一者来说，任何此类实施例的对应形式可在本文中被描述为(例如)“经配置以(执行所描述的动作)的逻辑”。
本发明的示范性方面涉及经配置以接受单端输入且对其进行操作的比较器的设计。举例来说，示范性比较器包含经设计以接收单端第一和第二输入且产生第一和第二输入的比较(例如，第一和第二输入是相同还是不同的输出或指示)的硬件或电路。第一和第二输入可为n位宽，其中n可以是正整数。可在无第一和第二输入的真版本和补数版本或差分格式的情况下设计示范性比较器逻辑。而是，比较器可经设计有两个输入的仅单端真(即，非反转)版本(但在下文的具体实施方式中将见到，输入中的一个(例如，第一输入)可为将与第二输入进行比较的数字的反转版本，但所述数字的反转是在比较器外部执行，并且因此不形成示范性比较器逻辑的部分)。
示范性比较器也可经设计有多米诺CMOS、偏斜CMOS、伪静态CMOS等，并且因此与现有技术兼容。虽然未图示，但第一输入可涉及高速缓冲存储器的所存储地址(例如，标签数据)且第二输入可涉及在高速缓冲存储器中将搜索的所需地址，其中比较器经配置以将所存储地址或标签数据与所需地址进行比较以确定高速缓冲存储器中是否存在命中或未中。
作为背景，将首先描述支持具有单端输入的示范性比较器的设计的算法。首先考虑A和B是单个位单端数字。用以确定A和B是否相等或不同的一位匹配功能可由逻辑表达式表示：“(A.B+A'.B')”，其中A'和B'分别表示A和B的补数(反转值)，符号“.”表示与(AND)功能且符号“+”表示或(OR)功能。匹配功能“(A.B+A'.B')在A和B相等的情况下为高或“1”，且在A不等于B的情况下为低或“0”。为了本发明的目的，匹配功能“(A.B+A'.B')”可重写为其相等形式：“(A+B').(A'+B)”。使用用于一位输入A和B的一位匹配功能“(A+B').(A'+B)”的此替代表示作为起始点，现将描述用于n位输入A和B的n位匹配功能，其中n可为正整数。虽然示范性方面涵盖多位比较器，即其中n为大于或等于2的值的整数，但不排除其中n＝1的更简单情况。因此，大体上针对n位比较器描述示范性方面，其中n可为值可大于或等于1的整数。
常规n位匹配由逻辑表达式提供：“∏{(A[i]+B'[i]).(A'[i]+B[i])}”，i＝1到n(其中“∏”表示逐位乘积)。如可理解，此常规n位匹配功能使用A和B的差分值(即，A的真值和补数值，包括A[i]和A'[i]，其中i＝1到n，以及B的真值和补数值，包括B[i]和B'[i]，其中i＝1到n)。前述常规比较器可实施常规n位匹配功能。用以针对常规n位匹配函数评估分量表达式“(A[i]+B'[i])”和“(A'[i]+B[i])”的逻辑可涉及如此项技术中已知的2n异或(XOR)门。XOR门是昂贵的且消耗较大的面积和功率，这意味着当以硬件实施常规n位匹配功能时2n XOR门带来面积和功率的显著消耗。
为了避免由依赖于A和B的差分值的常规n位匹配功能引发的费用，使用上文所提到的将1位匹配功能“(A.B+A'.B')”重写为其相等形式：“(A+B').(A'+B)”的技术来重新制定常规n位匹配功能。以下逻辑操控阐释了如何将常规n位匹配功能转换成被称为“等式1”的替代的n位匹配功能，其用以实施具有单端n位输入而不是差分n位输入的示范性比较器。(在以下等式中，“∑”表示逐位求和)
∏{(A[i]+B'[i]).(A'[i]+B[i])}”其中i＝1到n
＝∏(A[i]+B'[i]).∏(A'[i]+B[i])其中i＝1到n
＝∏(A[i]+B'[i]).∏(A[i].B'[i])'其中i＝1到n
＝∏(A[i]+B'[i]).Not(∑(A[i].B'[i]))其中i＝1到n
＝∏(A'[i].B[i])'.Not(∑(A'[i]+B[i])')其中i＝1到n…..(等式1)
考虑等式1，见到等式1的配方中的n位匹配功能使用A的仅补数值(即，针对i＝1到n的值的A'[i])以及B的仅真值(即，针对i＝1到n的值的B[i])，而不是如在常规n位匹配功能的情况下依赖于A和B两者的真值和补数值两者。因此，示范性比较器经设计以实施等式1以便针对n位单端输入A'[i]和B[i]产生n位匹配功能，其中i＝1到n。应理解，即使获得A[i]的补数以产生用于比较器的输入A'[i]可涉及n位反相器，但此反相器可提供于比较器的外部，且此外不需要与定时时钟同步或组合以提供A[i]的无干扰反转版本，因为仅一个输入、即A'[i]被馈送到比较器以便实施等式1的匹配功能。
等式1的电路实施方案可包含两个多米诺(或偏斜CMOS)电路。第一电路可实施“部分匹配功能”，其在本发明中指代逻辑表达式∏(A'[i].B[i])'，且第二电路可实施“部分失配功能”，其指代逻辑表达式∑(A'[i]+B[i])'。对于n位值A'[i]和B[i]的特定组合，如果第一电路评估为“1”或产生为高的部分匹配输出从而指示存在部分匹配，以及如果第二电路评估为“0”或产生为低的部分失配输出从而指示不存在部分失配，那么比较器的输出将指示匹配(即，A[i]＝B[i]，其中i＝1到N)。如果部分匹配和部分失配电路未产生以上评估组合，那么比较器的输出将指示失配。
现在参看图1A-C，示出了示范性比较器100的示意图。在示范性方面中，比较器100可经配置以实施以上等式1的匹配功能。因此，比较器100经配置以接收两个单端n位输入(其中“n”是正整数，即，值可大于或等于1的整数)。第一数字A[n:1]将与第二数字B[n:1]进行比较。提供到比较器100的第一n位输入是A'[n:1]，其为第一数字A[n:1]的反转版本(逐位反转)；而提供到比较器100的第二n位输入是第二数字B[n:1]的真版本(即，相同)。可提供n位反相器150以反转第一数字A[n:1]，且提供第一数字A[n:1]的反转版本作为第一输入A'[n:1]。n位反相器150可与比较器100分离，且因此在图1中示出于比较器100的外部。第一和第二n位输入A'[n:1]和B[n:1]是单端的(即，非差分)，且都不需要同步于时钟，且对应地，对于比较器100可避免用以使第一和第二输入无干扰的电路。
比较器100包含部分匹配电路110(图1B)和部分失配电路120(图1C)。部分匹配电路110实施用以确定部分匹配功能∏(A'[i].B[i])'的评估的逻辑且产生部分匹配输出116。部分失配电路120实施用以确定部分失配功能∑(A'[i]+B[i])'的评估的逻辑且产生部分失配输出126。部分匹配输出116和部分失配输出126的反转值提供到“与”门102。“与”门102产生匹配输出104，其为两个数字的比较：第一数字A[n:1](其中第一输入A'[n:1]是第一数字A[n:1]的反转版本)和第二数字B[n:1](其中第二输入B[n:1]是第二数字B[n:1]的真版本)。具体地说，“与”门102经配置以实施部分匹配输出与部分失配输出的反转值的“与”功能。
参考图1B，进一步详细解释部分匹配电路110。一般来说，部分匹配电路110经配置以确定且提供部分匹配输出116作为输出，其为第一输入A'[n:1]的n位与第二输入B[n:1]的对应n位的“与非”功能的逐位乘积。举例来说，在图1B中，部分匹配电路110包含n个“与非”门112_1到112_n，其对于相应第一和第二n位输入A'[n:1]和B[n:1]中的每一个接受一个位(以实施(A'[i].B[i])'，其中i＝1到n)。n个“与非”门112_1到112_n的输出提供到n位“与”门114以实施逐位“与”功能以用于确定n个“与非”门112_1到112_n的输出的逐位乘积(即，∏(A'[i].B[i])')的评估且产生部分匹配输出116。虽然n位“与”门114在图1B中示出为一个合并的逻辑块，但实际上n位“与”门114可包括各自具有较小数目个输入的若干“与”门的树或阶层结构，以便确定n个“与非”门112_1到112_n的输出的逐位乘积或逐位“与”的评估。
参考图1C，进一步详细解释部分失配电路120。一般来说，部分失配电路120经配置以确定且提供部分失配输出126作为输出，其为第一输入A'[n:1]的n位与第二输入B[n:1]的对应n位的“或非”功能的逐位求和。举例来说，在图1C中，部分失配电路120包含n个“或非”门122_1到122_n，其对于相应第一和第二n位输入A'[n:1]和B[n:1]中的每一个接受一个位(以实施(A'[i]+B[i])'，其中i＝1到n)。n个“或非”门122_1到122_n的输出提供到n位“或”门124以实施n个“或非”门122_1到122_n的输出的逐位“或”(即，∑(A'[i]+B[i])')以产生部分失配输出126。虽然n位“或”门124在图1C中示出为一个合并的逻辑块，但实际上，n位“或”门124可包括各自具有较小数目个输入的若干“或”门的树或阶层结构，以便产生n个“或非”门122_1到122_n的输出的逐位求和或逐位“或”。
此外将认识到，“或”门的电路实施方案可包括使用输出耦合到反相器的“或非”门。因此，在替代实施方案(未显式地示出)中，并非使用输出(即，部分失配电路120的部分失配输出126)在馈入到“与”门102之前经反转(参见图1中的比较器100的示意图)的n位“或”门124，n位“或”门124可被n位“或非”门(未图示)代替，这可避免其输出在馈入到“与”门102之前的随后反转。许多其它此类电路变化是可能的。因此应理解，比较器100的实施方案的以上描述是针对示范性方面的功能性。所属领域的技术人员将基于示范性特征的描述而认识到用于执行本文所描述的功能的特定电路实施方案和装置。
图1A-C中的比较器100的示意性表示适用于使用例如多米诺CMOS、偏斜CMOS、伪静态CMOS等技术的比较器100的实施方案。举例来说，在不脱离本发明的范围的情况下，部分匹配电路110和部分失配电路120可包括多米诺CMOS、偏斜CMOS、伪静态CMOS技术或类似技术。此外，如先前解释，第一输入A'[n:1]是第一数字A[n:1]的反转版本，其中第一数字A[n:1]可包括高速缓冲存储器的所存储地址或标签数据(例如，第一数字A[n:1]可包括所存储地址，且在A[n:1]由逐位反相器150反转之后A'[n:1]作为第一输入提供到比较器100)。第二输入B[n:1]可为第二数字B[n:1]的真版本，且可包括在高速缓冲存储器中将搜索的所需地址。因此，示范性比较提供高速缓冲存储器中对于所需地址的命中或未中的确定。
相应地，应了解，示范性方面包含用于执行本文揭示的过程、功能和/或算法的各种方法。举例来说，图2图解说明比较(例如，第一数字(例如，A[n:1])和第二数字(例如，B[n:1]))的方法200。方法200可例如在比较器100中实施。
在框202中，方法200包含接收第一单端输入(例如，图1A-C的包括n位的第一输入A'[n:1]，其中n为正整数)。在示范性方面中，第一输入A'[n:1]可为第一数字A[n:1]的反转版本。在一些情况下，第一数字可在n位反相器中反转以获得第一输入。
在框204中，方法200包含接收第二单端输入(例如，图1A-C的包括n位的第二输入B[n:1]。在示范性方面中，且第二输入B[n:1]是第二数字B[n:1]的真版本)。
在框206中，方法200包含仅基于第一单端输入和第二单端输入而确定部分匹配输出(例如，在部分匹配电路110中确定部分匹配输出为第一输入的n位与第二输入的对应n位的“与非”功能(例如，使用n个“与非”门112_1到112_n)的逐位乘积(例如，使用n位“与”门114))。
在框208中，方法200包含仅基于第一单端输入和第二单端输入而确定部分失配输出(例如，在部分失配电路120中确定部分失配输出为第一输入的n位与第二输入的对应n位的“或非”功能(例如，使用n个“或非”门122_1到122_n)的逐位求和(例如，使用n位“或”门124))。
在框210中，方法200包含基于部分匹配输出和部分失配输出而确定比较输出(例如，确定第一数字与第二数字的比较为部分匹配输出(例如，部分匹配输出116)与部分失配输出(例如，部分失配输出126)的反转值的“与”功能(例如，在“与”门102中))。所述比较可揭露例如第一数字A[n:1]是等于还是不等于第二数字B[n:1]。
在示范性方面中，可使用多米诺CMOS、偏斜CMOS或伪静态CMOS技术确定方法200中的部分匹配输出和部分失配输出。举例来说，可仅以第一和第二输入的真(即，非反转)版本确定方法200中的部分匹配输出和部分失配输出。在一些实例中，方法200的比较可指示高速缓冲存储器中的命中或未中(例如，命中或未中指示可基于第一数字与第二数字的比较，其中例如第一数字包括高速缓冲存储器的所存储地址或标签数据且第二数字包括高速缓冲存储器中将搜索的所需地址)。
另外，将见到示范性方面涉及用于执行本文公开的功能的各种装置。举例来说，将见到示范性方面包含例如比较器100的设备，其包括第一单端输入(例如，包括n位的A'[n:1]，其中n为正整数)和第二单端输入(例如，包括n位的B[n:1])。第一单端输入可为第一数字A[n:1]的反转版本且第二单端输入可为第二数字B[n:1]的真版本，其中所述设备可包含用于比较第一数字和第二数字的装置。所述设备可包含例如用于仅基于第一单端输入和第二单端输入而确定部分匹配输出的装置(例如，用于确定第一输入的n位与第二输入的对应n位的“与非”功能的逐位乘积的部分匹配电路110)，以及用于仅基于第一单端输入和第二单端输入而确定部分失配输出的装置(例如，用于确定第一输入的n位与第二输入的对应n位的“或非”功能的逐位求和的部分失配电路120)。所述设备进一步包含用于基于部分匹配输出和部分失配输出而确定比较输出的装置(例如，用以执行部分匹配输出的输出与部分失配输出的反转值的“与”功能的“与”门102)。
现将相对于图3论述其中可部署比较器100的实例设备。图3示出了根据示范性方面配置的无线装置300的框图。无线装置300包含处理器302，其可为例如此项技术中已知的数字信号处理器(DSP)或任何通用处理器或中央处理单元(CPU)。在图3中，比较器100示出为处理器302内的块，同时为清楚起见而省略图1A-C中示出的比较器100的细节。比较器100可用以实施例如用于处理器302的算术和逻辑单元的比较。虽然未图示，但与比较器100相似的比较器也可包含在用以将搜索地址与高速缓冲存储器的标签数据进行比较的逻辑中，或者例如存储器310的存储器控制逻辑中。处理器302可以通信方式耦合到存储器310，如所示。
图3还示出耦合到处理器302和显示器328的显示器控制器326。译码器/解码器(编解码器)334(例如，音频和/或话音编解码器)可耦合到处理器302。还图解说明了例如无线控制器340(其可包含调制解调器)等其它组件。扬声器336和麦克风338可耦合到编解码器334。图3还指示无线控制器340可耦合到无线天线342。在特定方面中，处理器302、显示器控制器326、存储器310、编解码器334以及无线控制器340包含在系统级封装或芯片上系统装置322中。
在特定方面中，输入装置330和电力供应器344耦合到芯片上系统装置322。此外，在特定方面中，如图3中所图示，显示器328、输入装置330、扬声器336、麦克风338、无线天线342以及电力供应器344在芯片上系统装置322的外部。然而，显示器328、输入装置330、扬声器336、麦克风338、无线天线342以及电力供应器344中的每一个可耦合到芯片上系统装置322的组件，例如接口或控制器。
应注意，虽然图3描绘无线通信装置，但处理器302和存储器310也可集成到以下各项中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、个人数字助理(PDA)、固定位置数据单元、计算机、膝上型计算机、平板计算机、通信装置、移动电话，或其它相似装置。
所属领域的技术人员将了解，可使用多种不同技术及技艺中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
另外，所属领域的技术人员将了解，结合本文中所揭示实施例描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为清晰地说明硬件与软件的这种可互换性，上文已大体就其功能性来描述了各种说明性组件、块、模块、电路和步骤。此类功能性是实施为硬件还是软件取决于具体应用和施加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但这样的实施决策不应被解释为会引起脱离本发明的范围。
结合本文中所揭示的实施例而描述的方法、序列及/或算法可直接以硬件、以由处理器执行的软件模块或以两者的组合来体现。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动的磁盘、CD-ROM，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并且将信息写入到存储媒体。在替代例中，存储媒体可与处理器成一体式。
因此，本发明的实施例可包含体现使用单端输入比较第一数字和第二数字的方法的计算机可读媒体。因此，本发明不限于所说明的实例，且任何用于执行本文中所描述的功能性的装置包含于本发明的实施例中。
虽然前面的揭示内容展示本发明的说明性实施例，但应注意，在不脱离如所附权利要求书界定的本发明的范围的情况下，可在其中做出各种改变和修改。无需按任何特定次序来执行根据本文中所述的本发明的实施例的方法权利要求项的功能、步骤及/或动作。此外，虽然可能以单数形式描述或主张本发明的元件，但除非明确陈述限于单数形式，否则也涵盖复数形式。

Claims (18)

1.一种设备，其包括：
第一单端输入；
第二单端输入；
部分匹配电路，其经配置以仅基于所述第一单端输入和所述第二单端输入而产生部分匹配输出；
部分失配电路，其经配置以仅基于所述第一单端输入和所述第二单端输入而产生部分失配输出；以及
比较输出电路，其经配置以基于所述部分匹配输出和所述部分失配输出而产生比较输出。
2.根据权利要求1所述的设备，其中所述第一单端输入是第一数字的反转版本且所述第二单端输入是第二数字的真版本，其中所述比较输出包括所述第一数字与所述第二数字的比较。
3.根据权利要求2所述的设备，其中所述第一数字包括高速缓冲存储器的所存储地址或标签数据且所述第二数字包括所述高速缓冲存储器中将搜索的所需地址，其中所述第一数字与所述第二数字的所述比较经配置以指示对于所述所需地址在所述高速缓冲存储器中的命中或未中。
4.根据权利要求1所述的设备，其中
所述第一单端输入包括n位，其中n为正整数；
所述第二单端输入包括n位；
所述部分匹配电路经配置以执行所述第一单端输入的n位与所述第二单端输入的对应n位的“与非”功能的逐位乘积；
所述部分失配电路经配置以执行所述第一单端输入的n位与所述第二单端输入的对应n位的“或非”功能的逐位求和；且
所述比较输出电路经配置以执行所述部分匹配输出和所述部分失配输出的“与”功能。
5.根据权利要求4所述的设备，其中所述部分匹配电路包括经配置以执行所述逐位乘积的n位“与”门。
6.根据权利要求5所述的设备，其中所述n位“与”门包括“与”门的树或阶层结构。
7.根据权利要求4所述的设备，其中所述部分失配电路包括经配置以执行逐位求和的n位“或”门。
8.根据权利要求7所述的设备，其中所述n位“或”门包括“或”门的树或阶层结构。
9.根据权利要求1所述的设备，其集成到选自由以下各项组成的群组的装置中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
10.一种比较的方法，所述方法包括：
接收第一单端输入；
接收第二单端输入；
仅基于所述第一单端输入和所述第二单端输入而确定部分匹配输出；
仅基于所述第一单端输入和所述第二单端输入而确定部分失配输出；以及
基于所述部分匹配输出和所述部分失配输出而确定比较输出。
11.根据权利要求10所述的方法，其包括通过反转第一数字而接收所述第一单端输入以及从第二数字的真版本接收所述第二单端输入，其中所述比较输出包括所述第一数字与所述第二数字的比较。
12.根据权利要求11所述的方法，其包括从高速缓冲存储器的所存储地址或标签数据确定所述第一数字，从所述高速缓冲存储器中将搜索的所需地址确定所述第二数字，以及基于所述第一数字与所述第二数字的所述比较而确定对于所述所需地址在所述高速缓冲存储器中的命中或未中的指示。
13.根据权利要求10所述的方法，其中
所述第一单端输入包括n位，其中n为正整数；
所述第二单端输入包括n位；
确定所述部分匹配输出包括执行所述第一单端输入的n位与所述第二单端输入的对应n位的“与非”功能的逐位乘积；
确定所述部分失配输出包括执行所述第一单端输入的n位与所述第二单端输入的对应n位的“或非”功能的逐位求和；且
确定所述比较输出包括执行所述部分匹配输出和所述部分失配输出的“与”功能。
14.根据权利要求13所述的方法，其包括使用n位“与”门执行所述逐位乘积。
15.根据权利要求13所述的方法，其包括使用n位“或”门执行所述逐位求和。
16.一种设备，其包括：
第一单端输入；
第二单端输入；
用于仅基于所述第一单端输入和所述第二单端输入而确定部分匹配输出的装置；
用于仅基于所述第一单端输入和所述第二单端输入而确定部分失配输出的装置；以及
用于基于所述部分匹配输出和所述部分失配输出而确定比较输出的装置。
17.根据权利要求16所述的设备，其中所述第一单端输入是第一数字的反转版本且所述第二单端输入是第二数字的真版本，其中所述比较输出包括所述第一数字与所述第二数字的比较。
18.根据权利要求16所述的设备，其中
所述第一单端输入包括n位，其中n为正整数；
所述第二单端输入包括n位；
用于确定所述部分匹配输出的装置包括用于执行所述第一单端输入的n位与所述第二单端输入的对应n位的“与非”功能的逐位乘积的装置；
用于确定所述部分失配输出的装置包括用于执行所述第一单端输入的n位与所述第二单端输入的对应n位的“或非”功能的逐位求和的装置；且
用于确定所述比较输出的装置包括用于执行所述部分匹配输出和所述部分失配输出的“与”功能的装置。
CN201680044666.4A 2015-08-14 2016-07-12 具有单端输入的n位比较逻辑 Pending CN107850994A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562205604P 2015-08-14 2015-08-14
US62/205,604 2015-08-14
US14/860,713 2015-09-22
US14/860,713 US9960759B2 (en) 2015-08-14 2015-09-22 N-bit compare logic with single ended inputs
PCT/US2016/041903 WO2017030680A1 (en) 2015-08-14 2016-07-12 N-bit compare logic with single-ended inputs

Publications (1)

Publication Number Publication Date
CN107850994A true CN107850994A (zh) 2018-03-27

Family

ID=57996145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680044666.4A Pending CN107850994A (zh) 2015-08-14 2016-07-12 具有单端输入的n位比较逻辑

Country Status (3)

Country Link
US (1) US9960759B2 (zh)
CN (1) CN107850994A (zh)
WO (1) WO2017030680A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0939490A2 (en) * 1998-02-24 1999-09-01 Sanyo Electric Co., Ltd. Coincidence Detection Circuit
CN1285556A (zh) * 1994-11-28 2001-02-28 加里·C·毛拉迪安 利用并行处理的数据处理方法和装置
US6353646B1 (en) * 1998-03-31 2002-03-05 Stmicroelectronics S.A. Digital comparator
CN1479925A (zh) * 2000-11-07 2004-03-03 英特尔公司 边界可寻址存储器
US20040249873A1 (en) * 2003-06-05 2004-12-09 Hywire Ltd. Ultra fast comparator and method therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1316061A (en) 1971-05-04 1973-05-09 Tesla Np Circuit system for determining equiality of two binary digits
DE3036065A1 (de) 1980-09-25 1982-05-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Binaere mos-parallel-komparatoren
US4648059A (en) 1984-09-13 1987-03-03 Motorola, Inc. N-bit magnitude comparator
US5881076A (en) 1996-07-17 1999-03-09 Intel Corporation Comparator utilizing redundancy
KR100212145B1 (ko) 1996-10-14 1999-08-02 윤종용 복수의 입력 비트를 갖는 n비트 비교기
US6385070B1 (en) * 2001-03-13 2002-05-07 Tality, L.P. Content Addressable Memory array, cell, and method using 5-transistor compare circuit and avoiding crowbar current
KR100723484B1 (ko) 2005-02-07 2007-05-30 삼성전자주식회사 적은 면적과 향상된 동작속도를 갖는 비교기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1285556A (zh) * 1994-11-28 2001-02-28 加里·C·毛拉迪安 利用并行处理的数据处理方法和装置
EP0939490A2 (en) * 1998-02-24 1999-09-01 Sanyo Electric Co., Ltd. Coincidence Detection Circuit
US6353646B1 (en) * 1998-03-31 2002-03-05 Stmicroelectronics S.A. Digital comparator
CN1479925A (zh) * 2000-11-07 2004-03-03 英特尔公司 边界可寻址存储器
US20040249873A1 (en) * 2003-06-05 2004-12-09 Hywire Ltd. Ultra fast comparator and method therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张弛: "基于预测编码的CMOS DPS 研究", 《中国优秀硕士学位论文全文数据库》 *

Also Published As

Publication number Publication date
US20170047918A1 (en) 2017-02-16
US9960759B2 (en) 2018-05-01
WO2017030680A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
Lin et al. High-performance low-power carry speculative addition with variable latency
US8934278B2 (en) Hybrid ternary content addressable memory
US9158328B2 (en) Memory array clock gating scheme
US9673786B2 (en) Flip-flop with reduced retention voltage
US20170322810A1 (en) Hypervector-based branch prediction
Onizawa et al. High-throughput low-energy self-timed CAM based on reordered overlapped search mechanism
CN110428048A (zh) 一种基于模拟延时链的二值化神经网络累加器电路
Chen et al. A time-domain computing accelerated image recognition processor with efficient time encoding and non-linear logic operation
CN111355482B (zh) 低功率低建立时间的集成时钟门控单元
Yagain et al. Design of High‐Speed Adders for Efficient Digital Design Blocks
Kahleifeh et al. 2-phase energy-efficient secure positive feedback adiabatic logic for cpa-resistant iot devices
CN107276579A (zh) 基于sabl逻辑的功耗平衡译码器
CN107850994A (zh) 具有单端输入的n位比较逻辑
Sravani et al. Design of high throughput asynchronous FIR filter using gate level pipelined multipliers and adders
Hossain et al. A novel byte-substitution architecture for the AES cryptosystem
Saini et al. A new bus coding technique to minimize crosstalk in VLSI bus
CN109074315A (zh) 有效比较操作
US20180097615A1 (en) Energy-efficient dual-rail keeperless domino datapath circuits
US20060061382A1 (en) Majority voter apparatus, systems, and methods
Singh et al. Design of Low Power and Efficient Carry Select Adder Using 3‐T XOR Gate
Yemiscioglu et al. 16-bit clocked adiabatic logic (CAL) logarithmic signal processor
US7325024B2 (en) Adder circuit with sense-amplifier multiplexer front-end
Dong et al. Low-Power Implementation of a High-Throughput Multi-core AES Encryption Architecture
Sanadhya et al. Study of Adiabatic Logic-Based Combinational and Sequential Circuits for Low-Power Applications
US20170076798A1 (en) Low overhead method of content addressable memory (cam) reading

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180327