CN105122217B - 电阻式随机存取存储器以及存储及检索电阻式随机存取存储器的信息的方法 - Google Patents
电阻式随机存取存储器以及存储及检索电阻式随机存取存储器的信息的方法 Download PDFInfo
- Publication number
- CN105122217B CN105122217B CN201480020193.5A CN201480020193A CN105122217B CN 105122217 B CN105122217 B CN 105122217B CN 201480020193 A CN201480020193 A CN 201480020193A CN 105122217 B CN105122217 B CN 105122217B
- Authority
- CN
- China
- Prior art keywords
- memory
- random access
- resistive random
- memory cell
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/005—Read using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0088—Write with the simultaneous writing of a plurality of cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
一些实施例包含存储及检索电阻式随机存取存储器RRAM阵列的数据的方法。所述阵列被细分为多个存储器位,其中每一存储器位具有至少两个存储器单元。通过同时改变存储器位内的所有存储器单元的电阻状态而编程所述存储器位。通过确定通过所述存储器位内所有存储器单元的总电流来读取所述存储器位。一些实施例包含具有多个存储器单元的RRAM。通过位线/字线组合唯一地寻址所述存储器单元中的每一者。存储器位含有耦合在一起的多个存储器单元,其中每一存储器位内的所述耦合的存储器单元处于彼此相同的电阻状态中。
Description
技术领域
本发明涉及RRAM以及存储及检索RRAM的信息的方法。
背景技术
存储器是一种类型的集成电路,且在用于存储数据的系统中使用。通常存储器被制造成个别存储器单元的一个或多个阵列。存储器位是存储器阵列中保留的最小信息单位。每一存储器单元可对应于具有两个不同可选状态的单一存储器位。在二进制系统中,将所述状态视为“0”或“1”。
电阻式随机存取存储器(RRAM)为被关注用于现有及未来数据存储需求的一种类型的存储器。RRAM利用具有相对彼此在电阻率上不同的两个或两个以上稳定状态的可编程材料。可在RRAM中利用的实例类型的存储器单元是相变存储器(PCM)单元、可编程金属化单元(PMC)、导电桥接式随机存取存储器(CBRAM)单元、纳米桥存储器单元、电解质存储器单元、二元氧化物单元及多层氧化物单元(例如,利用多价氧化物的单元)。所述存储器单元类型并非相互排斥。例如,CBRAM与PMC是重叠分类组。
图1中示出在两个存储器状态之间转变的实例现有技术的RRAM单元10。所述存储器状态中的一者是高电阻状态(HRS),且另一状态是低电阻状态(LRS)。所述存储器单元包括在一对电极12与14之间的可编程材料16。所述可编程材料可为单一均质组合物(如示出),或可包括两个或两个以上离散层。
电极12连接到电路18,且电极14连接到电路22。电路18及22可包含耦合到所述电极的感测线及/或存取线,且经配置以在读取/写入操作期间提供跨所述存储器单元的适当电场。在一些实施例中,所述说明的存储器单元可为存储器阵列的多个存储器单元中的一者,且电路18及22可为用以唯一地寻址所述阵列的所述存储器单元中的每一者的电路配置的部分。在一些实施例中,邻近存储器单元10可提供“选择”装置(未示出)以在利用存储器阵列中的存储器单元期间减少到及/或来自所述存储器单元的非期望的电流泄漏。实例选择装置包含二极管、晶体管、双向阈值开关等等。
跨存储器单元10的电场EF(+)的施加形成延伸通过材料16的电流传导转变结构20。转变结构20提供通过单元10的低电阻电流传导路径;且因此结构20的形成将所述单元转变为LRS配置。
电场EF(-)的施加使结构20降级,且使单元10返回到HRS配置。电场EF(-)可具有与电场EF(+)相反的极性。
取决于所述存储器单元的性质及所述可编程材料的性质及取决于形成所述转变结构涉及的化学及物理原理,转变结构20可具有许多配置。例如,所述转变结构可为传导电流的离子微粒细丝(所述离子微粒可为超离子簇、个别离子等等)。作为另一实例,所述转变结构可包括经改变的相、经变更的空位浓度、经变更的离子浓度(例如,经变更的氧离子浓度)等等的区域;其可或可能并非为细丝的部分。
可通过提供跨所述存储器单元的适当电压以从HRS配置转变到LRS配置或从LRS配置转变到HRS配置而编程存储器单元10。可通过提供跨所述存储器单元的合适电压以确定通过所述存储器单元的电阻并同时将所述电压限制到并不造成所述存储器单元的编程的电平来读取所述存储器单元。
归因于跨RRAM阵列的单元的操作特性的变化,在所述阵列的所述存储器单元的操作期间可能会遇到困难。期望开发出解决此类困难的方法及结构。
附图说明
图1图解说明现有技术存储器单元的两个可互换的存储器状态。
图2以图式方式说明两群存储器单元,其中所述群中的一者处于高电阻状态中且所述群中的另一者处于低电阻状态中。
图3以图式方式说明两群存储器单元及含有成对存储器单元的两群存储器位。
图4是实例实施例RRAM阵列的实例实施例编程操作的图解电路图。
图5是图4的实例实施例RRAM阵列的实例实施例读取操作的图解电路图。
图6是实例实施例RRAM阵列的实例实施例编程操作的图解电路图。
图7是图6的实例实施例RRAM阵列的实例实施例读取操作的图解电路图。
具体实施方式
图1的现有技术存储器单元10说明可选择地编程到所述存储器单元中且在读取操作期间可易于理想地区分彼此的两个存储器状态(HRS及LRS)。然而,RRAM阵列可具有处于HRS配置的一大群单元及处于LRS配置的另一大群单元;且可存在跨所述相应群的所述单元的HRS及LRS特性的实质变化。图2以图式方式说明实例实施例RRAM的各种存储器单元。具体来说,图2包括曲线图30,所述绘制曲线图30通过个别存储器单元的电流性质(如以任意单位(arbitrary unit;a.u.)所测量及如在曲线图30的x轴上按对数标度上示出)对具有此性质的所述群中的存储器单元的数目(如以西格玛描绘)。在所述曲线图上示出两群存储器单元,其中第一群是意欲处于LRS配置的存储器单元,且由曲线32示出;且第二群是意欲处于HRS配置的存储器单元,且由曲线34示出。
意欲处于HRS配置的所述存储器单元群全部具有高电阻(即,用于曲线图30的所述x轴标度上的相对较低电流)。相比之下,意欲处于LRS配置的所述存储器单元群涵盖广泛电阻率范围。沿曲线32的大多数存储器单元具有低电阻率(即,用于曲线图30的所述x轴标度上的相对较高电流)。然而,沿曲线32的一些存储器单元具有高电阻率,在一定程度上,存在意欲处于LRS配置的少量存储器单元具有与意欲处于HRS配置的单元重叠的电阻率的区域35(利用虚线图解说明)。
由于若干理由中的任一者,意欲处于LRS配置的所述存储器单元可具有高电阻率。例如,此类存储器单元可能从来未完整地形成与LRS配置相关联的适当的导电转变结构(例如,类似于图1中示出的结构20的结构)。替代地,或另外,此转变结构可能已经降级以减小通过所述单元的导电率。不管具有意欲处于LRS配置的具有过高电阻率的存储器单元的原因,此类存储器单元是有问题的在于,此类单元的所述高电阻率将指示在读取操作期间单元处于HRS配置而非处于预期的LRS配置。
意欲处于LRS配置但具有高电阻率(且因此在区域35内)的所述存储器单元可被视为对应于表示意欲处于LRS配置的所述单元群的曲线32上的“尾部”。换句话来说,具有有问题的高电阻率的意欲处于LRS配置中的所述存储器单元仅为意欲处于LRS配置的所述总单元群的小部分。
在一些实施例中,用于补偿在曲线32的所述“尾部”中的所述存储器单元的高电阻率的方法利用由此“尾部”表示的所述相对较小部分的有问题的存储器单元。具体来说,存储器位经配置以包括两个或两个以上存储器单元。例如,在一些应用中,所述存储器位可经配置以各自包括耦合在一起的两个存储器单元。在读取操作期间总计来自所述耦合的存储器单元的输出。由于意欲处于LRS配置的所述存储器单元群仅含有具有有问题的高电阻率的小部分,所以多半具有问题的高电阻率的单元与具有低电阻率的其它单元结合而非与彼此结合。所述存储器单元可并联布置于所述存储器位内,使得通过个别存储器位的电流是在所述存储器位内的存储器单元的电流的经总计总数(即,所述存储器位内的所述存储器单元的所述电阻率的并联组合)。因此,只要所述存储器位中的所述单元中的一者具有低电阻率,通过所述存储器位的总电阻率便将为低。
将多个单元耦合到个别存储器位中的缺点是所述存储器阵列的总存储密度将减小。例如,如果每一存储器位包括两个存储器单元,那么所述存储器阵列的所述存储密度将减小到在每一存储器位只包括单一存储器单元的情况下可实现的所述存储器阵列的所述存储密度的一半。更一般地,如果RRAM阵列包括X个存储器单元,且Y个存储器单元被并入到每一存储器位中,那么所述RRAM将具有不超过X/Y个存储器位。相比之下,在每一存储器位中包括单一存储器单元的现有技术RRAM阵列将包括X个存储器位。
通过将多个存储器单元耦合到单一存储器位中实现改善的可靠性在一些应用中可弥补减小的存储密度的所述缺点。在一些实施例中,每一存储器位内的存储器单元的所述耦合可被视为与存储器位中只利用单一存储器单元相比改善信噪比。
图3示出具有与图2的曲线图30相同的轴线的曲线图40,且图解地说明可通过将两个存储器单元耦合到每一存储器位中实现的改善。图3的曲线图中示出参考图2描述的所述两个存储器单元群,其中一个群是意欲处于LRS配置的存储器单元,且由曲线32示出;且另一群是意欲处于HRS配置的存储器单元,且由曲线34示出。还示出两群存储器位,其中个别存储器位含有成对存储器单元且具有对应于所述成对存储器单元的电阻率并联组合的电阻率。通过使来自曲线32的存储器单元成对来形成所述存储器位群中的一者。此群意欲是低电阻率状态的存储器位群,且由曲线42示出。可通过使来自曲线34的存储器单元成对来形成所述存储器位群的另一者。此群意欲是高电阻率状态的存储器位群,且由曲线44示出。
曲线44的所述高电阻率群中的所有所述存储器位具有高电阻,且曲线44相对于对应于所述个别存储器单元的曲线34只是适度变化。
曲线42的所述低电阻率群中的所有所述存储器位具有足够低的电阻率以与曲线44的所述高电阻率群的存储器位区分。换句话来说,图2的有问题的重叠区域35相对于曲线42及44的所述存储器位群并不存在;且因此,曲线42的所有所述低电阻率存储器位可与曲线44的所述高电阻率存储器位区分。沿曲线42的所述最高电阻率存储器位与沿曲线44的所述最低电阻率存储器位之间的差异可被视为是适合于在读取操作期间确定高电阻率存储器位与低电阻率存储器位之间的差异的感测窗46。将多个存储器单元耦合到个别存储器位中已产生与缺少耦合的存储器单元的现有技术存储器位相比至少改善(即,扩宽)约一个数量级的感测窗。
可通过任何合适架构耦合所述存储器单元以形成图3的所述存储器位。图4示出利用字线经成对以产生包括成对存储器单元的存储器位的架构的实例编程操作。利用存储器阵列50的电路图说明图4的所述操作。所述存储器阵列包括多个位线(bl0到bl4)、源线(src)及字线(wl0到wl4)。所述存储器阵列包括表示为电阻器的存储器单元52(只标记其中的一些),且包括选择装置54(只标记其中的一些)。所述选择装置可为任何合适装置;包含(例如)场效晶体管、双极型结面晶体管、二极管、双向阈值开关等等。提供所述选择装置以缓解有问题的泄漏电流。在一些实施例中,如果泄漏电流并不成问题,那么可省略所述选择装置。
两个字线wl1及wl2成对在一起,且如由在所述字线中的每一者处的星号(*)图解说明,沿两个字线提供电脉冲。此外,如由在位线bl2处的星号(*)图解说明,沿此位线提供电脉冲。沿wl1、wl2及bl2的所述电脉冲使所述存储器单元中的两者(说明为存储器单元52a及52b)被编程到具体状态,而并不编程剩余的存储器单元。可将所述存储器单元52a及52b编程到与彼此相同的状态,且具体来说,实质上可同时改变存储器单元52a及52b中的每一者的所述电阻率,使得两个存储器单元可实质上同时经编程到HRS配置,或使得两个存储器单元可实质上同时经编程到LRS配置。所述术语“实质上同时”涵盖以下操作:耦合的存储器单元被暴露于编程条件及同时在操作限制及测量限制内的程序或归因于在编程操作期间的存储器单元的随机性并不完全同时的程序。在一些实施例中,可完全彼此分离地编程存储器位的所述耦合的存储器单元,且因此,可以某种方式编程所述个别耦合的存储器单元,使得并不同时或甚至不实质上同时相对于彼此编程所述存储器单元。
所述存储器单元52a及52b经成对在一起到单一存储器位56中。其它存储器单元52可类似地经成对到存储器位中。因此,阵列50可为被视为细分为多个存储器位,其中每一存储器位包括两个存储器单元。虽然所述说明的存储器位包括两个存储器单元,但是在其它实施例中,存储器位可经配置以包括两个以上存储器单元。
参考图5,通过提供沿wl1、wl2及bl2的适当的电脉冲(如由星号(*)图解说明)读取存储器位56的所述存储器单元52a及52b,其中所述读取脉冲具有合适持续时间及量值以确定在未变更存储器位56的编程状态的情况下通过存储器单元52a及52b的总电流。可通过使电流沿延伸通过所有所述耦合的存储器单元的路径通过来实现所述耦合的存储器单元的所述读取以借此确定所述总电流(如示出)。替代地,在一些实施例中,可彼此分离地读取所述“耦合”的存储器单元(即,电流沿并不延伸通过所有所述总单元的路径通过个别存储器单元)且随后通过逻辑(及/或通过其它编程电路或操作)将所述电流相加在一起以产生所述耦合的存储器单元的所述总电流。如果电流是沿延伸通过某个位的所有所述耦合的存储器单元的路径通过,那么所述位的耦合的存储器单元可被视为彼此同时被读取;且如果电流是通过所述位的每一存储器单元且随后用额外操作对所述电流进行总计,那么所述位的耦合的存储器单元可被视为在非同时操作中被读取。
存储器阵列50的所述说明配置具有多个存储器单元52,其各自通过字线及位线的组合唯一地寻址。在所述示出的实施例中,通过成对字线w11及wl2以及单一位线bl2寻址存储器位56的所述存储器单元。在其它实施例中,可通过成对位线及单一字线寻址类似存储器位。
图4及5一般地说明选择装置54。图6及7分别图解说明包括作为所述选择装置的场效晶体管62(只标记其中的一些)的实例实施例存储器阵列60的编程及读取操作。针对所述编程及读取操作图解示出wl1及wl2上的所述脉冲。针对所述编程及读取操作,所述说明的实施例在wl1上利用与在wl2上相同的持续时间及量值的脉冲。在其它实施例中,针对所述编程操作、所述读取操作或针对编程及读取操作两者,在wl1上利用的所述脉冲可为不同于在wl2上利用的所述脉冲。
上文论述的所述存储器阵列可被并入到电子系统中。此类电子系统可用于(例如)存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块中,且可包含多层、多芯片模块。所述电子系统可为广泛系统范围中的任何一者,例如时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等等。
所述图式中的各种实施例的特定定向仅出于说明性目的,且在一些应用中可相对于示出的定向旋转所述实施例。本文提供的描述及以下权利要求书涉及各种特征之间具有所描述关系的任何结构,不管所述结构是处于所述图式的所述特定定向抑或相对于此定向被旋转。
所述随附图解的横截面图只示出所述横截面的平面内的特征,且并不示出在所述横截面的平面后的材料以便简化所述图式。
一些实施例包含存储及检索X个存储器单元的RRAM阵列的数据的方法,其中Y个存储器单元在每一存储器位中彼此耦合,使得所述RRAM阵列具有不超过X/Y个存储器位。每一存储器位的所述耦合的存储器单元在读取及写入操作期间被维持于彼此共同的电阻状态中。具有耦合的存储器单元的所述存储器位与只具有单一存储器单元的存储器位相比提供增强的可靠性。
一些实施例包含存储及检索RRAM阵列的数据的方法。所述阵列被细分为多个存储器位,其中每一存储器位包括至少两个存储器单元。通过实质上同时改变所述存储器位内的所有存储器单元的电阻状态来编程存储器位。通过确定通过所述存储器位内的所有存储器单元的总电流来读取所述存储器位。
一些实施例包含RRAM,其包括多个存储器单元,其中通过位线/字线组合唯一地寻址所述存储器单元中的每一者。所述存储器单元包括具有可选择地可互换电阻状态的可编程材料。存储器位包括耦合在一起的多个存储器单元。每一存储器位内的所述耦合的存储器单元处于彼此相同的电阻状态。
Claims (18)
1.一种存储及检索X个存储器单元的电阻式随机存取存储器RRAM阵列的数据的方法,所述方法包括:
形成各自包含Y个经耦合的存储器单元的个别存储器位,其中Y为大于1的整数,且借此形成具有不超过X/Y个存储器位的所述RRAM阵列;在读取及写入操作期间,每一存储器位的所述Y个经耦合的存储器单元并联排列以使得通过存储器位的电流是在所述存储器位内的所述Y个经耦合的存储器单元的电流的经总计总数,且每一存储器位的所述Y个经耦合的存储器单元维持在彼此共同的电阻状态中;具有Y个存储器单元的所述存储器位与具有仅单一存储器单元的存储器位相比提供增强的可靠性;且其中所述存储器位经配置以相对于彼此单独地编程;及
相对于所述存储器位中的其它者单独地编程所述存储器位中的一或多者,编程每一存储器位包括通过成对字线与单个位线的组合或成对位线与单个字线的组合中的一者来寻址所述存储器位的所述Y个经耦合的存储器单元。
2.根据权利要求1所述的方法,其中存储器位的所述Y个存储器单元被同时读取。
3.根据权利要求1所述的方法,其中存储器位的所述Y个存储器单元被实质上同时编程。
4.根据权利要求1所述的方法,其中存储器位的所述Y个存储器单元被不同时地编程及/或读取。
5.根据权利要求1所述的方法,其中Y为二。
6.根据权利要求5所述的方法,其中通过字线及位线的组合唯一地寻址每一存储器单元。
7.根据权利要求1所述的方法,其中Y大于二。
8.根据权利要求1所述的方法,其中所述电阻式随机存取存储器包括相变存储器。
9.根据权利要求1所述的方法,其中所述电阻式随机存取存储器包括多价金属氧化物。
10.根据权利要求1所述的方法,其中所述电阻式随机存取存储器包括导电桥接随机存取存储器。
11.根据权利要求1所述的方法,其中所述电阻式随机存取存储器RRAM包括二元氧化物。
12.一种电阻式随机存取存储器,其包括:
包括可编程材料的多个存储器单元;所述可编程材料具有可选择地可互换的电阻状态;通过位线/字线组合唯一地寻址所述存储器单元中的每一者;及
包括多个存储器单元的存储器位,所述多个存储器单元并联排列且耦合在一起,从而使得通过存储器位的电流是在所述存储器位内的所述多个存储器单元的电流的经总计总数;每一存储器位内的所述耦合的存储器单元处于彼此相同的电阻状态中,所述存储器单元通过成对位线与单个字线的组合或成对字线与单个位线的组合中的一者来寻址。
13.根据权利要求12所述的电阻式随机存取存储器,其中所述存储器位包括成对的存储器单元。
14.根据权利要求12所述的电阻式随机存取存储器,其在每一存储器位中包括两个以上耦合的存储器单元。
15.根据权利要求12所述的电阻式随机存取存储器,其中所述电阻式随机存取存储器包括相变存储器。
16.根据权利要求12所述的电阻式随机存取存储器,其中所述电阻式随机存取存储器包括多价金属氧化物。
17.根据权利要求12所述的电阻式随机存取存储器,其中所述电阻式随机存取存储器包括导电桥接随机存取存储器。
18.根据权利要求12所述的电阻式随机存取存储器,其中所述电阻式随机存取存储器包括二元氧化物。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/855,208 | 2013-04-02 | ||
US13/855,208 US10157669B2 (en) | 2013-04-02 | 2013-04-02 | Method of storing and retrieving information for a resistive random access memory (RRAM) with multi-memory cells per bit |
PCT/US2014/018218 WO2014163862A1 (en) | 2013-04-02 | 2014-02-25 | Rram, and methods of storing and retrieving information for rram |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105122217A CN105122217A (zh) | 2015-12-02 |
CN105122217B true CN105122217B (zh) | 2018-10-09 |
Family
ID=51620707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480020193.5A Active CN105122217B (zh) | 2013-04-02 | 2014-02-25 | 电阻式随机存取存储器以及存储及检索电阻式随机存取存储器的信息的方法 |
Country Status (7)
Country | Link |
---|---|
US (4) | US10157669B2 (zh) |
EP (1) | EP2981895B1 (zh) |
JP (1) | JP6560189B2 (zh) |
KR (1) | KR20150137109A (zh) |
CN (1) | CN105122217B (zh) |
TW (1) | TWI545437B (zh) |
WO (1) | WO2014163862A1 (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10157669B2 (en) * | 2013-04-02 | 2018-12-18 | Micron Technology, Inc. | Method of storing and retrieving information for a resistive random access memory (RRAM) with multi-memory cells per bit |
US9484094B2 (en) * | 2015-01-21 | 2016-11-01 | Ememory Technology Inc. | Control method of resistive random-access memory |
FR3037722B1 (fr) | 2015-06-16 | 2018-08-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de lecture d'un dispositif memoire electronique |
CN106856101B (zh) * | 2015-12-08 | 2019-03-19 | 华邦电子股份有限公司 | 电阻式内存及其记忆胞 |
US11270769B2 (en) | 2016-01-11 | 2022-03-08 | Crossbar, Inc. | Network router device with hardware-implemented lookups including two-terminal non-volatile memory |
US9887004B2 (en) | 2016-06-28 | 2018-02-06 | Western Digital Technologies, Inc. | Bi-directional RRAM decoder-driver |
GB2552014B (en) * | 2016-07-07 | 2020-05-13 | Advanced Risc Mach Ltd | Reconfigurable artificial neural networks comprising programmable non-volatile memory elements |
US9997244B1 (en) * | 2016-11-29 | 2018-06-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM-based authentication circuit |
CN109522753B (zh) * | 2017-09-18 | 2020-11-06 | 清华大学 | 电路结构及其驱动方法、芯片及其认证方法、电子设备 |
US10699785B2 (en) | 2017-09-29 | 2020-06-30 | Crossbar, Inc. | Computing memory architecture |
JP6599494B2 (ja) * | 2018-02-14 | 2019-10-30 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US10880101B2 (en) | 2018-04-11 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and circuit for de-biasing PUF bits |
US10896726B2 (en) * | 2019-04-02 | 2021-01-19 | Junsung KIM | Method for reading a cross-point type memory array comprising a two-terminal switching material |
US11270767B2 (en) | 2019-05-31 | 2022-03-08 | Crossbar, Inc. | Non-volatile memory bank with embedded inline computing logic |
CN110211618B (zh) * | 2019-06-12 | 2021-08-24 | 中国科学院计算技术研究所 | 一种用于区块链的处理装置及方法 |
KR102657583B1 (ko) * | 2019-07-19 | 2024-04-15 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
US11711926B2 (en) * | 2020-09-18 | 2023-07-25 | Macronix International Co., Ltd. | Memory array and memory structure |
US11508436B2 (en) * | 2020-09-29 | 2022-11-22 | Sharp Semiconductor Innovation Corporation | Memory device |
US11605418B2 (en) | 2020-10-26 | 2023-03-14 | Micron Technology, Inc. | Memory device architecture using multiple physical cells per bit to improve read margin and to alleviate the need for managing demarcation read voltages |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5781483A (en) * | 1996-12-31 | 1998-07-14 | Micron Technology, Inc. | Device and method for repairing a memory array by storing each bit in multiple memory cells in the array |
JP2005116145A (ja) * | 2003-09-17 | 2005-04-28 | Renesas Technology Corp | 半導体フラッシュメモリ |
WO2005076280A1 (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp. | 半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1196782A (ja) | 1997-09-18 | 1999-04-09 | Sanyo Electric Co Ltd | 不揮発性半導体メモリ装置 |
JP2001057096A (ja) | 1999-06-11 | 2001-02-27 | Hitachi Ltd | 多重化メモリ及びそれを用いたセンサ並びに制御システム |
JP2001043691A (ja) | 1999-07-28 | 2001-02-16 | Hitachi Ltd | 不揮発性記憶回路およびマイクロコンピュータ |
US6574129B1 (en) | 2002-04-30 | 2003-06-03 | Hewlett-Packard Development Company, L.P. | Resistive cross point memory cell arrays having a cross-couple latch sense amplifier |
US6849891B1 (en) | 2003-12-08 | 2005-02-01 | Sharp Laboratories Of America, Inc. | RRAM memory cell electrodes |
WO2006027920A1 (ja) | 2004-09-08 | 2006-03-16 | Nec Corporation | 不揮発性半導体記憶装置 |
US8179711B2 (en) | 2004-10-26 | 2012-05-15 | Samsung Electronics Co., Ltd. | Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell |
US7002874B1 (en) * | 2005-03-16 | 2006-02-21 | United Memories, Inc. | Dual word line mode for DRAMs |
US20080059816A1 (en) | 2006-08-30 | 2008-03-06 | Frank Patrick Paniagua | Power supply capable of receiving digital communications from electronic devices |
KR100791341B1 (ko) * | 2006-09-04 | 2008-01-03 | 삼성전자주식회사 | 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치 |
KR100827702B1 (ko) * | 2006-11-01 | 2008-05-07 | 삼성전자주식회사 | 가변저항 반도체 메모리 장치 |
JP4653833B2 (ja) * | 2008-11-04 | 2011-03-16 | シャープ株式会社 | 不揮発性半導体記憶装置及びその制御方法 |
US8040713B2 (en) * | 2009-01-13 | 2011-10-18 | Seagate Technology Llc | Bit set modes for a resistive sense memory cell array |
US7944729B2 (en) | 2009-01-28 | 2011-05-17 | Seagate Technology Llc | Simultaneously writing multiple addressable blocks of user data to a resistive sense memory cell array |
US8098507B2 (en) | 2009-07-13 | 2012-01-17 | Seagate Technology Llc | Hierarchical cross-point array of non-volatile memory |
US8625339B2 (en) | 2011-04-11 | 2014-01-07 | Grandis, Inc. | Multi-cell per memory-bit circuit and method |
US8482955B2 (en) | 2011-02-25 | 2013-07-09 | Micron Technology, Inc. | Resistive memory sensing methods and devices |
US10157669B2 (en) * | 2013-04-02 | 2018-12-18 | Micron Technology, Inc. | Method of storing and retrieving information for a resistive random access memory (RRAM) with multi-memory cells per bit |
-
2013
- 2013-04-02 US US13/855,208 patent/US10157669B2/en active Active
-
2014
- 2014-02-25 CN CN201480020193.5A patent/CN105122217B/zh active Active
- 2014-02-25 EP EP14778923.4A patent/EP2981895B1/en active Active
- 2014-02-25 JP JP2016506313A patent/JP6560189B2/ja active Active
- 2014-02-25 KR KR1020157031322A patent/KR20150137109A/ko active Search and Examination
- 2014-02-25 WO PCT/US2014/018218 patent/WO2014163862A1/en active Application Filing
- 2014-03-07 TW TW103108017A patent/TWI545437B/zh active
-
2017
- 2017-12-28 US US15/857,370 patent/US10157673B2/en active Active
- 2017-12-28 US US15/857,402 patent/US10304532B2/en active Active
-
2018
- 2018-08-14 US US16/102,959 patent/US10170183B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5781483A (en) * | 1996-12-31 | 1998-07-14 | Micron Technology, Inc. | Device and method for repairing a memory array by storing each bit in multiple memory cells in the array |
JP2005116145A (ja) * | 2003-09-17 | 2005-04-28 | Renesas Technology Corp | 半導体フラッシュメモリ |
WO2005076280A1 (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp. | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US10157669B2 (en) | 2018-12-18 |
US20140293674A1 (en) | 2014-10-02 |
TWI545437B (zh) | 2016-08-11 |
WO2014163862A1 (en) | 2014-10-09 |
US10170183B1 (en) | 2019-01-01 |
EP2981895A4 (en) | 2016-11-30 |
JP6560189B2 (ja) | 2019-08-14 |
US10304532B2 (en) | 2019-05-28 |
JP2016522527A (ja) | 2016-07-28 |
EP2981895A1 (en) | 2016-02-10 |
EP2981895B1 (en) | 2020-08-05 |
CN105122217A (zh) | 2015-12-02 |
US20180358095A1 (en) | 2018-12-13 |
KR20150137109A (ko) | 2015-12-08 |
US10157673B2 (en) | 2018-12-18 |
US20180122475A1 (en) | 2018-05-03 |
US20180122476A1 (en) | 2018-05-03 |
TW201502784A (zh) | 2015-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105122217B (zh) | 电阻式随机存取存储器以及存储及检索电阻式随机存取存储器的信息的方法 | |
JP6714512B2 (ja) | 2ターミナルメモリーのためのセレクター素子 | |
CN102859604B (zh) | 参考单元电路及使用该电路的可变电阻型非易失性存储装置 | |
US9837149B2 (en) | Low read current architecture for memory | |
US9153624B2 (en) | Scaling of filament based RRAM | |
US20130294148A1 (en) | Resistive memory sensing methods and devices | |
JP2023508514A (ja) | メモリセルの三状態プログラミング | |
Liu et al. | A weighted sensing scheme for ReRAM-based cross-point memory array | |
US8947944B2 (en) | Program cycle skip evaluation before write operations in non-volatile memory | |
US9711225B2 (en) | Regrouping and skipping cycles in non-volatile memory | |
US20120075912A1 (en) | Nonvolatile semiconductor memory device | |
US9837152B2 (en) | Independent sense amplifier addressing and quota sharing in non-volatile memory | |
US11942139B2 (en) | Performing refresh operations on memory cells | |
WO2016118165A1 (en) | Sensing an output signal in a crossbar array | |
CN114121097A (zh) | 存储器中感测电流的增大 | |
JP2006147666A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |