CN110211618B - 一种用于区块链的处理装置及方法 - Google Patents

一种用于区块链的处理装置及方法 Download PDF

Info

Publication number
CN110211618B
CN110211618B CN201910505407.2A CN201910505407A CN110211618B CN 110211618 B CN110211618 B CN 110211618B CN 201910505407 A CN201910505407 A CN 201910505407A CN 110211618 B CN110211618 B CN 110211618B
Authority
CN
China
Prior art keywords
random number
data
word line
bit
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910505407.2A
Other languages
English (en)
Other versions
CN110211618A (zh
Inventor
李文明
叶笑春
安述倩
姜志颖
王晨晖
范东睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Computing Technology of CAS
Original Assignee
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Computing Technology of CAS filed Critical Institute of Computing Technology of CAS
Priority to CN201910505407.2A priority Critical patent/CN110211618B/zh
Publication of CN110211618A publication Critical patent/CN110211618A/zh
Application granted granted Critical
Publication of CN110211618B publication Critical patent/CN110211618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders

Abstract

本发明提供了一种用于区块链的处理装置及方法，该装置包括：阻变存储器，其包括用于存储待处理的随机数的多个存储单元，以及用于读出或者写入数据位的字线和位线；字线控制逻辑，用于控制阻变存储器中字线的选通；位线控制逻辑，用于控制阻变存储器中位线的选通；数据获取单元，其连接到所述阻变存储器并用于从阻变存储器中接收所选通的字线上的随机数的一个或者多个数据位的输出，获得由所述字线选通的随机数的数据位的叠加值；计算及控制单元，被配置为根据数据获取单元生成的随机数数据位的叠加值进行随机数的筛选，获得随机数有效组。本发明可以减少CPU处理的数据的范围和数据量、对访存带宽的需求、计算负载、功耗，提高区块链应用处理能力。

Description

一种用于区块链的处理装置及方法
技术领域
本发明涉及区块链应用处理，具体涉及面向区块链应用的一些基于广义生日问题的区块链算法，通过利用RRAM的特殊存储计算功能，实现区块链应用预处理功能。更具体地说，本发明涉及一种用于区块链的处理装置及方法。
背景技术
区块链是分布式数据存储、点对点传输、共识机制、加密算法等计算机技术的新型应用模式。区块链是数字货币的一个重要概念，它本质上是一个去中心化的数据库，同时作为数字货币的底层技术。通过使用密码学方法相关联产生的数据块，每一个数据块中包含了一次数字货币网络交易的信息，用于验证其信息的有效性(防伪)和生成下一个区块。
在区块链应用的数字货币算法中，Equihash算法因为提出了面向内存的工作证明算法，打破了ASIC专用加速体系结构的成本效益，得到了广泛的应用。Equihash是由卢森堡大学跨学科中心开发的面向内存的工作量证明(PoW)算法，算法的核心点是基于广义生日问题(Generalized Birthday Problem)，提高了定制硬件(ASIC)的成本效益，使得区块链的应用更为公平和普遍。使用此算法的数字货币包括应用：Zcash(ZEC)、Zencash(ZEN)、BitcoinGold(BTG)、Zclassic(ZCL)、Hush(HUSH)、Komodo(KMD)等。
广义生日问题是用计算机语言定义广义生日悖论，即随机生成一个由N个“n位字符串{Xi}”组成的列表L,如下所示，一共N个字符串，每个字符串的长度为n位：
Figure BDA0002091684060000021
要求在这些字符串中找到2k个特定的{Xij}，使得：
Figure BDA0002091684060000022
(
Figure BDA0002091684060000023
异或符号)
即从该列表L中的N个字符串中找到2k个完全相等的元素，即找到2k个碰撞元素，其中k是大于或等于1的整数。
以上即为广泛应用于数字货币算法的广义生日问题的核心内容。在算法过程中，n位宽度的字符串的搜索比较即为核心操作，该计算强调对内存容量和对访存带宽的高需求，典型的内存难的问题。Equihash算法需要高内存，最优算法每个线程都需要1GB的内存，极大的增加了内存的困难和对访存带宽的需求，提高了CPU计算负载和功耗。
发明内容
因此，本发明的目的在于克服上述现有技术的缺陷，提供一种用于区块链的处理装置及方法。
根据本发明的第一方面，本发明提供一种用于区块链的处理装置，主要包括以下模块：
阻变存储器，其包括用于存储待处理的随机数的多个存储单元，以及用于读出或者写入数据位的字线和位线；
字线控制逻辑，用于控制阻变存储器中字线的选通；
位线控制逻辑，用于控制阻变存储器中位线的选通；
数据获取单元，其连接到所述阻变存储器并用于从阻变存储器中接收所选通的字线上的随机数的一个或者多个数据位的输出，获得由所述字线选通的随机数的数据位的叠加值；
计算及控制单元，被配置为根据数据获取单元生成的随机数数据位的叠加值进行随机数的筛选，获得随机数有效组；
其中，所述数据获取单元包括：
取样保持单元，用于接收所选通的字线上的随机数的一个或者多个数据位的输出的模拟值；
模数转换单元，用于将取样保持单元接收到的模拟值进行模数转换获得数字值；
累加值暂存器，用于暂存模数转换单元转换出的数字值。
此外，本发明的区块链的处理装置还包括：
数据分析管理模块，被配置为控制字线控制逻辑、位线控制逻辑和数据获取单元对所述随机数有效组中的每个随机数设定的位进行数据位的叠加，获得数据位的叠加值；
数据输出缓存，用于从阻变存储器中接收随机数的输出。
所述计算及控制单元还被配置为根据数据分析管理模块控制得到的随机数有效组设定的位的叠加值对随机数有效组进行筛选，获得缩减的随机数有效组。
根据本发明的另一方面，本发明提供一种用于上述区块链的处理装置的处理方法，包括如下步骤：
S1、通过字线控制逻辑和位线控制逻辑选通阻变存储器对应的字线和位线，使阻变存储器输出一个随机数；
S2、通过字线控制逻辑选通所述随机数对应的字线，通过位线控制逻辑选通随机数的一位或者多个数据位；
S3、所述数据获取单元接收所选通的字线上的随机数被选通数据位的输出，得到所述随机数被选通数据位的叠加值；
S4、所述计算及控制单元接收所述随机数和所述随机数对应的数据位叠加值；
S5、重复步骤S1-S4，根据随机数对应的数据位叠加值，将数据位叠加值相同的随机数组成随机数组，从所有随机数组中选出随机数有效组。
其中，将所述步骤S1中的随机数，通过数据输出缓存进行缓存，并由数据输出缓存传输给计算及控制单元。
所述步骤S3包括如下步骤：
S31、通过取样保持单元从阻变存储器中接收随机数被选通数据位输出的模拟值；
S32、通过模数转换单元将步骤S31中接收到的模拟值进行模数转换得到数字值；
S33、通过累加值暂存器暂存步骤S32中转换得到的数字值，并将该数字值传输给计算及控制单元。
本发明的区块链处理方法还包括如下步骤：
S6、通过数据分析管理模块控制字线控制逻辑和位线控制逻辑选通所述随机数有效组中的一个随机数对应的字线和指定的一个或者多个数据位对应的位线；
S7、所述数据获取单元接收步骤S6中对应随机数被选通的一个或者多个数据位的输出，得到对应的数据位叠加值；
S8、重复步骤S6-S7，得到随机数有效组中所有随机数指定数据位的叠加值；
S9、计算及控制单元接收随机数有效组中所有随机数指定数据位的叠加值，并根据叠加值进行随机数的筛选，得到缩减的随机数有效组。
由于在现有技术的基于广义生日问题的区块链应用处理中，对存储和访存带宽的需求较高，造成执行效率较低，且数据的大量搬运同时会造成大量的功耗。与现有技术相比，本发明的优点在于，本发明利用RRAM的存储单元的计算特性，减少数据处理装置处理数据的范围和数据量，减少对访存带宽的需求，降低数据处理装置的计算负载，从而降低功耗，提高了区块链应用的处理能力。
附图说明
以下参照附图对本发明实施例作进一步说明，其中：
图1为阻变存储器原理示意图；
图2为根据本发明实施例的一种区块链应用预处理装置示意图；
图3为根据本发明实施例的一种区块应用预处理方法示例示意图。
具体实施方式
为了使本发明的目的，技术方案及优点更加清楚明白，以下结合附图通过具体实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
为了更好的理解本发明，首先介绍一下阻变存储器的工作模式。
阻变式存储器(resistive random access memory,RRAM)是以材料的电阻在外加电场作用下可在高阻态和低阻态之间实现可逆转换为基础的一类非易失性存储器。随着对RRAM的研究，越来越多的研究人员利用阻变存储器的多阻值特性，以及根据读写电压的调整，实现了基于RRAM存储即计算功能，通过电压的调整产生不同的电流的叠加，实现对不同存储单元数据的逻辑运算。如图1所示，电压V1和电压V2分别通过电阻G1和G2后形成的电流，根据基尔霍夫(电路)定律(Kirchhoff laws)，会产生电流的叠加，通过电流的大小可以实现加法操作。
通过背景技术可知，在区块链采用广义生日问题的算法中，需要在N个字符串中找到一定数量的完全相同的字符串，属于典型的内存难的问题，需要较高的访存带宽的需求。而字符串由“0”和“1”组成，因此可以得出，如果两个字符串完全相同，则字符串的所有位的加法之和必定相等。而RRAM存储器可实现基于存储单元的简单加法操作，因此，可以通过对比存储在某一列的某个字符串的所有位叠加和值来缩小后期处理的范围。例如在所有要对比的字符串中，叠加和值等于某一值的字符串的数量少于2k个，那么完全可以排除叠加和值等于此值的所有字符串；如果叠加和值相等的字符串的数量等于或大于2k个，则有可能在这些字符串组合中找到完全相等的2k个字符串，则后续只需要将这些字符串送往CPU进行对比操作即可，可显著减少对访存带宽的需求，提高算法的执行效率，同时也能达到降低功耗的作用。
根据本发明的一个实施例，如图2所示，本发明提供一种用于区块链的处理装置100，包括阻变存储器101，用于存储随机数；阻变存储器101包括用于存储待处理的随机数的多个存储单元、用于读出或者写入数据位的多个字线WORDLINE 105和多个位线BITLINE106，以及用于控制字线WORDLINE 105中字线的选通的字线控制逻辑108和用于控制位线BITLINE 106位线的选通的位线控制逻辑110。以图3中的简单数据为例，假设阻变存储器101中存储随机数集合[0101,0011,1011,0101]，其中，从左往右第一个0101存储在第一个字的各个位中，其中该字对应于字线Vw1，其各位分别对应于位线Vb1、Vb2、Vb3、Vb4上；0011存储在第二个字的各个位中，其中该字对应于字线Vw2，其各位分别对应于位线Vb1、Vb2、Vb3、Vb4；1011存储在第三个字的各个位中，其中该字对应于字线Vw3，其各位分别对应于位线Vb1、Vb2、Vb3、Vb4，以此类推，将随机数存储在阻变存储器101不同的存储单元中；字线控制逻辑105用于控制阻变存储器字线Vw1、Vw2、Vw3、Vw4的选通，位线控制逻辑106用于分别控制位线Vb1、Vb2、Vb3、Vb4的选通，以此控制随机数集合[0101,0011,1011,0101]的字和位的输出，并由数据输出缓存111缓存阻变存储器输出的随机数。
该区块链处理装置100还包括数据获取单元112，其连接到阻变存储器101并用于从阻变存储器中接收所选通的字线上的随机数的一个或者多个数据位的输出，获得由所示字线选通的随机数的数据位的叠加值；其包括取样保持单元102，用于接收所选通的字线上的随机数的一个或者多个数据位的输出的模拟值；模数转换单元103，用于将取样保持单元接收到的模拟值进行模数转换获得数字值；累加值暂存器104，用于暂存模数转换单元转换出的数字值。所示数据获取单元112的输出连接到计算及控制单元107，该计算及控制单元107接收数据输出缓存111缓存的随机数，并被配置为根据数据获取单元生成的随机数数据位的叠加值进行随机数的筛选，获得随机数有效组。
该区块链处理装置100还包括数据分析管理单元109，被配置为控制字线控制逻辑、位线控制逻辑和数据获取单元对所述随机数有效组中的每个随机数设定的位进行数据位的叠加，获得数据位的叠加值；所示计算及控制单元107根据数据分析管理模块控制得到的随机数有效组设定的位的叠加值对随机数有效组进行筛选，获得缩减的随机数有效组。
下面将以图3所示的随机数集合[0101,0011,1011,0101]为例，详细介绍图2的区块链处理装置的工作原理。随机数集合[0101,0011,1011,0101]存储分别存储在阻变存储器的不同存储单元中，分别对应字线Vw1、Vw2、Vw3、Vw4，每个字线分别对应位线Vb1、Vb2、Vb3、Vb4。
步骤1、通过字线控制逻辑和位线控制逻辑选通阻变存储器中对应的字线Vw1、Vw2、Vw3、Vw4和位线Vb1、Vb2、Vb3、Vb4，使阻变存储器输出随机数[0101,0011,1011,0101]，并将其缓存在数据输出缓存；
步骤2、由数据获取单元接收随机数[0101,0011,1011,0101]所有数据位的输出，得到每一个随机数所有数据位的叠加值，分别位[2,2,3,2]；此处，首先通过取样保持单元从阻变存储器中接收随机数被选通数据位输出的模拟值；再通过模数转换单元将前面接收到的模拟值进行模数转换得到数字值；最后通过累加值暂存器数字值，并将该数字值传输给计算及控制单元；
步骤3、由计算及控制单元接收步骤1中输出的随机数和步骤2中随机数对应的数据位叠加值，根据随机数数据位的叠加值，将数据位叠加值相同的随机数组成随机数数组分别为[0101,0011,0101]和[1011],随机数组[0101,0011,0101]中出现完全相同的随机数的概率最大，将其选出作为随机数有效组；
步骤4、通过数据分析管理模块分析随机数有效组[0101,0011,0101]，设定随机数有效组中随机数的最高两个数据位为指定数据位，通过字线控制逻辑和位线控制逻辑选通随机数有效组[0101,0011,0101]对应的字线Vw1、Vw2、Vw4和指定的数据位对应的位线Vb1、Vb2；
步骤5、通过数据获取单元接收步骤4中随机数有效组[0101,0011,0101]被选通的指定数据位Vb1、Vb2的输出，得到数据位的叠加值为[1，0，1]；
步骤6、将步骤5中得到的随机数指定数据位叠加值相同的随机数组成随机数有效组，分别为[0101,0101]和[0011],[0101,0101]出现完全相同的随机数的概率最大，将其作为缩减的随机数有效组。
上述实施例中通过步骤1-6的迭代进一步缩减了随机数有效组的范围。根据本发明的其他实施例，如果需要的话，可以多次进行上述迭代，迭代的次数可以由用户或者程序指定。经过迭代缩减范围之后，剩下的有效组的内容便将送至计算及控制单元107或者其他CPU，进行进一步的计算处理,寻找2k个完全相等的随机数。
由于在现有技术的基于广义生日问题的区块链应用处理中，对存储和访存带宽的需求较高，造成执行效率较低，且数据的大量搬运同时会造成大量的功耗。本发明利用RRAM的存储单元的计算特性，减少数据处理装置处理数据的范围和数据量，减少对访存带宽的需求，降低数据处理装置的计算负载，从而降低功耗，提高了区块链应用的处理能力。
需要说明的是，虽然上文按照特定顺序描述了各个步骤，但是并不意味着必须按照上述特定顺序来执行各个步骤，实际上，这些步骤中的一些可以并发执行，甚至改变顺序，只要能够实现所需要的功能即可。
本发明可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本发明的各个方面的计算机可读程序指令。
计算机可读存储介质可以是保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以包括但不限于电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (12)

1.一种用于区块链的处理装置，其特征在于，
阻变存储器，其包括用于存储待处理的随机数的多个存储单元，以及用于读出或者写入数据位的字线和位线；
字线控制逻辑，用于控制阻变存储器中字线的选通；
位线控制逻辑，用于控制阻变存储器中位线的选通；
数据获取单元，其连接到所述阻变存储器，并用于根据从阻变存储器中输出的所选通的字线上的随机数的一个或者多个数据位的叠加电流，获得所述所选通的字线上的随机数的一个或者多个数据位的叠加值；
计算及控制单元，被配置为根据数据获取单元生成的随机数数据位的叠加值进行随机数的筛选，获得随机数有效组。
2.根据权利要求1所述的用于区块链的处理装置，其特征在于，所述处理装置还包括，
数据分析管理模块，被配置为控制字线控制逻辑、位线控制逻辑和数据获取单元对所述随机数有效组中的每个随机数设定的位进行数据位的叠加，获得数据位的叠加值。
3.根据权利要求2所述的用于区块链的处理装置，其特征在于，
所述计算及控制单元还被配置为根据数据分析管理模块控制得到的随机数有效组设定的位的叠加值对随机数有效组进行筛选，获得缩减的随机数有效组。
4.根据权利要求1所述的用于区块链的处理装置，其特征在于，还包括：
数据输出缓存，用于从阻变存储器中接收随机数的输出。
5.根据权利要求1所述的用于区块链的处理装置，其特征在于，所述数据获取单元包括：
取样保持单元，用于接收所选通的字线上的随机数的一个或者多个数据位的输出的模拟值；
模数转换单元，用于将取样保持单元接收到的模拟值进行模数转换获得数字值；
累加值暂存器，用于暂存模数转换单元转换出的数字值。
6.根据权利要求5所述的用于区块链的处理装置，其特征在于，所述数据获取单元包括多个取样保持单元和模数转换单元组成的组合，每一个取样保持单元和模数转换单元组成的组合与阻变存储器的一个字线相对应。
7.一种用于如权利要求1至6任一所述的处理装置的区块链处理方法，其特征在于，包括如下步骤：
S1、通过字线控制逻辑和位线控制逻辑选通阻变存储器对应的字线和位线，使阻变存储器输出一个随机数；
S2、通过字线控制逻辑选通所述随机数对应的字线，通过位线控制逻辑选通随机数的一位或者多个数据位；
S3、所述数据获取单元接收所选通的字线上的随机数被选通数据位的输出，得到所述随机数被选通数据位的叠加值；
S4、所述计算及控制单元接收所述随机数和所述随机数对应的数据位叠加值；
S5、重复步骤S1-S4，根据随机数对应的数据位叠加值，将数据位叠加值相同的随机数组成随机数组，从所有随机数组中选出随机数有效组。
8.根据权利要求7所述的一种区块链处理方法，其特征在于，
将所述步骤S1中的随机数，通过数据输出缓存进行缓存，并由数据输出缓存传输给计算及控制单元。
9.根据权利要求7所述的一种区块链处理方法，其特征在于，所述步骤S3包括如下步骤：
S31、通过取样保持单元从阻变存储器中接收随机数被选通数据位输出的模拟值；
S32、通过模数转换单元将步骤S31中接收到的模拟值进行模数转换得到数字值；
S33、通过累加值暂存器暂存步骤S32中转换得到的数字值，并将该数字值传输给计算及控制单元。
10.根据权利要求7所述一种区块链处理方法，其特征在于，还包括如下步骤：
S6、通过数据分析管理模块控制字线控制逻辑和位线控制逻辑选通所述随机数有效组中的一个随机数对应的字线和指定的一个或者多个数据位对应的位线；
S7、所述数据获取单元接收步骤S6中对应随机数被选通的一个或者多个数据位的输出，得到对应的数据位叠加值；
S8、重复步骤S6-S7，得到随机数有效组中所有随机数指定数据位的叠加值；
S9、计算及控制单元接收随机数有效组中所有随机数指定数据位的叠加值，并根据叠加值进行随机数的筛选，得到缩减的随机数有效组。
11.一种计算机可读存储介质，其特征在于，其上包含有能够实现权利要求7至10任一方法的程序。
12.一种计算机设备，包括存储器和处理器，在所述存储器上存储有能够在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求7至10中任一项所述的方法的步骤。
CN201910505407.2A 2019-06-12 2019-06-12 一种用于区块链的处理装置及方法 Active CN110211618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910505407.2A CN110211618B (zh) 2019-06-12 2019-06-12 一种用于区块链的处理装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910505407.2A CN110211618B (zh) 2019-06-12 2019-06-12 一种用于区块链的处理装置及方法

Publications (2)

Publication Number Publication Date
CN110211618A CN110211618A (zh) 2019-09-06
CN110211618B true CN110211618B (zh) 2021-08-24

Family

ID=67792206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910505407.2A Active CN110211618B (zh) 2019-06-12 2019-06-12 一种用于区块链的处理装置及方法

Country Status (1)

Country Link
CN (1) CN110211618B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890120B (zh) * 2019-10-21 2021-08-31 中国科学院计算技术研究所 基于阻变存储器的通用区块链应用处理加速方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403670A (zh) * 2011-06-03 2013-11-20 株式会社东芝 用于伪随机数生成的半导体存储器件
CN107301546A (zh) * 2017-05-03 2017-10-27 北京众享比特科技有限公司 随机数生成和应用方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157669B2 (en) * 2013-04-02 2018-12-18 Micron Technology, Inc. Method of storing and retrieving information for a resistive random access memory (RRAM) with multi-memory cells per bit
US20150071432A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
US9959205B2 (en) * 2015-05-13 2018-05-01 Wisconsin Alumni Research Foundation Shared row buffer system for asymmetric memory
US9997232B2 (en) * 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10318168B2 (en) * 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
CN107578098B (zh) * 2017-09-01 2020-10-30 中国科学院计算技术研究所 基于脉动阵列的神经网络处理器
CN109840585B (zh) * 2018-01-10 2023-04-18 中国科学院计算技术研究所 一种面向稀疏二维卷积的运算方法和系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403670A (zh) * 2011-06-03 2013-11-20 株式会社东芝 用于伪随机数生成的半导体存储器件
CN107301546A (zh) * 2017-05-03 2017-10-27 北京众享比特科技有限公司 随机数生成和应用方法及装置

Also Published As

Publication number Publication date
CN110211618A (zh) 2019-09-06

Similar Documents

Publication Publication Date Title
Torres-Barrán et al. Regression tree ensembles for wind energy and solar radiation prediction
WO2017124237A1 (zh) 内存设备及基于多层rram交叉阵列的数据处理方法
CN112711394A (zh) 基于数字域存内计算的电路
WO2017127086A1 (en) Analog sub-matrix computing from input matrixes
CN114830134A (zh) 用于解码经编码数据的递归神经网络和系统
Ranjan et al. X-mann: A crossbar based architecture for memory augmented neural networks
Kučera et al. An interior-point algorithm for the minimization arising from 3D contact problems with friction
CN110211618B (zh) 一种用于区块链的处理装置及方法
CN110211617B (zh) 一种哈希硬件处理装置及方法
Fey et al. Using memristor technology for multi-value registers in signed-digit arithmetic circuits
Chen et al. A high-throughput and energy-efficient RRAM-based convolutional neural network using data encoding and dynamic quantization
Lin et al. A smoothing stochastic gradient method for composite optimization
CN116911391A (zh) 一种量子态的制备方法及装置
Winstead Tutorial on stochastic computing
CN113988279A (zh) 一种支持负值激励的存算阵列输出电流读出方法及系统
Thomas et al. Streaming encoding algorithms for scalable hyperdimensional computing
Liu et al. Efficient and reconfigurable reservoir computing to realize alphabet pronunciation recognition based on processing-in-memory
Kulczycki et al. Entropy of subordinate shift spaces
Vuyyuru et al. BRUKID Sort-A New Sorting Approach Using Multi Dimensional Array
CN113724764B (zh) 基于非易失存储器的乘法装置
US20220365752A1 (en) Apparatus and method with multiply-accumulate operation
WO2024032220A1 (zh) 基于存算一体电路的神经网络补偿方法、装置及电路
TWI722797B (zh) 記憶體內運算器及其運算方法
Chang et al. BFP-CIM: Runtime Energy-Accuracy Scalable Computing-in-Memory-Based DNN Accelerator Using Dynamic Block-Floating-Point Arithmetic
TWI665878B (zh) 極化碼產生方法及應用其的電子裝置及非暫態電腦可讀取儲存媒體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant