CN110211617B - 一种哈希硬件处理装置及方法 - Google Patents

一种哈希硬件处理装置及方法 Download PDF

Info

Publication number
CN110211617B
CN110211617B CN201910413959.0A CN201910413959A CN110211617B CN 110211617 B CN110211617 B CN 110211617B CN 201910413959 A CN201910413959 A CN 201910413959A CN 110211617 B CN110211617 B CN 110211617B
Authority
CN
China
Prior art keywords
hash
data
source data
value
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910413959.0A
Other languages
English (en)
Other versions
CN110211617A (zh
Inventor
李文明
叶笑春
安述倩
姜志颖
王晨晖
范东睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Computing Technology of CAS
Original Assignee
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Computing Technology of CAS filed Critical Institute of Computing Technology of CAS
Priority to CN201910413959.0A priority Critical patent/CN110211617B/zh
Publication of CN110211617A publication Critical patent/CN110211617A/zh
Application granted granted Critical
Publication of CN110211617B publication Critical patent/CN110211617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G06F16/9014—Indexing; Data structures therefor; Storage structures hash tables
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供一种基于阻变存储器的哈希硬件处理装置及方法，所有的源数据无需送往CPU进行哈希函数的计算，在RRAM中根据电流叠加效应即可完成哈希函数输入数据的操作，并在存储器中实现哈希表的建立，无需将大量的源数据送往CPU后再送回存储器中。本发明基于阻变存储器的数据处理将减少数据从存储器端向处理器端的数据搬运，尤其于对数据量大的应用来说，具有显著的性能优势和功耗优势。通过在RRAM存储器中利用RRAM存储单元可实现基于电流叠加原理实现的存储数据的累加功能，进行哈希表的建立，避免数据读取到CPU端进行计算后再写入哈希表，一方面减少大量数据从存储端向CPU端的搬运，减少对访存带宽的需求；另一方面可以提高哈希表建立和查询的执行效率，并降低处理功耗。

Description

一种哈希硬件处理装置及方法
技术领域
本发明涉及计算机领域常用的散列数据结构，具体涉及基于RRAM实现的传统哈希表(散列表)数据结构功能，通过利用RRAM的特殊存储计算功能实现基于硬件的哈希表功能。更具体地说，本发明涉及一种哈希硬件处理装置及方法。
背景技术
Hash(哈希，散列)数据结构，是一种用以常数平均时间执行插入、删除和查找的技术。进一步讲，hash就是把任意长度的输入通过散列算法，变换成固定长度的输出，该输出就是散列值。通过哈希算法，将输入的所有数据value按照哈希之后形成的key组成的表，成为哈希表。当使用哈希表进行查询的时候，就是再次使用哈希函数将key转换为对应的数组下标，并定位到该空间获取value，如此一来，就可以充分利用到数组的定位性能进行数据定位。例如，采用取余法对已知一组值(32，40，36，53，16，46，71，27，42，24，49，64)进行哈希表的构建，哈希表长度为13，哈希函数为：H(value)＝value％13，如图1所示，即为根据哈希函数形成的哈希查找表，查找表为链表结构，各个链表根据链表头中的值作为哈希值进行索引。当查询时，即可以根据哈希函数进行反推，例如，当找数据42时，可以找到数组[3](42％13＝3，因此去3为链表头中的值中查找)然后根据链表向下查询到值42。
在计算机软件算法中，哈希结构是一种非常常用的数据存储和快速查找方法，而且可以根据需要，选择不同的哈希函数进行哈希表的构建，例如直接定址法、数字分析法、平方取中法、折叠法、随机数法等均是常用的哈希函数，用于构建各种不同的哈希表。在计算机体系结构中，硬件哈希结构也是一种重要的数据映射方法，例如处理器中常用的Cache结构的访问，首先需要和Cache的Tag位(通常为访存地址高位)进行对比，查找匹配成功(命中)时，再去Cache的Data位去取实际的存储数据。
哈希功能在软件算法和特定硬件结构中是一种非常常用的数据映射方式，但是，随着需要存储数据量的不断上升，通过软件算法进行数据的哈希处理和存储查询的效率受到严重的限制，这是因为，在基于软件的哈希表的建立过程中，存储于存储器的数据，通常需要读取到CPU中，根据其值，根据哈希的映射函数的处理，形成哈希表。因此，所有的数据都需要从存储器读取到CPU端，进行计算出来，然后建立哈希表。
发明内容
因此，为了解决上述问题，本发明提供一种哈希硬件处理装置及方法。
根据本发明的一方面，本发明提供一种哈希硬件处理装置，主要包括如下模块：
阻变存储器，其包括用于存储待哈希处理的源数据的多个存储单元，以及用于读出或者写入数据位的字线和位线；
字线控制逻辑，用于控制阻变存储器中字线的选通；
位线控制逻辑，用于控制阻变存储器中位线的选通；
哈希值处理单元，其连接到所述阻变存储器并用于从阻变存储器中接收所选通的字线上的源数据的一个或者多个数据位的输出，生成由所述字线选通的源数据的哈希值；
哈希表管理和存储单元，用于接收并存储所述哈希值和对应的源数据。
其中，哈希值处理单元包括如下模块：
取样保持单元，用于接收所选通的字线上的源数据的一个或者多个数据位的输出的模拟值；
模数转换单元，用于将取样保持单元接收到的模拟值进行模数转换获得数字值；
累加值暂存器，用于暂存模数转换单元转换出的数字值。
此外，本发明的哈希硬件处理装置还包括：
哈希策略管理模块，用于对位线控制逻辑进行控制以选择源数据的相应数据位进行哈希运算；
数据输出缓存，用于从阻变存储器中接收源数据的输出。
根据本发明的另一方面，本发明提供一种用于上述哈希硬件处理装置的哈希方法，包括如下步骤：
S1、通过字线控制逻辑和位线控制逻辑选通阻变存储器对应的字线和位线，使阻变存储器输出一个源数据；
S2、通过字线控制逻辑和位线控制逻辑选通所述源数据对应的字线和与指定的一个或者多个数据位对应的位线；
S3、所述哈希值处理单元接收所选通的字线上的源数据的一个或者多个数据位的输出，得到所述源数据对应的哈希值；
S4、所述哈希表管理和存储单元接收所述源数据和所述哈希值。
其中，所述步骤S1中的源数据，通过数据输出缓存进行缓存，并由数据输出缓存传输给哈希表管理和存储单元。
在所述步骤S2中，所述与指定的一个或者多个数据位对应的位线由哈希策略管理模块指定。
所述步骤S3包括如下步骤：
S31、通过取样保持单元从阻变存储器中接收指定的一个或者多个数据位的输出的模拟值；
S32、通过模数转换单元将步骤S31中接收到的模拟值进行模数转换得到数字值；
S33、通过累加值暂存器暂存步骤S32中转换得到的数字值，并将该数字值传输给哈希表管理和存储单元。
在本发明中，所有的源数据无需送往CPU进行哈希函数的计算，在RRAM中根据电流叠加效应即可完成哈希函数输入数据的操作，快速实现哈希表的建立，无需将大量的源数据送往CPU后再送回存储器中。
附图说明
以下参照附图对本发明实施例作进一步说明，其中：
图1为现有技术中一种哈希表建立方法示意图；
图2为阻变存储器原理示意图；
图3为根据本发明实施例的一种哈希硬件处理装置结构示意图；
图4为根据本发明实施例的一种哈希硬件处理方法哈希表建立示例示意图。
具体实施方式
为了使本发明的目的，技术方案及优点更加清楚明白，以下结合附图通过具体实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
为了更好的理解本发明，首先介绍一下阻变存储器的工作模式。
阻变式存储器(resistive random access memory,RRAM)是以材料的电阻在外加电场作用下可在高阻态和低阻态之间实现可逆转换为基础的一类非易失性存储器。随着对RRAM的研究，越来越多的研究人员利用阻变存储器的多阻值特性，以及根据读写电压的调整，实现了基于RRAM存储即计算功能，通过电压的调整产生不同的电流的叠加，实现对不同存储单元数据的逻辑运算。如图2所示，电压V1和电压V2分别通过电阻G1和G2后形成的电流，根据基尔霍夫(电路)定律(Kirchhoff laws)，会产生电流的叠加，通过电流的大小可以实现加法操作。
本发明利用上述阻变存储器RRAM的基于电流叠加效应的数据累加功能，实现基于硬件结构的哈希表建立和查询功能。
如图3所示，根据本发明的一个实施例，提供一种哈希硬件处理装置100，包括阻变存储器101,其用于存储源数据。阻变存储器101包括多个存储单元、多个字线WORDLINE 107和多个位线BITLINE 108；以及用于分别对字线WORDLINE 107和位线BITLINE 108进行选通控制的字线控制逻辑111和位线控制逻辑109。以图4中所示的数据为例，假设阻变存储器101中存储源数据[0001，0011,1111,0101]。其中，0001存储在第一个字的各个位中，其中该字对应于字线Vw1，其各位分别对应于位线Vb1、Vb2、Vb3、Vb4上；0011存储在第二个字的各个位中，其中该字对应于字线Vw2，其各位分别对应于位线Vb1、Vb2、Vb3、Vb4，1111存储在第三个字的各个位中，其中该字对应于字线Vw3，其各位分别对应于位线Vb1、Vb2、Vb3、Vb4，以此类推；字线控制逻辑111用于控制阻变存储器字线Vw1、Vw2、Vw3、Vw4的选通，位线控制逻辑109用于分别控制位线Vb1、Vb2、Vb3、Vb4的选通，以此控制源数据[0001，0011,1111,0101]的字和位的输出，并由数据输出缓存112缓存阻变存储器输出的源数据。
该哈希硬件处理装置100还包括哈希策略管理模块110，用于设置哈希策略，规定哈希表建立的规则，即选择字的哪些位进行哈希运算；哈希硬件处理装置100还包括哈希值处理单元113，哈希值处理单元113包括取样保持单元(S&H,sample-and-hold)102，用于与每一个字线连接，接收阻变存储器字线上输出的电流模拟值，并经由模数转换单元(ADC)103对该模拟值进行模数转换得到数字值；每一个字线上的输出对应一个取样保持单元102和一个模数转换单元103。累加值暂存器104用于暂存模数转换单元中转换得到的数字值，其输出连接到哈希表管理和存储单元105，用于将得到的数值(图3中的Key值)输出到哈希表管理和存储单元105。该哈希表管理和存储单元105还接收来自数据输出缓存112输出的源数据(图3中的value值)。
下面将以图4所示的源数据[0001，0011,1111,0101]为例，详细介绍图3的哈希硬件处理装置的工作原理。
步骤1、将待哈希处理的源数据[0001，0011,1111,0101]存储在阻变存储器101中；其中，0001存储在对应于字线Vw1的字中，0011存储在对应于字线Vw2的字中，1111存储在对应于字线Vw3的字中，0101存储在字线Vw4的字中；这些字所在的位分别对应于位线Vb1、Vb2、Vb3、Vb4；
步骤2、通过字线控制逻辑111和位线控制逻辑109选择与源数据0001对应的字和位，使阻变存储器的位线输出源数据0001，并将0001缓存在数据输出缓存102中；
步骤3、同时，或者随后，根据通过哈希策略管理模块设置的哈希策略，控制字线控制逻辑111和位线控制逻辑109将与该源数据0001对应的字线和相应位对应的位线选通，通过取样保持和单元102接收字线上输出的电流模拟值，然后通过模数转换单元103将接收到的模拟值进行模数转换得到数字值，最后通过累加值暂存器暂存该数字值。例如，如果哈希规则是将源数据0001的第二和第三位的值进行累加作为哈希值，则第一个字线和相应位对应的位线Vb2、Vb3被选通，使得通过第一个字线对应的取样保持单元102和模数转换单元103得到源数据0001的第二位和第三位的和值0，然后输出到累加值暂存器104中，由此，得到源数据0001对应的哈希值0；
步骤4、将步骤3得到的哈希值0和步骤2读出的源数据0001传输给哈希表管理和存储单元105进行存储，存储到哈希表106，以哈希值key值作为哈希表中链表key，源数据value值存储在其对应key值的链表中；如图4中的302所示，哈希值为0的链表中存储源数据0001；
步骤5，类似于步骤2-4，分别对源数据0011,1111,0101进行哈希运算，得到对应的哈希值1、2、1，最后建立的哈希表如图4所示。
根据本发明的另一个实施例，用户可以通过预定的接口对哈希策略管理模块进行设置，设置源数据中任意几个数据位的比特累加值之和作为哈希值，例如可设置源数据的高2位的累加值作为哈希值或者低2位的累加值作为哈希值。
从上面的描述可以看出，在本发明中，所有的源数据无需送往CPU进行哈希函数的计算，在RRAM中根据电流叠加效应即可完成哈希函数输入数据的操作，快速实现哈希表的建立，无需将大量的源数据送往CPU后再送回存储器中。
本发明基于阻变存储器的数据处理将减少数据从存储器端向处理器端的数据搬运，尤其对于数据量大的应用来说，具有显著的性能优势和功耗优势。通过在RRAM存储器中利用RRAM存储单元可实现基于电流叠加原理实现的存储数据的累加功能，进行哈希表的建立，避免数据读取到CPU端进行计算后再写入哈希表，一方面减少大量数据从存储端向CPU端的搬运，减少对访存带宽的需求；另一方面可以提高哈希表建立和查询的执行效率，并降低处理功耗。
需要说明的是，虽然上文按照特定顺序描述了各个步骤，但是并不意味着必须按照上述特定顺序来执行各个步骤，实际上，这些步骤中的一些可以并发执行，甚至改变顺序，只要能够实现所需要的功能即可。
本发明可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本发明的各个方面的计算机可读程序指令。
计算机可读存储介质可以是保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以包括但不限于电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种哈希硬件处理装置，其特征在于，包括如下模块：
阻变存储器，其包括用于存储待哈希处理的源数据的多个存储单元，以及用于读出或者写入数据位的字线和位线；
字线控制逻辑，用于控制阻变存储器中字线的选通；
位线控制逻辑，用于控制阻变存储器中位线的选通；
哈希值处理单元，其连接到所述阻变存储器并用于从阻变存储器中接收所选通的字线上的源数据的一个或者多个数据位的输出，生成由所述字线选通的源数据的哈希值；
哈希表管理和存储单元，用于接收并存储所述哈希值和对应的源数据。
2.根据权利要求1所述的哈希硬件处理装置，其特征在于，还包括：
哈希策略管理模块，用于对位线控制逻辑进行控制以选择源数据的相应数据位进行哈希运算。
3.根据权利要求1所述的哈希硬件处理装置，其特征在于，还包括：
数据输出缓存，用于从阻变存储器中接收源数据的输出。
4.根据权利要求1所述的哈希硬件处理装置，其特征在于，所述哈希值处理单元包括：
取样保持单元，用于接收所选通的字线上的源数据的一个或者多个数据位的输出的模拟值；
模数转换单元，用于将取样保持单元接收到的模拟值进行模数转换获得数字值；
累加值暂存器，用于暂存模数转换单元转换出的数字值。
5.根据权利要求4所述的哈希硬件处理装置，其特征在于，所述哈希值处理单元包括多个取样保持单元和模数转换单元组成的组合，每一个取样保持单元和模数转换单元组成的组合与阻变存储器的一个字线相对应。
6.一种基于如权利要求1至5任一所述的哈希硬件处理装置的哈希方法，其特征在于，包括如下步骤：
S1、通过字线控制逻辑和位线控制逻辑选通阻变存储器对应的字线和位线，使阻变存储器输出一个源数据；
S2、通过字线控制逻辑和位线控制逻辑选通所述源数据对应的字线和与指定的一个或者多个数据位对应的位线；
S3、所述哈希值处理单元接收所选通的字线上的源数据的一个或者多个数据位的输出，得到所述源数据对应的哈希值；
S4、所述哈希表管理和存储单元接收所述源数据和所述哈希值。
7.根据权利要求6所述的哈希方法，其特征在于，
所述步骤S1中的源数据，通过数据输出缓存进行缓存，并由数据输出缓存传输给哈希表管理和存储单元。
8.根据权利要求6所述的哈希方法，其特征在于，
在所述步骤S2中，所述与指定的一个或者多个数据位对应的位线由哈希策略管理模块指定。
9.根据权利要求6所述的哈希方法，其特征在于，
所述步骤S3包括如下步骤：
S31、通过取样保持单元从阻变存储器中接收指定的一个或者多个数据位的输出的模拟值；
S32、通过模数转换单元将步骤S31中接收到的模拟值进行模数转换得到数字值；
S33、通过累加值暂存器暂存步骤S32中转换得到的数字值，并将该数字值传输给哈希表管理和存储单元。
10.一种计算机设备，包括存储器和处理器，在所述存储器上存储有能够在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求6至9中任一项所述的方法的步骤。
CN201910413959.0A 2019-05-17 2019-05-17 一种哈希硬件处理装置及方法 Active CN110211617B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910413959.0A CN110211617B (zh) 2019-05-17 2019-05-17 一种哈希硬件处理装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910413959.0A CN110211617B (zh) 2019-05-17 2019-05-17 一种哈希硬件处理装置及方法

Publications (2)

Publication Number Publication Date
CN110211617A CN110211617A (zh) 2019-09-06
CN110211617B true CN110211617B (zh) 2020-12-29

Family

ID=67787697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910413959.0A Active CN110211617B (zh) 2019-05-17 2019-05-17 一种哈希硬件处理装置及方法

Country Status (1)

Country Link
CN (1) CN110211617B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110866021B (zh) * 2019-10-16 2023-06-30 微梦创科网络科技（中国）有限公司 一种基于Go语言的分布式锁的加锁与释放锁的方法及系统
CN111309772A (zh) * 2020-03-23 2020-06-19 优刻得科技股份有限公司 数据操作的管理方法及硬件处理模块
CN113380296A (zh) * 2021-05-07 2021-09-10 中国科学院上海微系统与信息技术研究所 一种相变存储单元布尔逻辑的图像处理装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017010530A (ja) * 2015-06-18 2017-01-12 パナソニックＩｐマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法
CN107689241A (zh) * 2016-08-04 2018-02-13 爱思开海力士有限公司 延长阻变存储器寿命的方法和使用其的数据储存系统
CN109542797A (zh) * 2017-09-21 2019-03-29 东芝存储器株式会社 存储器系统及控制非易失性存储器的控制方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335044B (zh) * 2008-02-04 2010-07-28 明动安创（北京）科技有限公司 一种记忆卡
US9058870B2 (en) * 2013-02-08 2015-06-16 Seagate Technology Llc Hash functions used to track variance parameters of resistance-based memory elements
CN109243517B (zh) * 2017-07-10 2020-11-13 深圳市得一微电子有限责任公司 一种用于NAND Flash不良区块的查找方法、固态硬盘

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017010530A (ja) * 2015-06-18 2017-01-12 パナソニックＩｐマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法
CN107689241A (zh) * 2016-08-04 2018-02-13 爱思开海力士有限公司 延长阻变存储器寿命的方法和使用其的数据储存系统
CN109542797A (zh) * 2017-09-21 2019-03-29 东芝存储器株式会社 存储器系统及控制非易失性存储器的控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HALO: a fast and durable disk write cache using phase change;Zhuo Liu等;《IEEE》;20170804;全文 *

Also Published As

Publication number Publication date
CN110211617A (zh) 2019-09-06

Similar Documents

Publication Publication Date Title
CN110211617B (zh) 一种哈希硬件处理装置及方法
US10073733B1 (en) System and method for in-memory computing
WO2017124237A1 (zh) 内存设备及基于多层rram交叉阵列的数据处理方法
US10496371B2 (en) Key-value compaction
KR101901666B1 (ko) 기억 회로
US20130042060A1 (en) Memory system including key-value store
US10936661B2 (en) Data tree with order-based node traversal
CN106502922B (zh) 一种fifo数据缓存器的数据读写方法及数据缓存器
US20110302367A1 (en) Write Buffer for Improved DRAM Write Access Patterns
US9336135B1 (en) Systems and methods for performing search and complex pattern matching in a solid state drive
US11783872B2 (en) Apparatuses and methods for performing operations using sense amplifiers and intermediary circuitry
US9026747B2 (en) Memory device with a logical-to-physical bank mapping cache
EP2881951A1 (en) Write operation method and device for phase-change memory
US11126624B2 (en) Trie search engine
CN114287031A (zh) 存储器中的操作
CN110211618B (zh) 一种用于区块链的处理装置及方法
CN110737678A (zh) 一种数据查找方法、装置、设备和存储介质
US20110202704A1 (en) Memory controller, method of controlling memory access, and computing apparatus incorporating memory controller
US10592163B2 (en) Controlling write pulse width to non-volatile memory based on free space of a storage
US9305647B2 (en) Write operation method and device for phase change memory
Monga et al. Design of a novel CMOS/MTJ-based multibit SRAM cell with low store energy for IoT applications
JP6993681B2 (ja) 電子回路
WO2023077798A1 (zh) 一种相似度计算装置、方法和存储器件
Behrouz et al. NVP: Non-uniform voltage and pulse width settings for power efficient hybrid STT-RAM
Bayram et al. NV-TCAM: Alternative designs with NVM devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant