CN113380296A - 一种相变存储单元布尔逻辑的图像处理装置及方法 - Google Patents

一种相变存储单元布尔逻辑的图像处理装置及方法 Download PDF

Info

Publication number
CN113380296A
CN113380296A CN202110495178.8A CN202110495178A CN113380296A CN 113380296 A CN113380296 A CN 113380296A CN 202110495178 A CN202110495178 A CN 202110495178A CN 113380296 A CN113380296 A CN 113380296A
Authority
CN
China
Prior art keywords
phase change
change memory
memory cell
resistance state
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110495178.8A
Other languages
English (en)
Inventor
陈成
李喜
陈后鹏
解晨晨
徐思秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202110495178.8A priority Critical patent/CN113380296A/zh
Publication of CN113380296A publication Critical patent/CN113380296A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/50—Information retrieval; Database structures therefor; File system structures therefor of still image data
    • G06F16/58—Retrieval characterised by using metadata, e.g. metadata not derived from the content or metadata generated manually
    • G06F16/583—Retrieval characterised by using metadata, e.g. metadata not derived from the content or metadata generated manually using metadata automatically derived from the content

Landscapes

  • Engineering & Computer Science (AREA)
  • Library & Information Science (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种相变存储单元布尔逻辑的图像处理装置及方法，装置包括：相变存储阵列和写电路，所述相变存储阵列中的每个相变存储单元均串联一个选通管，所述相变存储单元的一端与位线相连，另一端与所述选通管的漏端相连，所述选通管的栅端与字线相连，源端接地；所述写电路将初始图像信息写入所述相变存储阵列中，所述选通管用于选通相变存储单元，使得相变存储单元中存储的信息与位线上的脉冲信号进行逻辑运算，以实现对初始图像信息的处理。本发明能够减少图像与模板数据库的匹配计算量，实现高效的图像近似匹配。

Description

一种相变存储单元布尔逻辑的图像处理装置及方法
技术领域
本发明涉及非易失性存储器计算技术领域，特别是涉及一种相变存储单元布尔逻辑的图像处理装置及方法。
背景技术
在大数据时代，数据爆发式增长，传统的冯诺依曼架构进行计算时需将数据读取到计算单元完成计算，并传输回存储单元，产生了存储墙和功耗瓶颈。为了寻求更好的解决方式，探究使用新型相变存储器的存算一体计算方式。相变存储器作为一种新型非易失存储器，兼具存储与逻辑计算功能，且与CMOS兼容，能够实现计算与存储的融合，且其高密度、低功耗、大容量的存储特性展现出巨大的应用潜力。
随着信息的高速发展，数据量急剧增加，人们对于图像的有效信息提取越来越困难，图像信息的有效识别和处理是目前亟待解决的问题。传统的基于图片的逻辑计算方式对于大规模数据处理带来了巨大的功耗。使用感知哈希算法(Perceptual hashalgorithm)可实现两张图片的近似度比较，找出相似图像，然而赋予大规模图像近似匹配需要庞大的计算量，因此亟需一种新的处理方法。
发明内容
本发明所要解决的技术问题是提供一种相变存储单元布尔逻辑的图像处理装置及方法，能够减少图像与模板数据库的匹配计算量，实现高效的图像近似匹配。
本发明解决其技术问题所采用的技术方案是：提供一种相变存储单元布尔逻辑的图像处理装置，包括：相变存储阵列和写电路，所述相变存储阵列中的每个相变存储单元均串联一个选通管，所述相变存储单元的一端与位线相连，另一端与所述选通管的漏端相连，所述选通管的栅端与字线相连，源端接地；所述写电路将初始图像信息写入所述相变存储阵列中，所述选通管用于选通相变存储单元，使得相变存储单元中存储的信息与位线上的脉冲信号进行逻辑运算，以实现对初始图像信息的处理。
所述相变存储单元具有非易失存储特性与阈值转换特性，所述相变存储单元在高阻态和低阻态之间可逆性转变。
在所述字线上施加选通信号，在所述位线上施加SET置位信号时，当初始化的所述相变存储单元的阻值状态为非晶态时，所述相变存储单元的阻值状态将从高阻态转变为低阻态；在所述字线上施加选通信号，在所述位线上施加RESET复位信号时，当初始化的所述相变存储单元的阻值状态为晶态时，所述相变存储单元的阻值状态将从低阻态转变为高阻态。
所述逻辑运算为OR逻辑操作时，只有当位线上的脉冲信号为SET置位信号且所述相变存储单元的初始阻值状态为高阻态时，所述相变存储单元的阻值状态才会发生转变。
所述逻辑运算为NIMP逻辑操作时，只有当位线上的脉冲信号为REST复位信号且所述相变存储单元的初始阻值状态为低阻态时，所述相变存储单元的阻值状态才会发生转变。
所述逻辑运算为XOR逻辑操作时，当所述位线上的脉冲信号为“0”时，无论所述相变存储单元的初始阻值状态为何值，所述相变存储单元的阻值状态不发生改变；当所述位线上的脉冲信号为“1”时，如果所述相变存储单元的初始阻值状态为高阻态，则所述位线上的脉冲信号为SET置位信号；如果所述相变存储单元的初始阻值状态为低阻态，则所述位线上的脉冲信号为RESET复位信号。
所述写电路将初始图像信息写入所述相变存储阵列中是指，所述写电路将初始图像信息的各个像素的状态对应写入所述相变存储阵列中的各个相变存储单元中。
所述对初始图像信息的处理的结果保存在所述相变存储单元中。
本发明解决其技术问题所采用的技术方案是：还提供一种使用上述相变存储单元布尔逻辑的图像处理装置的图像处理方法，包括以下步骤：
(1)将提取的模板数据库中多个模板的特征信息作为初始图像信息分别写入所述相变存储阵列中；
(2)将待识别图像的特征信息分别与写入相变存储阵列中的多个模板进行异或逻辑操作得到图像处理信息，并计算多个模板与所述待识别图像之间的汉明距离；
(3)筛选出最小的汉明距离对应的模板，并进行输出。
所述步骤(3)后还包括将待识别图像的特征信息与所述相变存储阵列中存储的所述图像处理信息进行异或逻辑操作，以恢复模板数据库中的多个模板。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明利用相变存储单元非易失特性，在存储阵列内完成非易失布尔逻辑计算，数据库作为初始信号存储在相变单元中，通过写电路将模板数据库的图像特征数据存储在不同的存储模块中，将待识别图像的特征数据输入相变存储单元中。将待识别的图像的感知哈希值与模板数据库的图像进行匹配，分别与模板数据库的多个模块同时实现汉明计算，由于相变存储单元特性，每个模块数据串行输入，多个模块并行计算，得到的计算汉明距离直接存储在相变存储阵列中，通过读出阵列计算结果得到待识别图像的数据库匹配结果。多模块同时实现数据库的相似匹配，大大增加了匹配速度。
附图说明
图1为相变存储单元逻辑计算实现模型示意图；
图2为相变存储阵列操作示意图；
图3为像逻辑计算对应像素点操作示意图；
图4为相变存储单元OR逻辑实现示意图；
图5为或逻辑实现图像逻辑计算结果示意图；
图6为两张图片的或逻辑计算结果示意图；
图7为相变存储单元NIMP逻辑实现示意图；
图8为相变存储单元XOR逻辑实现示意图；
图9为异或逻辑实现图像逻辑计算结果示意图；
图10为图片的异或逻辑计算示意图；
图11为图片的非逻辑计算示意图；
图12为产生经典哈希序列步骤示意图；
图13为使用哈希算法中相变存储阵列逻辑计算实现图像匹配示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种相变存储单元布尔逻辑的图像处理装置，包括：相变存储阵列和写电路，所述相变存储阵列中的每个相变存储单元均串联一个选通管，所述相变存储单元的一端与位线相连，另一端与所述选通管的漏端相连，所述选通管的栅端与字线相连，源端接地；所述写电路将初始图像信息写入所述相变存储阵列中，所述选通管用于选通相变存储单元，使得相变存储单元中存储的信息与位线上的脉冲信号进行逻辑运算，以实现对初始图像信息的处理。
本实施方式在写入置位信号SET时，在字线WL上施加选通信号，使得选通管工作在饱和区，在位线BL上施加置位信号，并且源端接地，初始化相变存储单元的阻值状态为非晶态时，相变存储单元的阻值状态将从高阻态转变为低阻态。在写入复位信号RESET时，在字线WL上施加选通信号，源端接地，当初始化相变存储单元的阻值状态为晶态时，相变存储单元的阻值状态将从低阻态转变为高阻态。
根据相变存储器的阈值转换特性，相变存储器可以在高阻态和低阻态之间可逆性转变，将高阻态阻值定义为逻辑“0”，低阻态定义为逻辑“1”，则相变存储单元就可在相变存储阵列中实现二值逻辑计算。但由于相变存储单元的非易失特性，大规模多步骤的逻辑级联需要相变单元的频繁读写，带来了更大的计算量。本实施方式将相变存储单元阻值作为输入变量参与计算，其无需初始化操作，无需进行读写级联，即可在大规模阵列中实现非易失逻辑计算，实现数据或图像加密和图像匹配等应用。
在相变存储单元布尔逻辑计算中，器件的输出用阻值状态进行表示，器件仅需一步可实现逻辑功能，单器件即可完成逻辑与操作，真正体现了非易失相变存储实现布尔逻辑的优越性，且可进行并行处理，方便且大容量。
如图2所示，本实施方式使用相变存储单元1T1R架构。在1T1R架构中，每个相变存储单元均串联的一个选通MOS管，MOS管源端接地，MOS管栅端接字线WL，相变存储单元的顶端电极接位线BL，多个1T1R架构以阵列形式排列形成相变存储阵列。在写入置位信号SET时，在字线WL上施加选通信号，使得选通管工作在饱和区，在位线BL上施加置位信号SET，并且源端接地。当初始化相变存储单元的阻值状态为非晶态时，PCRAM单元的阻值状态将从高阻态转变为低阻态。在写入复位信号RESET时，在字线WL上施加选通信号，源端接地，当初始化相变存储单元的阻值状态为晶态时。相变存储单元的阻值状态将从低阻态转变为高阻态。在SET过程中，源极端连接到地，输入的写脉冲电压信号施加在位线BL。极限电流由栅极电压设置，为此，栅极电压必须大于晶体管阈值电压VT。
定义输入端T输入三种信号，分别为：输入信号RESET脉冲信号，输入信号SET脉冲信号，输入信号GND信号。定义I为相变存储单元的初始阻值状态，Z为相变存储单元的最终阻值状态。当I＝0时，相变存储单元的初始阻值状态为高阻态，当I＝1时，相变存储单元的初始阻值状态为低阻态，计算结果以阻值的形式存储在相变存储单元中。
实现或(OR)逻辑时，输入端T和相变存储单元的初始阻值状态I表示输入逻辑，相变存储单元的最终阻值状态Z表示输出。其中：OR逻辑实现采用SET操作信号，根据器件单元状态转变实现了OR逻辑功能。如图4所示，T为脉冲信号输入端的输入逻辑值，I为相变存储单元的初始阻值状态，Z表示相变存储单元的最终阻值状态。T输入逻辑为“0”，即输入端接GND，没有脉冲输入；T输入逻辑为“1”，输入电极的脉冲信号为SET。无论相变存储单元的初始阻值状态I是高阻态还是低阻态，只有输入电极的脉冲信号为SET且阻值状态相应为高阻态时，相变单元的阻值状态才会发生转变，实现OR逻辑计算操作，否则器件状态保持不变。如图5所示，所述或逻辑操作表达式为：Z＝T OR I。
实现NIMP逻辑时，输入端T和相变存储单元的初始阻值状态I表示输入逻辑，相变存储单元的最终阻值状态Z表示输出。其中：NIMP逻辑实现采用RESET操作信号，根据器件单元状态转变实现了NIMP逻辑功能。如图7所示，T为脉冲信号输入端的输入逻辑值，I为相变存储单元的初始阻值状态，Z表示相变存储单元的最终阻值状态。T输入逻辑为“0”，即输入端接GND，没有脉冲输入；T输入逻辑为“1”，输入电极的脉冲信号为RESET。无论相变存储单元的初始阻值状态I是高阻态还是低阻态，只有输入电极的脉冲信号为RESET且阻值状态相应为低阻态时，相变单元的阻值状态才会发生转变，实现NIMP逻辑计算操作，否则器件阻值状态保持不变。所述NIMP逻辑操作表达式为：
Figure BDA0003053951640000051
实现XOR逻辑时，输入端T和相变存储单元的初始阻值状态I共同作用，初始状态作为输入量参与计算，结合相变存储单元的初始阻值状态I与施加在输入端的信号T，实现异或逻辑。如图8所示，T为脉冲信号输入端的输入逻辑值，I为相变存储单元的初始阻值状态，Z表示相变存储单元的最终阻值状态。当T输入端逻辑输入为“0”时，无输入信号，无论初始逻辑状态为何值，状态不发生改变。当T输入端逻辑输入“1”时，通过T与相变存储单元的初始阻值状态共同控制输入脉冲信号，相变存储单元的初始阻值状态为高阻态时，I为二值逻辑“0”，此时输入为SET操作信号；相变存储单元的初始阻值状态为低阻态时，I为二值逻辑“1”，此时输入RESET操作信号。只有输入电极的脉冲信号与相变存储单元的初始阻值状态相对应时，阻值状态才会发生转变，实现XOR逻辑计算操作。如图9所示，所述或逻辑操作表达式为Z＝T XOR I。
初始化状态作为输入与施加在输入端的信号，除异或逻辑外可以实现多种逻辑操作，在上述三种逻辑基础上，进行多步迭代即可实现16种逻辑操作。
相变存储是一种可重构的非易失存储器，将需要进行逻辑计算操作的图像存储在相变单元中，将逻辑输入转化为相变存储单元写脉冲信号，实现在可重构阵列中实现图像的逻辑计算，且可重复擦、写。同时结果直接存储在相变单元中，图像逻辑操作实现可以实现图像的匹配和图像区别。
由于使用1T1R器件结构实现单端非易失逻辑操作，用相变存储器存储二值图片数据，并输入模板图像，一步实现并行图像处理。如图3所示，将存储图像与输入图像实现叠加，即与逻辑运算，器件可并行操作实现图像的逻辑计算功能。实现图像匹配。无需进行计算与存储之间的数据传输，降低传输功耗，减少了数据在搬运过程中泄露的风险，更好的实现数据加密处理。
图像中，高阻状态表示为“0”，低阻状态表示为“1”，“0”在二值图像中为黑，“1”在二值图像中为白。
对图像在相变存储单元实现逻辑处理首先需将图像进行二值化。为了得到理想的二值图形，一般采用阈值分割的方法进行二值处理，将图像转换为二值逻辑存储在相变存储阵列中，图像以相变存储单元阻值状态形式存储，高阻态为二值逻辑“0”，表示图像中灰度值为“0”的黑色，低阻态为二值逻辑“1”，表示图像中像素点灰度值为256的白色区域。图像的二值化使得图像在处理过程中变得简单，减少数据计算量，且能提取图像的主要轮廓特征。
将两幅相同大小的图像的像素点相对应进行逻辑运算，可以得到两张图像逻辑转换后的结果，且直接存储在相变存储单元中。通常，图像的逻辑计算主要应用于图像增强、图像识别、区域分割和图像加密等方面，与普通的逻辑阵列数值计算不同，图像的逻辑运算关注像素点的数值变化，又重视位变换的结果。
在计算过程中，初始图像信息直接在相变存储器中存储，通过写电路将A图像的像素点存储在对应的存储单元中，图像B在计算中转换为输入电极端脉冲信号输入，通过选通电路和预充电装置给BL施加不同时序的输入信号。由于器件仅需单端操作，故可实现并行处理，将数据按行输入相对应的像素位中，使用XOR逻辑检测图像的变化。异或逻辑可以通过判断输入图像与存储图像的不同，判断两张图中移动或存在差异的部分，实现两幅图像变化的识别。
并去除交叠的部分，从而得到图像之间的变化。在计算得到的异或逻辑操作图形中，变化的部分显示为白，保持不变的部分在异或计算图形中为黑。同时在图片的异或逻辑中的优点是，只要使用重复的提取模板施加在存储的异或图像中，即可撤销图像的异或过程，还原初始图像库。
如图6所示，在进行OR逻辑计算过程中，将实现图像A与图像B叠加白色区域。当两幅图的像素有一个为真时，结果为“1”。同时，由于相变存储器的可重构性，不仅能够实现图片数据的存储与逻辑计算，还可重新编程，实现多种逻辑计算与图像加密，不受固定计算模式的限制，可实现多种计算功能与应用。
在图像动态特征提取的过程中，将图像A作为初始状态写入相变存储单元，被检测图像B像素点数据输入，检测图像变换情况，每一步都是按位进行一步异或操作。如图10所示，在进行XOR逻辑计算过程中，将实现图像A与图像动态变化检测。当两幅图的像素存在差异，结果为“1”，显示为白色；当两幅图的像素值相同，图像没有发生变化，结果为“0”，显示为黑色。
如图11所示，在进行NOT逻辑计算过程中，将实现图像A在相变存储单元中按位取反，的到亦庄像素点相反的非逻辑图像。当图像的像素点为真时，取反逻辑结果为“0”，显示为白色，反之显示为黑色。
感知哈希技术通过对信息的简短特征信息匹配，提供了更灵活、有效和安全的图像认证方式，同时图像的哈希算法可以实现图像的识别。将相变存储阵列分为多个模块，每个模块大小相同。将模板数据库进行特征提取，将数据库中提取的每个图片信息的感知哈希值存入相同大小的存储模块内，图片的特征信息为二值信号，对应于相变存储的高阻态与低阻态。逻辑匹配操作无需进行初始化操作，数据库信息作为初始状态已经写入。
对于图像感知哈希，将图像二值化后提取感知特征，与待认证图像进行哈希序列匹配，通过汉明距离判断初始图像与待认证图像的相似程度，实现图像认证或图像的检索识别。
感知哈希技术将图像映射成为简短的感知哈希值，将感知后的初始图像与待认证图像相匹配，计算汉明距离，并通过待识别图像之间的匹配判断图像内容的相似性。特征编码与哈希匹配是两个独立的过程。特征编码将图像简化缩小尺寸后转变为8*8阵列图像，将图片的色彩、细节进行近似简化，只保留图片基本结构信息，减少不同图片间尺寸、比例的差异。对于特征向量的提取，可以在原始图像中提取，也可以在变化域中进行提取，经典的哈希算法利用图像的边缘信息提取。近似匹配利用匹配函数计算两个对象之间的感知距离，感知距离可以是对象之间相似性的度量，可以通过汉明距离进行计算。
感知哈希可以分成两个阶段进行提取，特征提取和哈希构造。如图12所示，产生经典哈希序列并实现图像感知哈希算法，一般包括图像特征提取，哈希构造，哈希匹配等三个部分的内容需两个步骤：
(1)识别图像产生一个特征向量；
(2)特征向量的量化；
(3)哈希匹配。
使用感知哈希技术可对图片、信息等对象进行准确的内容识别和认证，充分利用相变存储单元的逻辑计算能力。
在相变存储阵列中实现图片感知哈希识别，在进行图像检索识别时，将数据库的图像存储于相变存储单元中，匹配步骤为：
(1)将提取的模板数据库中多个模板的特征信息作为初始图像信息分别写入所述相变存储阵列中；
(2)将待识别图像的特征信息分别与写入相变存储阵列中的多个模板进行异或逻辑操作得到图像处理信息，并计算多个模板与所述待识别图像之间的汉明距离；
(3)筛选出最小的汉明距离对应的模板，并进行输出，从而得到与待识别图像最为相似的图像信息。
将图像Ip表示产生初始的图像，Iqi表示与I相似的待识别图像，将其二值化并进行特征提取后，它们的感知摘要分别为hp和hq，感知哈希算法匹配是基于计算两个对象之间的汉明距离完成的，最后将计算好的汉明距离读出并判断最为相似的图像。利用相变存储的阵列实现矩阵的乘加运算，可实现汉明距离的计算，汉明距离越大，表明图片的差异性越大，汉明距离越小，则图片近似度越高。矩阵计算汉明距离为：
Figure BDA0003053951640000081
Dj＝HD(hpj,hqj)＝，i＝1,2…，n，j＝1,2…，n；
图13显示了在相变存储单元中实现哈希算法使用相变存储逻辑计算图像匹配的实现。数据库作为初始信号存储在相变单元中，通过写电路将模板数据库的图像特征数据存储在在不同的存储模块中，将待识别图像的特征数据输入相变存储单元中。将待识别的图像的感知哈希值与模板数据库的图像进行匹配，分别与模板数据库的多个模块同时实现汉明计算，由于相变存储单元特性，每个模块数据串行输入，多个模块并行计算，得到的计算汉明距离直接存储在相变存储阵列中，通过读出阵列计算结果得到待识别图像的数据库匹配结果。多模块同时实现数据库的相似匹配，大大增加了匹配速度。再次对全阵列异或逻辑操作可实现模板数据库数据恢复，无需初始化及重复擦写，保持数据库的稳定存储与高效率完成图片相似匹配。
在传统的CMOS电路中，实现异或逻辑需要多级晶体管，由于异或逻辑在很多逻辑计算中起到重要的作用，因此在包含逻辑异或操作的应用中可以使用相变存储的异或逻辑替代传统异或逻辑，高效地实现多种逻辑计算。使用相变存储的非易失性可以实现图像匹配中的汉明距离计算。充分利用了相变存储单元的非易失性，将图片数据库存储在阵列中减少了数据传输带来的损耗，提高了计算效率，同时相变存储逻辑的可重构性使得存储阵列既可以完成大规模数据的存储，又可以实现非易失布尔逻辑计算完成汉明距离的计算，减少器件单元个数。同时由于异或逻辑的特性，完成匹配计算后，将输入信息重复异或操作，初始数据将被复原，无需重复写入。
在传统的计算过程中，数据需要移动到计算单元进行运算，得出计算结果后再返回存储单元。而相变存储存内计算将逻辑计算过程直接在存储单元完成，无需数据传递过程，一步实现计算与存储。在传统存储单元中实现数据的逻辑处理需要将数据从存储器中读出，在逻辑计算单元中完成计算后再返回存储单元。相变存储器实现存储内逻辑计算，不仅能实现非易失布尔逻辑，而且在可重构阵列设计上也具有极大的潜力。
基于相变存储器的逻辑特性，本发明提出了使用相变存储“异或”逻辑门电路实现哈希算法图像匹配，并通过SPICE仿真证明了逻辑实现的有效性。本发明的电路改变了以往传统逻辑电路中用状态逻辑使用输入脉冲信号作为逻辑输入的放法，而改用输入信号与初始阻值状态共同实现逻辑功能，减少了状态逻辑操作过程中级联需频繁读写的问题。该电路在能耗上具有极大的优势，简化计算过程，减少面积消耗。该设计拓展了相变存储器在计算方面的应用，可在大规模阵列中实现布尔逻辑计算操作，为优化可重构阵列存储与计算融合提供了新的思路。

Claims (10)

1.一种相变存储单元布尔逻辑的图像处理装置，其特征在于，包括：相变存储阵列和写电路，所述相变存储阵列中的每个相变存储单元均串联一个选通管，所述相变存储单元的一端与位线相连，另一端与所述选通管的漏端相连，所述选通管的栅端与字线相连，源端接地；所述写电路将初始图像信息写入所述相变存储阵列中，所述选通管用于选通相变存储单元，使得相变存储单元中存储的信息与位线上的脉冲信号进行逻辑运算，以实现对初始图像信息的处理。
2.根据权利要求1所述的相变存储单元布尔逻辑的图像处理装置，其特征在于，所述相变存储单元具有非易失存储特性与阈值转换特性，所述相变存储单元在高阻态和低阻态之间可逆性转变。
3.根据权利要求2所述的相变存储单元布尔逻辑的图像处理装置，其特征在于，在所述字线上施加选通信号，在所述位线上施加SET置位信号时，当初始化的所述相变存储单元的阻值状态为非晶态时，所述相变存储单元的阻值状态将从高阻态转变为低阻态；在所述字线上施加选通信号，在所述位线上施加RESET复位信号时，当初始化的所述相变存储单元的阻值状态为晶态时，所述相变存储单元的阻值状态将从低阻态转变为高阻态。
4.根据权利要求1所述的相变存储单元布尔逻辑的图像处理装置，其特征在于，所述逻辑运算为OR逻辑操作时，只有当位线上的脉冲信号为SET置位信号且所述相变存储单元的初始阻值状态为高阻态时，所述相变存储单元的阻值状态才会发生转变。
5.根据权利要求1所述的相变存储单元布尔逻辑的图像处理装置，其特征在于，所述逻辑运算为NIMP逻辑操作时，只有当位线上的脉冲信号为REST复位信号且所述相变存储单元的初始阻值状态为低阻态时，所述相变存储单元的阻值状态才会发生转变。
6.根据权利要求1所述的相变存储单元布尔逻辑的图像处理装置，其特征在于，所述逻辑运算为XOR逻辑操作时，当所述位线上的脉冲信号为“0”时，无论所述相变存储单元的初始阻值状态为何值，所述相变存储单元的阻值状态不发生改变；当所述位线上的脉冲信号为“1”时，如果所述相变存储单元的初始阻值状态为高阻态，则所述位线上的脉冲信号为SET置位信号；如果所述相变存储单元的初始阻值状态为低阻态，则所述位线上的脉冲信号为RESET复位信号。
7.根据权利要求1所述的相变存储单元布尔逻辑的图像处理装置，其特征在于，所述写电路将初始图像信息写入所述相变存储阵列中是指，所述写电路将初始图像信息的各个像素的状态对应写入所述相变存储阵列中的各个相变存储单元中。
8.根据权利要求1所述的相变存储单元布尔逻辑的图像处理装置，其特征在于，所述对初始图像信息的处理的结果保存在所述相变存储单元中。
9.一种使用如权利要求1-8中任一所述相变存储单元布尔逻辑的图像处理装置的图像处理方法，其特征在于，包括以下步骤：
(1)将提取的模板数据库中多个模板的特征信息作为初始图像信息分别写入所述相变存储阵列中；
(2)将待识别图像的特征信息分别与写入相变存储阵列中的多个模板进行异或逻辑操作得到图像处理信息，并计算多个模板与所述待识别图像之间的汉明距离；
(3)筛选出最小的汉明距离对应的模板，并进行输出。
10.根据权利要求9所述的图像处理方法，其特征在于，所述步骤(3)后还包括将待识别图像的特征信息与所述相变存储阵列中存储的所述图像处理信息进行异或逻辑操作，以恢复模板数据库中的多个模板。
CN202110495178.8A 2021-05-07 2021-05-07 一种相变存储单元布尔逻辑的图像处理装置及方法 Pending CN113380296A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110495178.8A CN113380296A (zh) 2021-05-07 2021-05-07 一种相变存储单元布尔逻辑的图像处理装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110495178.8A CN113380296A (zh) 2021-05-07 2021-05-07 一种相变存储单元布尔逻辑的图像处理装置及方法

Publications (1)

Publication Number Publication Date
CN113380296A true CN113380296A (zh) 2021-09-10

Family

ID=77570506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110495178.8A Pending CN113380296A (zh) 2021-05-07 2021-05-07 一种相变存储单元布尔逻辑的图像处理装置及方法

Country Status (1)

Country Link
CN (1) CN113380296A (zh)

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150131383A1 (en) * 2009-07-16 2015-05-14 Mikamonu Group Ltd. Non-volatile in-memory computing device
US20150279466A1 (en) * 2014-03-31 2015-10-01 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US20150357020A1 (en) * 2014-06-05 2015-12-10 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
CN106374912A (zh) * 2016-09-12 2017-02-01 华中科技大学 一种逻辑运算电路与操作方法
CN106373611A (zh) * 2016-09-29 2017-02-01 华中科技大学 一种存储与计算阵列结构及其操作方法
CN106448729A (zh) * 2016-09-19 2017-02-22 华中科技大学 一种基于相变存储器实现双向数字运算的电路及方法
CN106547826A (zh) * 2016-09-30 2017-03-29 西安电子科技大学 一种跨模态检索方法、装置及计算机可读介质
WO2017101143A1 (zh) * 2015-12-18 2017-06-22 中国科学院上海微系统与信息技术研究所 存储阵列、存储对象逻辑关系的存储芯片及方法
WO2017161960A1 (zh) * 2016-03-23 2017-09-28 华中科技大学 一种基于磁场触发的超晶格相变单元的逻辑门电路
CN108092658A (zh) * 2017-12-12 2018-05-29 华中科技大学 一种逻辑电路及其操作方法
CN108111162A (zh) * 2017-12-17 2018-06-01 华中科技大学 一种基于1t1r器件的计算阵列、运算电路及操作方法
US20190073259A1 (en) * 2017-09-06 2019-03-07 Western Digital Technologies, Inc. Storage of neural networks
CN109994139A (zh) * 2019-03-15 2019-07-09 北京大学 一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用
US20190272173A1 (en) * 2019-05-22 2019-09-05 Intel Corporation Technologies for providing adaptive memory media management
CN110211617A (zh) * 2019-05-17 2019-09-06 中国科学院计算技术研究所 一种哈希硬件处理装置及方法
KR20190123106A (ko) * 2018-04-23 2019-10-31 단국대학교 산학협력단 영상을 ｐｃｍ에 저장하기 위한 장치 및 방법
CN110597484A (zh) * 2019-08-02 2019-12-20 北京航空航天大学 基于存内计算的多比特全加器、多比特全加运算控制方法
CN110826709A (zh) * 2019-10-18 2020-02-21 华中科技大学 一种基于三维相变存储器的3d卷积运算装置及方法
CN112015367A (zh) * 2020-08-26 2020-12-01 上海新氦类脑智能科技有限公司 非易失性布尔逻辑操作单元及方法、装置
CN112154506A (zh) * 2018-05-22 2020-12-29 密歇根大学董事会 内存处理单元

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150131383A1 (en) * 2009-07-16 2015-05-14 Mikamonu Group Ltd. Non-volatile in-memory computing device
US20150279466A1 (en) * 2014-03-31 2015-10-01 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US20150357020A1 (en) * 2014-06-05 2015-12-10 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
WO2017101143A1 (zh) * 2015-12-18 2017-06-22 中国科学院上海微系统与信息技术研究所 存储阵列、存储对象逻辑关系的存储芯片及方法
WO2017161960A1 (zh) * 2016-03-23 2017-09-28 华中科技大学 一种基于磁场触发的超晶格相变单元的逻辑门电路
CN106374912A (zh) * 2016-09-12 2017-02-01 华中科技大学 一种逻辑运算电路与操作方法
CN106448729A (zh) * 2016-09-19 2017-02-22 华中科技大学 一种基于相变存储器实现双向数字运算的电路及方法
CN106373611A (zh) * 2016-09-29 2017-02-01 华中科技大学 一种存储与计算阵列结构及其操作方法
CN106547826A (zh) * 2016-09-30 2017-03-29 西安电子科技大学 一种跨模态检索方法、装置及计算机可读介质
US20190073259A1 (en) * 2017-09-06 2019-03-07 Western Digital Technologies, Inc. Storage of neural networks
CN108092658A (zh) * 2017-12-12 2018-05-29 华中科技大学 一种逻辑电路及其操作方法
CN108111162A (zh) * 2017-12-17 2018-06-01 华中科技大学 一种基于1t1r器件的计算阵列、运算电路及操作方法
KR20190123106A (ko) * 2018-04-23 2019-10-31 단국대학교 산학협력단 영상을 ｐｃｍ에 저장하기 위한 장치 및 방법
CN112154506A (zh) * 2018-05-22 2020-12-29 密歇根大学董事会 内存处理单元
CN109994139A (zh) * 2019-03-15 2019-07-09 北京大学 一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用
CN110211617A (zh) * 2019-05-17 2019-09-06 中国科学院计算技术研究所 一种哈希硬件处理装置及方法
US20190272173A1 (en) * 2019-05-22 2019-09-05 Intel Corporation Technologies for providing adaptive memory media management
CN110597484A (zh) * 2019-08-02 2019-12-20 北京航空航天大学 基于存内计算的多比特全加器、多比特全加运算控制方法
CN110826709A (zh) * 2019-10-18 2020-02-21 华中科技大学 一种基于三维相变存储器的3d卷积运算装置及方法
CN112015367A (zh) * 2020-08-26 2020-12-01 上海新氦类脑智能科技有限公司 非易失性布尔逻辑操作单元及方法、装置

Similar Documents

Publication Publication Date Title
Zhang et al. Feature agglomeration networks for single stage face detection
Zhou et al. Specificity-preserving RGB-D saliency detection
Tong et al. Recent advances in small object detection based on deep learning: A review
Umesh et al. A survey of spintronic architectures for processing-in-memory and neural networks
Liu et al. Cross-convolutional-layer pooling for image recognition
Yun et al. Focal loss in 3d object detection
CN104124960B (zh) 一种非易失性布尔逻辑运算电路及其操作方法
Kim et al. Orchard: Visual object recognition accelerator based on approximate in-memory processing
Ke et al. Fine-grained vehicle type detection and recognition based on dense attention network
CN111061454B (zh) 一种基于双极性忆阻器的逻辑实现方法
Jia et al. Richer and deeper supervision network for salient object detection
CN203942512U (zh) 一种非易失性布尔逻辑运算电路
Dong et al. Mssvt: Mixed-scale sparse voxel transformer for 3d object detection on point clouds
Liang et al. Context-aware network for RGB-D salient object detection
CN112885386A (zh) 存储器控制方法、装置及铁电存储器
Sun et al. Aggregating dense and attentional multi-scale feature network for salient object detection
CN113380296A (zh) 一种相变存储单元布尔逻辑的图像处理装置及方法
CN113052024A (zh) 一种基于忆阻器与传感器的感存算一体电路结构
Ahn et al. Maximizing parallel activation of word-lines in MRAM-based binary neural network accelerators
KR102154834B1 (ko) 저전력 및 고속 연산을 위한 ｄｒａｍ용 비트와이즈 컨볼루션 회로
Wang et al. Binarized neural network based on fpga to realize handwritten digit recognition
Li et al. Reassessing hierarchical representation for action recognition in still images
Kuang et al. Rethinking two-B-real net for real-time salient object detection
Yue et al. Loss architecture search for few-shot object recognition
CN113315506A (zh) 一种相变存储器时序可重构布尔逻辑电路、方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination