CN105097668A - 一种显示基板及其制备方法、显示装置 - Google Patents

一种显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN105097668A
CN105097668A CN201510372763.3A CN201510372763A CN105097668A CN 105097668 A CN105097668 A CN 105097668A CN 201510372763 A CN201510372763 A CN 201510372763A CN 105097668 A CN105097668 A CN 105097668A
Authority
CN
China
Prior art keywords
insulating barrier
via hole
display base
thin
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510372763.3A
Other languages
English (en)
Inventor
郭建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510372763.3A priority Critical patent/CN105097668A/zh
Publication of CN105097668A publication Critical patent/CN105097668A/zh
Priority to PCT/CN2015/099155 priority patent/WO2017000521A1/en
Priority to US15/030,596 priority patent/US9647008B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种显示基板及其制备方法、显示装置，所述制备方法在第一绝缘层和第二绝缘层上形成贯穿所述第二绝缘层和所述第一绝缘层的第一过孔，所述第一过孔的第一绝缘层侧壁与第二绝缘层侧壁平滑连接，以避免出现在第一绝缘层与第二绝缘层之间形成倒钩角，导致像素电极发生断裂的现象，从而降低了接触电阻，提高了产品良率以及制备工艺的稳定性。

Description

一种显示基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。
背景技术
图1为现有技术中显示基板的结构示意图。如图1所示，在液晶显示装置的制备过程中，通常在树脂层101之下形成由氮化硅材料构成的钝化层102，所述钝化层102作为水汽的阻挡层，可以提高薄膜晶体管的性能。在工艺过程中，首先对树脂层101进行曝光显影和固化工艺，之后对所述钝化层102进行刻蚀形成过孔。由于树脂层101与钝化层102的刻蚀速率不同，会造成钝化层102的横向刻蚀，从而在树脂层101与钝化层102之间形成倒钩角(如图中A区域所示)，这将导致在后续工序中，沉积像素电极时发生断裂，造成接触不良。
发明内容
为解决上述问题，本发明提供一种显示基板及其制备方法、显示装置，用于解决现有技术中树脂层与钝化层之间形成倒钩角，导致像素电极沉积时发生断裂，从而造成接触不良的问题。
为此，本发明提供一种显示基板的制备方法，包括：
在衬底基板上形成第一绝缘层；
在所述第一绝缘层之上形成第二绝缘层,所述第二绝缘层的刻蚀速率小于所述第一绝缘层的刻蚀速率；
在所述第二绝缘层和所述第一绝缘层上形成贯穿所述第二绝缘层和所述第一绝缘层的第一过孔，所述第一过孔的第二绝缘层侧壁与第一绝缘层侧壁平滑连接。
可选的，所述在衬底基板上形成第一绝缘层的步骤包括：
在衬底基板上形成薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极；
在所述薄膜晶体管之上形成所述第一绝缘层，所述第一过孔与所述薄膜晶体管的漏极对应设置。
可选的，所述第一绝缘层的构成材料包括氮化硅，所述第二绝缘层的构成材料包括树脂材料。
可选的，所述在所述第二绝缘层和所述第一绝缘层上形成贯穿所述第二绝缘层和所述第一绝缘层的第一过孔的步骤包括：
对所述第二绝缘层进行刻蚀处理以形成第一中间过孔，所述第一中间过孔与所述薄膜晶体管的漏极对应；
对所述第一绝缘层进行刻蚀处理以形成第二中间过孔，所述第二中间过孔与所述薄膜晶体管的漏极对应；
通过对所述第二绝缘层进行固化处理在所述第二中间过孔的第一绝缘层侧壁之上形成第二绝缘层薄膜，所述第一过孔由所述第一中间过孔和所述第二中间过孔构成。
可选的，对所述第一绝缘层进行刻蚀处理的条件为：功率范围包括4000mW至7000mW。
可选的，对所述第一绝缘层进行刻蚀处理的条件为：刻蚀气体为六氟化硫和氦气的混合气体。
可选的，对所述第二绝缘层进行固化处理的条件为：温度范围包括245℃至255℃，时间范围包括20min至40min。
可选的，对所述第二绝缘层进行固化处理的条件为：所述温度为250℃，所述时间为30min。
可选的，所述对所述第二绝缘层进行刻蚀处理以形成第一中间过孔的步骤之后，所述对所述第一绝缘层进行刻蚀处理以形成第二中间过孔的步骤之前包括：
对所述第二绝缘层进行预固化处理，所述预固化处理的条件为：温度为130℃，时间为200sec。
可选的，形成第二绝缘层的条件为：曝光剂量小于100mj，干燥压力小于26pa，显影时间大于70sec。
本发明还提供一种显示基板，包括衬底基板，所述衬底基板上设置有第一绝缘层，所述第一绝缘层之上设置有第二绝缘层,所述第二绝缘层的刻蚀速率小于所述第一绝缘层的刻蚀速率，所述第二绝缘层和所述第一绝缘层上设置有贯穿所述第二绝缘层和所述第一绝缘层的第一过孔，所述第一过孔的第二绝缘层侧壁与第一绝缘层侧壁平滑连接。
可选的，所述衬底基板上设置有薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极，所述第一绝缘层设置在所述薄膜晶体管之上，所述第一过孔与所述薄膜晶体管的漏极对应设置。
可选的，所述第一绝缘层的构成材料包括氮化硅，所述第二绝缘层的构成材料包括树脂材料。
可选的，第一绝缘层侧壁之上形成有第一绝缘层薄膜，以使第二绝缘层侧壁与第一绝缘层侧壁平滑连接。
本发明还提供一种显示装置，包括上述任一显示基板。
本发明具有下述有益效果：
本发明提供的显示基板及其制备方法、显示装置中，所述制备方法在第一绝缘层和第二绝缘层上形成贯穿所述第二绝缘层和所述第一绝缘层的第一过孔，所述第一过孔的第一绝缘层侧壁与第二绝缘层侧壁平滑连接，以避免出现在第一绝缘层与第二绝缘层之间形成倒钩角，导致像素电极发生断裂的现象，从而降低了接触电阻，提高了产品良率以及制备工艺的稳定性。
附图说明
图1为现有技术中显示基板的结构示意图；
图2为本发明实施例一提供的一种显示基板的制备方法的流程图；
图3为实施例一中形成第一中间过孔的示意图；
图4为实施例一中形成第二中间过孔的示意图；
图5为实施例一中形成第一过孔的示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的显示基板及其制备方法、显示装置进行详细描述。
实施例一
图2为本发明实施例一提供的一种显示基板的制备方法的流程图。如图2所示，所述显示基板的制备方法包括：
步骤1001、在衬底基板上形成第一绝缘层。
步骤1002、在所述第一绝缘层之上形成第二绝缘层,所述第二绝缘层的刻蚀速率小于所述第一绝缘层的刻蚀速率。
本实施例中，所述在衬底基板上形成第一绝缘层的步骤包括：
在衬底基板上形成薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极；
在所述薄膜晶体管之上形成所述第一绝缘层，所述第一过孔与所述薄膜晶体管的漏极对应设置。
图3为实施例一中形成第一中间过孔的示意图。如图3所示，所述薄膜晶体管包括栅极、有源层、源极以及漏极。具体来说，在衬底基板103上形成栅极104，在所述栅极104上形成栅绝缘层105，在所述栅绝缘层105上形成有源层106，在所述有源层106上形成源极107和漏极108。
本实施例中，所述第一绝缘层包括钝化层，所述第二绝缘层包括树脂层。具体来说，在所述源极107和所述漏极108上形成钝化层102。所述钝化层102的构成材料包括氮化硅，在所述钝化层102上形成树脂层101。
步骤1003、在所述第二绝缘层和所述第一绝缘层上形成贯穿所述第二绝缘层和所述第一绝缘层的第一过孔，所述第一过孔的第二绝缘层侧壁与第一绝缘层侧壁平滑连接。
本实施例中，“平滑连接”是指第一过孔的树脂层侧壁与钝化层侧壁之间的连接处平缓衔接，使得所述树脂层侧壁与所述钝化层侧壁之间平滑过渡，不会出现非常明显的凹凸不平或者倒钩角，上述凹凸不平或者倒钩角将导致在后续工序中，沉积像素电极时发生断裂，造成接触不良。
本实施例中，所述在所述第二绝缘层和所述第一绝缘层上形成贯穿所述第二绝缘层和所述第一绝缘层的第一过孔的步骤包括：
步骤2001、对所述第二绝缘层进行刻蚀处理以形成第一中间过孔，所述第一中间过孔与所述薄膜晶体管的漏极对应。
首先，在所述树脂层101上涂敷光刻胶，采用掩膜板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶去除区域对应于形成第一中间过孔202的图形区域，所述光刻胶保留区域对应于所述图形区域之外的其它区域。然后，对所述树脂层101进行刻蚀以在所述树脂层101上与所述漏极108对应的区域形成第一中间过孔202。本实施例中，考虑到所述树脂层101的坡度角过大的话，在后续工艺过程中对所述树脂层101进行正式固化处理时树脂不容易流动，因此将对树脂层101的曝光剂量限定为小于100mj，干燥压力限定为小于26pa，显影时间限定为大于70sec。优选的，所述对所述树脂层进行刻蚀处理以形成第一中间过孔的步骤之后，对所述树脂层101进行预固化处理，所述预固化处理的条件如下：温度为130℃，时间为200sec，从而使得所述树脂层101更加坚硬和耐受干法刻蚀。
步骤2002、对所述第一绝缘层进行刻蚀处理以形成第二中间过孔，所述第二中间过孔与所述薄膜晶体管的漏极对应。
图4为实施例一中形成第二中间过孔的示意图。如图4所示，在所述树脂层101上涂敷光刻胶，采用掩膜板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶去除区域对应于形成第二中间过孔203的图形区域，所述光刻胶保留区域对应于所述图形区域之外的其它区域。然后，对所述钝化层102进行刻蚀以在所述钝化层102上与所述漏极108对应的区域形成第二中间过孔203。可选的，所述刻蚀工艺为干法刻蚀。由于所述树脂层101的刻蚀耐受性较高而所述钝化层102的横向刻蚀速度较快，因此所述刻蚀气体为六氟化硫和氦气的混合气体，以降低所述钝化层102的横向刻蚀速度。同时，所述干法刻蚀的功率范围包括4000mW至7000mW，以降低对所述树脂层101表面的损伤。
步骤2003、通过对所述第二绝缘层进行固化处理在所述第二中间过孔的第一绝缘层侧壁之上形成第二绝缘层薄膜，所述第一过孔由所述第一中间过孔和所述第二中间过孔构成。
图5为实施例一中形成第一过孔的示意图。如图5，所述树脂层101只经过预固化处理，仍然处于较软的状态。此时，随后对所述树脂层101进行正式的固化处理以形成第一过孔201。对所述树脂层101进行固化处理的条件为：温度范围包括245℃至255℃，时间范围包括20min至40min。优选的，对所述树脂层101进行固化处理的条件为：所述温度为250℃，所述时间为30min。通过对所述树脂层101的固化处理，以实现树脂的横向流动，从而可以在所述钝化层侧壁之上形成树脂薄膜109，所述树脂薄膜109覆盖所述倒钩角，从而使得所述第一过孔201的树脂层侧壁与钝化层侧壁平滑连接。同时，对所述树脂层101进行固化处理时，树脂的流动可以进一步降低干法刻蚀造成的树脂层表面的粗糙度，从而提升后续工艺的稳定性。
本实施例提供的显示基板的制备方法在第一绝缘层和第二绝缘层上形成贯穿所述第二绝缘层和所述第一绝缘层的第一过孔，所述第一过孔的第一绝缘层侧壁与第二绝缘层侧壁平滑连接，以避免出现在第一绝缘层与第二绝缘层之间形成倒钩角，导致像素电极发生断裂的现象，从而降低了接触电阻，提高了产品良率以及制备工艺的稳定性。
实施例二
本实施例提供一种显示基板，包括衬底基板，所述衬底基板上设置有第一绝缘层，所述第一绝缘层之上设置有第二绝缘层,所述第二绝缘层的刻蚀速率小于所述第一绝缘层的刻蚀速率，所述第二绝缘层和所述第一绝缘层上设置有贯穿所述第二绝缘层和所述第一绝缘层的第一过孔，所述第一过孔的第二绝缘层侧壁与第一绝缘层侧壁平滑连接。可选的，所述衬底基板上设置有薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极，所述第一绝缘层设置在所述薄膜晶体管之上，所述第一过孔与所述薄膜晶体管的漏极对应设置。优选的，所述第一绝缘层包括钝化层，所述第二绝缘层包括树脂层。
本实施例中，“平滑连接”是指第一过孔的树脂层侧壁与钝化层侧壁之间的连接处平缓衔接，使得所述树脂层侧壁与所述钝化层侧壁之间平滑过渡，不会出现非常明显的凹凸不平或者倒钩角，上述凹凸不平或者倒钩角将导致在后续工序中，沉积像素电极时发生断裂，造成接触不良。
参见图5，在衬底基板103上设置有栅极104，在所述栅极104上设置有栅绝缘层105，在所述栅绝缘层105上设置有有源层106，在所述有源层106上设置有源极107和漏极108。在所述源极107和所述漏极108上设置有钝化层102。可选的，所述钝化层的构成材料包括氮化硅。在所述钝化层102上设置有树脂层101。所述树脂层101和钝化层102上设置有第一过孔201，所述第一过孔201与所述漏极108对应设置，所述第一过孔201的树脂层侧壁与钝化层侧壁平滑连接，以避免出现在树脂层与钝化层之间形成倒钩角，导致像素电极发生断裂的现象，从而降低了接触电阻，提高了产品良率以及制备工艺的稳定性。
优选的，所述钝化层侧壁之上形成有树脂薄膜109。所述树脂薄膜109覆盖所述倒钩角，从而使得所述第一过孔201的树脂层侧壁与钝化层侧壁平滑连接。
本实施例提供的显示基板中，所述显示基板的制备方法在第一绝缘层和第二绝缘层上形成贯穿所述第二绝缘层和所述第一绝缘层的第一过孔，所述第一过孔的第一绝缘层侧壁与第二绝缘层侧壁平滑连接，以避免出现在第一绝缘层与第二绝缘层之间形成倒钩角，导致像素电极发生断裂的现象，从而降低了接触电阻，提高了产品良率以及制备工艺的稳定性。
实施例三
本实施例提供一种显示装置，包括上述实施例二提供的显示基板，具体内容可参照上述实施例二的描述，此处不再赘述。
本实施例提供的显示装置中，所述显示基板的制备方法在第一绝缘层和第二绝缘层上形成贯穿所述第二绝缘层和所述第一绝缘层的第一过孔，所述第一过孔的第一绝缘层侧壁与第二绝缘层侧壁平滑连接，以避免出现在第一绝缘层与第二绝缘层之间形成倒钩角，导致像素电极发生断裂的现象，从而降低了接触电阻，提高了产品良率以及制备工艺的稳定性。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (15)

1.一种显示基板的制备方法，其特征在于，包括：
在衬底基板上形成第一绝缘层；
在所述第一绝缘层之上形成第二绝缘层,所述第二绝缘层的刻蚀速率小于所述第一绝缘层的刻蚀速率；
在所述第二绝缘层和所述第一绝缘层上形成贯穿所述第二绝缘层和所述第一绝缘层的第一过孔，所述第一过孔的第二绝缘层侧壁与第一绝缘层侧壁平滑连接。
2.根据权利要求1所述的显示基板的制备方法，其特征在于，所述在衬底基板上形成第一绝缘层的步骤包括：
在衬底基板上形成薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极；
在所述薄膜晶体管之上形成所述第一绝缘层，所述第一过孔与所述薄膜晶体管的漏极对应设置。
3.根据权利要求2所述的显示基板的制备方法，其特征在于，所述第一绝缘层的构成材料包括氮化硅，所述第二绝缘层的构成材料包括树脂材料。
4.根据权利要求3所述的显示基板的制备方法，其特征在于，所述在所述第二绝缘层和所述第一绝缘层上形成贯穿所述第二绝缘层和所述第一绝缘层的第一过孔的步骤包括：
对所述第二绝缘层进行刻蚀处理以形成第一中间过孔，所述第一中间过孔与所述薄膜晶体管的漏极对应；
对所述第一绝缘层进行刻蚀处理以形成第二中间过孔，所述第二中间过孔与所述薄膜晶体管的漏极对应；
通过对所述第二绝缘层进行固化处理在所述第二中间过孔的第一绝缘层侧壁之上形成第二绝缘层薄膜，所述第一过孔由所述第一中间过孔和所述第二中间过孔构成。
5.根据权利要求4所述的显示基板的制备方法，其特征在于，对所述第一绝缘层进行刻蚀处理的条件为：功率范围包括4000mW至7000mW。
6.根据权利要求4所述的显示基板的制备方法，其特征在于，对所述第一绝缘层进行刻蚀处理的条件为：刻蚀气体为六氟化硫和氦气的混合气体。
7.根据权利要求4所述的显示基板的制备方法，其特征在于，对所述第二绝缘层进行固化处理的条件为：温度范围包括245℃至255℃，时间范围包括20min至40min。
8.根据权利要求7所述的显示基板的制备方法，其特征在于，对所述第二绝缘层进行固化处理的条件为：所述温度为250℃，所述时间为30min。
9.根据权利要求4所述的显示基板的制备方法，其特征在于，所述对所述第二绝缘层进行刻蚀处理以形成第一中间过孔的步骤之后，所述对所述第一绝缘层进行刻蚀处理以形成第二中间过孔的步骤之前包括：
对所述第二绝缘层进行预固化处理，所述预固化处理的条件为：温度为130℃，时间为200sec。
10.根据权利要求1所述的显示基板的制备方法，其特征在于，形成第二绝缘层的条件为：曝光剂量小于100mj，干燥压力小于26pa，显影时间大于70sec。
11.一种显示基板，其特征在于，包括衬底基板，所述衬底基板上设置有第一绝缘层，所述第一绝缘层之上设置有第二绝缘层,所述第二绝缘层的刻蚀速率小于所述第一绝缘层的刻蚀速率，所述第二绝缘层和所述第一绝缘层上设置有贯穿所述第二绝缘层和所述第一绝缘层的第一过孔，所述第一过孔的第二绝缘层侧壁与第一绝缘层侧壁平滑连接。
12.根据权利要求11所述的显示基板，其特征在于，所述衬底基板上设置有薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极，所述第一绝缘层设置在所述薄膜晶体管之上，所述第一过孔与所述薄膜晶体管的漏极对应设置。
13.根据权利要求12所述的显示基板，其特征在于，所述第一绝缘层的构成材料包括氮化硅，所述第二绝缘层的构成材料包括树脂材料。
14.根据权利要求11所述的显示基板，其特征在于，第一绝缘层侧壁之上形成有第一绝缘层薄膜，以使第二绝缘层侧壁与第一绝缘层侧壁平滑连接。
15.一种显示装置，其特征在于，包括权利要求11-14任一所述的显示基板。
CN201510372763.3A 2015-06-30 2015-06-30 一种显示基板及其制备方法、显示装置 Pending CN105097668A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510372763.3A CN105097668A (zh) 2015-06-30 2015-06-30 一种显示基板及其制备方法、显示装置
PCT/CN2015/099155 WO2017000521A1 (en) 2015-06-30 2015-12-28 Array substrate, display device having the same, and fabricating method thereof
US15/030,596 US9647008B2 (en) 2015-06-30 2015-12-28 Method of forming contact structure in array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510372763.3A CN105097668A (zh) 2015-06-30 2015-06-30 一种显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN105097668A true CN105097668A (zh) 2015-11-25

Family

ID=54577796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510372763.3A Pending CN105097668A (zh) 2015-06-30 2015-06-30 一种显示基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US9647008B2 (zh)
CN (1) CN105097668A (zh)
WO (1) WO2017000521A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017000521A1 (en) * 2015-06-30 2017-01-05 Boe Technology Group Co., Ltd. Array substrate, display device having the same, and fabricating method thereof
CN108155196A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801848A (zh) * 2019-01-18 2019-05-24 合肥鑫晟光电科技有限公司 显示面板、阵列基板、过孔结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040087067A (ko) * 2003-04-04 2004-10-13 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
CN1917155A (zh) * 2005-08-18 2007-02-21 三星电子株式会社 薄膜晶体管基板及其制造
US20080061446A1 (en) * 2002-03-07 2008-03-13 Chun-Gi You Semiconductor device with contact structure and manufacturing method thereof
US20130146900A1 (en) * 2011-12-12 2013-06-13 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200904B1 (en) 1999-06-01 2001-03-13 United Microelectronics Corp. Method of forming a contact hole of a DRAM
KR100824356B1 (ko) * 2002-01-09 2008-04-22 삼성전자주식회사 감광성 수지 조성물 및 이를 사용한 패턴의 형성방법
US7187123B2 (en) * 2004-12-29 2007-03-06 Dupont Displays, Inc. Display device
KR101648806B1 (ko) * 2009-07-20 2016-08-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TW201104934A (en) * 2009-07-24 2011-02-01 Harvatek Corp Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and manufacturing method thereof
CN103151266B (zh) * 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR20140088810A (ko) 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI545733B (zh) 2014-02-11 2016-08-11 群創光電股份有限公司 顯示面板
CN105097668A (zh) 2015-06-30 2015-11-25 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080061446A1 (en) * 2002-03-07 2008-03-13 Chun-Gi You Semiconductor device with contact structure and manufacturing method thereof
KR20040087067A (ko) * 2003-04-04 2004-10-13 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
CN1917155A (zh) * 2005-08-18 2007-02-21 三星电子株式会社 薄膜晶体管基板及其制造
US20130146900A1 (en) * 2011-12-12 2013-06-13 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017000521A1 (en) * 2015-06-30 2017-01-05 Boe Technology Group Co., Ltd. Array substrate, display device having the same, and fabricating method thereof
US9647008B2 (en) 2015-06-30 2017-05-09 Boe Technology Group Co., Ltd. Method of forming contact structure in array substrate
CN108155196A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
WO2019127636A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN108155196B (zh) * 2017-12-28 2020-11-03 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Also Published As

Publication number Publication date
US20170005117A1 (en) 2017-01-05
WO2017000521A1 (en) 2017-01-05
US9647008B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
KR101530459B1 (ko) 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
US20140209895A1 (en) Array substrate, fabrication method thereof and display device
CN105097668A (zh) 一种显示基板及其制备方法、显示装置
CN105845721B (zh) 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备
CN103779356A (zh) 一种显示面板母板及其制备方法
CN103227111B (zh) 半导体器件的制造方法
CN104393051A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN103811502A (zh) 阵列基板、阵列基板的制备方法、显示装置
CN103730511B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
US20180097116A1 (en) Thin film transistor and method of manufacturing same
CN104091809A (zh) 一种阵列基板、其制备方法、液晶显示屏及显示装置
WO2016011755A1 (zh) 薄膜晶体管及其制备方法、显示基板和显示设备
CN105047611A (zh) 阵列基板及其制作方法、显示装置
CN104393002A (zh) 一种显示基板及其制作方法、显示装置
CN103177957A (zh) 避免金属尖角的方法
WO2015165226A1 (zh) 显示基板的制造方法和显示基板
CN103107140B (zh) 一种薄膜晶体管阵列基板及其制作方法
CN104867826A (zh) 一种避免硅片边缘薄膜剥离的方法
CN103928304A (zh) 一种多晶硅上小尺寸图形结构的制备方法
CN104979292A (zh) 一种形成不同侧墙结构的方法
CN102479699A (zh) 超级结半导体器件结构的制作方法
CN103928348B (zh) 双栅极的分离方法
CN104347496A (zh) 显示面板制作方法
CN106876254A (zh) 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法
WO2020047882A1 (zh) 一种阵列基板及其制备方法、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151125

RJ01 Rejection of invention patent application after publication