CN106876254A - 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法 - Google Patents

阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法 Download PDF

Info

Publication number
CN106876254A
CN106876254A CN201710150017.9A CN201710150017A CN106876254A CN 106876254 A CN106876254 A CN 106876254A CN 201710150017 A CN201710150017 A CN 201710150017A CN 106876254 A CN106876254 A CN 106876254A
Authority
CN
China
Prior art keywords
film layer
layer
offset plate
photoresist
photoetching offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710150017.9A
Other languages
English (en)
Other versions
CN106876254B (zh
Inventor
刘清召
王珂
王久石
曹占锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710150017.9A priority Critical patent/CN106876254B/zh
Publication of CN106876254A publication Critical patent/CN106876254A/zh
Application granted granted Critical
Publication of CN106876254B publication Critical patent/CN106876254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种膜层图形的制备方法、薄膜晶体管、阵列基板及显示装置，包括：在衬底上形成光刻胶层；对光刻胶进行曝光显影，形成光刻胶图形；形成第一膜层，第一膜层包括设置在光刻胶图形上面的第一部分和设置在光刻胶图形之间的缝隙的第二部分；在第一膜层的第一部分上面，形成粘附层；去除光刻胶图形和所述光刻胶图形上的第一膜层的第一部分，以形成第一膜层图形。本发明实施例降低了膜层的吸附和和沉积，提升了膜层的生成良率。

Description

阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法
技术领域
本文涉及但不限于显示技术，尤指一种阵列基板、显示装置、薄膜晶体管、膜层图形的制备方法。
背景技术
剥离(Lift Off)工艺是一种有别于传统刻蚀工艺，可在纳米至厘米尺度范围形成微观结构图形的技术。Lift Off工艺主要用在所需沉积的两层薄膜刻蚀选择比较低、以及刻蚀过程会损伤下方膜层的情况。图1(a)为相关技术中剥离工艺第一示意图，如图1(a)所示，首先利用曝光技术在基底1上形成用于刻蚀操作的光刻(PR)胶图案2，将薄膜3沉积在PR胶上。图1(b)为相关技术中剥离工艺的第二示意图，如图1(b)所示，当剥离PR胶时，PR胶被溶解，PR胶上的薄膜层随之被除去。而没有PR胶的地方，沉积的薄膜留了下来，图案得以形成。
PR胶被溶解后，PR胶上薄膜层在移动过程中被打散为细小的颗粒，这些颗粒就像杂质粒子(particle)一样，易吸附在形成的图案上，剥离过程不易除去，最终影响膜层的良率。另外，部分PR的侧壁上也会沉积一定的薄膜，当需要除去的薄膜被处理完成时，侧壁上的薄膜还可能残留在侧壁上，也将影响膜层的良率。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供一种阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法，能够避免薄膜的吸附和沉积，提升生成膜层的良率。
本发明实施例提供了一种膜层图形的制备方法，包括：
在衬底上形成光刻胶层；
对所述光刻胶进行曝光显影，形成光刻胶图形；
形成第一膜层，所述第一膜层包括设置在光刻胶图形上面的第一部分和设置在光刻胶图形之间的缝隙的第二部分；
在所述第一膜层的第一部分上面，形成粘附层；
去除所述光刻胶图形和所述光刻胶图形上的所述第一膜层的第一部分，以形成第一膜层图形。
可选的，所述形成粘附层具体包括：
在所述第一膜层上形成粘附层薄膜，进行曝光显影，以形成所述粘附层。
可选的，所述光刻胶层为负性光刻胶。
可选的，所述光刻胶图形在垂直于所述衬底方向的截面为两个或两个以上倒梯形结构。
可选的，所述粘附层材料包括有机树脂胶。
另一方面，本发明实施例还提供一种薄膜晶体管，包括：采用上述制备方法制备。
可选的，所述第一膜层为：栅极层或源漏极层。
再一方面，本发明实施例还提供一种阵列基板，包括采用上述薄膜晶体管。
还一方面，本发明实施例还提供一种显示装置，包括采用上述阵列基板。
与相关技术相比，本申请技术方案包括：在衬底上形成光刻胶层；对光刻胶进行曝光显影，形成光刻胶图形；形成第一膜层，第一膜层包括设置在光刻胶图形上面的第一部分和设置在光刻胶图形之间的缝隙的第二部分；在第一膜层的第一部分上面，形成粘附层；去除光刻胶图形和所述光刻胶图形上的第一膜层的第一部分，以形成第一膜层图形。本发明实施例降低了膜层的吸附和和沉积，提升了膜层的生成良率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1(a)为相关技术中剥离工艺第一示意图；
图1(b)为相关技术中剥离工艺的第二示意图；
图2为本发明实施例膜层图形的制备方法的流程图；
图3(a)为本发明实施例形成粘附层时的膜层结构示意图；
图3(b)为本发明实施例剥离过程示意图；
如图4(a)为本发明实施例制备薄膜晶体管的第一示意图；
如图4(b)为本发明实施例制备薄膜晶体管的第二示意图；
如图4(c)为本发明实施例制备薄膜晶体管的第三示意图；
如图4(d)为本发明实施例制备薄膜晶体管的第四示意图；
如图4(e)为本发明实施例制备薄膜晶体管的第五示意图；
如图4(f)为本发明实施例制备薄膜晶体管的第六示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
图2为本发明实施例膜层图形的制备方法的流程图，如图2所示，包括：
步骤200、在衬底上形成光刻胶层5；
步骤201、对光刻胶进行曝光显影，形成光刻胶图形；
这里，光刻胶指光刻胶层中的光刻胶。
步骤202、形成第一膜层3；这里，第一膜层3包括设置在光刻胶图形上面的第一部分3-1和设置在光刻胶图形之间的缝隙的第二部分3-2；
步骤203、在第一膜层的第一部分3-1上面，形成粘附层4；
可选的，本发明实施例形成粘附层具体包括：
在第一膜层上形成粘附层薄膜，对形成的粘附层薄膜进行曝光显影，以形成粘附层。
需要说明的是，本发明实施例粘附层可以采用沉积、悬涂、刮涂等方式添加到本发明实施例的薄膜层上。可以由本领域技术人员根据工艺要求、成本、及材料进行分析确定。粘附层可以增大剥离过程中膜层碎片的尺寸，避免需要剥离的膜层被吸附。
步骤204、去除光刻胶图形和所述光刻胶图形上的第一膜层3的第一部分3-1，以形成第一膜层图形。
图3(a)为本发明实施例形成粘附层时的膜层结构示意图，如图3(a)所示，光刻胶图形为倒梯形结构，粘附层为本发明实施例新增的图层；图3(b)为本发明实施例剥离过程示意图，如图3(b)所示，粘附层粘附第一膜层的第一部分3-1，侧壁部分在剥离过程中被剥离且体积较大。避免了沉积和吸附。
可选的，本发明实施例光刻胶层为负性光刻胶。
需要说明的是，本发明实施例负性光刻胶可以包括：AZ-CTP-100、KMT-T456；上述材料为本领域技术人员公知的材料代码，在此不作赘述。
可选的，本发明实施例光刻胶图形在垂直于衬底方向的截面为两个或两个以上倒梯形结构。
需要说明的是，倒梯形结构可以避免膜层在侧壁的沉积，提升膜层生成的良率。本发明实施例还可以采用其他种类的光刻胶，用于实现本发明实施例的倒梯形结构。另外，倒梯形结构尺寸可以参照相关技术中矩形光刻胶的尺寸由本领域技术人员进行分析确定，一般设置倒梯形结构的上边长与相关技术中矩形光刻胶的边长相同。
可选的，本发明实施例粘附层材料包括有机树脂胶。
可选的，本发明实施例粘附层由在剥离液中不溶解的有机树脂胶构成。
可选的，本发明实施例粘附层可以由以下材料之一构成：DL-1001-C、JM608-SS、JM549、JM548，上述材料为本领域技术人员公知的材料代码，在此不作赘述。
与相关技术相比，本申请技术方案包括：在衬底上形成光刻胶层；对光刻胶进行曝光显影，形成光刻胶图形；形成第一膜层，第一膜层包括设置在光刻胶图形上面的第一部分和设置在光刻胶图形之间的缝隙的第二部分；在第一膜层的第一部分上面，形成粘附层；去除光刻胶图形和所述光刻胶图形上的第一膜层的第一部分，以形成第一膜层图形。本发明实施例降低了膜层的吸附和和沉积，提升了膜层的生成良率。
本发明实施例还提供一种薄膜晶体管，薄膜晶体管中膜层图形的制备方法包括：
在衬底上形成光刻胶层；
对光刻胶进行曝光显影，形成光刻胶图形；
这里，光刻胶指光刻胶层中的光刻胶。
形成第一膜层；这里，第一膜层包括设置在光刻胶图形上面的第一部分和设置在光刻胶图形之间的缝隙的第二部分；
在第一膜层的第一部分上面，形成粘附层；
可选的，本发明实施例形成粘附层具体包括：
在第一膜层上形成粘附层薄膜，对形成的粘附层薄膜进行曝光显影，以形成粘附层。
需要说明的是，本发明实施例粘附层可以采用沉积、悬涂、刮涂等方式添加到本发明实施例的薄膜层上。可以由本领域技术人员根据工艺要求、成本、及材料进行分析确定。粘附层可以增大剥离过程中膜层碎片的尺寸，避免需要剥离的膜层被吸附。
去除光刻胶图形和所述光刻胶图形上的第一膜层的第一部分，以形成第一膜层图形。
可选的，本发明实施例光刻胶层为负性光刻胶。
需要说明的是，本发明实施例负性光刻胶可以包括：AZ-CTP-100、KMT-T456；上述材料为本领域技术人员公知的材料代码，在此不作赘述。
可选的，本发明实施例光刻胶图形在垂直于衬底方向的截面为两个或两个以上倒梯形结构。
需要说明的是，倒梯形结构可以避免膜层在侧壁的沉积，提升膜层生成的良率。本发明实施例还可以采用其他种类的光刻胶，用于实现本发明实施例的倒梯形结构。另外，倒梯形结构尺寸可以参照相关技术中矩形光刻胶的尺寸由本领域技术人员进行分析确定，一般设置倒梯形结构的上边长与相关技术中矩形光刻胶的边长相同。
可选的，本发明实施例粘附层材料包括有机树脂胶。
可选的，本发明实施例粘附层由在剥离液中不溶解的有机树脂胶构成。
可选的，本发明实施例粘附层可以由以下材料之一构成：DL-1001-C、JM608-SS、JM549、JM548，上述材料为本领域技术人员公知的材料代码，在此不作赘述。
如图4(a)为本发明实施例制备薄膜晶体管的第一示意图，如图4(a)所示，依次在基底上从下至上形成金属层(Gate)、栅极绝缘层(GI)和半导体层(Active)(IGZO 700)，并完成形成刻蚀图案。
如图4(b)为本发明实施例制备薄膜晶体管的第二示意图，如图4(b)所示，在半导体上沉积负性光刻胶，形成光刻胶层5(可以是1.2微米(μm))并曝光显影；最终只保留沟道上方的负性光刻胶；
如图4(c)为本发明实施例制备薄膜晶体管的第三示意图，如图4(c)所示，在负性光刻胶上沉积第一膜层3，第一膜层3可以是栅极层或源漏极层，包括设置在光刻胶图形上面的第一部分3-1和设置在光刻胶图形之间的缝隙的第二部分3-2；
如图4(d)为本发明实施例制备薄膜晶体管的第四示意图，如图4(d)所示，第一膜层3上形成粘附层4；
如图4(e)为本发明实施例制备薄膜晶体管的第五示意图，如图4(e)所示，对粘附层4进行曝光显影处理形成图案，最终只有沟道上方有粘附胶。
如图4(f)为本发明实施例制备薄膜晶体管的第六示意图，如图4(f)所示，进行剥离处理，粘附层上的粘附胶顺利带走预除去第一膜层3的设置在光刻胶图形上面的第一部分3-1。
与相关技术相比，本申请技术方案包括：形成光刻胶层；对光刻胶进行曝光显影，形成光刻胶图形；形成第一膜层，第一膜层包括设置在光刻胶图形上面的第一部分和设置在光刻胶图形之间的缝隙的第二部分；在第一膜层的第一部分上面，形成粘附层；去除光刻胶图形和所述光刻胶图形上的第一膜层的第一部分，以形成第一膜层图形。本发明实施例降低了膜层的吸附和和沉积，提升了膜层的生成良率。
本发明实施例还提供一种阵列基板，包括采用上述薄膜晶体管的制备方法制备的的薄膜晶体管。
本发明实施例还提供一种显示装置，包括采用上述阵列基板。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件(例如处理器)完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的每个模块/单元可以采用硬件的形式实现，例如通过集成电路来实现其相应功能，也可以采用软件功能模块的形式实现，例如通过处理器执行存储于存储器中的程序/指令来实现其相应功能。本发明不限制于任何特定形式的硬件和软件的结合。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种膜层图形的制备方法，包括：
在衬底上形成光刻胶层；
对所述光刻胶进行曝光显影，形成光刻胶图形；
形成第一膜层，所述第一膜层包括设置在光刻胶图形上面的第一部分和设置在光刻胶图形之间的缝隙的第二部分；
在所述第一膜层的第一部分上面，形成粘附层；
去除所述光刻胶图形和所述光刻胶图形上的所述第一膜层的第一部分，以形成第一膜层图形。
2.根据权利要求1所述的制备方法，其特征在于，所述形成粘附层具体包括：
在所述第一膜层上形成粘附层薄膜，进行曝光显影，以形成所述粘附层。
3.根据权利要求1所述的制备方法，其特征在于，所述光刻胶层为负性光刻胶。
4.根据权利要求3所述的制备方法，其特征在于，所述光刻胶图形在垂直于所述衬底方向的截面为两个或两个以上倒梯形结构。
5.根据权利要求1～4任一项所述的制备方法，其特征在于，所述粘附层材料包括有机树脂胶。
6.一种薄膜晶体管，其特征在于，采用权利要求6～8任一项制备方法制备。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述第一膜层为：栅极层或源漏极层。
8.一种阵列基板，其特征在于，包括权利要求6或7所述的薄膜晶体管。
9.一种显示装置，其特征在于，包括权利要求8所述的阵列基板。
CN201710150017.9A 2017-03-14 2017-03-14 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法 Active CN106876254B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710150017.9A CN106876254B (zh) 2017-03-14 2017-03-14 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710150017.9A CN106876254B (zh) 2017-03-14 2017-03-14 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法

Publications (2)

Publication Number Publication Date
CN106876254A true CN106876254A (zh) 2017-06-20
CN106876254B CN106876254B (zh) 2019-05-28

Family

ID=59170405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710150017.9A Active CN106876254B (zh) 2017-03-14 2017-03-14 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法

Country Status (1)

Country Link
CN (1) CN106876254B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148717A (zh) * 2018-08-15 2019-01-04 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN110610901A (zh) * 2019-08-22 2019-12-24 武汉华星光电技术有限公司 阵列基板及其制备方法
CN113871537A (zh) * 2021-08-24 2021-12-31 中国华能集团清洁能源技术研究院有限公司 一种器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076660A1 (en) * 1998-11-25 2002-06-20 Yuji Toyota Method of forming wiring pattern
US20030124833A1 (en) * 2001-12-31 2003-07-03 Ho-Ming Tong Bump fabrication process
CN101246858A (zh) * 2008-03-17 2008-08-20 友达光电股份有限公司 像素的形成方法
CN103545239A (zh) * 2013-09-17 2014-01-29 新磊半导体科技（苏州）有限公司 一种基于薄膜型的外延片剥离工艺
CN104319293A (zh) * 2014-11-10 2015-01-28 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076660A1 (en) * 1998-11-25 2002-06-20 Yuji Toyota Method of forming wiring pattern
US20030124833A1 (en) * 2001-12-31 2003-07-03 Ho-Ming Tong Bump fabrication process
CN101246858A (zh) * 2008-03-17 2008-08-20 友达光电股份有限公司 像素的形成方法
CN103545239A (zh) * 2013-09-17 2014-01-29 新磊半导体科技（苏州）有限公司 一种基于薄膜型的外延片剥离工艺
CN104319293A (zh) * 2014-11-10 2015-01-28 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148717A (zh) * 2018-08-15 2019-01-04 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
WO2020034269A1 (zh) * 2018-08-15 2020-02-20 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN109148717B (zh) * 2018-08-15 2020-06-12 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN110610901A (zh) * 2019-08-22 2019-12-24 武汉华星光电技术有限公司 阵列基板及其制备方法
CN113871537A (zh) * 2021-08-24 2021-12-31 中国华能集团清洁能源技术研究院有限公司 一种器件的制造方法

Also Published As

Publication number Publication date
CN106876254B (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
CN108539016B (zh) 柔性衬底及其制备方法、显示面板的制备方法和显示装置
CN103545378B (zh) 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN102842587B (zh) 阵列基板及其制作方法、显示装置
US9679995B2 (en) Method for manufacturing thin film transistor and pixel unit thereof
CN103928470A (zh) 一种氧化物半导体tft阵列基板及其制造方法
CN104766859B (zh) Tft基板的制作方法及其结构
CN106876254A (zh) 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法
US10204802B2 (en) Method of forming via hole, array substrate and method of forming the same and display device
JP6261747B2 (ja) 薄膜トランジスタ配列基板の製造方法
CN105845721B (zh) 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备
WO2013149477A1 (zh) 薄膜晶体管、制备该薄膜晶体管的掩模板、阵列基板及显示装置
CN104393051A (zh) 一种薄膜晶体管及其制备方法、阵列基板
US9219088B2 (en) Array substrate, manufacturing method thereof, and display device
CN101060162A (zh) 有机薄膜晶体管及其制造方法和显示器件
CN105575893A (zh) 显示基板及其制作方法和显示装置
TWI546850B (zh) 顯示面板之製備方法
CN104392991A (zh) 一种阵列基板及其制备方法、显示装置
CN106711153A (zh) 一种阵列基板、阵列基板的制备方法及其显示面板
WO2016155429A1 (zh) 显示基板及其制造方法、显示装置
US10985320B2 (en) Organic transistor and manufacturing method thereof, array substrate, display device
CN105489502B (zh) 薄膜晶体管结构的制造方法
TW201622011A (zh) 一種垂直型電晶體及其製作方法
CN104112711B (zh) 共平面型氧化物半导体tft基板的制作方法
CN106338845B (zh) 液晶显示面板的制作方法
US20120129284A1 (en) Method for manufacturing liquid crystal display pixel array

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant