CN110610901A - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN110610901A
CN110610901A CN201910777809.8A CN201910777809A CN110610901A CN 110610901 A CN110610901 A CN 110610901A CN 201910777809 A CN201910777809 A CN 201910777809A CN 110610901 A CN110610901 A CN 110610901A
Authority
CN
China
Prior art keywords
photoresist layer
photoresist
layer
coating
preparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910777809.8A
Other languages
English (en)
Inventor
刘汉辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201910777809.8A priority Critical patent/CN110610901A/zh
Priority to US16/630,480 priority patent/US20210408070A1/en
Priority to PCT/CN2019/116444 priority patent/WO2021031380A1/zh
Publication of CN110610901A publication Critical patent/CN110610901A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开了一种阵列基板及其制备方法，相较于传统制备工艺，首先制备第一镀层，然后再镀层上制备第一光刻胶。本发明通过采用上述制备方法，首先在衬底基板上制备第一光刻胶层，且将所述第一光刻层进行图案化处理，然后在经过图案化处理后的第一光刻胶层上制备第一镀层，即在现有制程的基础上，调整了制备薄膜晶体管镀层和光刻胶的顺序，因此可以直接将所述第一镀层进行图案化处理，避免了后期需要将所述第一镀层进行图案化的刻蚀制程，从而省略了构图工艺中的刻蚀制程，使得制备工序简洁化，有效提高产品生产效率，降低成本。

Description

阵列基板及其制备方法
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制备方法。
背景技术
在薄膜晶体管液晶显示器和有机电致发光(Active Matrix Organic LightEmitting Diode，AMOLED)显示器领域，以铟镓锌氧化物(indium gallium zincoxide，IGZO)为代表的氧化物半导体材料成为热点。目前IGZO薄膜晶体管阵列基板的结构主要有刻蚀阻挡型、背沟道刻蚀型和共面型三种类型，其中制作工艺比较简单的是刻蚀阻挡型，IGZO上的刻蚀阻挡层，可以在形成源漏电极(S/D)时保护IGZO层不被破坏，从而提高IGZO的性能，刻蚀阻挡层的材料一般为SiNx或者SiOx。但是刻蚀阻挡层的形成需要一次额外的光刻工艺，增加了制作工艺流程。
上述IGZO薄膜晶体管阵列基板的制造工艺如下：通过6次构图工艺在基板上依次形成上述各层，其中，构图工艺包括光刻胶涂布、掩模、曝光、显影、刻蚀、光刻胶剥离等部分或全部工艺，使用的掩膜板依次为栅电极掩膜板，有源层掩膜板，刻蚀阻挡层掩膜板，源、漏电极掩膜板，钝化层掩膜板，像素电极掩膜板。上述薄膜晶体管阵列基板的制造过程包括了多次构图工艺，制程数量多且复杂，使得产品产出周期长，排程难度大，导致高成本。
发明内容
本发明实施例提供一种阵列基板及其制备方法，相较于传统制备工艺，首先制备第一镀层，然后再镀层上制备第一光刻胶。本发明通过采用上述制备方法，首先在衬底基板上制备第一光刻胶层，且将所述第一光刻层进行图案化处理，然后在经过图案化处理后的第一光刻胶层上制备第一镀层，即在现有制程的基础上，调整了制备薄膜晶体管镀层和光刻胶的顺序，因此可以直接将所述第一镀层进行图案化处理，避免了后期需要将所述第一镀层进行图案化的刻蚀制程，从而省略了构图工艺中的刻蚀制程，使得制备工序简洁化，有效提高产品生产效率，降低成本。
为解决上述问题，第一方面，本申请提供一种阵列基板的制备方法，所述方法包括：提供衬底基板；在所述衬底基板上制备第一光刻胶层；将所述第一光刻胶层进行图案化处理，制备得到第二光刻胶层；在所述第二光刻胶层上制备第一镀膜；将所述第二光刻胶层进行剥离处理，制备得到第二镀膜。
进一步的，所述将所述第二光刻胶层进行剥离处理，制备得到第二镀膜包括：
对所述第二光刻胶层进行后烘烤，除去所述第二光刻胶层侧面区域的所述第一镀膜；
在所述第二光刻胶层侧面添加剥离液，除去所述第二光刻胶层，制备得到第二镀膜。
进一步的，所述第一光刻胶层为负型光刻胶，所述在所述衬底基板上制备第一光刻胶层包括：
调整光刻胶材料的溶解度，在所述衬底基板上涂布所述光刻胶材料，制备得到第一光刻胶层，以控制所述第二光刻胶层侧面凹陷角度。
进一步的，所述对所述第二光刻胶层进行后烘烤，以除去所述第二光刻胶层侧面区域的所述第一镀膜还包括：
选用热熔性的聚合物材料制备所述第二光刻胶层。
进一步的，所述将所述第二光刻胶层进行剥离处理，制备得到第二镀膜包括：
对所述第一镀膜进行等离子处理，使得所述第一镀膜表面产生裂纹；
在所述第一镀膜表面添加剥离液，使得所述剥离液从所述裂纹渗入，以除去所述第二光刻胶层，制备得到第二镀膜。
进一步的，所述在所述衬底基板上形成第一光刻胶层包括：
将所述第一光刻胶涂布在所述衬底基板上，制备得到所述第一光刻胶层。
进一步的，所述将所述第一光刻胶层进行图案化处理，制备得到第二光刻胶层包括：
对所述第一光刻胶层进行曝光和显影处理，制备得到第二光刻胶层。
进一步的，所述第二光刻胶层为弹性材料或热熔性材料制作而成。
进一步的，所述第二镀膜为遮光层、栅极层、栅绝缘层、有源层、源/漏电极层、钝化层和像素电极层中的任一种。
第二方面，本申请提供一种阵列基板，所述阵列基板是通过上述发明内容所述的阵列基板的制备方法所制备得到的。
有益效果：本发明实施例方法提供一种阵列基板的制备方法，所述方法包括：提供衬底基板；在所述衬底基板上形成第一光刻胶层；将所述第一光刻胶层进行图案化处理，制备得到第二光刻胶层；在所述第二光刻胶层上形成第一镀膜；将所述第二光刻胶层进行剥离处理，制备得到第二镀膜。相较于传统制备工艺，首先制备第一镀层，然后再镀层上制备第一光刻胶。本发明通过采用上述制备方法，首先在衬底基板上制备第一光刻胶层，且将所述第一光刻层进行图案化处理，然后在经过图案化处理后的第一光刻胶层上制备第一镀层，即在现有制程的基础上，调整了制备薄膜晶体管镀层和光刻胶的顺序，因此可以直接将所述第一镀层进行图案化处理，避免了后期需要将所述第一镀层进行图案化的刻蚀制程，从而省略了构图工艺中的刻蚀制程，使得制备工序简洁化，有效提高产品生产效率，降低成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供一种阵列基板的制备方法的一个实施例流程示意图；
图2是本发明实施例提供一种阵列基板的制备方法的另一个实施例流程示意图；
图3是本发明实施例提供一种阵列基板的一个实施例结构示意图；
图4是本发明实施例提供一种阵列基板的另一个实施例结构示意图；
图5是本发明实施例提供一种阵列基板的制备方法的另一个实施例流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
现有IGZO薄膜晶体管阵列基板的制造工艺如下：通过6次构图工艺在基板上依次形成上述各层，其中，构图工艺包括光刻胶涂布、掩模、曝光、显影、刻蚀、光刻胶剥离等部分或全部工艺，使用的掩膜板依次为栅电极掩膜板，有源层掩膜板，刻蚀阻挡层掩膜板，源、漏电极掩膜板，钝化层掩膜板，像素电极掩膜板。上述薄膜晶体管阵列基板的制造过程包括了多次构图工艺，制程数量多且复杂，使得产品产出周期长，排程难度大，导致高成本。
基于此，本发明实施例提供一种阵列基板及其制备方法，以下分别进行详细说明。
首先，本发明实施例中提供一种陈列基板的制备方法，所述方法包括：提供衬底基板；在所述衬底基板上制备第一光刻胶层；将所述第一光刻胶层进行图案化处理，制备得到第二光刻胶层；在所述第二光刻胶层上制备第一镀膜；将所述第二光刻胶层进行剥离处理，制备得到第二镀膜。
如图1所示，为本发明实施例提供一种阵列基板的制备方法的一个实施例流程示意图，其中，所述方法包括：
101、提供衬底基板。
具体的，所述衬底基板可以为玻璃等无机物制作而成或可以包含已制备的其它镀层。
102、在所述衬底基板上制备第一光刻胶层。
其中，所述光刻胶(Photo Resin，PR)是一种有机化合物。根据光刻胶内交联反应与紫外线的关系，分为正性光刻胶和负性光刻胶。阵列工程一般采用正性光刻胶，彩膜工程一般采用负性光刻胶。对于正性光刻胶，被紫外线照射的区域光刻胶发生交联分解反应，此部分可以溶解到显影液中；对于负性光刻胶，被紫外线照射的区域光刻胶发生交联链接反应，此部分难于溶解到显影液中。阵列工程的光刻胶的特性，要满足涂布工艺、曝光工艺、刻蚀工艺、显影工艺和剥离工艺的要求。要满足这些工艺要求，要求光刻胶要有良好的可涂布性、膜厚均性、与衬底材料的密着等性能。同时，还要求光刻胶的显影残膜率低，耐刻蚀选择比高和易剥离。
光刻胶材料本身是一种疏水性化学物，对于亲水性好的薄膜表面，涂布的光刻胶与其接触界面的密着性差，产生胶体脱落或有孔洞的现象。在光刻胶涂布前，薄膜表面先用HMDS(六甲基二硅亚胺，它具有双亲性特点)处理，能够增强光刻胶与基板薄膜表面的浸润性，达到较好的涂布效果。金属膜层(Mo除外)表面一般表现为疏水性，能与光刻胶接触良好；非金属薄膜表面，如a-Si:H和SiNx，它们的表面亲水性强，因此需要经过HMDS处理后才能进行光刻胶涂布。薄膜表面表现为亲水性的-OH基团，经过HMDS处理后，HMDS中的一NH-键断裂与一OH键结合，反应生成疏水性的(CH3)3SiO-和NH3气体，改善了表面的光刻胶涂布特性。
103、将所述第一光刻胶层进行图案化处理，制备得到第二光刻胶层。
具体的，是将所述第一光刻胶层进行曝光工艺，把掩模版上的图形转印到所述第一光刻胶层上，制备得到具有图形的第二光刻胶层。
104、在所述第二光刻胶层上制备第一镀膜。
具体的，在制备像素阵列的各层薄膜中，从功能上可以分为两大类：导电薄膜和功能薄膜。其中导电薄膜包括金属薄膜和透明的氧化铟锡(Indium Tin Oxide，ITO)薄膜；功能薄膜包括遮光作用的金属薄膜、绝缘作用的含氢氮化硅薄膜(SiN：H)、半导体功能的氢化非晶硅(Hydrogenated Amorphous Silicon，a-Si：H)薄膜和起着欧姆接触作用的磷掺杂的氢化非晶硅(na-Si：H)薄膜，在本发明实施例中，所述第一镀膜可以是上述所述的导电薄膜和功能薄膜，本申请对所述第一镀膜的种类不作限定，具体视实际情况而定。
105、将所述第二光刻胶层进行剥离处理，制备得到第二镀膜。
其中，用剥离液把所述第二光刻胶剥离，则留下具有图形的所述第二镀膜，完成像素阵列相应的膜层结构，例如，本步骤中所采用的剥离液为能够溶解光刻胶的化学制剂。具体的，剥离液包括碱类剥离液和有机剥离液，其中，碱类剥离液由氢氧化钾、乙二醇醚、胺和去离子水组成，各组成成分在剥离液的重量比例可为：氢氧化钾为15.8～17.8％，乙二醇醚为14.0～16.0％，胺为51.0～55.0％，其余为去离子水。有机剥离液由聚乙烯二醇醚、聚氧乙稀烷基醚、螯合分散剂、防腐剂、电解液和去离子水组成，其中，各组成成分在剥离液的重量比例可为：聚乙烯二醇醚为5～20％，聚氧乙稀烷基醚为5～20％，螯合分散剂为5～10％，防腐剂为1～5％，电解液为3～15％，其余为去离子水。当然，剥离液的组成成分的比例可根据光刻胶厚度以及其上沉积的薄膜厚度等实际情况设置。
需要说明的是，上述阵列基板的制备方法实施例中仅描述了上述制备步骤，可以理解的是，除了上述制备步骤之外，本发明实施例提供的阵列基板的制备方法中，还可以根据需要包括任何其他的必要制备步骤，例如还包括涂布、曝光、显影和剥离等制备步骤。
本发明实施例方法提供一种阵列基板的制备方法，所述方法包括：提供衬底基板；在所述衬底基板上形成第一光刻胶层；将所述第一光刻胶层进行图案化处理，制备得到第二光刻胶层；在所述第二光刻胶层上形成第一镀膜；将所述第二光刻胶层进行剥离处理，制备得到第二镀膜。相较于传统制备工艺，首先制备第一镀层，然后再镀层上制备第一光刻胶。本发明通过采用上述制备方法，首先在衬底基板上制备第一光刻胶层，且将所述第一光刻层进行图案化处理，然后在经过图案化处理后的第一光刻胶层上制备第一镀层，即在现有制程的基础上，调整了制备薄膜晶体管镀层和光刻胶的顺序，因此可以直接将所述第一镀层进行图案化处理，避免了后期需要将所述第一镀层进行图案化的刻蚀制程，从而省略了构图工艺中的刻蚀制程，使得制备工序简洁化，有效提高产品生产效率，降低成本。
在上述实施例的基础上，在本申请的另一个具体实施例中，所述将所述第二光刻胶层进行剥离处理，制备得到第二镀膜包括：对所述第二光刻胶层进行后烘烤，除去所述第二光刻胶层侧面区域的所述第一镀膜；在所述第二光刻胶层侧面添加剥离液，除去所述第二光刻胶层，制备得到第二镀膜。
如图2所示，为本发明实施例提供一种阵列基板的制备方法的另一个实施例流程示意图，其中，所述将所述第二光刻胶层进行剥离处理，制备得到第二镀膜可以包括：
201、对所述第二光刻胶层进行后烘烤，除去所述第二光刻胶层侧面区域的所述第一镀膜。
具体的，在所述第二光刻胶层上温度为100℃～120℃对的低温成膜后，经220℃～240℃后烘烤所述第二光刻胶层侧面变形，破坏所述第二光刻胶层侧面膜面的所述第一镀层，例如，所述低温成膜的温度可以设置为110℃，所述后烘烤的温度可以设置为230℃。
202、在所述第二光刻胶层侧面添加剥离液，除去所述第二光刻胶层，制备得到第二镀膜。
具体的，如图3、4所示，当所述第二光刻胶层302侧面膜面的所述第一镀层303被破坏后，剥离液304可以从侧面接触所述第二光刻胶层，剥离了所述第二光刻胶层后，即形成具有跟所述第二光刻胶层相同图案的所述第二镀层305，因此完成像素阵列相应的膜层结构。
在上述实施例的基础上，在本申请的另一个具体实施例中，所述第一光刻胶层为负型光刻胶，所述在所述衬底基板上制备第一光刻胶层包括：
调整光刻胶材料的溶解度，在所述衬底基板上涂布所述光刻胶材料，制备得到第一光刻胶层，以控制所述第二光刻胶层侧面凹陷角度。
具体的，当所述第一光刻胶为负型光刻胶时，可通过调整光刻胶材料的溶解度，以控制所述第二光刻胶层侧面凹陷角度，有助于所述第二光刻胶侧面的所述第一镀层经过后烘烤后坍塌变形。
在上述实施例的基础上，在本申请的另一个具体实施例中，所述对所述第二光刻胶层进行后烘烤，以除去所述第二光刻胶层侧面区域的所述第一镀膜还包括：
选用热熔性的聚合物材料制备所述第二光刻胶层。
具体的，通过选用热熔性的聚合物材料制备所述第二光刻胶层，可以增加后烘烤制程的熔体流动效应，使所述第二光刻胶层侧面的所述第一镀膜结构破坏，因此可以使得后续操作中的剥离液更容易从所述第二光刻胶层侧面渗透进入，从而去除所述第二光刻胶层，其中，柔性结构的聚合物材料可以是聚甲基丙烯酸甲酯(PMMA)。
在上述实施例的基础上，在本申请的另一个具体实施例中，所述将所述第二光刻胶层进行剥离处理，制备得到第二镀膜包括：对所述第一镀膜进行等离子处理，使得所述第一镀膜表面产生裂纹；在所述第一镀膜表面添加剥离液，使得所述剥离液从所述裂纹渗入，以除去所述第二光刻胶层，制备得到第二镀膜。
如图5所示，为本发明实施例提供一种阵列基板的制备方法的另一个实施例流程示意图，其中，所述将所述第二光刻胶层进行剥离处理、毛刷处理、高压水汽二流体冲击等物理方法，制备得到第二镀膜包括：
501、选用柔性结构的聚合物材料制备所述第二光刻胶层。其中，柔性结构的聚合物材料可以是聚甲基丙烯酸甲酯(PMMA)。
502、对所述第一镀膜进行等离子处理、毛刷处理、高压水汽二流体冲击等物理方法，使得所述第一镀膜表面产生裂纹。
503、在所述第一镀膜表面添加剥离液，使得所述剥离液从所述裂纹渗入，以除去所述第二光刻胶层，制备得到第二镀膜。
在上述实施例的基础上，在本申请的另一个具体实施例中，所述在所述衬底基板上形成第一光刻胶层包括：
将所述第一光刻胶涂布在所述衬底基板上，制备得到所述第一光刻胶层。
具体的，光刻胶的涂布工艺包括PR涂布、低压干燥和前烘(Pre-baking，也称为预烘)三个步骤。
光刻胶的涂布方式主要有旋涂(Spin Coater)、刮涂+旋涂和精细刮涂三种方式。在低世代线，一般采用前两种方式。在高世代线，为了适应大玻璃基板尺寸和规模化生产的要求，采用精细刮涂方式。精细刮涂方式的光刻胶通过一个条形的喷嘴，精密控制喷嘴与基板的间距、胶吐出量和喷嘴移动速度，实现在基板表面快速、均匀涂布。在光刻胶的涂布过程中，常常会有一部分光刻胶残留在喷嘴边缘上，这部分光刻胶固化后，会影响液态的光刻胶涂布效果，产生涂布妯拉(Mura)。因此，需要用能快速溶解光刻胶的溶剂(PGME/PGMEA＝7:3)定期清洗喷嘴，保证喷嘴的洁净度。
低压干燥是利用低气压环境下，光刻胶中的溶剂沸点降低，能快速逸出表面，达到去除大部分溶剂的目的。为了让溶剂逸出均匀，需要控制好真空压力的下降速率，避免逸出不均产生Mura。真空干燥后，基板移送到一个热机台上进行预烘干。前烘干的温度一般在100～150℃，使光刻胶中的溶剂进一步挥发，同时让光刻胶凝固硬化，增强光刻胶与基板的黏附力。前烘干的温度和时间，对光刻胶曝光后的线宽和均匀性都有影响。
在上述实施例的基础上，在本申请的另一个具体实施例中，所述将所述第一光刻胶层进行图案化处理，制备得到第二光刻胶层包括：
对所述第一光刻胶层进行曝光和显影处理，制备得到第二光刻胶层。
其中，光刻胶显影工艺就是基板曝光后，把被紫外线照射了的光刻胶溶解到显影液中的过程。光刻胶的成分包含树脂、感光剂和功能性溶剂。在曝光工艺中，被紫外线照射的区域，光刻胶发生交联分解反应，树脂溶解到显影液中；未被紫外线照射的区域，光刻胶的交联保持原特性，防止树脂溶解到显影液中。
早期的显影液是强碱性的氢氧化钠或氢氧化钾水溶液。这两种显影液中都包含了大量的可移动钠离子和钾离子，残留在薄膜表面后会严重影响器件的电学特性。现在的显影工艺中，常用四甲基氢氧化铵(TMAH)的水溶液进行显影。TMAH显影液的金属离子浓度非常低，能避免可移动离子对器件电学特性的影响。但是，如果显影时间过长，未被紫外线照射的光刻胶还是会逐渐溶解到显影液中的。
在上述实施例的基础上，在本申请的另一个具体实施例中，所述第二光刻胶层为弹性材料或热熔性材料制作而成，例如，所述弹性材料可以为聚酰亚胺(Polyimide，简称PI)。
在上述实施例的基础上，在本申请的另一个具体实施例中，所述第二镀膜可以为遮光层、栅极层、栅绝缘层、有源层、源/漏电极层、钝化层和像素电极层中的任一种。
具体的，在薄膜晶体管阵列基板的制备过程中，所述薄膜晶体管阵列基板包括的栅极层、栅绝缘层、有源层、源/漏电极层、钝化层和像素电极层均可用上述方式制备。
为了更好实施本发明实施例中阵列基板的制备方法，在阵列基板的制备方法基础之上，本发明实施例中还提供一种阵列基板，所述阵列基板是通过上述实施例所述的阵列基板的制备方法所制备得到的。
需要说明的是，上述阵列基板实施例中仅描述了上述结构，可以理解的是，除了上述结构之外，本发明实施例显示面板中，还可以根据需要包括任何其他的必要结构，例如衬底基板，缓冲层，层间介质层等，具体此处不作限定。
通过采用如上实施例中描述的阵列基板，进一步提升了该显示装置的性能。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。
具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。
以上各个操作的具体实施可参见前面的实施例，在此不再赘述。
以上对本发明实施例所提供的一种阵列基板及其制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，所述方法包括：
提供衬底基板；
在所述衬底基板上制备第一光刻胶层；
将所述第一光刻胶层进行图案化处理，制备得到第二光刻胶层；
在所述第二光刻胶层上制备第一镀膜；
将所述第二光刻胶层进行剥离处理，制备得到第二镀膜。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述将所述第二光刻胶层进行剥离处理，制备得到第二镀膜包括：
对所述第二光刻胶层进行后烘烤，除去所述第二光刻胶层侧面区域的所述第一镀膜；
在所述第二光刻胶层侧面添加剥离液，除去所述第二光刻胶层，制备得到第二镀膜。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第一光刻胶层为负型光刻胶，所述在所述衬底基板上制备第一光刻胶层包括：
调整光刻胶材料的溶解度；
在所述衬底基板上涂布所述光刻胶材料，制备得到第一光刻胶层，以控制所述第二光刻胶层侧面凹陷角度。
4.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述对所述第二光刻胶层进行后烘烤，以除去所述第二光刻胶层侧面区域的所述第一镀膜还包括：
选用热熔性的聚合物材料制备所述第二光刻胶层。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述将所述第二光刻胶层进行剥离处理，制备得到第二镀膜包括：
对所述第一镀膜进行等离子处理，使得所述第一镀膜表面产生裂纹；
在所述第一镀膜表面添加剥离液，使得所述剥离液从所述裂纹渗入，以除去所述第二光刻胶层，制备得到第二镀膜。
6.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述衬底基板上形成第一光刻胶层包括：
将所述第一光刻胶涂布在所述衬底基板上，制备得到所述第一光刻胶层。
7.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述将所述第一光刻胶层进行图案化处理，制备得到第二光刻胶层包括：
对所述第一光刻胶层进行曝光和显影处理，制备得到第二光刻胶层。
8.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第二光刻胶层为弹性材料或热熔性材料制作而成。
9.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第二镀膜为遮光层、栅极层、栅绝缘层、有源层、源/漏电极层、钝化层和像素电极层中的任一种。
10.一种阵列基板，其特征在于，所述阵列基板是通过如权利要求1至9任一项所述的阵列基板的制备方法所制备得到的。
CN201910777809.8A 2019-02-22 2019-08-22 阵列基板及其制备方法 Pending CN110610901A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910777809.8A CN110610901A (zh) 2019-08-22 2019-08-22 阵列基板及其制备方法
US16/630,480 US20210408070A1 (en) 2019-02-22 2019-11-08 Array substrate and method for fabricating same
PCT/CN2019/116444 WO2021031380A1 (zh) 2019-08-22 2019-11-08 阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910777809.8A CN110610901A (zh) 2019-08-22 2019-08-22 阵列基板及其制备方法

Publications (1)

Publication Number Publication Date
CN110610901A true CN110610901A (zh) 2019-12-24

Family

ID=68890391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910777809.8A Pending CN110610901A (zh) 2019-02-22 2019-08-22 阵列基板及其制备方法

Country Status (3)

Country Link
US (1) US20210408070A1 (zh)
CN (1) CN110610901A (zh)
WO (1) WO2021031380A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871537A (zh) * 2021-08-24 2021-12-31 中国华能集团清洁能源技术研究院有限公司 一种器件的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546733A (zh) * 2008-03-28 2009-09-30 北京京东方光电科技有限公司 Tft-lcd阵列基板和彩膜基板的制造方法
CN102270604A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
CN106876254A (zh) * 2017-03-14 2017-06-20 京东方科技集团股份有限公司 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法
CN107065432A (zh) * 2017-05-27 2017-08-18 中国电子科技集团公司第四十研究所 一种制备铬版掩膜版的方法
CN107093562A (zh) * 2017-05-18 2017-08-25 京东方科技集团股份有限公司 一种有机膜基板制备方法、有机膜基板以及显示面板
CN107868932A (zh) * 2016-09-27 2018-04-03 上海和辉光电有限公司 一种金属掩膜版及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016135A (ja) * 2008-07-02 2010-01-21 Kyocera Kinseki Corp パッケージ用リッドの製造方法
KR20100058355A (ko) * 2008-11-24 2010-06-03 주식회사 동부하이텍 반도체 소자용 금속배선의 후처리방법
CN103741107B (zh) * 2013-12-26 2016-01-20 北京航空航天大学 一种在微生物表面磁控溅射金属镀膜的方法
CN106124563A (zh) * 2016-06-27 2016-11-16 哈尔滨理工大学 一种气体传感器电极的加工方法
CN106324729B (zh) * 2016-09-23 2021-05-11 苏州六三二八光电科技有限公司 基于激光全息石墨烯金属复合表面拉曼增强基底加工方法
CN110138355A (zh) * 2019-05-16 2019-08-16 江苏卓胜微电子股份有限公司 双滤波器芯片制作方法、芯片及双滤波器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546733A (zh) * 2008-03-28 2009-09-30 北京京东方光电科技有限公司 Tft-lcd阵列基板和彩膜基板的制造方法
CN102270604A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
CN107868932A (zh) * 2016-09-27 2018-04-03 上海和辉光电有限公司 一种金属掩膜版及其制作方法
CN106876254A (zh) * 2017-03-14 2017-06-20 京东方科技集团股份有限公司 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法
CN107093562A (zh) * 2017-05-18 2017-08-25 京东方科技集团股份有限公司 一种有机膜基板制备方法、有机膜基板以及显示面板
CN107065432A (zh) * 2017-05-27 2017-08-18 中国电子科技集团公司第四十研究所 一种制备铬版掩膜版的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871537A (zh) * 2021-08-24 2021-12-31 中国华能集团清洁能源技术研究院有限公司 一种器件的制造方法
WO2023024325A1 (zh) * 2021-08-24 2023-03-02 中国华能集团清洁能源技术研究院有限公司 一种器件的制造方法

Also Published As

Publication number Publication date
WO2021031380A1 (zh) 2021-02-25
US20210408070A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
US9316870B2 (en) Liquid crystal display device and a manufacturing method thereof
US7956393B2 (en) Composition for photoresist stripper and method of fabricating thin film transistor array substrate
KR20070007172A (ko) 회로 기판, 회로 기판의 제조방법 및 회로 기판을 갖춘표시 장치
KR19990045543A (ko) 액티브 매트릭스형 액정 표시 장치 및 그 제조 방법
JP2002334830A (ja) パターン形成方法及びそれを用いた表示装置の製造方法
CN106229347A (zh) 一种低温多晶硅薄膜晶体管及其制造方法
CN111686828B (zh) 电浸润微流控背板及其制备方法
CN101819382B (zh) 在边缘去除过程中减少晶圆缺陷的方法及晶圆结构
CN108269736B (zh) 通过光阻剥离实现电极层图案化的方法
US10795262B2 (en) Method of manufacturing integrated circuit device
CN110610901A (zh) 阵列基板及其制备方法
US8846305B2 (en) Photolithography method including dual development process
WO2015043261A1 (zh) 光刻胶的去除方法、曝光装置以及显示基板的制造方法
US20180239179A1 (en) Method for manufacturing spacers and method for manufacturing display substrate
WO2017016236A1 (en) Orangic thin film transistor, display substrate and display apparatus having the same, and fabricating method thereof
US8618001B2 (en) Lifting-off method and method for manufacturing TFT array substrate
TW201244010A (en) Surface planarisation
CN110828381B (zh) 阵列基板及其制备方法
CN104317173B (zh) 一种提高剥离工艺成品率的方法
JP2003158068A (ja) パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法
CN105161454A (zh) 一种阵列基板及其制备方法、显示装置
TW201439675A (zh) 感光性樹脂組成物
CN110634748B (zh) 薄膜晶体管的制备方法及薄膜晶体管
US20120189960A1 (en) Hydrophilic Monomer, Hydrophilic Photoresist Composition Containing the same, and Resist Pattern Formation Method
WO2020029465A1 (zh) 一种柔性透明电极及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191224

WD01 Invention patent application deemed withdrawn after publication