CN105047216B - 存储系统和操作其的方法 - Google Patents

存储系统和操作其的方法 Download PDF

Info

Publication number
CN105047216B
CN105047216B CN201510179610.7A CN201510179610A CN105047216B CN 105047216 B CN105047216 B CN 105047216B CN 201510179610 A CN201510179610 A CN 201510179610A CN 105047216 B CN105047216 B CN 105047216B
Authority
CN
China
Prior art keywords
storage system
information
temperature
performance level
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510179610.7A
Other languages
English (en)
Other versions
CN105047216A (zh
Inventor
金眩奭
金大镐
吴龙根
文圣轸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105047216A publication Critical patent/CN105047216A/zh
Application granted granted Critical
Publication of CN105047216B publication Critical patent/CN105047216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种操作存储系统的方法，存储系统包括存储器控制器和至少一个非易失性存储器，所述方法包括：在存储系统中存储从布置在存储系统外部的主机接收到的温度相关的性能水平信息；将存储系统的操作性能水平设置为第一性能水平；根据第一性能水平操作存储器控制器和所述至少一个非易失性存储器；检测存储系统的内部温度；和将所述存储系统的操作性能水平改变为不同于第一性能水平的第二性能水平。由所述存储系统的存储器控制器改变操作性能水平，并且所述改变操作性能水平是基于温度相关的性能水平信息和检测到的内部温度的。

Description

存储系统和操作其的方法
相关申请的交叉引用
本申请要求在2014年4月17日提交的10-2014-0046190号韩国专利申请的优先权，其公开通过引用的方式全部并入此处。
技术领域
本发明构思的示范性实施例涉及存储系统和操作其的方法，更加具体来说，涉及能够根据温度检测结果以逐步方式控制操作性能的存储系统和操作其的方法。
背景技术
存储系统一般可以分为易失性存储系统和非易失性存储系统。非易失性存储器即使当断电也保留存储在其中的数据，而易失性存储器当断电时丢失数据。非易失性存储器的例子包括只读存储器(ROM)、磁盘、光盘、闪存、电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)和磁随机存取存储器(MRAM)。闪存指的是根据金属氧化物半导体(MOS)晶体管的阈值电压的变化存储数据的存储器，并且可以包括例如NAND和NOR闪存。
当存储系统以高性能水平操作时，存储系统的内部温度升高，这会导致存储系统的内部元件故障或对内部元件的损害。
发明内容
本发明构思的示范性实施例提供一种能够防止其内部元件免于由于温度的升高而受损的存储系统和操作其的方法。
根据本发明构思的示范性实施例，一种操作存储系统的方法，存储系统包括存储器控制器和存储器件，所述方法包括：在存储系统中存储从外部位置(例如，从主机)接收到的温度相关的性能水平信息；将存储系统的操作性能水平设置为第一性能水平；检测存储系统的内部温度；和根据温度检测结果在存储器控制器的控制下基于温度相关的性能水平信息将存储系统的性能水平调节为第二性能水平，而不管主机的外部控制。
温度相关的性能水平信息可以包括表信息，表信息包括与相应于多个温度范围的性能水平相关的信息。
温度相关的性能水平信息可以是在存储系统的启动操作或运行时操作期间从主机接收。
所述方法还可以包括存储检测到的温度值为当前温度信息，和用与检测到的温度值相应的性能水平信息更新当前性能水平信息。
可以基于温度相关的性能水平信息改变存储系统的内部时钟的频率。
与从主机接收到的第一命令相应的第一确认命令的延迟可以基于温度相关的性能水平信息而改变。
所述存储系统可以包括多个存储芯片，和多个存储芯片当中将同时存取的存储芯片的数目可以基于温度相关的性能水平信息而改变。
所述方法还可以包括：响应于来自主机的请求发送当前性能水平信息，从主机接收性能设置信息；和基于性能设置信息在一性能水平上执行存储操作而不论存储在存储系统中的温度相关的性能水平信息。
所述存储系统可以包括固态硬盘(SSD)或存储卡。
所述温度相关的性能水平信息可以包括相应于温度范围的时间信息，和当所述存储系统的内部温度保持在特定温度范围中达预定时间时，所述存储系统的操作性能水平可以基于相应于特定温度范围的时间信息被调节为第二性能水平。
根据本发明构思的示范性实施例，一种操作存储系统的方法，存储系统包括存储器控制器和存储器件，所述方法包括：响应于接收第一命令发送与存储系统的温度相关的第一信息；接收并且存储与第一信息关联的第一性能水平信息；在与第一性能水平信息相应的第一性能水平上执行存储系统的操作；响应于接收第一命令发送与所述存储系统的温度相关的第二信息；接收并且存储与第二信息关联的第二性能水平信息；和在与第二性能水平信息相应的第二性能水平上执行存储系统的操作。
第一命令可以是读命令或写命令。
第一命令可以是在存储系统与主机之间预先安排的命令，不管存储系统的操作如何。
从所述存储系统发送确认命令到主机的延迟可以根据第一性能水平和第二性能水平而改变。
所述方法还可以包括：根据温度的改变用第二信息更新存储器中的第一信息，以及根据温度的改变用第二性能水平信息更新存储器中的第一性能水平信息。
根据本发明构思的示范性实施例，一种操作存储系统的方法，存储系统包括存储器控制器和至少一个非易失性存储器件，所述方法包括：在存储系统中存储从布置在存储系统外部的主机接收到的温度相关的性能水平信息；将存储系统的操作性能水平设置为第一性能水平；根据第一性能水平操作存储器控制器和所述至少一个非易失性存储器件；检测存储系统的内部温度；和将所述存储系统的操作性能水平改变为不同于第一性能水平的第二性能水平。由所述存储系统的存储器控制器改变操作性能水平，并且所述改变操作性能水平是基于温度相关的性能水平信息和检测到的内部温度的。
根据本发明构思的示范性实施例，一种操作存储系统的方法，存储系统包括存储器控制器和至少一个非易失性存储器件，所述方法包括：响应于在存储系统中接收第一命令发送与存储系统的温度相关的第一信息；接收并且存储与第一信息关联的第一性能水平信息；在与第一性能水平信息相应的第一性能水平上执行存储系统的第一操作；响应于在存储系统中接收第一命令发送与所述存储系统的温度相关的第二信息；接收并且在所述存储系统中存储与第二信息关联的第二性能水平信息；和在与第二性能水平信息相应的第二性能水平上执行存储系统的第二操作。
根据本发明构思的示范性实施例，存储系统包括被配置为控制至少一个非易失性存储器件的存储器控制器。所述存储器控制器包括：性能表，被配置为存储从布置在存储系统外部的主机接收到的温度相关的性能水平信息；和温度传感器，被配置为检测存储系统的内部温度。所述存储系统的操作性能水平由存储器控制器基于存储在性能表中的温度相关的性能水平信息和由温度传感器检测的内部温度，从第一性能水平变化为不同于第一性能水平的第二性能水平。
根据本发明构思的示范性实施例，存储系统包括被配置为控制至少一个非易失性存储器件的存储器控制器。所述存储器控制器包括：温度传感器，被配置为检测存储系统的内部温度；和存储单元，被配置为存储存储系统的内部温度和相应于内部温度信息的性能水平信息。所述存储器控制器被配置为响应于从主机接收第一命令发送由所述温度传感器检测的内部温度信息到布置在存储系统外部的主机，在所述存储单元中存储与内部温度信息相应的第一性能水平信息，和在相应于第一性能水平信息的第一性能水平上执行存储系统操作。
根据本发明构思和示范性实施例，一种操作存储系统的方法，存储系统包括存储器控制器和至少一个非易失性存储器件，所述方法包括：在所述存储系统中接收来自布置在所述存储系统外部的主机的温度相关的性能水平信息；将所述存储系统的操作性能水平设置为第一性能水平；根据第一性能水平操作所述存储器控制器和所述至少一个非易失性存储器件；检测所述存储系统的内部温度；和基于温度相关的性能水平信息和检测到的内部温度调节所述存储系统的操作性能水平为低于第一性能水平的第二性能水平而不受主机的干涉。
附图说明
本发明构思的上述及其他特征将通过参考附图详细描述其示范性实施例而变得更加明显，附图中：
图1是示出根据本发明构思的示范性实施例的、包括存储系统的数据处理系统的实施例的框图。
图2是示出根据本发明构思的示范性实施例的、图1的存储器控制器的实施例的框图。
图3是根据本发明构思的示范性实施例的、图1的非易失性存储器件的详细框图。
图4是示出根据本发明构思的示范性实施例的、使用固态硬盘(SSD)实现图1的非易失性存储系统的例子的框图。
图5是示出根据本发明构思的示范性实施例的、使用存储卡实现的图1的非易失性存储系统的例子的框图。
图6是根据本发明构思的示范性实施例的、包括在非易失性存储系统的存储器控制器的框图。
图7A到图7C是示出根据本发明构思的示范性实施例的、存储器控制器的性能水平调节操作的例子的框图。
图8是示出根据本发明构思的示范性实施例的、图7的存储器控制器的操作的例子的波形图。
图9A到图9D是示出根据本发明构思的示范性实施例的、存储器控制器的性能水平调节操作的例子的框图。
图10是示出根据本发明构思的示范性实施例的、图9的存储器控制器的操作的例子的波形图。
图11是根据本发明构思的示范性实施例的存储系统的操作流程图。
图12是根据本发明构思的示范性实施例的存储系统的操作流程图。
图13是根据本发明构思的示范性实施例的存储系统的操作流程图。
图14是示出根据本发明构思的示范性实施例的、操作存储系统的方法的流程图。
图15是示出根据本发明构思的示范性实施例的、操作存储系统的方法的流程图。
图16是示出根据本发明构思的示范性实施例的、操作存储系统的方法的流程图。
图17是根据本发明构思的示范性实施例的、包括非易失性存储系统的计算系统的框图。
图18是根据本发明构思的示范性实施例的、包括存储系统的计算机系统的框图。
图19A和图19B是示出使用三维NAND闪存实现根据本发明构思的示范性实施例的存储系统的例子的图。
图20是示出根据本发明构思的示范性实施例的、包括主机和非易失性存储系统的移动终端的例子的图。
具体实施方式
将参考附图更加全面地描述本发明构思的示范性实施例。同样的参考标记贯穿附图可以指代同样的元素。在附图中，结构的尺寸度为了清楚而可能夸大。如这里所使用的，术语“和/或”包括一个或多个相关联的所列项中任意一个或全部组合。
图1是示出根据本发明构思的示范性实施例的、包括存储系统的数据处理系统的实施例的框图。参照图1，数据处理系统10可以包括主机100和存储系统200。图1中所示的存储系统200可以在包括数据处理功能的各种系统中利用。各种系统可以是包括例如移动设备的各种器件，移动设备诸如智能手机或平板计算机。但是，各种器件不限制于此。
存储系统200可以包括各种类型的存储器件。这里，本发明构思的示范性实施例将被描述为包括是非易失性存储器的存储器件，但是，示范性实施例不限制于此。例如，存储系统200可以包括是易失性存储器的存储器件。
根据示范性实施例，存储系统200可以包括非易失性存储器器件，诸如像只读存储器(ROM)、磁盘、光盘、闪存等等。闪存可以是根据金属氧化物半导体场效应晶体管(MOSFET)的阈值电压的变化存储数据的存储器，并且可以包括例如NAND和NOR闪存。存储系统200可以使用包括非易失性存储器件的存储卡实现，诸如像嵌入式多媒体卡(eMMC)、安全数字(SD)卡、微SD卡或通用闪存(UFS)，或者存储系统200可以使用例如包括非易失性存储器件的SSD实现。这里，将假定存储系统200是非易失性存储系统来描述存储系统200的结构和操作，但是，存储系统200不限制于此。主机100可以包括例如安装在例如移动设备上的片上系统(SoC)应用处理器(AP)，或包括在计算机系统中的中央处理单元(CPU)。
如上所述，主机100可以包括AP 110。AP 110可以包括各种知识产权(IP)块。例如，AP 110可以包括控制非易失性存储系统200的存储器件驱动器111。主机100可以与非易失性存储系统200通信以发送与存储操作相关的命令以及接收响应于所发送的命令的确认命令。
非易失性存储系统200可以包括例如存储器控制器210和存储器件220。存储器控制器210可以从主机100接收与存储操作相关的命令，使用接收到的命令生成内部命令和内部时钟信号，以及提供内部命令和内部时钟信号给存储器件220。存储器件220可以响应于内部命令在存储单元阵列中存储写数据，或者可以响应于内部命令提供读数据给存储器控制器210。
存储器件220包括即使当存储器件220没有通电也保留在其中存储的数据的存储单元阵列。存储单元阵列可以包括例如NAND或NOR闪存、磁阻随机存取存储器(MRAM)、电阻性随机存取存储器(RRAM)、铁电存取存储器(FRAM)或相变存储器(PCM)作为存储单元。例如，当存储单元阵列包括NAND闪存时，存储单元阵列可以包括多个块和多个页。可以以页为单位对数据编程和读取，并且可以以块为单位擦除数据。
根据本发明构思的示范性实施例，可以使用带内命令在主机100与非易失性存储系统200之间发送与接收关于温度和/或性能的信息。根据本发明的示范性实施例，可以发送与接收使主机100能够调节非易失性存储系统200的性能水平(在下文中也称为系统性能水平或操作性能水平)的性能设置信息。举例来说，在数据处理系统10的初始操作(例如，在系统的引导操作期间)时，主机100可以向非易失性存储系统200提供表信息Info_table，包括例如温度相关的系统性能信息。非易失性存储系统200可以接收并且存储表信息Info_table。可替换地，在数据处理系统10的运行时间操作期间，表信息Info_table可以由主机100提供给非易失性存储系统200。在示范性实施例中，非易失性存储系统200可以包括诸如像动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)这样的易失性存储器中，并且表信息Info_table可以存储在易失性存储器中。
表信息Info_table可以包括各种信息。例如，表信息Info_table可以包括温度信息和与温度相关的性能水平信息，并且还可以包括时间信息，其可以是改变性能水平的准则。温度信息可以被分成多个温度范围。当非易失性存储系统200的内部温度范围变化时，非易失性存储系统200的性能水平可以由此被调节。
在存储操作期间，非易失性存储系统200可以周期性地检测其内部温度并且根据检测结果基于表信息Info_table调节系统性能水平。另外，响应于从主机100接收预定命令，非易失性存储系统200可以向主机100提供非易失性存储系统200的当前内部温度信息和非易失性存储系统200的性能水平信息。可以响应于各种命令提供存储系统200的内部温度信息和性能水平信息，各种命令诸如像通用存储器命令(例如，读或写命令)或在主机100与非易失性存储系统200之间预先安排的特定命令。
随着非易失性存储系统200以相对高的性能水平操作，非易失性存储系统200的内部温度会升高。在这种情况下，系统性能水平可以基于表信息Info_table降低，从而引起非易失性存储系统200的内部温度的降低。周期性地执行温度检测操作。当非易失性存储系统200的内部温度降低时，非易失性存储系统200可以基于表信息Info_table提高系统性能水平。表信息Info_table可以包括多个温度范围和与相应于温度范围的系统性能水平相关的信息。非易失性存储系统200可以自动地改变(例如，调节)系统性能水平，而不管主机100的控制。也就是说，非易失性存储系统200可以自己自动地改变(例如，调节)系统性能水平(例如，在存储器控制器210的控制下)而不受主机100的干涉。
图2是示出根据本发明构思的示范性实施例的、图1的存储器控制器210的实施例的框图。
参照图2，存储器控制器210可以包括例如CPU核211、性能表212和传感器213。CPU核211可以控制存储器控制器210的总体操作并且控制在存储器控制器210与主机100之间的命令和确认命令的发送与接收。另外，CPU核211可以控制用以控制与从主机100接收到的命令相应的存储操作的内部命令、地址和在存储器件220与主机100之间通信的数据的发送和接收。
性能表212可以存储当存储系统200被初始驱动时由主机100提供的表信息Info_table。如上所述，可以在存储系统200被初始驱动时由主机100提供表信息Info_table给存储系统200。性能表212可以包括易失性存储器，诸如像DRAM或SRAM。表信息Info_table可以包括温度相关的性能水平信息。例如，表信息Info_table可以包括与多个温度范围相关的信息和与相应于温度范围的系统性能水平相关的信息。表信息Info_table可以被CPU核211参考，并且可以根据存储系统200的内部温度的检测结果和参考表信息Info_table的结果自动地调节系统性能水平。
传感器213可以包括检测一条或多条信息的传感器。例如，传感器213可以包括检测存储系统200的内部温度的温度传感器和测量时间的计时器。表信息Info_table可以包括温度信息、性能水平信息和时间信息。例如，为了当存储系统200的内部温度保持在特定温度范围内达预定时间时调节系统性能水平，与温度范围中的每一个相应的时间信息可以包括在表信息Info_table中。例如，当存储系统200的内部温度在大约60到70的范围之内时，存储系统200在第一性能水平上操作。在这种情况下，当存储系统200的内部温度保持在大约70到80的范围之内达预定时间时，系统性能水平可以调节为低于第一性能水平的第二性能水平。
图3是根据本发明构思的示范性实施例的、图1的非易失性存储器件220的详细框图。
参照图3，非易失性存储器件220可以包括例如存储单元阵列221、控制逻辑222、电压生成单元223、行解码器224和页缓冲器225。
存储单元阵列221可以连接到一个或多个串选择线SSL、多个字线WL、一个或多个地选择线GSL和多个位线BL。存储单元阵列221可以包括位于多个字线WL与多个位线BL之间的交叉点处的多个存储单元。
控制逻辑222可以从存储器控制器210接收命令CMD(例如，内部命令)和地址ADD并且从存储器控制器210接收用于控制非易失性存储器件220内的各种功能块的控制信号CTRL。控制逻辑222可以基于命令CMD、地址ADD和控制信号CTRL输出用于写数据到存储单元阵列221的各种控制信号，或从存储单元阵列221读数据。用这样的方式，控制逻辑222可以控制存储器件220的总体操作。
控制逻辑222输出的各种控制信号可以提供给电压生成单元223、行解码器224和页缓冲器225。例如，控制逻辑222可以向电压生成单元223提供电压控制信号CTRL_vol，向行解码器224提供行地址X-ADD，以及向页缓冲器225提供列地址Y-ADD。
电压生成单元223可以基于电压控制信号CTRL_vol在存储单元阵列221上生成用于执行程序、读和擦除操作的各种电压。例如，电压生成单元223可以生成用于驱动多个字线WL的第一驱动电压VWL、用于驱动多个串选择线SSL的第二驱动电压VSSL和用于驱动多个地选择线GSL的第三驱动电压VGSL。在这种情况下，第一驱动电压VWL可以是编程电压(例如，写电压)、读电压、擦除电压、通过电压或编程检验电压。另外，第二驱动电压VSSL可以是串选择电压(例如，导通电压或截止电压)。而且，第三驱动电压VGSL可以是地选择电压(例如，导通电压或截止电压)。
行解码器224可以通过多个字线WL连接到存储单元阵列221，并且可以响应于从控制逻辑222接收到的行地址X-ADD激活多个字线WL的一部分。例如，在读操作中，行解码器224可以施加读电压到所选字线和施加通过电压到未选字线。
在编程操作中，行解码器224可以施加编程电压到所选字线和施加通过电压到未选字线。在示范性实施例中，在多个程序循环中的至少一个中，行解码器224可以施加编程电压到所选字线和另外选择的字线。
页缓冲器225可以通过多个位线BL连接到存储单元阵列221。例如，在读操作中，页缓冲器225可以操作为输出存储在存储单元阵列221中的数据的感测放大器。可替换地，在编程操作中，页缓冲器225可以操作为将期望数据写到存储单元阵列221的写驱动器。
图4是示出根据本发明构思的示范性实施例的、使用SSD实现图1的非易失性存储系统200的例子的框图。参照图4，SSD 300可以包括例如多个闪存芯片310、SSD控制器320和电源330。
SSD控制器320可以通过第一端口PT1响应于从主机100接收到的信号SIG控制闪存芯片310。SSD控制器320可以通过多个信道CH1到CHM连接到闪存芯片310。SSD 300可以包括通过第二端口PT2从主机100接收电力PWR的电源330。在这种情况下，电源330可以是辅助电源。将理解的是，本发明构思的示范性实施例不局限于上述例子。例如，可以从除了主机100之外的外部设备向SSD 300供电。SSD 300可以通过第一端口PT1输出信号SIG，其是作为处理来自主机100的请求的结果而生成。
在图4的SSD 300中，SSD控制器320可以包括性能表321和一个或多个传感器322，如上所述。在示范性实施例中，一个或多个温度传感器被提供作为一个或多个传感器322。当SSD 300被初始驱动时，SSD 300可以从主机100接收包括温度相关的性能水平信息的表信息。表信息可以存储在SSD控制器320的性能表321中。在SSD 300的操作期间，系统(例如，存储系统200)的内部温度可以被周期性地检测，并且可以检测温度是否保持在预定范围中达预定时间量。根据检测结果，可以基于表信息调节SSD 300的系统性能水平。
图5是示出根据本发明构思的示范性实施例的、使用存储卡400实现图1的非易失性存储系统200的例子的框图。存储卡400可以是例如可连接到诸如移动设备或台式计算机这样的电子设备的便携存储器件。参照图5，存储卡400可以包括例如存储器控制器410、非易失性存储器件420和连接接口430。
存储卡400可以通过连接接口430与外部主机通信。存储器控制器410可以控制非易失性存储器件420。存储器控制器410可以从存储程序的ROM读取程序并且可以运行控制功能。
如上所述的示范性实施例，存储器控制器410可以包括性能表411和一个或多个温度传感器412。当存储器控制器410被初始驱动时，存储器控制器410可以从主机100接收表信息，包括温度相关的性能水平信息。表信息可以存储在存储器控制器410的性能表411中。存储卡400可以根据在不同时间通过周期性地检测非易失性存储系统420的内部温度获得的结果基于表信息调节存储卡400的系统性能水平。
图6是根据本发明构思的示范性实施例的、包括在非易失性存储系统中的存储器控制器500的框图。
参照图6，存储器控制器500可以包括例如CPU核510、主机接口520和存储器接口530。如上所述，CPU核510可以控制存储器控制器500的总体操作，主机接口520可以通过预定协议与主机100通信。例如，协议可以是嵌入式多媒体卡(eMMC)协议、SD协议、串联高级技术连接(serial advanced technology attachment，SATA)协议、串行连接小型计算机系统接口(serial attached small computer system interface，SCSI)(SAS)协议、非易失性存储器快速(non-volatile memory express，NVMe)协议或通用串行总线(USB)协议。除了上述协议之外，还可以使用各种其它协议。存储接口530可以发送控制信号、物理地址、用户数据等等给非易失性存储器件，和从与给非易失性存储器件的请求相应的非易失性存储器件接收数据。在图6中示出非易失性存储器件是NAND闪存的例子。
根据本发明构思的示范性实施例，存储器控制器500还可以包括性能表540、当前状态存储单元550、易失性存储器560、时钟生成单元570、温度传感器580和计时器590。虽然在图6中SRAM示出为易失性存储器560，但是示范性实施例不限制于此。例如，另一易失性存储器，诸如DRAM，也可以使用。性能表540和当前状态存储单元550可以包括存储性能水平信息的存储单元(例如，易失性存储器，诸如如上所述的DRAM或SRAM)。
性能表540可以在非易失性存储系统的初始操作中存储从主机100发送的性能水平信息。以与上述示范性实施例相同或相似的方式，可以从主机100接收表信息并且将其存储在性能表540中。表信息可以包括与多个温度范围相应的性能水平信息，和用作用于改变性能水平的临时参考值的时间信息。当前状态存储单元550可以存储由温度传感器580检测到的当前温度信息和当前设置的性能水平信息。
易失性存储器560可以存储与驱动系统相关的各种信息。例如，当非易失性存储系统被驱动时，已经存储在非易失性存储器中的系统操作信息可以存储在易失性存储器560。另外，用于将当前性能水平存档的信息(例如，用于发送信号到主机和从主机接收信号的延迟信息)可以在易失性存储器560中由CPU核510设置。
时钟生成单元570可以包括锁相环(PLL)并且可以生成用于存储器控制器500中的存储控制操作的时钟信号，但是时钟生成单元570不限制于此。时钟生成单元570可以生成提供给存储器件用于发送信号到存储器件和从存储器件接收信号的时钟信号。根据由温度传感器580检测到的温度信息，可以改变由时钟生成单元570生成的时钟信号的频率。例如，当包括存储器控制器500的存储系统在高性能水平上操作时，存储系统的内部温度会升高。在这种情况下，可以通过降低存储系统的性能水平来降低存储系统的内部温度。例如，可以通过降低由时钟生成单元570生成的时钟信号的频率来降低性能水平。可替换地，如上所述，计时器590可以用来检测当前温度是否保持在预定范围内达预定时间量。
下面将详细地描述根据本发明构思的示范性实施例的存储系统的操作。图7A到图7C是示出存储器控制器600的性能水平调节操作的例子的框图。
参照图7A，包括温度相关的性能水平信息的表信息可以在存储系统的初始操作中由主机提供给存储器控制器600。存储器控制器600的性能表640可以存储接收到的表信息。表信息、温度信息、性能水平信息和时间信息可以存储在性能表640中。
参照图7A，当温度处于第一温度范围(例如，低于T40)并且保持在第一温度范围中达第一时间Time0时，性能水平可以被设置为第一水平Perf0。当温度处于第二温度范围(例如，低于T60)并且保持在第二温度范围中达第二时间Time1时，性能水平可以被设置为第二水平Perf1。类似地，可以根据存储在性能表640中的表信息设置与温度范围相应的性能范围。在图7A中，设置用于不同的温度范围的时间(例如，Time0、Time1、Time2、Time3)可以彼此相同或不同。
此后，存储系统可以正常地操作，并且存储器控制器600可以以相对高的速度操作，如图7B中所示。因此，可以响应于来自主机的命令，以短的延迟发送确认命令到主机。另外，在存储系统的正常操作期间，存储系统的内部温度可以由温度传感器680周期性地或随机地检测。CPU核610可以基于使用温度传感器680获得的检测结果更新存储在当前状态存储单元650中的信息。例如，可以在当前状态存储单元650中更新指示存储系统的当前内部温度的信息。在示范性实施例中，当检查到存储系统的当前内部温度所属的温度范围并且存储系统的当前内部温度保持在检查到的温度范围内达预定时间量时，可以更新存储在当前状态存储单元650中的信息。
当存储系统的内部温度被检测为改变而使得内部温度进入到另一温度范围时，可以更新存储在当前状态存储单元650中的性能水平信息，如图7C所示。例如，当当前温度等于或低于T60时，性能水平可以基于性能表640被设置为第二水平Perf1，其性能相对低于第一水平Perf0的性能，并且可以在当前状态存储单元650中更新相关的性能水平信息。CPU核610可以基于当前状态存储单元650中的更新信息改变(例如，降低/调节)系统性能水平，并且响应于来自主机的命令以相对长的延迟提供确认命令给主机。
图8是示出根据本发明构思的示范性实施例的、图7的存储器控制器的操作的例子的波形图。
参照图8，当存储系统在存储系统的初始操作中接收到请求设置包括温度相关的性能水平信息的表信息的命令时，存储系统存储表信息。此后，当降低存储系统的内部温度时，在主机与存储系统之间以短延迟(延时)发送与接收信号。响应于多个命令Read1到ReadN，多个确认命令Read1数据到ReadN数据以短延迟(延时)被发送到主机。存储系统的内部时钟可以具有高频率。
多个存储芯片当中将被同时存取的存储芯片的数目可以根据存储系统的性能水平改变。例如，如参考图4的示范性实施例所述，存储系统可以包括多个存储芯片。在高性能水平的情况下，可以增加将被同时存取的存储芯片的数目。在低性能水平的情况下，可以降低将被同时存取的存储芯片的数目。在图8的例子中，当存储系统在高性能水平上操作时，八个存储芯片被同时存取。
此后，检测存储系统的内部温度。因为存储系统的内部温度提高，所以检测到相对高的温度。可以基于温度检测结果和表信息改变性能水平信息。例如，可以设置用于降低性能水平的信息。因此，在主机与存储系统之间以长延迟(延时)发送与接收信号。例如，响应于多个命令ReadM到ReadL，多个确认命令ReadM数据到ReadL数据以长延迟(延时)被发送到主机。存储系统的内部时钟可以具有高频率，并且可以降低将同时存取的存储芯片的数目。
因为存储系统的内部温度降低，所以在存储系统中检测到相对中等的温度。可以基于温度检测结果和表信息改变性能水平信息。例如，可以设置用于提高性能水平到中等水平的信息。因此，响应于多个命令ReadT到ReadQ，多个确认命令ReadT数据到ReadQ数据以中等延迟(延时)被发送到主机。存储系统的内部时钟可以具有中等频率，并且将同时存取的存储芯片的数目可以增加到中等数目(例如，在当前例子中为六个)。
下面将详细地描述根据本发明构思的示范性实施例的存储系统的操作。图9A到图9D是示出根据本发明构思的示范性实施例的、存储器控制器的性能水平调节操作的例子的框图。
类似于图7A到图7C的示范性实施例，在图9A到图9D的示范性实施例中，可以使用带内命令在主机与存储系统之间发送与接收温度信息。另外，可以在主机与存储系统之间发送与接收用于与主机合作设置存储系统的性能水平的性能设置信息。根据图9A到图9D的示范性实施例，可以改变(例如，调节)存储系统的性能水平而无需利用性能表。
参照图9A，驱动存储系统执行正常的存储操作。可以根据预定性能水平在主机与存储系统之间发送与接收信号。例如，当前状态存储单元750可以存储当前温度信息和存储系统的性能水平信息。基于所存储的信息，可以以短延迟发送与接收相应于相对高性能的、在主机与存储系统之间发送与接收的信号。
参照图9B，主机在存储系统的操作期间周期性地或随机发送请求存储器控制器700发送存储系统的内部温度信息的命令。命令可以是与正常存储操作关联的命令。例如，所述命令可以是读命令或写命令。可替换地，所述命令可以是与读命令或写命令一起发送的其它命令。可替换地，所述命令可以是在主机与存储系统之间预先安排的特定命令。响应于特定命令，存储器控制器700可以发送温度信息到主机。当接收到特定命令时，可以在当前状态存储单元750中由CPU核710更新由温度传感器780检测到的当前温度信息。另外，当前温度信息可以响应于来自主机的命令被提供给主机。
在响应于正常读命令提供当前温度信息的情况下，当前温度信息可以与相应于读命令的数据一起提供给主机。在响应于正常写命令提供当前温度信息的情况下，可以将当前温度信息与指示是否响应于写命令正常地写数据的确认信息一起提供给主机。在响应于预先安排的命令提供当前温度信息的情况下，当前温度信息可以通过主机与存储系统之间的单独的信道被提供给主机。
参照图9C，主机检查来自存储系统的温度信息并且向存储器控制器700提供性能设置信息以改变(例如，调节)存储系统的性能水平。由主机提供的性能设置信息可以在CPU核710的控制下在当前状态存储单元750中被更新。当存储系统的内部温度升高并且相关信息被提供给主机时，主机可以向存储器控制器700提供用于降低存储系统的性能水平的性能设置信息，并且可以在当前状态存储单元750中更新性能设置信息。参照图9D，在主机与存储器控制器700之间以相对长的延迟发送与接收包括各种命令和数据的信号。
图10是示出根据本发明构思的示范性实施例的、图9的存储器控制器的操作的例子的波形图。
参照图10，当存储系统的内部温度相对较低时，在主机与存储系统之间以短延迟(延时)发送与接收信号。响应于多个命令Read1到ReadN，多个确认命令Read1数据到ReadN数据以短延迟(延时)被发送到主机。存储系统的内部时钟可以具有高频率。因为存储系统在高性能水平上操作，所以将被同时存取的存储芯片的数目相对较大。例如，在当前例子中八个存储芯片可以同时被存取。
此后，主机可以向存储系统提供用于请求发送温度信息的命令，并且存储系统可以响应于所述命令发送温度检测结果给主机。主机可以基于接收到的温度检测结果向存储系统提供性能设置信息和用于调节存储系统的性能水平的调节命令，并且存储系统可以设置性能设置信息以使得响应于调节命令设置低性能水平。因此，在主机与存储系统之间以长延迟(延时)发送与接收信号。例如，响应于多个命令ReadM到ReadL，多个确认命令ReadM数据到ReadL数据以长延迟(延时)被发送到主机。存储系统的内部时钟可以具有低频率，并且将同时存取的存储芯片的数目可以降低(例如，在当前例子中四个存储芯片可以同时被存取)。在这种情况下，即使当存储系统的内部温度较高时，存储系统仍然可以在高性能水平上操作。
可替换地，当存储系统在低性能水平上操作时，主机可以再次向存储系统提供请求发送存储系统的内部温度信息的命令。当存储系统的内部温度处于中等温度范围时，指示存储系统的内部温度的温度信息可以被提供给主机。主机可以向存储系统提供用于调节存储系统的性能水平到中等性能水平的性能设置信息和请求性能水平的调节的命令。因此，响应于多个命令ReadT到ReadQ，多个确认命令ReadT数据到ReadQ数据以中等延迟(延时)被发送到主机。存储系统的内部时钟可以具有中等频率，并且将同时存取的存储芯片的数目可以增加到中等数目(例如，在当前例子中为六个)。
图11是根据本发明构思的示范性实施例的存储系统的操作流程图。图11示出SSD器件用作存储系统的例子，但是，示范性实施例不限制于此。
参照图11，在存储系统的初始操作中，从主机提供表信息到存储系统。存储系统可以将表信息存储在内部存储单元中(例如，易失性存储器)。此后，当存储系统正常操作时，从主机提供读命令或写命令到存储器控制器。存储系统在预定性能水平上执行存储操作并且向主机提供存储操作的结果作为确认命令。当存储系统确定为操作在相对高的性能水平上时，存储系统在短的延迟之后提供确认命令给主机。
周期性地或随机检测存储系统的内部温度，并且基于温度检测结果调节存储系统的性能水平。当检测到当前内部温度已经到达属于第一温度范围的相对高的温度时，可以根据温度检测结果降低存储系统的性能水平。例如，如上述示范性实施例，当当前内部温度保持在第一温度范围中达预定时间量时，可以降低存储系统的性能水平。
根据性能水平的调节，可以响应于来自主机的读或写命令提供确认命令。当提供确认命令时，可以升高相关的延迟(例如，延迟可以从短的延迟变化为正常延迟)。周期性地或随机地检测存储系统的内部温度。当检测到当前内部温度到达属于第二温度范围的相对高的温度时，可以执行降低存储系统的性能水平的操作。在调节性能水平的操作之后，当从主机接收到读或写命令时，可以响应于读或写命令以比之前更长的延迟提供确认命令到主机。
图12是根据本发明构思的示范性实施例的存储系统的操作流程图。图12示出SSD器件用作存储系统的例子，但是，示范性实施例不限制于此。
参照图12，当在主机与存储系统之间预先安排的特定命令被提供给存储系统时，请求发送当前温度信息。响应于所述请求，存储系统检测存储系统的当前内部温度并且发送检测结果给主机。在参考图12描述的例子中，假定检测到的存储系统的内部温度处于正常温度范围中。
因为存储系统的内部温度处于正常温度范围，所以响应于从主机接收到的读或写命令在正常性能水平上提供确认命令给主机。这样的存储操作可以重复。主机可以周期性地或随机地发送请求发送当前温度信息的命令给存储系统。
当检测到的存储系统的当前温度相对高时，指示检测到的当前温度的温度信息可以被提供给主机。主机可以基于温度信息向存储系统提供用于调节存储系统的性能水平的性能设置信息。存储系统可以存储由主机提供的性能设置信息并且基于性能设置信息(例如，不使用存储在存储系统中的温度相关的性能水平信息)调节存储系统的性能水平。例如，当存储系统的当前温度相对高时，可以降低存储系统的性能水平。此后，当从主机接收到发送温度信息的请求并且检测到的当前温度相对低时，可以提供指示当前温度的信息给主机。主机可以向存储系统提供用于提高存储系统的性能水平的性能设置信息。
图13是根据本发明构思的示范性实施例的存储系统的操作流程图。图13的操作流程图类似于图12的操作流程图，除了温度信息是响应于正常的读或写命令提供给主机。图13示出SSD器件用作存储系统的例子，但是，示范性实施例不限制于此。
参照图13，当来自主机的读或写命令被提供给存储系统时，存储系统可以向主机提供读数据或指示已经正常地执行写操作的确认命令。可以通过用于数据发送和接收的特定信道发送读数据或确认命令。检测存储系统的内部温度的结果可以通过经由其提供读数据和确认命令的相同的信道被提供给主机。
当存储系统的内部温度处于正常温度范围时，存储系统可以操作在正常性能水平上。此后，当存储系统的内部温度升高并且响应于正常读或写命令将指示温度升高的温度信息提供给主机时，主机可以向存储系统提供用于调节存储系统的性能水平的性能设置信息。因为存储系统的内部温度升高，所以存储系统可以基于来自主机的性能设置信息执行用于降低性能水平的调节操作。
图14是示出根据本发明构思的示范性实施例的、操作存储系统的方法的流程图。
根据本发明构思的示范性实施例，带内命令用于在主机与存储系统之间发送温度信息和/或调节存储系统的性能水平。存储系统可以根据检测存储系统的内部温度的结果自动地调节性能水平。在存储系统的初始操作中，存储系统从主机接收包括温度相关的性能水平信息的表信息并且存储接收到的表信息(S11)。表信息可以包括例如关于与多个温度范围相应的性能水平的信息。例如，表信息可以包括多个入口并且包括相应于各个入口的温度范围信息和系统性能水平信息。作为用于调节性能水平的临时参考，相应于各个入口的时间信息也可以包括在表信息中。
存储系统可以周期性地或随机检测存储系统的内部温度并且检测内部温度处于特定温度范围的时间量(S12)。内部温度处于特定温度范围的时间量的检测可以使用计时器执行。当在预定存储器(例如，上述的当前状态存储单元)中预设并存储的温度信息相应于第一温度范围并且相关的性能水平相应于第一性能水平时，可以检测存储系统的内部温度是否改变并且进入到第二温度范围。存储系统可以检测当前温度是否保持在第二温度范围中达预定时间量。当检测到当前温度已经保持在第二温度范围中达预定时间量时，可以在存储器中更新当前温度信息。另外，可以相应于在存储器中更新的当前温度信息设置当前性能水平信息(S13)。存储系统可以根据设置信息(例如，性能水平信息)调节存储系统的性能水平(S14)。
图15是示出根据本发明构思的示范性实施例的、操作存储系统的方法的流程图。
如上述示范性实施例中描述的，存储系统可以在初始操作中从主机接收表信息并且存储接收到的表信息。另外，存储系统可以周期性地或随机检测存储系统的内部温度，并且根据检测结果调节存储系统的性能水平。因此，可以调整相对于主机与存储系统之间通信的命令的确认命令的延迟。主机可以参照存储系统的当前性能水平信息。
因此，存储系统可以从主机接收请求发送当前性能水平信息的命令(S21)。请求发送当前性能水平信息的命令可以是例如在主机与存储系统之间预先安排的特定命令。诸如读或写命令这样的正常命令可以如上所述使用。
响应于请求，存储系统可以发送当前性能水平信息到主机(S22)。主机可以分析存储系统的当前性能水平并且确定是否调节存储系统的性能水平。主机可以基于确定结果发送用于强制调节存储系统的性能水平的性能设置信息。存储系统可以从主机接收性能设置信息(S23)并且根据来自主机的命令调节存储系统的性能水平。主机还可以与性能设置信息一起向存储系统提供请求调节存储系统的性能水平的命令。
另外，主机可以停止强制设置存储系统的性能水平的操作。存储系统可以从主机接收性能设置释放指令(S25)。根据性能设置释放命令，存储系统可以根据周期性地或随机检测内部温度的结果调节存储系统的性能水平，如上所述。例如，存储系统可以在存储系统的初始操作中基于从主机提供的表信息调节性能水平(S26)。
图16是示出根据本发明构思的示范性实施例的、操作存储系统的方法的流程图。
当接收到正常命令或特定命令时(S31)，存储系统响应于命令检测存储系统的内部温度和/或时间量(S32)。另外，存储系统根据检测结果在存储系统的预定存储器中存储当前温度信息(S33)。在这种情况下，检测到的温度信息被发送到主机(S34)。
当存储了当前温度信息时，可以通过检测时间(例如，使用计时器)确定当前温度是否保持在预定范围中达预定时间。当当前温度没有维持在预定范围中达预定时间时，存储系统可以发送存储在存储器中的现有温度信息到主机。可替换地，当当前温度保持在预定范围中达预定时间量时，当前温度信息可以被发送到主机。
主机可以基于从存储系统接收到的温度信息发送用于调节存储系统的性能水平的性能设置信息到存储系统。因此，存储系统可以接收并且存储性能设置信息(S35)并且根据所存储的性能设置信息调节存储系统的性能水平(S36)。
图17是根据本发明构思的示范性实施例的、包括非易失性存储系统的计算系统800的框图。在计算系统800中，其可以是例如移动设备或台式计算机，非易失性存储器系统可以安装作为非易失性存储系统850，但是示范性实施例不限制于此。
计算系统800可以包括例如，包括CPU的主机810、RAM 820、用户接口830和设备驱动器840。这些元件电连接到总线860。非易失性存储系统850可以连接到设备驱动器840。主机810可以控制整个计算系统800并且执行相应于通过用户接口830输入的用户命令的操作。RAM 820可以用作主机810的数据存储器。主机810可以通过设备驱动器840写用户数据到非易失性存储系统850或从非易失性存储系统850读取用户数据。在图17中，控制非易失性存储系统850的操作和管理的设备驱动器840被示出为布置在主机810外部，但是示范性实施例不限制于此。例如，在示范性实施例中，设备驱动器840可以布置在主机810内部。
如参照上述示范性实施例描述的，温度信息和表信息可以在主机810与非易失性存储系统850之间发送与接收。例如，在计算系统800的初始操作中，主机810可以发送表信息到非易失性存储系统850。非易失性存储系统850可以存储表信息，检测非易失性存储系统850的内部温度，以及基于所存储的表信息调节性能水平。
图18是根据本发明构思的示范性实施例的、包括存储系统的计算机系统900的框图。
参照图18，计算机系统900可以包括例如主机910和(多个)外围设备920。(多个)外围设备920可以包括例如操作为主存储器的RAM 921、用作存储设备的存储系统922以及调整计算机系统900的内部温度的风扇单元923。根据本发明构思的示范性实施例的存储系统可以用来实现RAM 921和/或存储系统922。基于根据本发明构思的示范性实施例的存储系统用于实现图18的存储系统922的假定进行以下描述。
如上所述，主机910在存储系统922的初始操作中提供表信息Info_table给存储系统922，并且存储系统922响应于从主机910接收到的各种命令根据可调节性能水平向主机910提供确认命令。另外，存储系统922可以响应于来自主机910的请求向主机910提供存储系统922的温度信息Info_temp，并且主机910可以向存储系统922提供性能设置信息Info_perfset用于调节存储系统922的性能水平。
为了调整计算机系统900的内部温度，计算机系统900的各种设备可以由主机910控制。例如，风扇单元923的转速可以通过控制计算机系统900的风扇单元923来调整，并且计算机系统900的内部温度可以通过调整后的风扇单元923的转速来调整。主机910可以生成用于控制风扇单元923的控制信号Ctrl_fan并且将控制信号Ctrl_fan提供给计算机系统900。将理解的是，示范性实施例不局限于使用风扇来调整计算机系统900的内部温度。
图19A和图19B示出使用三维NAND闪存实现根据本发明构思的示范性实施例的存储系统的例子的图。三维闪存可以包括三维(例如，垂直)NAND(例如，VNAND)存储单元。下面描述包括三维存储单元的存储单元阵列的实施例。
图19A是根据本发明构思的示范性实施例的、包括在存储系统中的存储单元阵列的框图。参照图19A，存储单元阵列包括多个块BLK1到BLKz。存储块BLK1到BLKz中的每一个具有三维结构(例如，垂直结构)。例如，存储块BLK1到BLKz中的每一个可以包括沿第一到第三方向延伸的结构。例如，存储块BLK1到BLKz中的每一个可以包括沿第二方向延伸的多个NAND串。多个NAND串可以例如沿第一到第三方向提供。
NAND串中的每一个连接到位线BL、串选择线SSL、地选择线GSL、字线WL和公共源极线CSL。也就是说，存储块BLK1到BLKz中的每一个可以连接到多个位线BL、多个串选择线SSL、多个地选择线GSL、多个字线WL和公共源极线CSL。下面将参考图19B更详细地描述存储块BLK1到BLKz。
图19B是根据本发明构思的示范性实施例的存储块BLKi的电路图。图19B示出图19A的存储单元阵列中的存储块BLK1到BLKz中的一个的例子。
存储块BLKi可以包括多个单元串CS11到CS41和CS12到CS42。多个单元串CS11到CS41和CS12到CS42可以沿列和行方向排列以形成列和行。单元串CS11到CS41和CS12到CS42中的每一个可以包括地选择晶体管GST、存储单元MC1到MC6以及串选择晶体管SST。被包括在单元串CS11到CS41和CS12到CS42中的每一个中的地选择晶体管GST、存储单元MC1到MC6和串选择晶体管SST，可以沿基本上垂直于衬底的高度方向堆叠。
多个单元串CS11到CS41和CS12到CS42的列可以分别连接到不同的串选择线SSL1到SSL4。例如，单元串CS11和CS12的串选择晶体管SST可以共同连接到串选择线SSL1。单元串CS21和CS22的串选择晶体管SST可以共同连接到串选择线SSL2。单元串CS31和CS32的串选择晶体管SST可以共同连接到串选择线SSL3。单元串CS41和CS42的串选择晶体管SST可以共同连接到串选择线SSL4。
多个单元串CS11到CS41和CS12到CS42的行可以分别连接到不同的位线BL1和BL2。例如，单元串CS11到CS41的串选择晶体管SST可以共同连接到位线BL1。单元串CS12到CS42的串选择晶体管SST可以共同连接到位线BL2。
多个单元串CS11到CS41和CS12到CS42的列可以分别连接到不同的地选择线GSL1到GSL4。例如，单元串CS11和CS12的地选择晶体管GST可以共同连接到地选择线GSL1。单元串CS21和CS22的地选择晶体管GST可以共同连接到地选择线GSL2。单元串CS31和CS32的地选择晶体管GST可以共同连接到地选择线GSL3。单元串CS41和CS42的地选择晶体管GST可以共同连接到地选择线GSL4。
布置在离衬底(或地选择晶体管GST)相同高度的存储单元可以共同连接到单个字线，并且布置在离衬底不同高度的存储单元可以分别连接到不同的字线WL1到WL6。例如，存储单元MC1可以共同连接到字线WL1。存储单元MC2可以共同连接到字线WL2。存储单元MC3可以共同连接到字线WL3。存储单元MC4可以共同连接到字线WL4。存储单元MC5可以共同连接到字线WL5。存储单元MC6可以共同连接到字线WL6。单元串CS11到CS41和CS12到CS42的地选择晶体管GST可以共同连接到公共源极线CSL。
图20是示出根据本发明构思的示范性实施例的、包括主机和非易失性存储系统的移动终端的例子的图。移动终端1000可以是智能手机，其功能不受限制并且通过应用程序可变或可扩展。移动终端1000可以包括与无线基站交换RF信号的天线1010，和显示由相机1030捕获的图像或通过天线1010接收到的图像的显示屏1020。显示屏1020的例子包括液晶显示器(LCD)屏幕和有机发光二极管(OLED)屏幕，但是显示屏1020不限制于此。移动终端1000可以包括具有例如控制按钮和触摸面板的操作面板1040。当显示屏1020是触摸屏时，操作面板1040还可以包括显示屏1020的触摸敏感面板。移动终端1000可以包括声音输出单元和声音输入单元。例如，声音输出单元可以包括扬声器1080，并且声音输入单元可以包括麦克风1050。移动终端1000还可以包括相机1030，其可以是例如捕获视频和静止图像的电荷耦合器件(CCD)相机。另外，移动终端1000可以包括存储介质1070和用于接收存储介质1070的槽1060。存储介质1070可以存储经编码或解码的数据，诸如由相机捕获的、经由电子邮件接收到的或通过其它方法获取的视频或静止图像。存储介质1070可以通过槽1060安装在移动终端1000中。存储介质1070可以是例如如上示范性实施例中所描述的非易失性存储系统。例如，存储介质1070可以是不同类型的闪存，诸如SD卡、eMMC卡、UFS或嵌入塑料壳中的电可擦可编程只读存储器(EEPROM)。
虽然已经参考本发明构思的示范性实施例具体示出并且描述了本发明构思，但是本领域技术人员将理解的是，在形式和细节上可以在这里进行各种变化而不脱离以下权利要求的精神和范围。

Claims (18)

1.一种操作存储系统的方法，该存储系统包括存储器控制器和至少一个非易失性存储器件，所述方法包括：
在所述存储系统中存储从布置在存储系统外部的主机接收到的温度相关的性能水平信息；
将存储系统的操作性能水平设置为第一性能水平；
根据第一性能水平操作所述存储器控制器和所述至少一个非易失性存储器件；
检测所述存储系统的内部温度；和
将所述存储系统的操作性能水平改变为不同于第一性能水平的第二性能水平，
其中，由所述存储系统的存储器控制器改变操作性能水平，并且所述改变操作性能水平是基于温度相关的性能水平信息和检测到的内部温度的。
2.如权利要求1所述的方法，其中，所述温度相关的性能水平信息包括表信息，并且所述表信息包括与相应于多个温度范围的性能水平相关的信息。
3.如权利要求1所述的方法，其中，所述温度相关的性能水平信息在存储系统的启动操作期间或存储系统的运行时操作期间从主机接收。
4.如权利要求1所述的方法，还包括：
存储检测到的温度值为当前温度信息；和
用与检测到的温度值相应的性能水平信息更新当前性能水平信息。
5.如权利要求1所述的方法，其中，所述存储系统的内部时钟的频率基于温度相关的性能水平信息改变。
6.如权利要求1所述的方法，其中，与从主机接收到的第一命令相应的第一确认命令的延迟基于温度相关的性能水平信息而改变。
7.如权利要求1所述的方法，其中，
所述存储系统包括多个存储芯片，和
所述多个存储芯片当中将被同时存取的存储芯片的数目基于温度相关的性能水平信息而改变。
8.如权利要求1所述的方法，还包括：
响应于来自主机的请求发送当前性能水平信息；
从主机接收性能设置信息；和
基于性能设置信息在设置的性能水平上执行存储操作而不使用存储在所述存储系统中的温度相关的性能水平信息。
9.如权利要求1所述的方法，其中，所述存储系统包括固态硬盘(SSD)或存储卡。
10.如权利要求1所述的方法，其中，
温度相关的性能水平信息包括与多个温度范围相应的时间信息，和
当所述存储系统的内部温度保持在特定温度范围中达预定时间量时，所述存储系统的操作性能水平基于与所述多个温度范围当中特定温度范围相应的特定时间信息而改变为第二性能水平。
11.一种操作存储系统的方法，该存储系统包括存储器控制器和至少一个非易失性存储器件，所述方法包括：
响应于在存储系统中接收第一命令发送与所述存储系统的温度相关的第一信息；
接收并且在存储系统中存储与第一信息关联的第一性能水平信息；
在与第一性能水平信息相应的第一性能水平上执行存储系统的第一操作；
响应于在存储系统中接收第一命令发送与所述存储系统的温度相关的第二信息；
接收并且在存储系统中存储与第二信息关联的第二性能水平信息；和
在与第二性能水平信息相应的第二性能水平上执行存储系统的第二操作。
12.如权利要求11所述的方法，其中，第一命令是读命令或写命令。
13.如权利要求11所述的方法，其中，第一命令预先安排在存储系统与主机之间。
14.如权利要求11所述的方法，其中，从所述存储系统发送确认命令到主机的延迟根据第一性能水平和第二性能水平而改变。
15.如权利要求11所述的方法，还包括：
根据温度的改变基于第二信息更新存储系统中的第一信息；和
根据温度的改变基于第二性能水平信息更新存储系统中的第一性能水平信息。
16.一种操作存储系统的方法，该存储系统包括存储器控制器和至少一个非易失性存储器件，所述方法包括：
在所述存储系统中从布置在存储系统外部的主机接收温度相关的性能水平信息；
将存储系统的操作性能水平设置为第一性能水平；
根据第一性能水平操作所述存储器控制器和至少一个非易失性存储器件；
检测所述存储系统的内部温度；和
基于温度相关的性能水平信息和检测到的内部温度将所述存储系统的操作性能水平调节为低于第一性能水平的第二性能水平而不受主机的干涉。
17.如权利要求16所述的方法，其中，所述温度相关的性能水平信息包括表信息，并且所述表信息包括与相应于多个温度范围的性能水平相关的信息。
18.如权利要求16所述的方法，其中，所述温度相关的性能水平信息在存储系统的启动操作期间或存储系统的运行时操作期间从主机接收。
CN201510179610.7A 2014-04-17 2015-04-16 存储系统和操作其的方法 Active CN105047216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140046190A KR102211126B1 (ko) 2014-04-17 2014-04-17 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
KR10-2014-0046190 2014-04-17

Publications (2)

Publication Number Publication Date
CN105047216A CN105047216A (zh) 2015-11-11
CN105047216B true CN105047216B (zh) 2019-03-08

Family

ID=54322064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510179610.7A Active CN105047216B (zh) 2014-04-17 2015-04-16 存储系统和操作其的方法

Country Status (3)

Country Link
US (4) US10198214B2 (zh)
KR (1) KR102211126B1 (zh)
CN (1) CN105047216B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102211126B1 (ko) 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
US9846541B2 (en) * 2014-12-11 2017-12-19 Toshiba Memory Corporation Memory system for controlling perforamce by adjusting amount of parallel operations
KR102316441B1 (ko) 2015-04-14 2021-10-25 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US9946481B2 (en) * 2015-05-01 2018-04-17 Toshiba Memory Corporation Dynamic power throttling in solid state drives
CN105068872B (zh) * 2015-07-28 2018-11-23 深圳市万普拉斯科技有限公司 运算单元的控制方法和系统
KR102311916B1 (ko) 2015-08-17 2021-10-15 삼성전자주식회사 스토리지 장치
KR20170097813A (ko) 2016-02-18 2017-08-29 에스케이하이닉스 주식회사 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치
US12001676B2 (en) 2016-09-01 2024-06-04 Samsung Electronics Co., Ltd. Storage device and host for the same
US10969960B2 (en) 2016-09-01 2021-04-06 Samsung Electronics Co., Ltd. Storage device and host for the same
KR102621467B1 (ko) * 2016-09-05 2024-01-05 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 온도 조절 방법
US9811267B1 (en) 2016-10-14 2017-11-07 Sandisk Technologies Llc Non-volatile memory with intelligent temperature sensing and local throttling
JP6814020B2 (ja) * 2016-10-26 2021-01-13 キヤノン株式会社 情報処理装置とその制御方法、及びプログラム
US10698460B2 (en) 2017-03-13 2020-06-30 Samsung Electronics Co., Ltd. Advanced thermal control for SSD
KR20180130872A (ko) 2017-05-30 2018-12-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10013194B1 (en) * 2017-06-02 2018-07-03 Western Digital Technologies, Inc. Handling thermal shutdown for memory devices
KR102462385B1 (ko) * 2017-07-17 2022-11-04 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN109298833B (zh) * 2017-07-24 2021-05-04 三星电子株式会社 存储设备及对包括其的电子设备的温度控制
KR102671475B1 (ko) * 2017-07-24 2024-06-04 삼성전자주식회사 스토리지 장치 및 스토리지 장치를 포함하는 전자 장치
US10354732B2 (en) 2017-08-30 2019-07-16 Micron Technology, Inc. NAND temperature data management
US10712949B2 (en) 2017-11-09 2020-07-14 Western Digital Technologies, Inc. Adaptive device quality of service by host memory buffer range
KR102639679B1 (ko) * 2018-05-31 2024-02-23 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작방법
CN109032900B (zh) * 2018-06-15 2022-07-08 烽火通信科技股份有限公司 兼容多种类型的硬盘指示灯控制方法及系统
US11132037B2 (en) * 2018-09-06 2021-09-28 Micron Technology, Inc. Operating temperature management of a memory sub-system
US11238917B2 (en) * 2018-10-23 2022-02-01 Micron Technology, Inc. Mode-dependent heating of a memory device
JP2020144589A (ja) * 2019-03-06 2020-09-10 キオクシア株式会社 メモリシステム
US11237973B2 (en) * 2019-04-09 2022-02-01 SK Hynix Inc. Memory system for utilizing a memory included in an external device
KR20210011176A (ko) 2019-07-22 2021-02-01 에스케이하이닉스 주식회사 메모리 시스템의 액세스 동작 방법 및 장치
KR20210014338A (ko) 2019-07-30 2021-02-09 에스케이하이닉스 주식회사 데이터 저장 장치, 데이터 처리 시스템 및 데이터 저장 장치의 동작 방법
KR20210011201A (ko) 2019-07-22 2021-02-01 에스케이하이닉스 주식회사 메모리 시스템 및 그의 온도 조절 방법
KR20200132047A (ko) 2019-05-15 2020-11-25 에스케이하이닉스 주식회사 메모리 시스템에서 맵 데이터를 전송하는 방법 및 장치
KR20210011216A (ko) 2019-07-22 2021-02-01 에스케이하이닉스 주식회사 메모리 시스템의 메타 데이터 관리 방법 및 장치
KR20200119059A (ko) 2019-04-09 2020-10-19 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200132171A (ko) * 2019-05-15 2020-11-25 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
WO2021060924A1 (ko) * 2019-09-27 2021-04-01 삼성전자 주식회사 온도 제어를 수행하는 전자 장치 및 방법
KR20210037548A (ko) 2019-09-27 2021-04-06 삼성전자주식회사 온도 제어를 수행하는 전자 장치 및 방법
KR20210062364A (ko) * 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
US11036413B1 (en) * 2019-12-17 2021-06-15 Micron Technology, Inc. Memory sub-system temperature regulation
KR20210105201A (ko) * 2020-02-18 2021-08-26 삼성전자주식회사 다중-호스트를 지원하도록 구성된 스토리지 장치 및 그것의 동작 방법
US11762585B2 (en) * 2020-03-23 2023-09-19 Micron Technology, Inc. Operating a memory array based on an indicated temperature
KR20210121686A (ko) * 2020-03-31 2021-10-08 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
TWI800777B (zh) * 2020-12-15 2023-05-01 宏碁股份有限公司 溫度控制方法與資料儲存系統
KR20220087655A (ko) * 2020-12-17 2022-06-27 삼성전자주식회사 스토리지 장치 및 그의 동작 방법
KR20220144725A (ko) * 2021-04-20 2022-10-27 삼성전자주식회사 스토리지 장치, 스토리지 장치를 동작하는 방법 및 복수의 성능 테이블들의 제공 방법
KR20230007881A (ko) * 2021-07-06 2023-01-13 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20230021455A (ko) 2021-08-05 2023-02-14 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20230045306A (ko) 2021-09-28 2023-04-04 삼성전자주식회사 흐름 제어 모니터링을 통하여 동작을 제어하는 스토리지 장치 및 시스템
CN115101115A (zh) * 2022-07-14 2022-09-23 上海乐存信息科技有限公司 一种热致变色的存储设备及其硬件温度监测和显示的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070050151A (ko) * 2005-11-10 2007-05-15 엘지전자 주식회사 오디오기기의 과열 방지장치
CN101000509A (zh) * 2006-01-10 2007-07-18 日立环球储存科技荷兰有限公司 磁盘驱动器内部温度控制系统

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667910B2 (ja) 1986-05-13 1994-08-31 三井東圧化学株式会社 ２−イミダゾリジノン類の製造方法
JPH0667910A (ja) 1992-08-19 1994-03-11 Hitachi Ltd 温度検出機能を備える情報処理システム
US6507530B1 (en) * 2001-09-28 2003-01-14 Intel Corporation Weighted throttling mechanism with rank based throttling for a memory system
JP3870189B2 (ja) 2003-12-15 2007-01-17 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリアクセスに関する設定を行うデータ転送レート制御装置、情報処理装置、制御方法、プログラム、及び記録媒体
KR100611505B1 (ko) 2004-12-17 2006-08-11 삼성전자주식회사 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법
KR100604932B1 (ko) 2005-01-21 2006-07-28 삼성전자주식회사 저온에서의 하드디스크 드라이브의 성능향상방법 및 장치
US7415625B2 (en) 2005-06-29 2008-08-19 Intel Corporation Policy table rule based processor side bus signaling
US7765825B2 (en) * 2005-12-16 2010-08-03 Intel Corporation Apparatus and method for thermal management of a memory device
US7733595B2 (en) 2006-01-06 2010-06-08 Lucas Andrew A Hard disk drive with external sensor interface, system for use thereof and method
US7830690B2 (en) * 2006-10-30 2010-11-09 Intel Corporation Memory module thermal management
JP2008135110A (ja) 2006-11-28 2008-06-12 Matsushita Electric Ind Co Ltd データ記憶装置
US8086781B2 (en) 2007-06-22 2011-12-27 Apple Inc. Serial pass-through device
US9122648B2 (en) * 2007-08-22 2015-09-01 Advanced Micro Devices, Inc. Temperature throttling mechanism for DDR3 memory
US20100268971A1 (en) 2007-11-09 2010-10-21 Trek 2000 International Ltd. Method and apparatus for reducing power consumption during wireless data transfer
JP4825789B2 (ja) 2007-12-27 2011-11-30 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
US8954654B2 (en) * 2008-06-18 2015-02-10 Super Talent Technology, Corp. Virtual memory device (VMD) application/driver with dual-level interception for data-type splitting, meta-page grouping, and diversion of temp files to ramdisks for enhanced flash endurance
KR101434400B1 (ko) * 2008-07-09 2014-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
US8812770B2 (en) * 2009-07-13 2014-08-19 Microsoft Corporation Health reporting from non-volatile block storage device to processing device
KR20110067675A (ko) 2009-12-15 2011-06-22 주식회사 히타치엘지 데이터 스토리지 코리아 호스트의 온도 제어 방법
JP2011215855A (ja) 2010-03-31 2011-10-27 Renesas Electronics Corp Ｕｓｂデバイス制御回路、及びｕｓｂデバイスの制御方法
KR101642909B1 (ko) * 2010-05-19 2016-08-11 삼성전자주식회사 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
US8826051B2 (en) 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
US9037778B2 (en) * 2010-08-20 2015-05-19 Samsung Electronics Co., Ltd. Method and apparatus to interface semiconductor storage device and host to provide performance throttling of semiconductor storage device
KR20120125791A (ko) * 2011-05-09 2012-11-19 삼성전자주식회사 플래시 메모리 장치 및 이를 포함하는 메모리 시스템
US8694719B2 (en) 2011-06-24 2014-04-08 Sandisk Technologies Inc. Controller, storage device, and method for power throttling memory operations
US8711875B2 (en) * 2011-09-29 2014-04-29 Intel Corporation Aggregating completion messages in a sideband interface
KR101824949B1 (ko) 2011-11-23 2018-02-05 삼성전자주식회사 플래시 메모리를 기반으로 하는 저장 장치 및 그것을 포함한 사용자 장치
US9355024B2 (en) * 2012-10-10 2016-05-31 Apple Inc. Systems and methods for nonvolatile memory performance throttling
US9244519B1 (en) 2013-06-25 2016-01-26 Smart Storage Systems. Inc. Storage system with data transfer rate adjustment for power throttling
US9501069B2 (en) * 2014-03-13 2016-11-22 International Business Machines Corporation Control of solid state memory device temperature using queue depth management
KR102211126B1 (ko) 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070050151A (ko) * 2005-11-10 2007-05-15 엘지전자 주식회사 오디오기기의 과열 방지장치
CN101000509A (zh) * 2006-01-10 2007-07-18 日立环球储存科技荷兰有限公司 磁盘驱动器内部温度控制系统

Also Published As

Publication number Publication date
US11093166B2 (en) 2021-08-17
KR102211126B1 (ko) 2021-02-02
US11960752B2 (en) 2024-04-16
US20230111732A1 (en) 2023-04-13
US11972136B2 (en) 2024-04-30
US10198214B2 (en) 2019-02-05
US20190155538A1 (en) 2019-05-23
US20210326059A1 (en) 2021-10-21
CN105047216A (zh) 2015-11-11
US20150301744A1 (en) 2015-10-22
KR20150120213A (ko) 2015-10-27

Similar Documents

Publication Publication Date Title
CN105047216B (zh) 存储系统和操作其的方法
JP6521692B2 (ja) 不揮発性メモリ及びメモリコントローラを含むメモリシステムの動作方法
JP6502164B2 (ja) ストレージ装置と、その動作方法、及びそのアクセス方法
KR102316441B1 (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR102242022B1 (ko) 불휘발성 메모리 및 그것의 프로그램 방법
KR102311916B1 (ko) 스토리지 장치
US11321468B2 (en) Systems for providing access to protected memory
KR20220042093A (ko) 충전 노드를 충전하는 구동 회로
KR102377469B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 동작 방법
CN111247587A (zh) 优化扫描间隔
KR102321745B1 (ko) 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
KR20150111832A (ko) 감지 동안 비트 라인 전압의 변조를 통한 온도 보상
CN105280213B (zh) 半导体存储器件及其操作方法
KR102313017B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 쓰기를 제어하는 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
CN109427404A (zh) 用于电压降级感知nand阵列管理的nand装置、方法和系统
KR102293082B1 (ko) 저장 장치, 저장 장치의 동작 방법, 및 저장 장치를 액세스하는 액세스 방법
KR102172869B1 (ko) 기준 전압 발생기를 포함하는 메모리 장치
CN109427407A (zh) 用于存储连接资源的分配的装置、方法和系统以及机器可读媒体
WO2023093595A1 (en) Device having page buffer, memory system, and method of operating the same
US20230195324A1 (en) Storage device
US20230168820A1 (en) Device having page buffer, memory system, and method of operating the same
KR20210007386A (ko) 모니터링 회로 및 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant