CN105009285B - 用于校准和操作骤回钳位电路的设备和方法 - Google Patents

用于校准和操作骤回钳位电路的设备和方法 Download PDF

Info

Publication number
CN105009285B
CN105009285B CN201480013344.4A CN201480013344A CN105009285B CN 105009285 B CN105009285 B CN 105009285B CN 201480013344 A CN201480013344 A CN 201480013344A CN 105009285 B CN105009285 B CN 105009285B
Authority
CN
China
Prior art keywords
transistor
clamp
programmable
resistance
electronic equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480013344.4A
Other languages
English (en)
Other versions
CN105009285A (zh
Inventor
A·斯里瓦斯塔瓦
M·D·希恩科
E·R·沃莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105009285A publication Critical patent/CN105009285A/zh
Application granted granted Critical
Publication of CN105009285B publication Critical patent/CN105009285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/006—Calibration or setting of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Electronic Switches (AREA)

Abstract

一种设备包括配置成响应于电源电压超过触发电压电平而钳位该电源电压的骤回钳位电路。在至少一个实施例中，该骤回钳位电路包括钳位晶体管和响应于控制信号来校准该触发电压电平的可编程电阻部分。替换地或附加地，该骤回钳位电路可包括配置成通过偏置该钳位晶体管的栅极端子来校准该触发电压电平的可编程偏置器件。在另一特定实施例中，公开了一种校准骤回钳位电路的方法。在另一特定实施例中，公开了一种操作集成电路的方法。

Description

用于校准和操作骤回钳位电路的设备和方法
根据35 U.S.C.§119的优先权要求
本申请要求2013年3月11日提交的美国专利申请序列号13/794,268的权益，其通过引用整体纳入于此。
领域
本公开一般涉及电子设备，并且尤其涉及包括骤回钳位电路的电子设备。
相关技术描述
技术进步已产生越来越小且越来越强大的电子设备。例如，当前存在各种各样的便携式电子设备，包括便携式无线电话、个人数字助理(PDA)以及寻呼设备，这些设备可以较小、轻量且易于由用户携带。某些电子设备(诸如蜂窝电话和无线网际协议(IP)电话)可通过无线网络来传达语音和数据分组。此外，许多此类电子设备包括被纳入于此的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，无线电话可处理可执行指令，包括软件应用，诸如可被用于访问因特网的web浏览器应用。由此，无线电话和其他电子设备能包括显著的计算能力，这可以使用集成电路来实现。
与电子设备相关联的电源电压中的波动可能会破坏或更改电子设备的操作。例如，与电源电压相关联的“毛刺”可引起电源电压中的“尖峰”，这可能潜在地破坏电子设备的组件，诸如集成电路。作为另一示例，静电放电(ESD)可能会因电荷从物体或人转移到电子设备而发生。ESD能够严重地更改集成电路的操作或者引起对于集成电路的破坏(例如，通过破坏集成电路的晶体管的栅极氧化物层)，藉此破坏利用该集成电路的电子设备。
概述
某些设备可以利用钳位电路通过响应于电源电压超过触发电压电平而“钳位”该电源电压来将该电源电压维持在特定工作范围内。例如，场效应晶体管(FET)钳位电路(诸如“big FET(双极型绝缘栅场效应晶体管)”钳位电路)可以变成导电的并且可以响应于电源电压超过触发电压电平而耗散电流。然而，big FET钳位电路可与慢响应时间相关联，并且因此可能不适合用于某些应用中的电源毛刺保护。作为钳位电路的另一示例，“骤回”钳位电路可以利用与FET相关联的寄生双极结型晶体管(BJT)效应以响应于电源电压超过与该骤回钳位电路相关联的触发电压电平而耗散电流。骤回钳位电路可能不适合用于一些应用中的静电放电(ESD)保护，因为某些电路组件可能不是被设计成耐受与骤回钳位电路相关联的相对大的保持电压(例如，在钳位操作期间该骤回钳位电路所“骤回”到的电压)的。
根据本公开至少一个实施例的骤回钳位电路包括具有可以被校准的触发电压电平的骤回钳位电路。骤回钳位电路的操作可以有利地纳入与骤回钳位电路相关联的快速响应时间，而同时又响应于能被校准(例如，降低)到合适范围以内(例如，足够低以不在ESD事件期间损坏某些电路组件)的触发电压电平而进行钳位，由此使得能够实现电源毛刺抑制和ESD保护二者。例如，触发电压电平可以基于与骤回钳位电路相关联的所选体-地电阻、基于在该骤回钳位电路处施加的栅-源电压、或其组合来被校准。在特定解说性实施例中，如在以下所进一步解释的，骤回钳位电路被包括在集成电路内，并且触发电压电平是基于由与对该集成电路(或其部分)供电的电源电压相关联的片外迹线电感所引起的电源毛刺来被校准的。
为了进行解说，一设备可包括具有激励扬声器的D类放大器的集成电路。D类放大器可以被配置成生成高频方波信号(例如，编码音频信号的600千赫(kHz)方波信号)。D类放大器可以被快速“切换”成导通和截止以生成该方波信号。越快的切换可以与越好的性能(例如，越好的信号分辨率、越少的谐波失真、或其组合)相关联。然而，快速地将晶体管切换成导通和截止以生成高频方波信号可能会引起放大器电源中的尖峰或“毛刺”，诸如通过引起片外迹线电感响应于该D类放大器所汲取的电流量的改变而输出电压。电源电压毛刺能够引起对于设备的软损坏(例如，降低的性能，诸如增大的谐波失真)或硬损坏(例如，硬件损坏，诸如对未被设计成结合电源毛刺操作的低功率组件的损坏)。在至少一个实施例中，如以下所进一步解释的，可编程骤回钳位电路可以基于迹线电感来被校准(例如，通过校准骤回钳位电路的触发电压电平)以抑制放大器电源中的毛刺。
在一特定实施例中，一种设备包括配置成响应于电源电压超过触发电压电平而钳位该电源电压的骤回钳位电路。该骤回钳位电路包括钳位晶体管和可编程电阻部分。该可编程电阻部分响应于控制信号来校准该触发电压电平。
在另一特定实施例中，一种设备包括配置成响应于电源电压超过触发电压电平而钳位该电源电压的骤回钳位电路。该骤回钳位电路包括钳位晶体管和可编程偏置器件。该可编程偏置器件被配置成通过偏置该钳位晶体管的栅极端子来校准该触发电压电平。
在另一特定实施例中，公开了一种校准骤回钳位电路的方法。该方法包括通过经由控制信号修改与钳位晶体管相关联的体-地电阻来校准与该骤回钳位电路相关联的触发电压电平，并且基于可编程偏置器件来偏置该钳位晶体管的栅极端子以进一步校准该触发电压电平。
在另一特定实施例中，一种设备包括用于基于触发电压电平来钳位电源电压的装置。该设备进一步包括用于校准触发电压电平的装置。用于校准触发电压电平的装置包括用于偏置用于钳位电源电压的装置的输入节点的装置和用于修改与用于钳位电源电压的装置相关联的体-地电阻的装置。
在另一特定实施例中，一种非瞬态计算机可读介质存储了可由处理器执行的指令。这些指令可由处理器执行以通过生成控制信号以校准骤回钳位电路的可编程电阻部分来校准该骤回钳位电路的触发电压电平。
在另一特定实施例中，一种集成电路包括具有触发电压电平的骤回钳位电路。该触发电压电平是基于该骤回钳位电路的经编程偏置器件、该骤回钳位电路的经编程体-地电阻、或其组合来确定的。该骤回钳位电路配置成响应于在静电放电(ESD)事件期间电源电压超过该触发电压电平而钳位该电源电压。该骤回钳位电路使得能够实现对集成电路的毛刺抑制和ESD保护。
在另一特定实施例中，公开了一种操作集成电路的方法。该方法包括，响应于在静电放电(ESD)事件期间电源电压超过出触发电压电平，由该集成电路的骤回钳位电路来钳位该电源电压。触发电压电平是响应于该骤回钳位电路的经编程偏置器件、该骤回钳位电路的经编程体-地电阻、或其组合来确定的。该骤回钳位电路使得能够实现对该集成电路的毛刺抑制和ESD保护。
由至少一个所公开的实施例提供的一个特定优势在于，电源电压毛刺抑制和静电放电(ESD)保护可以基于特定应用来被校准。例如，如以下所进一步解释的，骤回钳位电路的触发电压电平可以基于与耦合到包括该骤回钳位电路的集成电路的片外部分相关联的迹线电感来被校准。相应地，触发电压电平可以在集成电路制造之后被校准，而非针对每个应用来分别地预校准触发电压电平或者预校准单个触发电压电平来用于各种应用。此外，如以下所进一步解释的，触发电压电平可以被校准以使得骤回钳位既能抑制电源电压毛刺又能保护电路系统免受ESD事件的影响。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求。
附图简述
图1是包括具有骤回钳位电路的设备的系统的示图，该系统响应于控制信号来校准该骤回钳位电路的触发电压电平；
图2是图1的骤回钳位电路的特定解说性实施例的示图；
图3是图1的骤回钳位电路的另一特定解说性实施例的示图；
图4是图1的骤回钳位电路的另一特定解说性实施例的示图；
图5是图1的骤回钳位电路的另一特定解说性实施例的示图；
图6是图1的骤回钳位电路的另一特定解说性实施例的示图；
图7是图1的骤回钳位电路的另一特定解说性实施例的示图；
图8是图1的骤回钳位电路的一部分的特定解说性实施例的示图；
图9是校准并操作骤回钳位电路的方法的特定解说性实施例的流程图；以及
图10是包括骤回钳位电路的通信设备的框图。
详细描述
图1描绘了包括设备100和校准电路系统160(例如，计算机)的系统的特定解说性实施例。该校准电路系统160包括耦合到处理器164的存储器162(例如，计算机可读存储器)。如以下所进一步解释的，存储器162可存储可由处理器164来执行以生成控制信号116的触发电压电平校准指令166。如本文中所使用的，存储器(诸如存储器162)可包括随机存取存储器(RAM)、闪存存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、或者任何其他形式的非瞬态存储介质。
设备100可包括片上部分150(例如，集成电路)和片外部分152(例如，与设备100相关联的电源电路系统)。片上部分150包括骤回钳位电路110。图1的骤回钳位电路110包括钳位晶体管112和可编程电阻部分114。如以下所进一步描述的，可编程电阻部分114可包括可以被校准以修改与钳位晶体管112相关联的体-地电阻的组件。如以下所进一步解释的，作为对可编程电阻部分114的替换或附加，骤回钳位电路110可包括一个或多个可编程偏置器件以偏置钳位晶体管112。
骤回钳位电路110响应于电源电压104(例如，具有大约5.5伏的直流(DC)电压的电源电压)。骤回钳位电路110可以与“触发电压电平”相关联。例如，如以下结合骤回钳位电路110的操作所进一步描述的，响应于电源电压104的大小超过了触发电压电平，钳位晶体管112可以开始通过经由钳位晶体管112的体端子将电流分流到地来“钳位”(例如，限制)电源电压104，直到电源电压104的大小被降低到“保持”电压。
片上部分150可进一步包括由电源电压104供电的一个或多个附加组件。在特定实施例中，片上部分150进一步包括由电源电压104供电的负载124。片上部分150可以与迹线电感(例如，由于物理电路特性(诸如导电通道的长度)导致的寄生电感)相关联，该迹线电感在图1中被解说为片上迹线电感118、120。
片外部分152可包括用以生成电源电压104的电路系统，诸如解耦电容器140(例如，用以对电源电压104的特定频率进行滤波的电容器)。解耦电容器140可以与等效串联电感(ESL)和等效串联电阻(ESR)(分别在图1中被解说性地描绘为ESL 142和ESR 144)相关联。片外部分152可以与附加迹线电感(在图1中被解说性地描绘为片外迹线电感128、132)相关联。片外部分152可经由一个或多个输入/输出(I/O)组件(例如，引脚)(诸如图1中所描绘的I/O组件125、126、127)被耦合到片上部分150。骤回钳位电路110可以经由I/O组件(诸如串行总线(未在图1中示出))响应于控制信号116。
在操作中(诸如在骤回钳位电路110的校准期间)，处理器164可执行触发电压电平校准指令166以生成控制信号116来校准与骤回钳位电路110相关联的触发电压电平。例如，如以下所进一步描述的，处理器164可以执行触发电压电平校准指令166以生成控制信号116来校准触发电压电平，诸如通过修改与钳位晶体管112相关联的体-地电阻。
因为可编程电阻部分114响应于控制信号116，所以触发电压电平可以被校准以至少部分地针对一个或多个迹线电感118、120、128、132进行补偿。例如，因为骤回钳位电路110可以在片上部分150被耦合到片外部分152之后被校准，所以骤回钳位电路110可以是可编程的以计及片外寄生迹线电感，诸如可能会引起电源电压104中的“毛刺”(例如，通过响应于电源电压104中的波动而输出电流)并且仅在将片上部分150耦合到片外部分152之后才知晓(例如，由于与片上部分150、片外部分152、或其组合相关联的工艺变动)的片外迹线电感128、132。在特定示例中，电源电压104的值可以在设备100的操作期间被观察以检测与电源电压104相关联的电源毛刺并且因此检测迹线电感118、120、128、132的大小。触发电压电平可以被调节以针对电源毛刺进行补偿。相应地，触发电压电平有利地基于片外迹线电感128、132的大小来被校准(例如，通过调节触发电压电平校准指令166，以使得控制信号116基于一个或多个迹线电感118、120、128、132的大小来校准触发电压电平)。此外，在确定了触发电压电平之后，存储器162可以存储对应于该触发电压电平的数据。该数据可以由校准电路系统160访问以校准除了设备100之外还有的进一步的设备(未在图1中示出)。
为了进一步解说，应当注意，解耦电容器140的位置(例如，解耦电容器140相对于片外部分152的剩余部分的位置)可能会影响片外迹线电感128、132的电感值。例如，解耦电容器140相对靠近于片上部分150地放置可以减少由片外迹线电感128、132引起的电源毛刺。然而，解耦电容器140的位置可能会受到设计规范(例如，片外部分152的布局，这可以由要放置在解耦电容器140与片上部分150之间其他组件所确定)的约束。相应地，在至少一个实施例中，使用骤回钳位电路110的设备100的校准可以使得能基于解耦电容器140的位置所确定的迹线电感(例如，片外迹线电感128、132)来动态(例如，“组装后”或“现场”)校准，诸如，在包括片上部分150的集成电路的“下线”制造阶段之后、在将片上部分150连接到片外部分152之后、在将设备100与印刷电路板(PCB)集成之后，或以上组合。
如本文中所使用的，“校准”和“编程”可以是指电路系统的非易失性存储器存储和/或一次性编程，诸如使用一次性可编程(OTP)逻辑(例如，经由控制信号116)来进行，这可以在设备制造期间发生。如本文中所使用的“校准”和“编程”也可指示控制信号(诸如，控制信号116)在设备操作期间被断言(例如，经由集成电路的引脚，或经由另一设备组件)以使得能够进行“动态”校准。以下进一步描述了特定校准示例。
图2描绘了图1的骤回钳位电路110的特定解说性实施例。图2的骤回钳位电路110的某些组件和操作可以如参考图1所描述的那样。例如，图2的骤回钳位电路110响应于电源电压104，并且包括钳位晶体管112。钳位晶体管112被耦合到可编程电阻部分114。可编程电阻部分114响应于控制信号，诸如控制信号116。
在图2的特定示例中，骤回钳位电路110进一步包括配置成生成电流260的电流源204、响应于电流260的二极管器件208(例如，二极管式配置的晶体管)、以及接地节点222。如图2中所示的，钳位晶体管112可包括漏极端子214、源极端子216、栅极端子218、和体端子220。如以下所进一步解释的，体端子220可以经由可编程电阻部分114被选择性地耦合到接地节点222。栅极端子218被耦合到二极管器件208。漏极端子214响应于电源电压104。源极端子216被耦合到接地节点222。
在图2的示例中，如所解说的，可编程电阻部分114包括多个电阻器以及对应的多个开关(例如，晶体管)。可编程电阻部分114的该多个电阻器被耦合到钳位晶体管112的体端子220。该多个电阻器的第一电阻器被耦合到第一开关，并且该多个电阻器的第二电阻器被耦合到第二开关。此外，如所示的，该多个电阻器的第三电阻器被耦合到第三开关。虽然示出了三个电阻器和三个对应开关，但是应当理解，多于三个或少于三个的电阻器和开关可以被包括在可编程电阻部分114中。
如所示的，可编程电阻部分114可以进一步包括耦合到第四开关的低电阻路径(例如，“短接到地”路径)。第四开关可以被启用以创建从体端子220到接地节点222的“短接”电路路径。第四开关可以被禁用以“断开”该低电阻路径(即，该低电阻路径可以在当第四开关被禁用时被禁用)。由此，该低电阻路径可以被用来改变可编程电阻部分114的电阻。
在操作中，可编程电阻部分114响应于控制信号116。例如，响应于控制信号116，可编程电阻部分114的一个或多个开关可以被选择。每个被选择的开关基于对应于该开关的特定电阻器来使得与可编程电阻部分114相关联的电阻能增加或者与可编程电阻部分114相关联的电阻能减小。例如，启用第一开关将第一电阻器切入以将第一电阻器连接到体端子220和接地节点222。类似地，控制信号116可以选择第二开关以将第二电阻器连接在体端子220与接地节点222之间。类似地，第三开关可以被选择以可切换地将第三电阻器连接在体端子220与接地节点222之间。相应地，这些电阻器中的一个或多个电阻器可以被选择性地连接在体端子220与接地节点222之间。由此，可编程部分114具有体端子220与接地节点222之间的体-地电阻，其可以被校准(即，编程)到一个或多个电阻电平。对该多个电阻器中的每一个电阻器的特定电阻值、并联的电阻器的数目、和被启用或禁用的开关的特定安排的选择可以被结合起来，从而选择特定的体-地电阻。
基于可编程电阻部分114的所选电阻，可以为钳位晶体管112校准特定触发电压。即，因为可编程电阻部分114的体-地电阻影响钳位晶体管112的触发电压电平(例如，通过确定在钳位晶体管112的寄生双极操作期间有多少电流可以从体端子220被耗散到接地节点222)，所以校准或编程该可编程电阻部分114的体-地电阻可改变与钳位晶体管112相关联的触发电压电平。
如参考图2所描述地校准钳位晶体管112的触发电压电平可以使得既能够实现电源毛刺抑制还能够实现ESD保护，而同时又避免将触发电压电平设置得“太低”或“太高”。例如，因为钳位电路一般通过耗散电流来操作并因此消耗了能量，所以将触发电压电平校准到特定电平可提供足够低以提供对抗ESD事件的保护而又足够高以不过度触发并因此消耗大量能量的触发电压电平。因此，骤回钳位电路110的可靠性和效率可以被调节。进一步，因为与钳位晶体管112相关联的寄生双极操作(以下参考图9作进一步描述)响应于电源毛刺而开始得相对迅速，诸如在20-30皮秒(ps)以内开始，所以图2的骤回钳位电路110可以有利地提供对抗ESD事件和电源毛刺的保护。
作为可编程电阻部分114的替换或附加，触发电压电平可以基于在钳位晶体管112处施加的栅-源电压来确定或调节。如以下进一步所描述的，诸如参考图3所描述的，钳位晶体管112的栅-源电压可以由可编程偏置器件来偏置。
图3描绘了图1的骤回钳位电路110的另一特定解说性实施例。图3的骤回钳位电路110的某些组件和操作可以如参考图1和2所描述的那样。例如，图3的钳位晶体管112响应于电源电压104。钳位晶体管112包括栅极端子218和体端子220。可编程电阻部分114响应于控制信号116和二极管器件208。
此外，在图3的特定示例中，骤回钳位电路110包括可编程偏置器件。在图3的示例中，可编程偏置器件包括配置成生成电流360(例如，可以通过控制可编程电流源304来校准的电流)的可编程电流源304(例如，可变电流源)。如本文中所描述的，可编程偏置器件可以响应于一个或多个控制信号，诸如，控制信号116、另一控制信号、或其组合。图3的骤回钳位电路110可进一步包括耦合到二极管器件208的电阻器316。
在操作中，可编程电流源304可以经由电流360来偏置二极管器件208。二极管器件208可以响应于电流360来偏置钳位晶体管112的栅极端子218。因为钳位晶体管112的栅极端子218处的偏置条件(例如，栅-源电压)影响与钳位晶体管112相关联的触发电压电平，所以可编程电流源304可以被编程以校准触发电压电平。
相应地，电流360的大小可以被编程以根据特定的栅-源电压来偏置栅极端子218，从而校准触发电压电平。此外，触发电压电平可以通过编程与可编程电阻部分114相关联的体-地电阻来被进一步校准。在至少一个实施例中，通过在增大与可编程电阻部分114相关联的体-地电阻的同时增大钳位晶体管112的栅-源电压，触发电压电平可以被降低，以使得ESD事件可以被骤回钳位电路110耗散。
应当领会，可编程偏置器件和可编程电阻部分114可以是可分开控制的——例如，取决于特定应用，可编程偏置器件和可编程电阻部分114的一者或两者可以被利用以校准骤回钳位电路110。在特定解说性实施例中，可编程偏置器件和可编程电阻部分114中的一者被用作触发电压电平的“粗”调节，并且可编程偏置器件和可编程电阻部分114中的另一者被用作触发电压电平的“细”调节。因此，图3的特定示例可以使得能够对骤回钳位电路110的触发电压电平进行进一步校准，诸如，经由“粗”和“细”调节。
图4描绘了图1的骤回钳位电路110的另一特定解说性实施例。图4的骤回钳位电路110的某些组件和操作可以如参考图1-3所描述的那样。例如，图4的骤回钳位电路110响应于电源电压104并且包括钳位晶体管112、二极管器件208、电流源204和响应于控制信号116的可编程电阻部分114。钳位晶体管112包括栅极端子218。
此外，在图4的特定示例中，骤回钳位电路110包括可编程偏置器件。在图4的示例中，可编程偏置器件包括可编程电阻器416(例如，具有可以被改变的电阻的电阻器，诸如可变电阻器)。
在操作中，电流源204可以通过生成电流460来偏置二极管器件208。二极管器件208可以响应于电流460来偏置钳位晶体管112的栅极端子218。例如，基于可编程电阻器416的所选电阻值，可以确定或调节二极管器件208藉以偏置栅极端子218的偏置电流。相应地，钳位晶体管112的栅极端子218可以基于可编程电阻器416的所选电阻值来被偏置。
因为栅极端子218处的偏置条件影响与钳位晶体管112相关联的触发电压电平，所以可编程电阻器416的电阻值的选择可以有利地使得能够校准骤回钳位电路110的骤回操作。如以下进一步参考图8所描述的，在至少一个实施例中，触发电压电平可以被校准以计及工艺变动，诸如用以形成骤回钳位电路110的基板的电阻率的变动。
图5描绘了图1的骤回钳位电路110的另一特定解说性实施例。图5的骤回钳位电路110的某些组件和操作可以如参考图1-4所描述的那样。例如，图5的骤回钳位电路110响应于电源电压104并且包括钳位晶体管112、可编程电流源304、二极管器件208、可编程电阻器416、和响应于控制信号116的可编程电阻部分114。钳位晶体管112包括栅极端子218。
此外，在图5的特定示例中，骤回钳位电路110包括可编程偏置器件。图5的可编程偏置器件包括可编程电流源304和可编程电阻器416。
在操作中，可编程电流源304和可编程电阻器416中的每一者可以被校准从而通过生成电流560来选择性地偏置钳位晶体管112的栅极端子。例如，通过编程该可编程电流源304和可编程电阻器416，可以提供电流560的特定值。电流560可偏置二极管器件208，该二极管器件208可以偏置钳位晶体管112的栅极端子218。因为骤回钳位电路110的触发电压电平与钳位晶体管112的栅-源电压有关，所以控制可编程电流源304和可编程电阻416可以使得能够进一步控制骤回钳位电路110的骤回操作。
图6描绘了图1的骤回钳位电路110的另一特定解说性实施例。图6的骤回钳位电路110的某些组件和操作可以如参考图1-5所描述的那样。例如，图5的骤回钳位电路110响应于电源电压104并且包括钳位晶体管112、二极管器件208、电流源204、接地节点222和响应于控制信号116的可编程电阻部分114。钳位晶体管112包括栅极端子218和体端子220。
如图6中所示，图6的可编程电阻部分114包括多个晶体管。在图6的特定示例中，该多个晶体管包括四对晶体管，并且每对晶体管由控制信号116的特定对应值来激活。在特定实施例中，控制信号116包括多位码(例如，数字码)。例如，控制信号116可以是具有第一位b0和第二位b1的两位码。
第一对晶体管可以藉由第一位值b0和第二位值b1各自具有逻辑高值来被激活。第二对晶体管可以藉由第一位值b0具有逻辑高值而第二位值b1具有逻辑低值(即第二位值b1的补具有逻辑高值)来被激活。进一步，第三对晶体管可以藉由第一位值b0的补具有逻辑高值并且第二位值b1具有逻辑高值来被激活。如图6中所示，第四对晶体管可以在第一位值b0的补和第二位值b1的补各自具有逻辑高值时被激活。相应地，在至少一个实施例中，控制信号116的位值的特定组合激活可编程电阻部分114的多个晶体管的对应子集。虽然图6的特定示例描绘了四对晶体管，但是应当领会图6是解说性的并且其他配置在本公开的范围之内。
此外，在图6的特定示例中，每对晶体管与各自相应的宽长(W/L)比相关联。例如，在图6的特定实施例中，第一对晶体管与大约为与第四对晶体管相关联的宽长比的八倍的相应宽长比相关联。如另一示例，第二对晶体管与大约为与第三对晶体管相关联的相应宽长比的两倍、并且大约为与第四对晶体管相关联的相应宽长比的四倍的相应宽长比相关联。虽然图6的特定示例描绘了特定的宽长比，但是应当领会，图6是解说性的并且其他配置在本公开的范围之内。
在操作中，控制信号116的特定值可以激活可编程电阻部分114的特定晶体管对以达成体端子220与接地节点222之间的特定电阻。例如，因为第一对晶体管具有大于第二对晶体管的宽长比，所以第一对晶体管可以与大于与第二对晶体管相关联的第二电阻的第一电阻相关联。选择第一对晶体管可以因此使得与选择了第二对晶体管相比而言更大的电流能从钳位晶体管112的体端子220流到接地节点222。相应地，与钳位晶体管112相关联的体-地电阻可以经由可编程电阻部分114并且经由控制信号116来控制。相应地，与骤回钳位电路110的骤回操作相关联的触发电压电平可以使用控制信号116来校准。
图7描绘了图1的骤回钳位电路110的另一特定解说性实施例。图7的骤回钳位电路110的某些组件和操作可以如参考图1-6所描述的那样。例如，图7的骤回钳位电路110响应于电源电压104并且包括钳位晶体管112和响应于控制信号116的可编程电阻部分。此外，在图7的特定示例中，骤回钳位电路110包括可编程偏置器件，该可编程偏置器件包括可编程电流源304。
进一步，在图7的示例中，可编程电阻部分114包括各自对应于相应晶体管对的三个电阻器。可编程电阻部分114的晶体管的操作可以如参考图6所描述的。此外，取决于特定应用，图7的可编程电阻部分114的这些电阻器可以使得相比于图6的可编程电阻部分114(其如所解说的不包括电阻器)而言能够对更大的体-地电阻进行编程。进一步，图7的可编程电阻部分114包括“低电阻”路径。“低电阻”路径的操作可以参考图2来作一般化描述。
在操作中，可编程偏置器件(例如，可编程电流源304)可以被编程以确定或调节电流760。电流760可以偏置二极管器件208，其可以确定与钳位晶体管112相关联的栅-源电压，由此使得能够校准与骤回钳位电路110相关联的骤回操作。虽然图7描绘了可编程偏置器件包括可编程电流源304，但是根据进一步的实施例，可编程偏置器件可以包括“固定”电流源、可编程电阻器、具有“固定”电阻的电阻器、或其组合。可编程电阻部分114可以被编程以进一步调节触发电压电平(例如，通过选择其中一对或多对晶体管以启用钳位晶体管112的特定体-地电阻)。
参见图8，图1的骤回钳位电路110的一部分(例如，横截面)的特定解说性实施例被描绘并且被一般化地指定为800。如图8中所解说的钳位晶体管112的某些组件和操作可以如参考图1-7所描述的那样。例如，骤回钳位电路110的部分800包括钳位晶体管112和接地节点222。钳位晶体管112包括漏极端子214、源极端子216、栅极端子218、和体端子220。漏极端子214响应于电源电压104。源极端子216被耦合到接地节点222。
在图8的示例中，骤回钳位电路110的部分800包括电阻器808(例如，多晶硅电阻器)和开关816(例如，晶体管)。如以下所进一步描述的，电阻器808被耦合到体端子220并且可以在位812(例如，逻辑高值或逻辑低值)被断言(例如，为逻辑高值)并且激活开关816时被选择性地耦合到接地节点222。在至少一个实施例中，电阻器808对应于可编程电阻部分114的电阻器，诸如参考图2所描述的该多个电阻器中的电阻器。位812可以对应于控制信号116或者控制信号116的特定位值(例如，第一位值b0或第二位值b1)。
在操作中，钳位晶体管112可以响应于栅极端子218与源极端子216之间栅-源电压达到与钳位晶体管112相关联的触发电压电平而进入骤回钳位操作模式。即，钳位晶体管112可以在栅-源电压达到触发电压电平时开始寄生双极操作(在图8中解说性地描绘为寄生双极结型晶体管(BJT)804)。钳位晶体管112的寄生双极操作在本文中也被称为“寄生双极结型晶体管(BJT)效应”。
当位812被断言时，体端子220经由电阻器808(例如，通过激活开关816)来被耦合到接地节点222。相应地，在寄生双极操作期间，体端子220可以在位812被断言时将电流放电到接地节点222。经由体端子220被放电到接地节点222的电流的量可以由电阻器808的电阻值来校准(即，钳位晶体管112的触发电压电平可以基于位12的断言而被调节)。
经由体端子220放电的电流量可以受与包括骤回钳位电路110的部分800的集成电路相关联的一个或多个工艺变动所影响。例如，与该集成电路相关联的基板电阻率(在图8中解说性地描绘为基板电阻率820)可能会偏离该集成电路的设计规范。如图8中所解说性描绘的，基板电阻率820可以影响钳位晶体管112的体-地电阻并且可以因此使得触发电压电平以及使得钳位晶体管112的操作偏离设计规范，从而潜在地引起该集成电路易受电源毛刺、ESD事件、或其组合的影响。通过基于位812来选择性地激活开关816，钳位晶体管112的体-地电阻(和触发电压电平)可以被调节以补偿工艺变动，诸如基板电阻率820偏离设计规范。如将会领会的，本文中所描述的其他校准技术也可以被用来调节触发电压电平以补偿此类工艺变动。
虽然图8的特定示例描绘了耦合到单个电阻器(即，电阻器808)的体端子220，但是应当领会，体端子220可被耦合到一个或多个附加电阻器、耦合到一个或多个晶体管(例如，如参考图6和7所描述的)、或其组合。任何一个或多个电阻器和/或一个或多个晶体管可以响应于位812、图中未示出的一个或多个附加位、控制信号116、另一信号、或其组合。
通过选择电阻器808的特定电阻，使用可编程偏置器件来偏置栅极端子218，和/或断言位812(例如，经由控制信号116)，钳位晶体管112的钳位操作可以被校准。钳位操作可以被校准以计及静电放电(ESD)事件以及与电源电压104相关联的迹线电感，这些迹线电感是只有在制造骤回钳位电路110的部分800后(例如，在制造包括骤回钳位电路110的部分800的集成电路之后)才知晓的。
参见图9，描绘了一种方法的特定解说性实施例并且将其一般化地指定为900。方法900可以在或由参考图1-7所描述的骤回钳位电路110的任何特定实施例、在参考图8所描述的骤回钳位电路110的部分800、或其组合处执行。
在910，方法900包括通过经由控制信号来修改与钳位晶体管相关联的体-地电阻的方式，来校准与骤回钳位电路110相关联的触发电压电平。钳位晶体管可以对应于钳位晶体管112。控制信号可对应于控制信号116、位812、或其组合。
方法900进一步包括，在920，编程该骤回钳位电路110的可编程偏置器件以偏置该钳位晶体管的栅极端子(例如，经由二极管器件，诸如二极管器件208)以进一步校准该触发电压电平。栅极端子可以对应于栅极端子218。可编程偏置器件可以包括可编程电流源304、可编程电阻器416、或其组合。
方法900进一步包括，在930，在包括骤回钳位电路110的集成电路的操作期间，并且响应于电源电压在静电放电(ESD)事件期间超过触发电压电平，由骤回钳位电路110来钳位该电源电压。触发电压电平是响应于经编程偏置器件、经编程体-地电阻、或其组合来被确定的。该骤回钳位电路使得能够实现对该集成电路的毛刺抑制(例如，与电源电压104相关联的毛刺的抑制，如参考图1所描述的)和ESD保护。
响应于电源电压超过触发电压电平地来钳位电源电压可以使得能够实现对该集成电路的毛刺抑制和静电放电(ESD)保护。例如，再一次参见图1，响应于电源电压104中的毛刺，诸如当迹线电感128输出电压时，骤回钳位电路110可以进入骤回操作模式以抑制与电源电压104相关联的电源毛刺。触发电压电平可以至少部分地基于任何迹线电感118、120、128、132来被校准。
参考图10，描绘了通信设备的特定解说性实施例的框图并将其一般地标示为1000。在图10的示例中，通信设备1000包括骤回钳位电路110。图10的骤回钳位电路110包括经编程偏置器件、经编程电阻部分、或者其组合，其被一般化地指示为1064。经编程偏置器件可以对应于以下一者或多者：编程后的可编程电流源304、编程后的可编程电阻器416、或其组合。经编程电阻部分可以对应于编程后的可编程电阻部分114、位812被断言时的电阻器808、或其组合。骤回钳位电路110可以被耦合到通信设备1000的任何组件。例如，通信设备1000的一个或多个组件可以被耦合到骤回钳位电路110并且可以对应于图1的负载124。
图10的骤回钳位电路110响应于电源电压104。电源电压104可以由耦合到电源电路系统1048的电源1044生成。电源电路系统1048可以包括图1的解耦电容器140。电源1044和电源电路系统1048可以对应于图1的片外部分152。
通信设备1000可包括处理器1010，诸如数字信号处理器(DSP)。处理器1010可以被耦合到存储器1032(例如，非瞬态计算机可读介质)。存储器1032可存储可由处理器1010执行的指令1058。存储器1032可存储处理器1010可访问的数据1056。
图10还示出了耦合至处理器1010和显示器1016的显示器控制器1026。音频处理电路系统1034(诸如编码器/解码器(CODEC)和/或扬声器激励器(例如，D类扬声器激励器，其可以对应于图1的负载124))也可被耦合到处理器1010。扬声器1036和话筒1038可被耦合至音频处理电路系统1034。图10还指示无线控制器1040可被耦合至处理器1010并且可以进一步经由射频(RF)接口1046(例如，收发机)耦合到天线1042。
在特定实施例中，骤回钳位电路110、处理器1010、显示器控制器1026、存储器1032、音频处理电路系统1034、和无线控制器1040被包括在集成电路(诸如系统级封装或片上系统设备1022，其可以对应于参考图9所描述的集成电路)中。在图10的示例中，骤回钳位电路110使得能够实现对片上系统设备1022的毛刺抑制(例如，对与电源1044相关联的毛刺(诸如由与电源1044相关联的迹线电感引起的毛刺)的抑制)以及ESD保护。
输入设备1030可以被耦合到片上系统设备1022。此外，在特定实施例中，如图10中所解说的，显示器1016、输入设备1030、扬声器1036、话筒1038、天线1042、电源电路系统1048、RF接口1046和电源1044在片上系统设备1022的外部。然而，显示器1016、输入设备1030、扬声器1036、话筒1038、天线1042、电源电路系统1048、RF接口1046和电源1044中的每一者可被耦合到片上系统设备1022的组件，诸如耦合到接口或控制器。作为一特定示例，图10描绘了扬声器1036可以经由图1的I/O组件126来被耦合到音频处理电路系统1034。进一步，图10的骤回钳位电路110可以经由控制信号116来被校准，控制信号116可以经由另一I/O组件(例如，引脚)来被断言。例如，控制信号116可以被断言一次(例如，在通信设备1000的制造期间)以编程骤回钳位电路110。在特定实施例中，本文中所描述的开关、晶体管、和/或可编程器件可以包括能够被校准单次的一次性可编程(OTP)逻辑。替换性地，控制信号116可以在通信设备1000的操作期间被断言。例如，在设备操作期间，处理器1010可以访问数据1056、指令1058、或其组合，以生成控制信号116来编程(例如，激活、抑活、或校准)骤回钳位电路110的开关、晶体管、和/或可编程器件。
结合所描述的实施例，公开了一种设备，其包括用于基于触发电压电平来钳位电源电压(例如，电源电压104)的装置(例如，钳位晶体管112)。该设备进一步包括用于校准该触发电压电平的装置。用于校准触发电压电平的装置包括用于偏置用于钳位电源电压的装置的输入节点(例如，栅极端子218)的装置(例如，可编程电流源304、可编程电阻器416、或其组合)。用于校准触发电压电平的装置进一步包括用于修改与用于钳位电源电压的装置相关联的体-地电阻的装置(例如，可编程电阻部分114、当位812被断言时的电阻器808、或其组合)。
上文公开的设备和功能性可被设计和配置在存储在计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给制造管理人以基于此类文件来制造设备。结果产生的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。此类半导体芯片可以被可通信地耦合(诸如，使用印刷电路板(PCB))以形成印刷电路组装件(PCA)。PCA可以被集成在电子设备(诸如无线电话)内。
技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或两者的组合来实现。软件模块可驻留在随机存取存储器(RAM)、闪存存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、或本领域中所知的任何其他形式的非瞬态存储介质中。示例性的存储介质被耦合至处理器以使得该处理器能从/向该存储介质读和写信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (45)

1.一种电子设备，包括：
骤回钳位电路，其配置成响应于电源电压超过触发电压电平而钳位所述电源电压，
其中，所述骤回钳位电路包括钳位晶体管以及可编程电阻部分，所述可编程电阻部分被配置成调节所述钳位晶体管的体-地电阻并且响应于控制信号来校准所述触发电压电平，其中所述体-地电阻是所述钳位晶体管的体端子与接地节点之间的电阻。
2.如权利要求1所述的电子设备，其特征在于，所述可编程电阻部分被耦合到所述钳位晶体管的所述体端子。
3.如权利要求2所述的电子设备，其特征在于，所述可编程电阻部分包括各自耦合到所述钳位晶体管的所述体端子的多个电阻器。
4.如权利要求3所述的电子设备，其特征在于，所述多个电阻器中的第一电阻器被进一步耦合到第一开关，并且所述多个电阻器中的第二电阻器被进一步耦合到第二开关。
5.如权利要求4所述的电子设备，其特征在于，所述控制信号是多位码，其中所述第一开关包括由所述多位码的第一位值来门控的第一晶体管，并且进一步包括由所述多位码的第二位值来门控的第二晶体管，并且其中所述第二开关包括由所述第一位值的补来门控的第三晶体管、由所述第二位值的补来门控的第四晶体管、或其组合。
6.如权利要求4所述的电子设备，其特征在于，所述可编程电阻部分进一步包括耦合到第三开关的低电阻路径。
7.如权利要求1所述的电子设备，其特征在于，所述可编程电阻部分包括具有第一宽长比的第一晶体管，并且进一步包括具有第二宽长比的第二晶体管，并且其中所述第二宽长比大于所述第一宽长比。
8.如权利要求7所述的电子设备，其特征在于，当所述第一晶体管由所述控制信号的第一位值激活时，所述可编程电阻部分具有第一电阻，并且其中当所述第二晶体管由所述第一位值的补来激活时，所述可编程电阻部分具有第二电阻，所述第一电阻大于所述第二电阻。
9.如权利要求7所述的电子设备，其特征在于，所述第二宽长比大约为所述第一宽长比的两倍。
10.如权利要求1所述的电子设备，其特征在于，所述可编程电阻部分包括耦合到所述钳位晶体管的所述体端子的至少一个多晶硅电阻器。
11.如权利要求1所述的电子设备，其特征在于，所述触发电压电平基于与提供所述电源电压的电路系统相关联的迹线电感来被编程。
12.如权利要求1所述的电子设备，其特征在于，所述触发电压电平与和所述骤回钳位电路相关联的寄生双极结型晶体管(BJT)效应相关联。
13.如权利要求1所述的电子设备，其特征在于，进一步包括配置成通过偏置所述钳位晶体管的栅极端子进一步校正所述触发电压电平的可编程偏置器件。
14.如权利要求13所述的电子设备，其特征在于，所述触发电压电平是进一步基于所述钳位晶体管的被所述可编程偏置器件偏置的栅-源电压来确定的。
15.如权利要求13所述的电子设备，其特征在于，所述可编程偏置器件包括耦合到二极管器件的可编程电流源。
16.如权利要求13所述的电子设备，其特征在于，所述可编程偏置器件包括耦合到电流源的可编程电阻。
17.如权利要求13所述的电子设备，其特征在于，所述可编程偏置器件包括可编程电流源和二极管器件，并且其中所述二极管器件耦合到电阻器。
18.如权利要求13所述的电子设备，其特征在于，所述可编程偏置器件包括可编程电流源和可编程电阻。
19.一种电子设备，包括：
骤回钳位电路，其配置成响应于电源电压超过触发电压电平而钳位所述电源电压，
其中，所述骤回钳位电路包括钳位晶体管和配置成通过偏置所述钳位晶体管的栅极端子来校准所述触发电压电平的可编程偏置器件，并且其中所述触发电压电平是基于所述钳位晶体管的由所述可编程偏置器件偏置的栅-源电压来确定的，
其中，所述骤回钳位电路进一步包括配置成进一步校准所述触发电压电平的可编程电阻部分，所述可编程电阻部分耦合到所述钳位晶体管的体端子。
20.如权利要求19所述的电子设备，其特征在于，所述可编程偏置器件包括耦合到二极管器件的可编程电流源。
21.如权利要求19所述的电子设备，其特征在于，所述可编程偏置器件包括耦合到电流源的可编程电阻。
22.如权利要求19所述的电子设备，其特征在于，所述可编程偏置器件包括耦合到电阻器的可编程电流源。
23.如权利要求19所述的电子设备，其特征在于，所述可编程偏置器件包括可编程电流源和可编程电阻。
24.如权利要求19所述的电子设备，其特征在于，所述可编程电阻部分包括各自耦合到所述钳位晶体管的所述体端子的多个电阻器。
25.如权利要求24所述的电子设备，其特征在于，所述多个电阻器中的第一电阻器被进一步耦合到第一开关，并且所述多个电阻器中的第二电阻器被进一步耦合到第二开关。
26.如权利要求25所述的电子设备，其特征在于，所述第一开关包括由多位码的第一位值来门控的第一晶体管，并且进一步包括由所述多位码的第二位值来门控的第二晶体管，并且其中所述第二开关包括由所述第一位值的补来门控的第三晶体管、由所述第二位值的补来门控的第四晶体管、或其组合。
27.如权利要求19所述的电子设备，其特征在于，所述可编程电阻部分进一步包括耦合到第三开关的低电阻路径。
28.如权利要求19所述的电子设备，其特征在于，所述可编程电阻部分包括具有第一宽长比的第一晶体管，并且进一步包括具有第二宽长比的第二晶体管，并且其中所述第二宽长比大于所述第一宽长比。
29.如权利要求28所述的电子设备，其特征在于，当所述第一晶体管由第一位值来门控时，所述可编程电阻部分与第一电阻相关联，并且其中当所述第二晶体管由所述第一位值的补来门控时，所述可编程电阻部分与第二电阻相关联，并且其中所述第一电阻大于所述第二电阻。
30.如权利要求28所述的电子设备，其特征在于，所述第二宽长比大约为所述第一宽长比的两倍。
31.如权利要求19所述的电子设备，其特征在于，所述可编程电阻部分包括耦合到所述钳位晶体管的所述体端子的至少一个多晶硅电阻器。
32.如权利要求19所述的电子设备，其特征在于，所述触发电压电平是基于与提供所述电源电压的电路系统相关联的迹线电感来编程的。
33.如权利要求19所述的电子设备，其特征在于，所述触发电压电平与和所述骤回钳位电路相关联的寄生双极结型晶体管(BJT)效应相关联。
34.一种校准骤回钳位电路的方法，所述方法包括：
通过经由控制信号修改与钳位晶体管相关联的体-地电阻来校准与骤回钳位电路相关联的触发电压电平，其中所述体-地电阻是所述钳位晶体管的体端子与接地节点之间的电阻；以及
对所述骤回钳位电路的可编程偏置器件进行编程以偏置所述钳位晶体管的栅极端子以进一步校准所述触发电压电平。
35.如权利要求34所述的方法，其特征在于，修改所述体-地电阻包括基于所述控制信号来门控多个晶体管。
36.如权利要求34所述的方法，其特征在于，进一步包括通过用可编程电流源偏置二极管器件来偏置所述钳位晶体管的所述栅极端子。
37.如权利要求34所述的方法，其特征在于，所述触发电压电平是在将所述骤回钳位电路耦合到电源电压之后被校准的。
38.一种用于校准骤回钳位电路的设备，包括：
用于基于触发电压电平来钳位电源电压的装置；以及
用于校准所述触发电压电平的装置，其中所述用于校准触发电压电平的装置包括：
用于偏置所述用于钳位电源电压的装置的输入节点的装置；以及
用于修改与所述用于钳位电源电压的装置相关联的体-地电阻的装置，其中所述体-地电阻是所述用于钳位所述电源电压的装置的体端子与接地节点之间的电阻。
39.如权利要求38所述的设备，其特征在于，所述用于钳位所述电源电压的装置包括钳位晶体管，并且其中所述输入节点包括所述钳位晶体管的栅极端子。
40.一种存储指令的非瞬态计算机可读介质，所述指令能由处理器执行以通过生成控制信号以校准骤回钳位电路的可编程电阻部分来校准所述骤回钳位电路的触发电压电平，其中，所述骤回钳位电路包括钳位晶体管，并且其中，所述可编程电阻部分被配置成调节所述钳位晶体管的体-地电阻，其中所述体-地电阻是所述钳位晶体管的体端子与接地节点之间的电阻。
41.如权利要求40所述的非瞬态计算机可读介质，其特征在于，所述控制信号是多位码，其中所述多位码的位值的第一组合激活所述可编程电阻部分的多个晶体管的第一子集，并且其中所述多位码的位值的第二组合激活所述多个晶体管的第二子集。
42.一种集成电路，包括：
骤回钳位电路，其具有基于所述骤回钳位电路的经编程偏置器件、所述骤回钳位电路的经编程体-地电阻、或其组合来确定的触发电压电平，其中所述体-地电阻是所述骤回钳位电路的钳位晶体管的体端子与接地节点之间的电阻，
其中所述骤回钳位电路配置成响应于在静电放电ESD事件期间电源电压超过所述触发电压电平来钳位所述电源电压，以及
其中，所述骤回钳位电路使得能够进行对所述集成电路的毛刺抑制和ESD保护。
43.如权利要求42所述的集成电路，其特征在于，所述触发电压电平与所述骤回钳位电路的所述钳位晶体管的寄生双极结型晶体管(BJT)效应相关联。
44.一种在集成电路的操作期间钳位电源电压的方法，所述方法包括：
响应于在静电放电ESD事件期间所述电源电压超过触发电压电平，由所述集成电路的骤回钳位电路来钳位所述电源电压，
其中，所述触发电压电平是响应于所述骤回钳位电路的经编程偏置器件、所述骤回钳位电路的经编程体-地电阻、或其组合来确定的，其中所述体-地电阻是所述骤回钳位电路的钳位晶体管的体端子与接地节点之间的电阻，以及
其中，所述骤回钳位电路使得能够进行对所述集成电路的毛刺抑制和ESD保护。
45.如权利要求44所述的方法，其特征在于，所述触发电压电平与所述骤回钳位电路的所述钳位晶体管的寄生双极结型晶体管(BJT)效应相关联。
CN201480013344.4A 2013-03-11 2014-03-06 用于校准和操作骤回钳位电路的设备和方法 Active CN105009285B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/794,268 US9182767B2 (en) 2013-03-11 2013-03-11 Devices and methods for calibrating and operating a snapback clamp circuit
US13/794,268 2013-03-11
PCT/US2014/021069 WO2014164182A1 (en) 2013-03-11 2014-03-06 Devices and methods for calibrating and operating a snapback clamp circuit

Publications (2)

Publication Number Publication Date
CN105009285A CN105009285A (zh) 2015-10-28
CN105009285B true CN105009285B (zh) 2019-05-10

Family

ID=50389532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480013344.4A Active CN105009285B (zh) 2013-03-11 2014-03-06 用于校准和操作骤回钳位电路的设备和方法

Country Status (6)

Country Link
US (1) US9182767B2 (zh)
EP (1) EP2973703B1 (zh)
JP (1) JP5973107B2 (zh)
KR (1) KR101655273B1 (zh)
CN (1) CN105009285B (zh)
WO (1) WO2014164182A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105892540B (zh) * 2014-11-04 2018-11-13 恩智浦美国有限公司 电压钳位电路
US10514394B2 (en) * 2016-02-26 2019-12-24 Tektronix, Inc. Dynamic output clamping for a probe or accessory
CN108075460B (zh) 2016-11-15 2021-10-29 恩智浦有限公司 具有反馈控制的浪涌保护电路
US10032508B1 (en) 2016-12-30 2018-07-24 Intel Corporation Method and apparatus for multi-level setback read for three dimensional crosspoint memory
DE102017103803A1 (de) 2017-02-23 2018-08-23 Infineon Technologies Ag Eine Integrierte-Schaltung-Vorrichtung und eine Vorrichtung zum Schutz einer Schaltung
US10825536B1 (en) * 2019-08-30 2020-11-03 Qualcomm Incorporated Programmable circuits for performing machine learning operations on edge devices
US11940496B2 (en) 2020-02-24 2024-03-26 Analog Devices, Inc. Output voltage glitch reduction in ate systems
CN111600557B (zh) * 2020-05-14 2021-03-23 锐石创芯（深圳）科技有限公司 射频前端模块和无线装置
CN116565820B (zh) * 2023-07-10 2023-10-31 荣耀终端有限公司 一种防静电保护电路及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189322A (en) * 1990-03-28 1993-02-23 Advanced Micro Devices, Inc. Low-power sense amplifier with feedback
US5369317A (en) * 1992-06-26 1994-11-29 Micron Technology, Inc. Circuit and method for controlling the potential of a digit line and in limiting said potential to a maximum value
CN1581481A (zh) * 2003-08-04 2005-02-16 株式会社东芝 具有控制电路的esd保护电路
CN1742416A (zh) * 2003-01-22 2006-03-01 飞思卡尔半导体公司 静电放电电路及其方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01253267A (ja) * 1988-03-31 1989-10-09 Sharp Corp 半導体装置のための入力保護回路
US4853646A (en) * 1988-07-19 1989-08-01 Fairchild Semiconductor Corporation Temperature compensated bipolar circuits
JP3092549B2 (ja) 1997-07-17 2000-09-25 日本電気株式会社 電圧クランプ回路
JP3883697B2 (ja) * 1998-05-15 2007-02-21 旭化成マイクロシステム株式会社 過電圧の保護回路
JP3573638B2 (ja) 1999-01-20 2004-10-06 Ｎｅｃマイクロシステム株式会社 入力クランプ回路
US6430016B1 (en) 2000-02-11 2002-08-06 Micron Technology, Inc. Setpoint silicon controlled rectifier (SCR) electrostatic discharge (ESD) core clamp
JP4001449B2 (ja) * 2000-03-08 2007-10-31 松下電器産業株式会社 不要輻射解析方法
JP2001358297A (ja) * 2000-06-14 2001-12-26 Nec Corp 静電保護回路
JP3386042B2 (ja) 2000-08-02 2003-03-10 日本電気株式会社 半導体装置
JP4005920B2 (ja) * 2001-03-16 2007-11-14 サーノフ コーポレーション ラッチアップ耐性のための高保持電流を有する静電放電保護構造
US6946707B2 (en) 2004-01-28 2005-09-20 International Business Machines Corporation Electrostatic discharge input and power clamp circuit for high cutoff frequency technology radio frequency (RF) applications
US7573691B2 (en) 2004-04-12 2009-08-11 Agere Systems Inc. Electrical over stress robustness
US7660086B2 (en) * 2006-06-08 2010-02-09 Cypress Semiconductor Corporation Programmable electrostatic discharge (ESD) protection device
US7312513B1 (en) 2006-07-10 2007-12-25 Wilcox William J Antifuse circuit with well bias transistor
TWI368980B (en) 2006-10-13 2012-07-21 Macronix Int Co Ltd Electrostatic discharge device for pad and method and structure thereof
JP2008098587A (ja) * 2006-10-16 2008-04-24 Toshiba Corp Ｅｓｄ保護回路
JP2008130994A (ja) * 2006-11-24 2008-06-05 Toshiba Corp 静電保護回路
US8120887B2 (en) * 2007-02-28 2012-02-21 Alpha & Omega Semiconductor, Ltd. MOS transistor triggered transient voltage suppressor to provide circuit protection at a lower voltage
US20100067155A1 (en) 2008-09-15 2010-03-18 Altera Corporation Method and apparatus for enhancing the triggering of an electrostatic discharge protection device
US8102002B2 (en) 2008-12-16 2012-01-24 Analog Devices, Inc. System and method for isolated NMOS-based ESD clamp cell
US8395435B2 (en) 2009-07-30 2013-03-12 Qualcomm, Incorporated Switches with bias resistors for even voltage distribution
US8335064B2 (en) 2010-06-30 2012-12-18 Infineon Technologies Ag ESD clamp adjustment
KR101131568B1 (ko) 2010-09-30 2012-04-04 주식회사 하이닉스반도체 반도체 장치의 보호 회로
US9197061B2 (en) 2010-12-21 2015-11-24 Infineon Technologies Ag Electrostatic discharge clamping devices with tracing circuitry
JP2012195432A (ja) 2011-03-16 2012-10-11 Toshiba Corp 半導体集積回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189322A (en) * 1990-03-28 1993-02-23 Advanced Micro Devices, Inc. Low-power sense amplifier with feedback
US5369317A (en) * 1992-06-26 1994-11-29 Micron Technology, Inc. Circuit and method for controlling the potential of a digit line and in limiting said potential to a maximum value
CN1742416A (zh) * 2003-01-22 2006-03-01 飞思卡尔半导体公司 静电放电电路及其方法
CN1581481A (zh) * 2003-08-04 2005-02-16 株式会社东芝 具有控制电路的esd保护电路

Also Published As

Publication number Publication date
JP2016517629A (ja) 2016-06-16
KR20150130375A (ko) 2015-11-23
KR101655273B1 (ko) 2016-09-07
US9182767B2 (en) 2015-11-10
EP2973703A1 (en) 2016-01-20
EP2973703B1 (en) 2020-04-29
JP5973107B2 (ja) 2016-08-23
US20140254051A1 (en) 2014-09-11
WO2014164182A1 (en) 2014-10-09
CN105009285A (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
CN105009285B (zh) 用于校准和操作骤回钳位电路的设备和方法
KR101663899B1 (ko) 스위칭가능한 커패시턴스를 위한 시스템 및 방법
KR20060038442A (ko) 저전력 ｎ―ｆｅｔ 하이―사이드 스위치
US9105310B2 (en) System and method of programming a memory cell
US20120327542A1 (en) Power source protection circuit including over-voltage protector and over-current protector
US20130249291A1 (en) Power supply circuit
US11474546B2 (en) Method of operating a low dropout regulator by selectively removing and replacing a DC bias from a power transistor within the low dropout regulator
US9443569B2 (en) Driver for a semiconductor memory and method thereof
US7518846B1 (en) ESD protection method for low-breakdown integrated circuit
US20140098447A1 (en) Electrostatic discharge protection for class d power amplifiers
WO2019031553A1 (ja) カスコード増幅回路
JP4256634B2 (ja) 不揮発性半導体記憶装置
WO2019126486A1 (en) Devices and methods for programming resistive change elements
JP2004320712A (ja) 増幅回路
JP2003143000A5 (zh)
CN115425931B (zh) 摆率增强电路、方法及运算放大器
US8166318B2 (en) Power circuit
US20080232610A1 (en) Audio Amplifier with Reduced Noises
US20150084161A1 (en) Mixed mode rc clamps
US8848331B2 (en) Protection device, complementary protection device, signal output device, latch-up preventing method, and computer-readable medium
US11929609B2 (en) Surge protection circuit
US8151123B2 (en) Circuit and method for generating an internal power supply voltage
WO2016072974A1 (en) Memory array driver
JP3842271B2 (ja) オーディオ増幅回路およびこれを有するオーディオｉｃ
KR102001833B1 (ko) 온도 보상을 갖는 전하 펌프 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant