JP4256634B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4256634B2 JP4256634B2 JP2002178881A JP2002178881A JP4256634B2 JP 4256634 B2 JP4256634 B2 JP 4256634B2 JP 2002178881 A JP2002178881 A JP 2002178881A JP 2002178881 A JP2002178881 A JP 2002178881A JP 4256634 B2 JP4256634 B2 JP 4256634B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- reference current
- generating
- internal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
Landscapes
- Read Only Memory (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的にはメモリ装置の分野に関連し、特に、メモリ装置内の基準電流トラックキングのためのシステムに関連する。
【０００２】
【従来の技術】
現在のＦＬＡＳＨメモリ装置のような半導体装置では、コアセルを通して流れる電流が、基準電流と比較される多くの実例がある。例えば、コアセルのしきい値電圧（Ｖｔｈ）を設定する場合である。この場合には、装置がプログラム又は消去された後に、プログラム又は消去機能が成功したか否かを確認することが望ましい。これを行う１つの方法は、コアセル電流を基準電流と比較することである。
【０００３】
図１は、メモリ装置内で、コアセルＶｔｈを設定するのに使用される、典型的な回路を示す。コアセル電流が基準電流と等しくなったときに、この機能（プログラム又は消去）の実行は成功した。
【０００４】
【発明が解決しようとする課題】
基準電流は装置のプロセス変化に関わらず、一定であることが必要とされる。これを達成する１つの方法は、装置の外部の電源を使用することである。例えば、外部装置テスターは、一定の基準電流を供給する、電源を有することができる。しかしながら、外部テスター装置を使用することは、時間がかかり且つ効率的ではない。
【０００５】
一定の基準電流を発生する他の方法は、図１に示すように、装置の内部でそれを実行することである。しかしながら、図１に示す内部回路も、プロセス変化の影響を受けそして、従って、一定の基準電流を供給しない場合がある。例えば、基準電流が、プロセス変化により、低くなったり又は高くなったりする場合には、コアセルＶｔｈが、望ましい値から高く又は低く設定される。
【０００６】
従って、外部テスト装置を必要とせず且つ内部プロセス変化から悪影響を受けない、一定の基準電流を発生する方法を有することが望ましい。
【０００７】
【課題を解決するための手段】
本発明は、半導体装置内の基準電流トラックキングのためのシステムを含む。このシステムは、装置の機能を確認するために、コアセル電流と比較されることが可能な、基準電流を内部的に発生する回路を含む。このシステムは、プロセス変化の影響を減少させるバックバイアス回路も含む。
【０００８】
この結果、このシステムは、外部電源を必要とせず、且つ過度な量の装置の面積を使用しない、実効的に一定の基準電流を供給するように動作できる。
【０００９】
本発明の一実施例では、半導体装置中で基準電流を発生する装置が提供される。基準電流は、この装置の動作を確認するために、内部装置回路により発生される内部装置電流と比較される。この装置は、半導体装置内に配置され且つ基準電流を発生する電流発生器と、基準電流に対する変化を相殺するバックバイアス電流を発生する、内部装置回路に結合されたバイアス発生器とを有する。
【００１０】
他の実施例では、半導体装置内で基準電流を発生する方法が提供される。基準電流は、装置の動作を確認するために、内部装置回路により発生される内部装置電流と比較される。この方法は、半導体装置内で基準電流を発生するステップと、基準電流に対する変化を相殺する、内部装置回路に結合されたバックバイアス電流を発生するステップとを有する。
【００１１】
【発明の実施の形態】
前述の特徴と、本発明の優位点は、添付の図面とともに、以下の詳細な説明を参照することにより、更に容易に明らかとなろう。
【００１２】
本発明は、半導体装置内の基準電流トラッキングのためのシステムを含む。本発明に含まれている、１つ又はそれ以上の実施例を、添付の図面と以下のテキストで詳細に説明する。
【００１３】
図２は、本発明の一実施例で使用する、定電流基準回路２００を示す。回路２００は、Ｖｔｈを設定する目的で、コアセル電流と比較するのに使用される、一定基準電流（Ｉｒｅｆ）を発生する。
【００１４】
回路２００は、Ｎ−チャネルトランジスタ２０２、２０４及び、Ｐ−チャネルトランジスタ２０６と２０８を有する。非常に小さいトランジスタは、２１０に示されているように、一定の基準電流（Ｉｒｅｆ）を発生するために、電源端子（Ｖｃｃ）とグランド端子の間に接続されている。しかし、移動度とＶｔｈがプロセスのコーナーをわたって変化するので、一定の基準電流２１０は、ある変化をし得る。
【００１５】
図３は、本発明の一実施例に使用する定電流基準回路３００を示す。回路３００は、Ｖｔｈを設定する目的で、コアセル電流と比較するのに使用される、一定基準電流（Ｉｒｅｆ）を発生する。
【００１６】
回路３００は、Ｎ−ウエル技術を使用して構成された、抵抗性要素３０２、３０４及び３０６を有する。この要素は、３０６に示されている、一定の電流を発生するために、電源端子（Ｖｃｃ）とグランド端子の間に接続されている。抵抗性要素の比は、プロセスコーナーをわたって変化せず、それにより、結果の一定の基準電流は非常に安定である。しかしながら、Ｎ−ウエル構成は装置上で大きな量の空間を使用し、空間が制限されている応用には適さない。
【００１７】
図４は、本発明の一実施例に従って構成された、一定の基準電流を供給する、回路４００を示す。この回路４００は、定電流基準回路２００を有し、更に、コア電流回路４０２に結合された、トランジスタＴＲＡを有する。トランジスタＴＲＡは、回路２００により発生される基準電流の不正確さを補償する。
【００１８】
コアセルのソースにトランジスタＴＲＡに加えることは、コアセルが、コアセル電流を調整する、バックバイアスを受けることになる。バックバイアスは、トランジスタＴＲＡの電圧しきい値（Ｖｔｈ）に依存している。言い替えると、バックバイアスはプロセス変化に依存する。
【００１９】
回路４００の動作中に、高Ｖｔｈプロセスコーナーが存在するときには、基準電流４０４は、小さくなり、そして、トランジスタＴＲＡにより供給されるコアセルへの強いバックバイアスの影響によって、コアセル電流は小さくなる。バックバイアスは、プロセス変化により発生された基準電流変化を相殺する。トランジスタＴＲＡは、トランジスタ２０２及び２０４と同じ形式のトランジスタであるので、バックバイアスの強さは基準電流と同様に変化する。
【００２０】
回路４００は、基準電流に関するプロセス変化の影響を効果的に減少する。同時に、回路４００は、非常に小さいので、貴重な装置の面積が効率的に使用される。本発明の１つ又はそれ以上の実施例は、基準電流発生に関するプロセス変化の衝撃を除去するので、装置テストモードでそして外部テスト装置により以前は提供されていた機能を埋め込むことが可能である。この結果、コストの減少とより高い効率が達成され、そして、全体的なテスト回数も同様に減少される。
【００２１】
本発明は、半導体装置内で基準電流をトラッキングするためのシステムを含む。上述の実施例は、本発明を説明するためのものであり、本発明の範囲を、記載された特定の実施例に限定するものではない。従って、本発明の幾つかの実施例を説明したが、本発明の範囲及び本質的な特徴から離れることなく、種々の変更が行われることは理解されよう。従って、開示と記載は説明するためのみのものであり、請求の範囲に記載された本発明の範囲を制限するものではない。
【００２２】
付記
（付記１） 装置の動作を確認するために、基準電流が、内部装置回路により発生される内部装置電流と比較される、半導体装置中で基準電流を発生する装置であって、
半導体装置内に配置され且つ基準電流を発生する電流発生器と、
基準電流に対する変化を相殺するバックバイアス電流を発生する、内部装置回路に結合されたバイアス発生器とを有する装置。
【００２３】
（付記２） 基準電流の変化は、プロセス変化である、付記１に記載の装置。
【００２４】
（付記３） バックバイアス電流は、基準電流に影響を及ぼすプロセス変化を補償する、付記２に記載の装置。
【００２５】
（付記４） 電流発生器は、少なくとも１つの基準トランジスタを含む、付記１に記載の装置。
【００２６】
（付記５） バイアス発生器は、少なくとも１つの基準トランジスタと同じ形式の、少なくとも１つのバイアストランジスタを含む、付記４に記載の装置。
【００２７】
（付記６） 半導体装置は、メモリ装置であり、且つ、内部装置電流はコアセル電流である、付記１に記載の装置。
【００２８】
（付記７） 電流発生器は、少なくとも１つの基準トランジスタを含む、付記６に記載の装置。
【００２９】
（付記８） バイアス発生器は、少なくとも１つの基準トランジスタと同じ形式の、少なくとも１つのバイアストランジスタを含む、付記７に記載の装置。
【００３０】
（付記９） 電流発生器は、少なくとも１つのＮ−チャネルトランジスタを含む、付記６に記載の装置。
【００３１】
（付記１０） バイアス発生器は、少なくとも１つの基準トランジスタと同じ形式の、少なくとも１つのバイアストランジスタを含み、少なくとも１つのバイアストランジスタは、バックバイアス電流を発生し、且つ、バックバイアス電流はコアセル電流と結合される、付記９に記載の装置。
【００３２】
（付記１１） 装置の動作を確認するために、基準電流が、内部装置回路により発生される内部装置電流と比較される、半導体装置中で基準電流を発生する方法であって、
半導体装置内で基準電流を発生するステップと、
基準電流に対する変化を相殺する、内部装置回路に結合された、バックバイアス電流を発生するステップとを有する方法。
【００３３】
（付記１２） 基準電流を発生するステップは、少なくとも１つの基準トランジスタで基準電流を発生するステップである、付記１１に記載の方法。
【００３４】
（付記１３） バックバイアス電流を発生するステップは、少なくとも１つの基準トランジスタと同じ形式の、少なくとも１つのバイアストランジスタで、バックバイアス電流を発生するステップである、付記１２に記載の方法。
【００３５】
（付記１４） 半導体装置は、メモリ装置であり、且つ、内部装置電流はコアセル電流であり、且つ、基準電流を発生するステップは、少なくとも１つのＮ−チャネルトランジスタで基準電流を発生するステップである、付記１１に記載の方法。
【００３６】
（付記１５） バックバイアス電流を発生するステップは、少なくとも１つの基準トランジスタと同じ形式の、少なくとも１つのバイアストランジスタで、バックバイアス電流を発生するステップである、付記１４に記載の方法。
【００３７】
【発明の効果】
本発明によって、外部テスト装置を必要とせず且つ内部プロセス変化から悪影響を受けない、一定の基準電流を発生する方法を提供できる。
【図面の簡単な説明】
【図１】メモリ装置内でコアセルＶｔｈを設定するのに使用される典型的な回路を示す図である。
【図２】本発明の一実施例で使用される定電流基準回路を示す図である。
【図３】本発明の一実施例で使用される定電流基準回路を示す図である。
【図４】本発明に従って構成される定電流基準を供給する回路の一実施例を示す図である。
【符号の説明】
２００ 定電流基準回路
２０２、２０４ Ｎ−チャネルトランジスタ
２０６、２０８ Ｐ−チャネルトランジスタ
３００ 定電流基準回路
３０２、３０４、３０６ 抵抗性要素
４００ 一定の基準電流を供給する回路
４０２ コア電流回路
【発明の属する技術分野】
本発明は、一般的にはメモリ装置の分野に関連し、特に、メモリ装置内の基準電流トラックキングのためのシステムに関連する。
【０００２】
【従来の技術】
現在のＦＬＡＳＨメモリ装置のような半導体装置では、コアセルを通して流れる電流が、基準電流と比較される多くの実例がある。例えば、コアセルのしきい値電圧（Ｖｔｈ）を設定する場合である。この場合には、装置がプログラム又は消去された後に、プログラム又は消去機能が成功したか否かを確認することが望ましい。これを行う１つの方法は、コアセル電流を基準電流と比較することである。
【０００３】
図１は、メモリ装置内で、コアセルＶｔｈを設定するのに使用される、典型的な回路を示す。コアセル電流が基準電流と等しくなったときに、この機能（プログラム又は消去）の実行は成功した。
【０００４】
【発明が解決しようとする課題】
基準電流は装置のプロセス変化に関わらず、一定であることが必要とされる。これを達成する１つの方法は、装置の外部の電源を使用することである。例えば、外部装置テスターは、一定の基準電流を供給する、電源を有することができる。しかしながら、外部テスター装置を使用することは、時間がかかり且つ効率的ではない。
【０００５】
一定の基準電流を発生する他の方法は、図１に示すように、装置の内部でそれを実行することである。しかしながら、図１に示す内部回路も、プロセス変化の影響を受けそして、従って、一定の基準電流を供給しない場合がある。例えば、基準電流が、プロセス変化により、低くなったり又は高くなったりする場合には、コアセルＶｔｈが、望ましい値から高く又は低く設定される。
【０００６】
従って、外部テスト装置を必要とせず且つ内部プロセス変化から悪影響を受けない、一定の基準電流を発生する方法を有することが望ましい。
【０００７】
【課題を解決するための手段】
本発明は、半導体装置内の基準電流トラックキングのためのシステムを含む。このシステムは、装置の機能を確認するために、コアセル電流と比較されることが可能な、基準電流を内部的に発生する回路を含む。このシステムは、プロセス変化の影響を減少させるバックバイアス回路も含む。
【０００８】
この結果、このシステムは、外部電源を必要とせず、且つ過度な量の装置の面積を使用しない、実効的に一定の基準電流を供給するように動作できる。
【０００９】
本発明の一実施例では、半導体装置中で基準電流を発生する装置が提供される。基準電流は、この装置の動作を確認するために、内部装置回路により発生される内部装置電流と比較される。この装置は、半導体装置内に配置され且つ基準電流を発生する電流発生器と、基準電流に対する変化を相殺するバックバイアス電流を発生する、内部装置回路に結合されたバイアス発生器とを有する。
【００１０】
他の実施例では、半導体装置内で基準電流を発生する方法が提供される。基準電流は、装置の動作を確認するために、内部装置回路により発生される内部装置電流と比較される。この方法は、半導体装置内で基準電流を発生するステップと、基準電流に対する変化を相殺する、内部装置回路に結合されたバックバイアス電流を発生するステップとを有する。
【００１１】
【発明の実施の形態】
前述の特徴と、本発明の優位点は、添付の図面とともに、以下の詳細な説明を参照することにより、更に容易に明らかとなろう。
【００１２】
本発明は、半導体装置内の基準電流トラッキングのためのシステムを含む。本発明に含まれている、１つ又はそれ以上の実施例を、添付の図面と以下のテキストで詳細に説明する。
【００１３】
図２は、本発明の一実施例で使用する、定電流基準回路２００を示す。回路２００は、Ｖｔｈを設定する目的で、コアセル電流と比較するのに使用される、一定基準電流（Ｉｒｅｆ）を発生する。
【００１４】
回路２００は、Ｎ−チャネルトランジスタ２０２、２０４及び、Ｐ−チャネルトランジスタ２０６と２０８を有する。非常に小さいトランジスタは、２１０に示されているように、一定の基準電流（Ｉｒｅｆ）を発生するために、電源端子（Ｖｃｃ）とグランド端子の間に接続されている。しかし、移動度とＶｔｈがプロセスのコーナーをわたって変化するので、一定の基準電流２１０は、ある変化をし得る。
【００１５】
図３は、本発明の一実施例に使用する定電流基準回路３００を示す。回路３００は、Ｖｔｈを設定する目的で、コアセル電流と比較するのに使用される、一定基準電流（Ｉｒｅｆ）を発生する。
【００１６】
回路３００は、Ｎ−ウエル技術を使用して構成された、抵抗性要素３０２、３０４及び３０６を有する。この要素は、３０６に示されている、一定の電流を発生するために、電源端子（Ｖｃｃ）とグランド端子の間に接続されている。抵抗性要素の比は、プロセスコーナーをわたって変化せず、それにより、結果の一定の基準電流は非常に安定である。しかしながら、Ｎ−ウエル構成は装置上で大きな量の空間を使用し、空間が制限されている応用には適さない。
【００１７】
図４は、本発明の一実施例に従って構成された、一定の基準電流を供給する、回路４００を示す。この回路４００は、定電流基準回路２００を有し、更に、コア電流回路４０２に結合された、トランジスタＴＲＡを有する。トランジスタＴＲＡは、回路２００により発生される基準電流の不正確さを補償する。
【００１８】
コアセルのソースにトランジスタＴＲＡに加えることは、コアセルが、コアセル電流を調整する、バックバイアスを受けることになる。バックバイアスは、トランジスタＴＲＡの電圧しきい値（Ｖｔｈ）に依存している。言い替えると、バックバイアスはプロセス変化に依存する。
【００１９】
回路４００の動作中に、高Ｖｔｈプロセスコーナーが存在するときには、基準電流４０４は、小さくなり、そして、トランジスタＴＲＡにより供給されるコアセルへの強いバックバイアスの影響によって、コアセル電流は小さくなる。バックバイアスは、プロセス変化により発生された基準電流変化を相殺する。トランジスタＴＲＡは、トランジスタ２０２及び２０４と同じ形式のトランジスタであるので、バックバイアスの強さは基準電流と同様に変化する。
【００２０】
回路４００は、基準電流に関するプロセス変化の影響を効果的に減少する。同時に、回路４００は、非常に小さいので、貴重な装置の面積が効率的に使用される。本発明の１つ又はそれ以上の実施例は、基準電流発生に関するプロセス変化の衝撃を除去するので、装置テストモードでそして外部テスト装置により以前は提供されていた機能を埋め込むことが可能である。この結果、コストの減少とより高い効率が達成され、そして、全体的なテスト回数も同様に減少される。
【００２１】
本発明は、半導体装置内で基準電流をトラッキングするためのシステムを含む。上述の実施例は、本発明を説明するためのものであり、本発明の範囲を、記載された特定の実施例に限定するものではない。従って、本発明の幾つかの実施例を説明したが、本発明の範囲及び本質的な特徴から離れることなく、種々の変更が行われることは理解されよう。従って、開示と記載は説明するためのみのものであり、請求の範囲に記載された本発明の範囲を制限するものではない。
【００２２】
付記
（付記１） 装置の動作を確認するために、基準電流が、内部装置回路により発生される内部装置電流と比較される、半導体装置中で基準電流を発生する装置であって、
半導体装置内に配置され且つ基準電流を発生する電流発生器と、
基準電流に対する変化を相殺するバックバイアス電流を発生する、内部装置回路に結合されたバイアス発生器とを有する装置。
【００２３】
（付記２） 基準電流の変化は、プロセス変化である、付記１に記載の装置。
【００２４】
（付記３） バックバイアス電流は、基準電流に影響を及ぼすプロセス変化を補償する、付記２に記載の装置。
【００２５】
（付記４） 電流発生器は、少なくとも１つの基準トランジスタを含む、付記１に記載の装置。
【００２６】
（付記５） バイアス発生器は、少なくとも１つの基準トランジスタと同じ形式の、少なくとも１つのバイアストランジスタを含む、付記４に記載の装置。
【００２７】
（付記６） 半導体装置は、メモリ装置であり、且つ、内部装置電流はコアセル電流である、付記１に記載の装置。
【００２８】
（付記７） 電流発生器は、少なくとも１つの基準トランジスタを含む、付記６に記載の装置。
【００２９】
（付記８） バイアス発生器は、少なくとも１つの基準トランジスタと同じ形式の、少なくとも１つのバイアストランジスタを含む、付記７に記載の装置。
【００３０】
（付記９） 電流発生器は、少なくとも１つのＮ−チャネルトランジスタを含む、付記６に記載の装置。
【００３１】
（付記１０） バイアス発生器は、少なくとも１つの基準トランジスタと同じ形式の、少なくとも１つのバイアストランジスタを含み、少なくとも１つのバイアストランジスタは、バックバイアス電流を発生し、且つ、バックバイアス電流はコアセル電流と結合される、付記９に記載の装置。
【００３２】
（付記１１） 装置の動作を確認するために、基準電流が、内部装置回路により発生される内部装置電流と比較される、半導体装置中で基準電流を発生する方法であって、
半導体装置内で基準電流を発生するステップと、
基準電流に対する変化を相殺する、内部装置回路に結合された、バックバイアス電流を発生するステップとを有する方法。
【００３３】
（付記１２） 基準電流を発生するステップは、少なくとも１つの基準トランジスタで基準電流を発生するステップである、付記１１に記載の方法。
【００３４】
（付記１３） バックバイアス電流を発生するステップは、少なくとも１つの基準トランジスタと同じ形式の、少なくとも１つのバイアストランジスタで、バックバイアス電流を発生するステップである、付記１２に記載の方法。
【００３５】
（付記１４） 半導体装置は、メモリ装置であり、且つ、内部装置電流はコアセル電流であり、且つ、基準電流を発生するステップは、少なくとも１つのＮ−チャネルトランジスタで基準電流を発生するステップである、付記１１に記載の方法。
【００３６】
（付記１５） バックバイアス電流を発生するステップは、少なくとも１つの基準トランジスタと同じ形式の、少なくとも１つのバイアストランジスタで、バックバイアス電流を発生するステップである、付記１４に記載の方法。
【００３７】
【発明の効果】
本発明によって、外部テスト装置を必要とせず且つ内部プロセス変化から悪影響を受けない、一定の基準電流を発生する方法を提供できる。
【図面の簡単な説明】
【図１】メモリ装置内でコアセルＶｔｈを設定するのに使用される典型的な回路を示す図である。
【図２】本発明の一実施例で使用される定電流基準回路を示す図である。
【図３】本発明の一実施例で使用される定電流基準回路を示す図である。
【図４】本発明に従って構成される定電流基準を供給する回路の一実施例を示す図である。
【符号の説明】
２００ 定電流基準回路
２０２、２０４ Ｎ−チャネルトランジスタ
２０６、２０８ Ｐ−チャネルトランジスタ
３００ 定電流基準回路
３０２、３０４、３０６ 抵抗性要素
４００ 一定の基準電流を供給する回路
４０２ コア電流回路
Claims (10)
- 装置の動作を確認するために、基準電流が、内部装置回路により発生される内部装置電流と比較される、半導体装置中で基準電流を発生する装置であって、
半導体装置内に配置されるとともに、そのしきい値がプロセスの変動を受ける少なくとも一つのトランジスタを有して、基準電流を発生する電流発生器と、
前記少なくとも一つのトランジスタと同じ形式である少なくとも一つのバイアストランジスタを有するとともに、前記プロセスの変動に基づく基準電流に対する変化に対応するバックバイアス電流を発生する、内部装置回路に結合されたバイアス発生器と
を有し、
前記バイアス発生器は、前記基準電流に対する変化を相殺するよう前記内部装置回路に流れる電流を調整するために、前記バックバイアス電流を前記内部装置回路に供給すること、
を特徴とする装置。 - 前記少なくとも一つのトランジスタはＮチャネルトランジスタであり、前記少なくとも一つのトランジスタのゲートには前記電源端子が接続されることを特徴とする、請求項１に記載の装置。
- バックバイアス電流は、基準電流に影響を及ぼすプロセス変化を補償する、請求項１または請求項２に記載の装置。
- 前記バイアス発生器は、前記内部装置回路とグランド端子との間に配置され、前記バックバイアス電流は前記内部装置電流と結合されることを特徴とする、請求項１、請求項２または請求項３に記載の装置。
- 半導体装置は、メモリ装置であり、且つ、内部装置電流はコアセル電流である、請求項１、請求項２、請求項３または請求項４に記載の装置。
- 装置の動作を確認するために、基準電流が、内部装置回路により発生される内部装置電流と比較される、半導体装置中で基準電流を発生する方法であって、
半導体装置内で、しきい値がプロセスの変動を受ける少なくとも一つのトランジスタを使用して基準電流を発生するステップと、
前記少なくとも一つのトランジスタと同じ形式である少なくとも一つのバイアストランジスタを使用して、前記プロセスの変動に基づく基準電流に対する変化に対応する、内部装置回路に結合された、バックバイアス電流を発生し、前記基準電流に対する変化を相殺するよう前記内部装置回路に流れる電流を調整するために、前記バックバイアス電流を前記内部装置回路に供給するステップと
を有する方法。 - 基準電流を発生するステップは、Ｎチャネルトランジスタであるとともにそのゲートが前記電源端子に接続される前記少なくとも一つのトランジスタを使用して、前記基準電流を発生することを特徴とする、請求項６に記載の方法。
- 前記バックバイアス電流は前記内部装置電流と結合されることを特徴とする、請求項６または請求項７に記載の方法。
- 半導体装置は、メモリ装置であり、且つ、内部装置電流はコアセル電流であり、且つ、基準電流を発生するステップは、少なくとも１つのＮ−チャネルトランジスタで基準電流を発生するステップである、請求項６、請求項７または請求項８に記載の方法。
- バックバイアス電流を発生するステップは、少なくとも１つの基準トランジスタと同じ形式の、少なくとも１つのバイアストランジスタで、バックバイアス電流を発生するステップである、請求項６、請求項７、請求項８または請求項９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/910321 | 2001-07-19 | ||
| US09/910,321 US6542409B2 (en) | 2001-07-19 | 2001-07-19 | System for reference current tracking in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003036688A JP2003036688A (ja) | 2003-02-07 |
| JP4256634B2 true JP4256634B2 (ja) | 2009-04-22 |
Family
ID=25428619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002178881A Expired - Fee Related JP4256634B2 (ja) | 2001-07-19 | 2002-06-19 | 不揮発性半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6542409B2 (ja) |
| JP (1) | JP4256634B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10113239C1 (de) * | 2001-03-19 | 2002-08-22 | Infineon Technologies Ag | Bewerterschaltung zum Auslesen einer in einer Speicherzelle gespeicherten Information |
| US7312641B2 (en) * | 2004-12-28 | 2007-12-25 | Spansion Llc | Sense amplifiers with high voltage swing |
| WO2008024688A2 (en) * | 2006-08-25 | 2008-02-28 | Micron Technology, Inc. | Method, apparatus and system relating to automatic cell threshold voltage measurement |
| US7483305B2 (en) * | 2006-08-28 | 2009-01-27 | Micron Technology, Inc. | Method, apparatus and system relating to automatic cell threshold voltage measurement |
| JP5572283B2 (ja) * | 2007-10-29 | 2014-08-13 | ピーエスフォー ルクスコ エスエイアールエル | 電圧検知回路 |
| US9159452B2 (en) * | 2008-11-14 | 2015-10-13 | Micron Technology, Inc. | Automatic word line leakage measurement circuitry |
| US9218879B2 (en) * | 2010-12-01 | 2015-12-22 | Crocus Technology Inc. | Apparatus, system, and method for matching patterns with an ultra fast check engine based on flash cells |
| US8588007B2 (en) | 2011-02-28 | 2013-11-19 | Micron Technology, Inc. | Leakage measurement systems |
| US8634264B2 (en) | 2011-10-26 | 2014-01-21 | Micron Technology, Inc. | Apparatuses, integrated circuits, and methods for measuring leakage current |
| WO2016167821A1 (en) | 2015-04-14 | 2016-10-20 | Cambou Bertrand F | Memory circuits using a blocking state |
| EP3295331A4 (en) | 2015-05-11 | 2019-04-17 | Cambou, Bertrand, F. | MEMORY CIRCUIT USING DYNAMIC RANDOM ACCESS MEMORY MATRICES |
| WO2016195736A1 (en) | 2015-06-02 | 2016-12-08 | Cambou Bertrand F | Memory circuit using resistive random access memory arrays in a secure element |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508958A (en) * | 1994-09-29 | 1996-04-16 | Intel Corporation | Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage |
| US5638322A (en) * | 1995-07-19 | 1997-06-10 | Cypress Semiconductor Corp. | Apparatus and method for improving common mode noise rejection in pseudo-differential sense amplifiers |
| JP2800740B2 (ja) * | 1995-09-28 | 1998-09-21 | 日本電気株式会社 | 半導体記憶装置 |
| US5801533A (en) * | 1996-09-17 | 1998-09-01 | Intel Corporation | Method and apparatus with cascode biasing magneto field effect transistors for improved sensitivity and amplification |
| US6255897B1 (en) * | 1998-09-28 | 2001-07-03 | Ericsson Inc. | Current biasing circuit |
-
2001
- 2001-07-19 US US09/910,321 patent/US6542409B2/en not_active Expired - Lifetime
-
2002
- 2002-06-19 JP JP2002178881A patent/JP4256634B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030016556A1 (en) | 2003-01-23 |
| JP2003036688A (ja) | 2003-02-07 |
| US6542409B2 (en) | 2003-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8587365B1 (en) | Substrate bias feedback scheme to reduce chip leakage power | |
| JP4256634B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2001229687A (ja) | 電圧レギュレータ回路および半導体メモリ装置 | |
| KR980006526A (ko) | 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리 | |
| US20080284504A1 (en) | Semiconductor integrated circuit | |
| KR100897695B1 (ko) | 반도체 장치 | |
| KR960009158A (ko) | 기준전압 발생회로 | |
| US7248102B2 (en) | Internal reference voltage generation for integrated circuit testing | |
| JPH08242164A (ja) | モード設定回路 | |
| JP3606166B2 (ja) | 半導体装置 | |
| JP2005176296A (ja) | 高電圧スイッチ回路 | |
| TW202310546A (zh) | 降壓電路 | |
| KR0139889B1 (ko) | 플래쉬 메모리 장치 | |
| KR100804148B1 (ko) | 반도체 소자 | |
| US20060132187A1 (en) | Body biasing for dynamic circuit | |
| US6950339B2 (en) | Circuit for generating trim bit signal in a flash memory device | |
| KR102033528B1 (ko) | 스탠바이 전류를 감소시키는 반도체 메모리 장치 | |
| US6480040B2 (en) | Device for the detection of a high voltage greater than a supply voltage | |
| KR101840379B1 (ko) | 반도체 장치 | |
| KR20100055035A (ko) | 내부전압 생성을 위한 집적회로 | |
| JPH04274504A (ja) | 電源降圧回路 | |
| JP2004164746A (ja) | 不揮発性半導体メモリの内部電源回路及び不揮発性半導体メモリ装置 | |
| US20070070672A1 (en) | Semiconductor device and driving method thereof | |
| JP2886956B2 (ja) | 半導体装置 | |
| KR100320794B1 (ko) | 플래쉬메모리셀의읽기및소거확인전압발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4256634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |