JP3606166B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3606166B2 JP3606166B2 JP2000186732A JP2000186732A JP3606166B2 JP 3606166 B2 JP3606166 B2 JP 3606166B2 JP 2000186732 A JP2000186732 A JP 2000186732A JP 2000186732 A JP2000186732 A JP 2000186732A JP 3606166 B2 JP3606166 B2 JP 3606166B2
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- pump circuit
- high voltage
- semiconductor device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、不揮発性メモリを有する半導体装置に関する。
【０００２】
【従来の技術】
フラッシュメモリ等の不揮発性メモリにデータの書き込みを行うためには、１２〜１８Ｖの高電圧が必要である。ところが、最近の半導体装置の電源電圧は３〜５Ｖであるから、この電圧で不揮発性メモリを駆動する場合には、半導体装置において電源電圧を昇圧して高電圧を得なければならない。そのために、通常モードにおいては、一般に半導体装置に内蔵されたチャージポンプ回路により高電圧を得ている。一方、半導体装置の動作のチェックを行うチェックモードにおいては、個々の回路部分の動作をチェックしなければならないので、外部から高電圧を供給する必要がある。
【０００３】
図３に、このような従来の半導体装置の構成例を示す。図３に示すように、この半導体装置は、通常モードにおいて不揮発性メモリにデータを書き込むための高電圧を発生する通常用チャージポンプ回路１１を有している。通常用チャージポンプ回路１１の出力電圧は、レギュレータ２によって安定化され、不揮発性メモリを含む内部回路３に供給される。一方、テストモードにおいて不揮発性メモリの書き込み試験を行う場合には、テストイネーブル信号がアクティブとなり、高電圧供給端子４に高電圧が印加される。テストイネーブル信号がアクティブになると、レギュレータ２は動作を停止し、テスト用チャージポンプ回路１２が昇圧動作を開始する。テストモードにおいては、通常用チャージポンプ回路１１は動作しない。テスト用チャージポンプ回路１２の昇圧電圧は、パスゲートとして用いられるＮチャネルＭＯＳトランジスタＱＮ６のゲートに印加される。これによりトランジスタＱＮ６がオンして、高電圧供給端子４に印加された高電圧が内部回路３に供給される。
【０００４】
このように、テスト用チャージポンプ回路１２を通常用チャージポンプ回路１１と別個に設けることにより、内部回路３に大電流が流れてもトランジスタＱＮ６のゲート電圧が変動しないので、外部から供給される高電圧のオン／オフ制御を正確に行うことができる。その反面、テスト用チャージポンプ回路１２を設けるために、半導体装置のチップ面積が増加してしまうという欠点があった。
【０００５】
図４に、従来の半導体装置の他の構成例を示す。図４に示すように、この半導体装置は、図３におけるテスト用チャージポンプ回路１２の替わりに、高電圧スイッチ２５を有している。高電圧スイッチ２５は、テストモードにおいて、チャージポンプ回路１から高電圧ＨＶを供給されて動作する。高電圧スイッチ２５の出力電圧は、パスゲートとして用いるＮチャネルＭＯＳトランジスタＱＮ６のゲートに印加される。これによりトランジスタＱＮ６がオンして、高電圧供給端子４に印加された高電圧が内部回路３に供給される。
【０００６】
このように、チャージポンプ回路１から高電圧を供給されて動作する高電圧スイッチ２５を設けることにより、図３におけるテスト用チャージポンプ回路１２を省略することができる。その反面、チャージポンプ回路１の能力を超える大電流が内部回路３に流れると、高電圧スイッチ２５の出力電圧、即ち、トランジスタＱＮ６のゲート電圧が低下してしまい、高電圧のオン／オフ制御を正確に行うことができないという欠点があった。
【０００７】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明の目的は、不揮発性メモリを有する半導体装置において、チップ面積をあまり増加させずに、外部から供給される高電圧のオン／オフ制御を正確に行うことができるようにすることである。
【０００８】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体装置は、前記半導体装置の内部において所定の電圧を発生するチャージポンプ回路と、前記チャージポンプ回路から電圧が供給される制御回路と、外部から電圧が印加される電圧供給端子と、前記不揮発性メモリに供給される電圧を安定化するレギュレータと、前記チャージポンプ回路と前記不揮発性メモリとの間の電流経路と、前記チャージポンプ回路と前記レギュレータとの間の電流経路と、をオン／オフする第１のインピーダンス素子と、前記電圧供給端子と前記不揮発性メモリとの間の電流経路と、前記電圧供給端子と前記レギュレータとの間の電流経路と、をオン／オフする第２のインピーダンス素子と、前記チャージポンプ回路と前記電圧供給端子との間の電流経路をオン／オフする第３のインピーダンス素子と、を具備し、前記チャージポンプ回路の出力は、前記制御回路によって、前記第１のインピーダンス素子がオンの場合、前記不揮発性メモリに供給され、前記第１のインピーダンス素子がオフの場合、前記第３のインピーダンス素子を介して前記電圧供給端子に供給される。
【０００９】
ここで、スイッチ回路が、テストモードにおいてアクティブとなる信号に従って第１のインピーダンス素子をオフすると共に第２のインピーダンス素子をオンしても良い。
【００１０】
以上の様に構成した本発明に係る半導体装置によれば、不揮発性メモリを有する半導体装置において、チップ面積をあまり増加させずに、外部から供給される高電圧のオン／オフ制御を正確に行うことができる。
【００１１】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施の形態について説明する。尚、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１に、本発明の一実施形態に係る半導体装置の構造を示す。図１に示すように、この半導体装置は、通常モードにおいて不揮発性メモリにデータを書き込むための高電圧を発生するチャージポンプ回路１を有している。チャージポンプ回路１の出力電圧は、レギュレータ２によって安定化され、不揮発性メモリを含む内部回路３に供給される。
【００１２】
一方、テストモードにおいて不揮発性メモリの書き込み試験を行う場合には、テストイネーブル信号がアクティブとなり、高電圧供給端子４に高電圧が印加される。テストイネーブル信号がアクティブになると、レギュレータ２は動作を停止し、高電圧スイッチ５はチャージポンプ回路１から高電圧ＨＶを供給されて動作する。このような高電圧スイッチ５を設けることにより、図３におけるテスト用チャージポンプ回路１２を省略することができる。
【００１３】
テストイネーブル信号がアクティブとなったときに高電圧スイッチ５から出力されるハイレベルの信号ＯＵＴは、ＮチャネルＭＯＳトランジスタＱＮ１とＱＮ２のゲートに印加される。これにより、パスゲートとして用いられるトランジスタＱＮ２がオンして、高電圧供給端子４に印加された高電圧が内部回路３に供給される。また、トランジスタＱＮ１もオンするので、チャージポンプ回路１の出力電圧が上がり過ぎた場合には、チャージポンプ回路１から高電圧供給端子４へと逆電流が流れる。
【００１４】
テストイネーブル信号がアクティブとなったときに高電圧スイッチ５から出力されるローレベルの信号ＯＵＴバーは、ＮチャネルＭＯＳトランジスタＱＮ３のゲートに印加される。これにより、トランジスタＱＮ３がオフして、チャージポンプ回路１と内部回路３とが切り離される。このため、内部回路３に大電流が流れてもチャージポンプ回路１の出力低下が起こらない。従って、高電圧スイッチ５の出力電圧、即ち、トランジスタＱＮ２のゲート電圧が低下しないので、外部から供給される高電圧のオン／オフ制御を正確に行うことができる。
【００１５】
次に、図１の半導体装置に用いられる高電圧スイッチ５の構成について、図２を参照しながら説明する。高電圧スイッチの入力ＩＮは、ＮチャネルＭＯＳトランジスタＱＮ４のゲートに接続されると共に、インバータ６を介してＮチャネルＭＯＳトランジスタＱＮ５のゲートに接続されている。トランジスタＱＮ４とＱＮ５には、それぞれコンプリメンタリペアとなるＰチャネルＭＯＳトランジスタＱＰ１とＱＰ２が接続されており、それらの接続点が反転出力ＯＵＴバーと非反転出力ＯＵＴになる。トランジスタＱＰ１とＱＰ２のソースには、チャージポンプ回路から高電圧ＨＶが供給される。高電圧スイッチの反転出力ＯＵＴバーと非反転出力ＯＵＴは、トランジスタＱＰ２とＱＰ１のゲートにそれぞれ接続されて、正帰還ループを構成している。
【００１６】
以上の構成により、高電圧スイッチの入力ＩＮにハイレベルのテストイネーブル信号が供給されると、高電圧スイッチの反転出力ＯＵＴバーはローレベルとなり、非反転出力ＯＵＴはハイレベルとなる。
【００１７】
【発明の効果】
以上述べた様に、本発明によれば、不揮発性メモリを有する半導体装置において、チップ面積をあまり増加させずに、外部から供給される高電圧のオン／オフ制御を正確に行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の構成を示すブロック図である。
【図２】図１の半導体装置に用いられる高電圧スイッチの回路図である。
【図３】従来の半導体装置の構成例を示すブロック図である。
【図４】従来の半導体装置の他の構成例を示すブロック図である。
【符号の説明】
１、１１、１２ チャージポンプ回路
２ レギュレータ
３ 内部回路
４ 高電圧供給端子
５、２５ 高電圧スイッチ
６ インバータ
ＱＮ１〜ＱＮ６ ＮチャネルＭＯＳトランジスタ
ＱＰ１〜ＱＰ２ ＰチャネルＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、不揮発性メモリを有する半導体装置に関する。
【０００２】
【従来の技術】
フラッシュメモリ等の不揮発性メモリにデータの書き込みを行うためには、１２〜１８Ｖの高電圧が必要である。ところが、最近の半導体装置の電源電圧は３〜５Ｖであるから、この電圧で不揮発性メモリを駆動する場合には、半導体装置において電源電圧を昇圧して高電圧を得なければならない。そのために、通常モードにおいては、一般に半導体装置に内蔵されたチャージポンプ回路により高電圧を得ている。一方、半導体装置の動作のチェックを行うチェックモードにおいては、個々の回路部分の動作をチェックしなければならないので、外部から高電圧を供給する必要がある。
【０００３】
図３に、このような従来の半導体装置の構成例を示す。図３に示すように、この半導体装置は、通常モードにおいて不揮発性メモリにデータを書き込むための高電圧を発生する通常用チャージポンプ回路１１を有している。通常用チャージポンプ回路１１の出力電圧は、レギュレータ２によって安定化され、不揮発性メモリを含む内部回路３に供給される。一方、テストモードにおいて不揮発性メモリの書き込み試験を行う場合には、テストイネーブル信号がアクティブとなり、高電圧供給端子４に高電圧が印加される。テストイネーブル信号がアクティブになると、レギュレータ２は動作を停止し、テスト用チャージポンプ回路１２が昇圧動作を開始する。テストモードにおいては、通常用チャージポンプ回路１１は動作しない。テスト用チャージポンプ回路１２の昇圧電圧は、パスゲートとして用いられるＮチャネルＭＯＳトランジスタＱＮ６のゲートに印加される。これによりトランジスタＱＮ６がオンして、高電圧供給端子４に印加された高電圧が内部回路３に供給される。
【０００４】
このように、テスト用チャージポンプ回路１２を通常用チャージポンプ回路１１と別個に設けることにより、内部回路３に大電流が流れてもトランジスタＱＮ６のゲート電圧が変動しないので、外部から供給される高電圧のオン／オフ制御を正確に行うことができる。その反面、テスト用チャージポンプ回路１２を設けるために、半導体装置のチップ面積が増加してしまうという欠点があった。
【０００５】
図４に、従来の半導体装置の他の構成例を示す。図４に示すように、この半導体装置は、図３におけるテスト用チャージポンプ回路１２の替わりに、高電圧スイッチ２５を有している。高電圧スイッチ２５は、テストモードにおいて、チャージポンプ回路１から高電圧ＨＶを供給されて動作する。高電圧スイッチ２５の出力電圧は、パスゲートとして用いるＮチャネルＭＯＳトランジスタＱＮ６のゲートに印加される。これによりトランジスタＱＮ６がオンして、高電圧供給端子４に印加された高電圧が内部回路３に供給される。
【０００６】
このように、チャージポンプ回路１から高電圧を供給されて動作する高電圧スイッチ２５を設けることにより、図３におけるテスト用チャージポンプ回路１２を省略することができる。その反面、チャージポンプ回路１の能力を超える大電流が内部回路３に流れると、高電圧スイッチ２５の出力電圧、即ち、トランジスタＱＮ６のゲート電圧が低下してしまい、高電圧のオン／オフ制御を正確に行うことができないという欠点があった。
【０００７】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明の目的は、不揮発性メモリを有する半導体装置において、チップ面積をあまり増加させずに、外部から供給される高電圧のオン／オフ制御を正確に行うことができるようにすることである。
【０００８】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体装置は、前記半導体装置の内部において所定の電圧を発生するチャージポンプ回路と、前記チャージポンプ回路から電圧が供給される制御回路と、外部から電圧が印加される電圧供給端子と、前記不揮発性メモリに供給される電圧を安定化するレギュレータと、前記チャージポンプ回路と前記不揮発性メモリとの間の電流経路と、前記チャージポンプ回路と前記レギュレータとの間の電流経路と、をオン／オフする第１のインピーダンス素子と、前記電圧供給端子と前記不揮発性メモリとの間の電流経路と、前記電圧供給端子と前記レギュレータとの間の電流経路と、をオン／オフする第２のインピーダンス素子と、前記チャージポンプ回路と前記電圧供給端子との間の電流経路をオン／オフする第３のインピーダンス素子と、を具備し、前記チャージポンプ回路の出力は、前記制御回路によって、前記第１のインピーダンス素子がオンの場合、前記不揮発性メモリに供給され、前記第１のインピーダンス素子がオフの場合、前記第３のインピーダンス素子を介して前記電圧供給端子に供給される。
【０００９】
ここで、スイッチ回路が、テストモードにおいてアクティブとなる信号に従って第１のインピーダンス素子をオフすると共に第２のインピーダンス素子をオンしても良い。
【００１０】
以上の様に構成した本発明に係る半導体装置によれば、不揮発性メモリを有する半導体装置において、チップ面積をあまり増加させずに、外部から供給される高電圧のオン／オフ制御を正確に行うことができる。
【００１１】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施の形態について説明する。尚、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１に、本発明の一実施形態に係る半導体装置の構造を示す。図１に示すように、この半導体装置は、通常モードにおいて不揮発性メモリにデータを書き込むための高電圧を発生するチャージポンプ回路１を有している。チャージポンプ回路１の出力電圧は、レギュレータ２によって安定化され、不揮発性メモリを含む内部回路３に供給される。
【００１２】
一方、テストモードにおいて不揮発性メモリの書き込み試験を行う場合には、テストイネーブル信号がアクティブとなり、高電圧供給端子４に高電圧が印加される。テストイネーブル信号がアクティブになると、レギュレータ２は動作を停止し、高電圧スイッチ５はチャージポンプ回路１から高電圧ＨＶを供給されて動作する。このような高電圧スイッチ５を設けることにより、図３におけるテスト用チャージポンプ回路１２を省略することができる。
【００１３】
テストイネーブル信号がアクティブとなったときに高電圧スイッチ５から出力されるハイレベルの信号ＯＵＴは、ＮチャネルＭＯＳトランジスタＱＮ１とＱＮ２のゲートに印加される。これにより、パスゲートとして用いられるトランジスタＱＮ２がオンして、高電圧供給端子４に印加された高電圧が内部回路３に供給される。また、トランジスタＱＮ１もオンするので、チャージポンプ回路１の出力電圧が上がり過ぎた場合には、チャージポンプ回路１から高電圧供給端子４へと逆電流が流れる。
【００１４】
テストイネーブル信号がアクティブとなったときに高電圧スイッチ５から出力されるローレベルの信号ＯＵＴバーは、ＮチャネルＭＯＳトランジスタＱＮ３のゲートに印加される。これにより、トランジスタＱＮ３がオフして、チャージポンプ回路１と内部回路３とが切り離される。このため、内部回路３に大電流が流れてもチャージポンプ回路１の出力低下が起こらない。従って、高電圧スイッチ５の出力電圧、即ち、トランジスタＱＮ２のゲート電圧が低下しないので、外部から供給される高電圧のオン／オフ制御を正確に行うことができる。
【００１５】
次に、図１の半導体装置に用いられる高電圧スイッチ５の構成について、図２を参照しながら説明する。高電圧スイッチの入力ＩＮは、ＮチャネルＭＯＳトランジスタＱＮ４のゲートに接続されると共に、インバータ６を介してＮチャネルＭＯＳトランジスタＱＮ５のゲートに接続されている。トランジスタＱＮ４とＱＮ５には、それぞれコンプリメンタリペアとなるＰチャネルＭＯＳトランジスタＱＰ１とＱＰ２が接続されており、それらの接続点が反転出力ＯＵＴバーと非反転出力ＯＵＴになる。トランジスタＱＰ１とＱＰ２のソースには、チャージポンプ回路から高電圧ＨＶが供給される。高電圧スイッチの反転出力ＯＵＴバーと非反転出力ＯＵＴは、トランジスタＱＰ２とＱＰ１のゲートにそれぞれ接続されて、正帰還ループを構成している。
【００１６】
以上の構成により、高電圧スイッチの入力ＩＮにハイレベルのテストイネーブル信号が供給されると、高電圧スイッチの反転出力ＯＵＴバーはローレベルとなり、非反転出力ＯＵＴはハイレベルとなる。
【００１７】
【発明の効果】
以上述べた様に、本発明によれば、不揮発性メモリを有する半導体装置において、チップ面積をあまり増加させずに、外部から供給される高電圧のオン／オフ制御を正確に行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の構成を示すブロック図である。
【図２】図１の半導体装置に用いられる高電圧スイッチの回路図である。
【図３】従来の半導体装置の構成例を示すブロック図である。
【図４】従来の半導体装置の他の構成例を示すブロック図である。
【符号の説明】
１、１１、１２ チャージポンプ回路
２ レギュレータ
３ 内部回路
４ 高電圧供給端子
５、２５ 高電圧スイッチ
６ インバータ
ＱＮ１〜ＱＮ６ ＮチャネルＭＯＳトランジスタ
ＱＰ１〜ＱＰ２ ＰチャネルＭＯＳトランジスタ
Claims (2)
- 不揮発性メモリを有する半導体装置であって、
前記半導体装置の内部において所定の電圧を発生するチャージポンプ回路と、
前記チャージポンプ回路から電圧が供給される制御回路と、
外部から電圧が印加される電圧供給端子と、
前記不揮発性メモリに供給される電圧を安定化するレギュレータと、
前記チャージポンプ回路と前記不揮発性メモリとの間の電流経路と、前記チャージポンプ回路と前記レギュレータとの間の電流経路と、をオン／オフする第１のインピーダンス素子と、
前記電圧供給端子と前記不揮発性メモリとの間の電流経路と、前記電圧供給端子と前記レギュレータとの間の電流経路と、をオン／オフする第２のインピーダンス素子と、
前記チャージポンプ回路と前記電圧供給端子との間の電流経路をオン／オフする第３のインピーダンス素子と、を具備し、
前記チャージポンプ回路の出力は、前記制御回路によって、
前記第１のインピーダンス素子がオンの場合、前記不揮発性メモリに供給され、
前記第１のインピーダンス素子がオフの場合、前記第３のインピーダンス素子を介して前記電圧供給端子に供給される、ことを特徴とする半導体装置。 - 前記制御回路は、テストモードにおいてアクティブとなる信号に従って第１のインピーダンス素子をオフすると共に第２のインピーダンス素子をオンすることを特徴とする請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000186732A JP3606166B2 (ja) | 2000-06-21 | 2000-06-21 | 半導体装置 |
| US09/885,859 US6512698B2 (en) | 2000-06-21 | 2001-06-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000186732A JP3606166B2 (ja) | 2000-06-21 | 2000-06-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002008400A JP2002008400A (ja) | 2002-01-11 |
| JP3606166B2 true JP3606166B2 (ja) | 2005-01-05 |
Family
ID=18686839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000186732A Expired - Fee Related JP3606166B2 (ja) | 2000-06-21 | 2000-06-21 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6512698B2 (ja) |
| JP (1) | JP3606166B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003091996A (ja) * | 2001-09-19 | 2003-03-28 | Seiko Epson Corp | 不揮発性半導体記憶装置 |
| US6930536B2 (en) * | 2003-11-04 | 2005-08-16 | Micron Technology, Inc. | Voltage booster |
| TW200532701A (en) * | 2003-12-18 | 2005-10-01 | Rohm Co Ltd | Semiconductor device |
| JP5004418B2 (ja) * | 2004-12-17 | 2012-08-22 | 株式会社リコー | 半導体装置のテスト回路 |
| JP4199765B2 (ja) * | 2005-12-02 | 2008-12-17 | マイクロン テクノロジー，インコーポレイテッド | 高電圧スイッチング回路 |
| KR100764740B1 (ko) | 2006-05-16 | 2007-10-08 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 위한 고전압 발생회로 |
| JP5675464B2 (ja) * | 2011-03-30 | 2015-02-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US8634267B2 (en) * | 2012-05-14 | 2014-01-21 | Sandisk Technologies Inc. | Flash memory chip power management for data reliability and methods thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3105109B2 (ja) * | 1993-05-19 | 2000-10-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US5430402A (en) * | 1993-09-10 | 1995-07-04 | Intel Corporation | Method and apparatus for providing selectable sources of voltage |
| JP3392497B2 (ja) * | 1994-02-25 | 2003-03-31 | 株式会社東芝 | テスト電位転送回路およびこれを用いた半導体記憶装置 |
| US6166960A (en) * | 1999-09-24 | 2000-12-26 | Microchip Technology, Incorporated | Method, system and apparatus for determining that a programming voltage level is sufficient for reliably programming an eeprom |
-
2000
- 2000-06-21 JP JP2000186732A patent/JP3606166B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-20 US US09/885,859 patent/US6512698B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002008400A (ja) | 2002-01-11 |
| US20020014636A1 (en) | 2002-02-07 |
| US6512698B2 (en) | 2003-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| JP3139542B2 (ja) | 参照電圧発生回路 | |
| US5696440A (en) | Constant current generating apparatus capable of stable operation | |
| JPH06276730A (ja) | 高電圧発生装置 | |
| KR980006526A (ko) | 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리 | |
| US5696465A (en) | Semiconductor circuit having constant power supply circuit designed to decrease power consumption | |
| US7679424B2 (en) | Semiconductor device with pad switch | |
| JPH08272467A (ja) | 基板電位発生回路 | |
| JP3606166B2 (ja) | 半導体装置 | |
| KR100221799B1 (ko) | 모드설정회로와 모드설정장치 | |
| JPH07220484A (ja) | 電圧変換装置 | |
| JP2000163141A (ja) | 降圧電源回路 | |
| US6940335B2 (en) | Constant-voltage circuit | |
| JP7465200B2 (ja) | 遅延回路 | |
| US7667521B2 (en) | Voltage switch circuit of semiconductor device | |
| US11249118B2 (en) | Current sensing circuit | |
| KR100225213B1 (ko) | 반도체 장치 및 이 반도체 장치의 클럭 신호 제어방법(control of clock signal in semiconductor device) | |
| KR100451992B1 (ko) | 반도체 메모리 소자의 전압 발생 회로 | |
| JPH04212786A (ja) | 半導体集積回路 | |
| JP2913379B2 (ja) | 不揮発性メモリの書込み回路 | |
| JP2646771B2 (ja) | 半導体集積回路 | |
| TWI756084B (zh) | 針對電池電壓的分壓器電路以及具備分壓器電路的電子裝置 | |
| JP3369771B2 (ja) | 半導体集積回路 | |
| JP2894900B2 (ja) | 半導体装置 | |
| JPH01194861A (ja) | 昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040715 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040927 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |