CN104835522B - 内部电压发生电路、半导体存储器件和半导体存储系统 - Google Patents

内部电压发生电路、半导体存储器件和半导体存储系统 Download PDF

Info

Publication number
CN104835522B
CN104835522B CN201410834653.XA CN201410834653A CN104835522B CN 104835522 B CN104835522 B CN 104835522B CN 201410834653 A CN201410834653 A CN 201410834653A CN 104835522 B CN104835522 B CN 104835522B
Authority
CN
China
Prior art keywords
voltage
sensing
unit
semiconductor storage
temperature information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410834653.XA
Other languages
English (en)
Other versions
CN104835522A (zh
Inventor
陈炫锺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104835522A publication Critical patent/CN104835522A/zh
Application granted granted Critical
Publication of CN104835522B publication Critical patent/CN104835522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

一种内部电压发生电路，包括：充电单元，适于在对应于控制信号的时间内充电电荷；充电控制单元，适于产生在对应于温度信息的时间内被激活的所述控制信号，且控制所述充电单元的充电操作；以及输出单元，适于基于通过所述充电操作产生的电荷量来产生内部电压。

Description

内部电压发生电路、半导体存储器件和半导体存储系统
相关申请的交叉引用
本申请要求2014年2月12日提交的申请号为10-2014-0016117的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及半导体设计技术，且更具体地涉及用于产生依赖于温度的内部电压的内部电压发生电路。
背景技术
通常，诸如双数据率同步动态随机存取存储器(DDR SDRAM)的半导体器件从外部控制器接收电源电压以产生用于各种目的的内部电压。通常存在两种用于产生内部电压的方法。一种方法通过向下转换电源电压来产生内部电压，而另一种方法通过泵浦电源电压来产生内部电压。
随着半导体技术发展，电路尺寸持续下降，且速度持续增大。随着集成度和速度增大，用在电路操作中的电压电平需要被减小。因此，当前正在研究用于稳定地产生、维持且控制低电压电平的技术。
上述技术包括对产生依赖于温度的内部电压的电路的研究。通常通过合并具有与绝对温度成正比的(PTAT)电流特性电路和具有与绝对温度互补(CTAT)的电流特性的电路来设计产生依赖温度的内部电压的电路。PTAT电流特性具有温度与电流成正比的关系，这表示电流随着温度的增大而增大。CTAT电流特性具有温度与电流成反比的关系，这表示电流随着温度增大而减小。
产生依赖温度的电压的电路通常设计为具有强CTAT功能且对温度敏感，即，相对于温度变化，电压的变化巨大。然而，为了放大电路的CTAT电流特性，在电路中消耗的电流必须增大，而这导致了当电路操作时电路中消耗的电流超过目标电流的问题。
发明内容
本发明的各种示例性实施例涉及产生依赖温度的电压的内部电压发生电路。
根据本发明的示例性实施例，一种内部电压发生电路可以包括：充电单元，适于在对应于控制信号的时间内产生电荷；充电控制单元，适于产生在对应于温度信息的时间内被激活的所述控制信号，且控制所述充电单元的充电操作；以及输出单元，适于基于通过所述充电操作产生的所述电荷来产生内部电压。
所述充电单元花费在产生所述电荷的时间依赖于所述温度信息。所述控制信号可以具有对应于所述温度信息的脉冲宽度。
根据本发明的另一个示例性实施例，一种半导体存储器件可以包括：位线，适于传送储存在存储器单元中的数据；电流控制单元，适于响应于位线控制电压而控制流经所述位线的电流；电压发生单元，适于在预感测操作区段期间通过在对应于温度信息的时间内进行充电操作来产生预感测电压；选择输出单元，适于在所述预感测操作区段期间将所述预感测电压作为位线控制电压输出；以及页缓冲单元，适于在主感测操作区段期间感测且输出经由所述位线传送的所述数据。
所述选择输出单元可以分别在所述预感测操作区段和所述主感测操作区段期间选择性地输出所述预感测电压和主感测电压。所述预感测电压可以具有基于所述温度信息而变化的电压电平。所述电压发生单元可以包括：充电驱动单元，适于在对应于所述温度信息的时间内供应电源电压；充电单元，适于充电自所述充电驱动单元供应的所述电源电压；以及输出单元，适于产生由所述充电单元定义的与参考电压电平相对应所述预感测电压。半导体存储器件还包括：放电驱动单元，适于将在所述充电单元中充电的电荷放电至接地电压。
根据本发明的另一个示例性实施例，一种半导体存储系统可以包括：半导体存储器件，适于经由包括预感测操作和主感测操作的读取操作来输出数据；以及控制器，适于响应于自所述半导体存储器件提供的温度信息而控制所述预感测操作和所述主感测操作的进入时序，其中，所述半导体存储器件包括：位线，适于传送储存在存储器单元中的所述数据；电流控制单元，适于响应于位线控制电压而控制流经所述位线的电流；电压发生单元，适于在预感测操作区段期间通过在对应于所述温度信息的时间内进行充电操作来产生预感测电压；选择输出单元，适于在所述预感测操作区段期间将所述预感测电压作为所述位线控制电压输出；以及页缓冲单元，适于在主感测操作区段期间感测且输出经由所述位线传送的所述数据。
当所述预感测电压增大时，所述控制器响应于所述温度信息而延迟所述预感测操作的所述进入时序；以及当所述预感测电压减小时，所述控制器响应于所述温度信息而提前所述预感测操作的所述进入时序。将所述预感测操作执行给定时间，且所述主感测操作在所述预感测操作之后执行。
根据实施例的内部电压发生电路，可以产生具有对应于温度信息而与PTAT和CTAT电流特性无关的电压电平的内部电压。
附图说明
图1是说明根据本发明的示例性实施例的内部电压发生电路的框图；
图2是说明在图1中示出的充电单元和输出单元的电路图；
图3是说明根据本发明的示例性实施例的半导体存储器件的框图；
图4是说明图3中所示的用于产生预感测电压的预感测电压发生电路的详细电路图。
图5是说明根据本发明的示例性实施例的半导体存储系统的框图；
图6是说明图5中所示的半导体存储系统的操作的时序图。
具体实施方式
以下将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同形式实施，且不应该被解释为局限于本文所列实施例。更确切地，提供这些实施例，使得本公开将充分和完整，且将向本领域的技术人员更全面地传达本发明的范围。附图不一定按比例，且在一些情况下，为了清楚地说明实施例的特征，比例可以被夸大。在本公开中，附图标记与本发明的各种附图和实施例中的相同标号的部分直接对应。在本说明书中还应注意的是，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示一个部件经由中间部件与另一个部件间接耦接的意思。另外，只要未被特意提及，单数形式可以包括复数形式，且反之亦然。
图1是说明根据本发明的示例性实施例的内部电压发生电路的框图。
参见图1，内部电压发生电路包括充电控制单元110、充电单元120和输出单元130。
充电控制单元110产生控制信号CTR(其在对应于温度信息INF_TMP的时间期间被激活)，以及充电控制单元110控制充电单元120的充电操作。温度信息INF_TMP是反映温度的信号。例如，控制信号CTR可以具有对应于温度信息INF_TMP的脉冲宽度，且因此，控制信号CTR的脉冲宽度可以根据温度而改变。
充电单元120可以在对应于控制信号CTR的时间期间充电电荷，且可以在对应于控制信号CTR的脉冲宽度的时间期间执行充电操作。如上所述，控制信号CTR具有对应于温度信息INF_TMP的脉冲宽度，且因而充电单元120可以在对应于温度信息INF_TMP的时间期间执行充电操作。这表示用于充电操作的时间可以根据温度而不同。
输出单元130基于通过充电单元120的充电操作产生的电荷来产生内部电压V_INN。内部电压V_INN具有对应于充电量的电压电平。
根据本发明的示例性实施例的内部电压发生电路可以通过基于温度信息INF_TMP而控制充电单元120的充电时间来产生内部电压V_INN。
图2是说明在图1中示出的充电单元120和输出单元130的电路图。在图2中，附图标记“210”对应于图1的充电单元120，以及附图标记“220”对应于图1的输出单元130。为了便于描述，附图标记“220”被称作为比较单元。
参见图2，充电单元210包括PMOS晶体管PM和电容器C。PMOS晶体管PM响应于控制信号CTR而传送电源电压VDD，以及使用通过PMOS晶体管PM的电流对电容器C充电。比较单元220基于电容器C中的电荷的电压电平(在下文中，被称作为“参考电压电平”)来产生内部电压V_INN。比较单元220包括比较器，比较器用于通过比较参考电压电平与自输出端反馈回来的内部电压V_INN来产生内部电压V_INN。
现在将详细解释充电单元210和比较单元220的操作。为了便于描述，假定控制信号CTR在相对高温处具有较宽脉冲宽度，而在相对较低温度处具有较窄脉冲宽度。
首先，在控制信号CTR具有较宽脉冲宽度的情况下，电容器C的充电时间响应于较宽的脉冲宽度而增大，且因而参考电压电平增大。结果，内部电压V_INN增大直到其达到对应于参考电压电平的电压电平为止。
接下来，在控制信号CTR具有较窄脉冲宽度的情况下，电容器C的充电时间响应于较窄脉冲宽度而减小，且因而相比于控制信号CTR具有较宽脉冲宽度的情况，参考电压电平减小。结果，内部电压V_INN减小。
根据本发明的示例性实施例，内部电压发生电路可以根据温度来改变充电时间，且因而可以控制内部电压V_INN。
图3是说明根据本发明的示例性实施例的半导体存储器件的框图。
参见图3，半导体存储器件包括存储器单元阵列310、控制电压选择输出单元320、电流控制单元330和页缓冲器340。
存储器单元阵列310包括存储器单元311、第一晶体管TR1和第二晶体管TR2。存储器单元311耦接至多个字线WL1、WL2、...、WLn，n是自然数。第一晶体管TR1响应于源极选择信号SSL而将存储器单元311耦接至源极线SL。第二晶体管TR2响应于漏极选择信号DSL而将存储器单元311耦接至位线BL。
控制电压选择输出单元320响应于命令信号CMD而输出位线控制电压V_CTRBL。详细地，控制电压选择输出单元320在预感测操作区段期间将预感测电压V_PRS作为位线控制电压V_CTRBL输出，以及在主感测操作区段期间将主感测电压V_MSC作为位线控制电压V_CTRBL输出。这里，预感测操作区段和主感测操作区段可以通过命令信号CMD定义，且预感测操作区段可以被定义为在主感测操作区段之前的区段。通过充电操作根据温度来产生预感测电压V_PRS。参照图4解释关于预感测电压V_PRS的详细描述。
电流控制单元330响应于位线控制电压V_CTRBL而控制流经位线BL的电流。电流控制单元330包括：NMOS晶体管NM，其具有耦接在位线BL和页缓冲器340之间的漏极-源极路径；以及栅极，接收位线控制电压V_CTRBL。电流控制单元330通过在预感测操作区段接收预感测电压V_PRS来控制流经位线BL的电流，以及通过在主感测操作区段接收主感测电压V_MSC来控制流经位线BL的电流量。
页缓冲器340感测且输出经由位线BL传送的数据。
根据本发明的示例性实施例，半导体存储器件可以使用依赖于温度的预感测电压V_PRS来控制预感测操作区段，且因而可以响应于温度来控制流经位线BL的电流。
图4是说明图3中所示的用于产生预感测电压V_PRS的预感测电压发生电路的详细电路图。
参见图4，预感测电压发生电路包括充电/放电控制单元410、充电/放电驱动单元420、充电单元430和比较单元440。
充电/放电控制单元410响应于温度信息INF_TMP而产生第一控制信号CTR1和第二控制信号CTR2。第一控制信号CTR1控制充电单元430的充电操作，而第二控制信号CTR2控制充电单元430的放电操作。这里，第一控制信号CTR1可以具有对应于温度信息INF_TMP的脉冲宽度，这表示第一控制信号CTR1的脉冲宽度可以根据温度而不同。
充电/放电驱动单元420响应于第一控制信号CTR1而向充电单元430提供电源电压VDD，以及响应于第二控制信号CTR2而将充电单元430放电至接地电压VSS。充电/放电驱动单元420包括PMOS晶体管PM1和NMOS晶体管NM1。PMOS晶体管PM1响应于第一控制信号CTR1而被导通，以及NMOS晶体管NM1响应于第二控制信号CTR2而被导通。
充电单元430响应于充电/放电驱动单元420的充电/放电操作而充电或放电。充电单元430包括电容器C1。
比较单元440基于储存在电容器C1中的电荷的电压电平(在下文中，称作为“参考电压电平”)来产生预感测电压V_PRS。比较单元440包括比较器，其用于通过比较参考电压电平与自输出端反馈回的预感测电压V_PRS来产生预感测电压V_PRS。
在下文中，将详细解释预感测电压发生电路的操作。为了便于描述，假定第一控制信号CTR1在相对高温处具有较宽脉冲宽度，而在相对低温处具有较窄脉冲宽度。
首先，当第一控制信号CTR1在相对高温处具有较宽脉冲宽度时，PMOS晶体管PM1响应于第一控制信号CTR1而被导通。电容器C1响应于第一控制信号CTR1的较宽脉冲宽度而执行充电操作。结果，预感测电压V_PRS电平增大。
接下来，在控制信号CTR在相对低温处具有较窄脉冲宽度时，PMOS晶体管PM1响应于第一控制信号CTR1而被导通。然而，在这种情况下，由于电容器C1响应于第一控制信号CTR1的较窄脉冲宽度而执行充电操作，所以预感测电压V_PRS电平与前面的温度相对高的情况相比较低。
同时，第二控制信号CTR2控制充电单元430的放电操作。当第二控制信号CTR2被激活时，NMOS晶体管NM1被导通，且在电容器C1中的电荷被放电。
再次参见图3和图4，将详细解释半导体存储器件的读取操作。仅供参考，半导体存储器件经由写入操作将数据储存在存储器单元311中，且然后半导体存储器件经由读取操作输出储存在存储器单元311中的数据。读取操作是包括预感测操作和主感测操作的系列操作。
首先，在预感测操作区段期间，电流控制单元330接收预感测电压V_PRS，且响应于预感测电压V_PRS而控制流经位线BL的电流量。如上述，预感测电压V_PRS具有对应于温度信息INF_TMP的电压电平，且因而流经位线BL的电流被温度信息INF_TMP控制。
随后，在主感测操作区段期间，电流控制单元330接收主感测电压V_MSC，以及页缓冲器340感测且输出经由位线BL传送的数据。
根据本发明的示例性实施例的半导体存储器件可以根据温度信息INF_TMP经由充电操作来产生预感测电压V_PRS，且因而可以在预感测操作期间响应于预感测电压V_PRS而控制流经位线BL的电流。
图5是说明根据本发明的示例性实施例的半导体存储系统的框图。
参见图5，半导体存储系统包括控制器510和半导体存储器件520。
控制器510产生用于控制半导体存储器件520的命令信号CMD。半导体存储器件520响应于命令信号CMD而向控制器510输出数据DAT或从控制器510接收数据DAT。命令信号CMD可以用于设置写入操作、和读取操作等。因此，控制器510在写入操作期间将数据DAT传送至半导体存储器件520，以及在读取操作期间从半导体存储器件520接收数据DAT。半导体存储器件520在控制器510的控制下执行读取操作和写入操作，且可以包括在图3和图4中示出的部件。
同时，控制器510响应于自半导体存储器件520提供的温度信息INF_TMP而控制预感测操作和主感测操作的进入时序。如上述，读取操作是包括预感测操作和主感测操作的系列操作。参照图6解释关于读取操作的详细描述。
根据本发明的示例性实施例的半导体存储系统可以响应于温度信息INF_TMP而控制用于设置预感测操作和主感测操作的命令信号CMD的激活时序。
图6是说明图5中所示的半导体存储系统的操作的时序图。为了便于描述，假定预感测电压V_PRS电平在相对高温(A)增大，且在相对低温(B)减小。
参见图6，在相对高温(A)的情况下，充电操作时间长，以及预感测电压V_PRS电平升高。因此，在时间①开始预感测操作，以及从时间①开始预定时间△T之后，在时间②开始主感测操作。这里，预定时间△T是预感测操作所需的时间。为了便于描述，假定预定时间△T适用于图6的相对高温(A)和相对低温(B)两种情况。
接下来，在相对低温(B)的情况下，充电操作时间短，以及预感测电压V_PRS的电压电平减小。因此，在时间①之前，在时间③开始预感测操作，以及在从时间③开始预定时间△T之后在时间④开始主感测操作。
换言之，当预感测电压V_PRS增大时，控制器510可以响应于自半导体存储器件520提供的温度信息INF_TMP而延迟预感测操作的进入时序；相反，当预感测电压V_PRS减小时，控制器510可以响应于自半导体存储器件520提供的温度信息INF_TMP而提前预感测操作的进入时序。
根据本发明的示例性实施例的半导体存储系统可以响应于温度信息INF_TMP而控制预感测操作和主感测操作的进入时序。即，半导体存储系统可以根据温度来控制读取操作速度，且这表示可以根据温度来优化读取操作的速度。
如上述，根据本发明的示例性实施例的内部电压发生电路可以基于温度信息来稳定地产生内部电压。
尽管已参照特定实施例描述了本发明，但对于本领域的技术人员将显然的是，在不脱离如在所附权利要求中限定的本发明的精神和范围的情况下，可以作出各种改变和修改。
例如，在上述实施例中例示性地说明的逻辑门和晶体管的位置和类型可以根据输入至其的信号的极性来不同地实现。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种内部电压发生电路，包括：
充电单元，适于在对应于控制信号的时间内产生电荷；
充电控制单元，适于产生在对应于温度信息的时间内被激活的所述控制信号，且控制所述充电单元的充电操作；以及
输出单元，适于基于通过所述充电操作产生的所述电荷来产生内部电压。
技术方案2.如技术方案1所述的内部电压发生电路，其中，所述充电单元花费在产生所述电荷的时间依赖于所述温度信息。
技术方案3.如技术方案1所述的内部电压发生电路，其中，所述控制信号具有对应于所述温度信息的脉冲宽度。
技术方案4.一种半导体存储器件，包括：
位线，适于传送储存在存储器单元中的数据；
电流控制单元，适于响应于位线控制电压而控制流经所述位线的电流；
电压发生单元，适于在预感测操作区段期间通过在对应于温度信息的时间内进行充电操作来产生预感测电压；
选择输出单元，适于在所述预感测操作区段期间将所述预感测电压作为位线控制电压输出；以及
页缓冲单元，适于在主感测操作区段期间感测且输出经由所述位线传送的所述数据。
技术方案5.如技术方案4所述的半导体存储器件，其中，所述选择输出单元分别在所述预感测操作区段和所述主感测操作区段期间选择性地输出所述预感测电压和主感测电压。
技术方案6.如技术方案4所述的半导体存储器件，其中，所述预感测电压具有基于所述温度信息而变化的电压电平。
技术方案7.如技术方案4所述的半导体存储器件，其中，所述电压发生单元包括：
充电驱动单元，适于在对应于所述温度信息的时间内供应电源电压；
充电单元，适于充电自所述充电驱动单元供应的所述电源电压；以及
输出单元，适于产生由所述充电单元定义的与参考电压电平相对应的所述预感测电压。
技术方案8.如技术方案7所述的半导体存储器件，还包括：
放电驱动单元，适于将在所述充电单元中充电的电荷放电至接地电压。
技术方案9.一种半导体存储系统，包括：
半导体存储器件，适于通过包括预感测操作和主感测操作的读取操作来输出数据；以及
控制器，适于响应于自所述半导体存储器件提供的温度信息而控制所述预感测操作和所述主感测操作的进入时序，
其中，所述半导体存储器件包括：
位线，适于传送储存在存储器单元中的所述数据；
电流控制单元，适于响应于位线控制电压而控制流经所述位线的电流；
电压发生单元，适于在预感测操作区段期间通过持续对应于所述温度信息的时间进行充电操作来产生预感测电压；
选择输出单元，适于在所述预感测操作区段期间将所述预感测电压作为所述位线控制电压输出；以及
页缓冲单元，适于在主感测操作区段期间感测且输出经由所述位线传送的所述数据。
技术方案10.如技术方案9所述的半导体存储系统，其中，当所述预感测电压增大时，所述控制器响应于所述温度信息而延迟所述预感测操作的所述进入时序；以及当所述预感测电压减小时，所述控制器响应于所述温度信息而提前所述预感测操作的所述进入时序。
技术方案11.如技术方案9所述的半导体存储系统，其中，将所述预感测操作执行给定时间，且所述主感测操作在所述预感测操作之后执行。

Claims (10)

1.一种内部电压发生电路，包括：
充电单元，适于在对应于控制信号的时间内执行充电操作以产生参考电压；
充电控制单元，适于产生在对应于温度信息的时间内被激活的所述控制信号，且控制所述充电单元的所述充电操作；以及
输出单元，适于通过将所述参考电压与从所述输出单元的输出端子反馈的内部电压进行比较来产生内部电压。
2.如权利要求1所述的内部电压发生电路，其中，所述充电单元花费在产生所述参考电压的时间依赖于所述温度信息。
3.如权利要求1所述的内部电压发生电路，其中，所述控制信号具有对应于所述温度信息的脉冲宽度。
4.一种半导体存储器件，包括：
位线，适于传送储存在存储器单元中的数据；
电流控制单元，适于响应于位线控制电压而控制流经所述位线的电流；
电压发生单元，适于：在预感测操作区段期间通过在对应于温度信息的时间内进行充电操作来产生参考电压，并通过将参考电压与从所述电压发生单元的输出端反馈的预感测电压进行比较来产生预感测电压；
选择输出单元，适于在所述预感测操作区段期间将所述预感测电压作为位线控制电压输出；以及
页缓冲单元，适于在主感测操作区段期间感测且输出经由所述位线而传送的所述数据，
其中，当所述预感测电压增大时，所述预感测操作的进入时序响应于所述温度信息而延迟；以及当所述预感测电压减小时，所述预感测操作的所述进入时序响应于所述温度信息而提前。
5.如权利要求4所述的半导体存储器件，其中，所述选择输出单元分别在所述预感测操作区段和所述主感测操作区段期间选择性地输出所述预感测电压和主感测电压。
6.如权利要求4所述的半导体存储器件，其中，所述预感测电压具有基于所述温度信息而变化的电压电平。
7.如权利要求4所述的半导体存储器件，其中，所述电压发生单元包括：
充电驱动单元，适于：产生在对应于所述温度信息的时间内被激活的第一控制信号，以在对应于所述温度信息的时间内供应电源电压；
充电单元，适于对应于所述第一控制信号来充电自所述充电驱动单元供应的所述电源电压；以及
输出单元，适于产生与由所述充电单元定义的参考电压电平相对应的所述预感测电压。
8.如权利要求7所述的半导体存储器件，还包括：
放电驱动单元，适于：产生在对应于所述温度信息的时间内被激活的第二控制信号，以将在所述充电单元中充电的电荷放电至接地电压。
9.一种半导体存储系统，包括：
半导体存储器件，适于通过包括预感测操作和主感测操作的读取操作来输出数据；以及
控制器，适于响应于自所述半导体存储器件提供的温度信息而控制所述预感测操作和所述主感测操作的进入时序，
其中，所述半导体存储器件包括：
位线，适于传送储存在存储器单元中的所述数据；
电流控制单元，适于响应于位线控制电压而控制流经所述位线的电流；
电压发生单元，适于：在预感测操作区段期间通过对应于控制信号的充电操作来产生参考电压，并通过将参考电压与从所述电压发生单元的输出端反馈的预感测电压进行比较来产生预感测电压，所述控制信号在对应于所述温度信息的时间内被激活；
选择输出单元，适于在所述预感测操作区段期间将所述预感测电压作为所述位线控制电压输出；以及
页缓冲单元，适于在主感测操作区段期间感测且输出经由所述位线而传送的所述数据，
其中，当所述预感测电压增大时，所述控制器响应于所述温度信息而延迟所述预感测操作的所述进入时序；以及当所述预感测电压减小时，所述控制器响应于所述温度信息而提前所述预感测操作的所述进入时序。
10.如权利要求9所述的半导体存储系统，其中，将所述预感测操作执行给定时间，且所述主感测操作在所述预感测操作之后执行。
CN201410834653.XA 2014-02-12 2014-12-26 内部电压发生电路、半导体存储器件和半导体存储系统 Active CN104835522B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20140016117 2014-02-12
KR10-2014-0016117 2014-02-12

Publications (2)

Publication Number Publication Date
CN104835522A CN104835522A (zh) 2015-08-12
CN104835522B true CN104835522B (zh) 2019-07-26

Family

ID=53775478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410834653.XA Active CN104835522B (zh) 2014-02-12 2014-12-26 内部电压发生电路、半导体存储器件和半导体存储系统

Country Status (3)

Country Link
US (1) US9570148B2 (zh)
KR (1) KR20150096292A (zh)
CN (1) CN104835522B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704588B1 (en) * 2016-03-14 2017-07-11 Sandisk Technologies Llc Apparatus and method for preconditioning currents to reduce errors in sensing for non-volatile memory
KR20200065703A (ko) * 2018-11-30 2020-06-09 에스케이하이닉스 주식회사 메모리 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102568564A (zh) * 2012-02-29 2012-07-11 福州大学 基于负微分电阻特性的混合set/cmos静态存储单元
CN103943142A (zh) * 2014-03-31 2014-07-23 西安华芯半导体有限公司 一种静态随机存储器及其位线预充电自定时电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515060B1 (ko) * 2003-08-13 2005-09-14 삼성전자주식회사 비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성반도체 메모리 장치
JP4300202B2 (ja) * 2005-06-29 2009-07-22 株式会社東芝 半導体記憶装置
KR100865817B1 (ko) * 2007-02-14 2008-10-28 주식회사 하이닉스반도체 비트라인 선택 전압 발생부 및 이를 이용한 불휘발성메모리 장치의 독출 방법
KR100908533B1 (ko) * 2008-05-26 2009-07-20 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출 방법
KR20100060933A (ko) 2008-11-28 2010-06-07 주식회사 하이닉스반도체 프리차지 전압 생성회로 및 이를 포함하는 비휘발성 메모리소자
JP5333098B2 (ja) * 2009-09-11 2013-11-06 株式会社リコー デッドタイム生成回路及びモータ制御装置
KR101844963B1 (ko) * 2011-03-07 2018-04-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
KR101809202B1 (ko) * 2012-01-31 2017-12-14 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102568564A (zh) * 2012-02-29 2012-07-11 福州大学 基于负微分电阻特性的混合set/cmos静态存储单元
CN103943142A (zh) * 2014-03-31 2014-07-23 西安华芯半导体有限公司 一种静态随机存储器及其位线预充电自定时电路

Also Published As

Publication number Publication date
US20150228326A1 (en) 2015-08-13
CN104835522A (zh) 2015-08-12
US9570148B2 (en) 2017-02-14
KR20150096292A (ko) 2015-08-24

Similar Documents

Publication Publication Date Title
CN100403452C (zh) 用于测量与非闪存装置的门限电压的方法
CN100474449C (zh) 闪存装置中的区块开关
CN106486165B (zh) 半导体存储装置
US6438034B1 (en) Semiconductor device
CN101256833B (zh) 半导体存储器件
CN105989880A (zh) 半导体存储装置
US7982530B2 (en) Internal voltage generating apparatus and method for controlling the same
CN103578541B (zh) 非易失性半导体存储器装置及其读出方法
CN108399935A (zh) 存储器装置及操作存储器装置的方法
CN102779549B (zh) Sram写辅助装置
WO2006059373A1 (ja) 半導体装置及び半導体装置の制御方法
CN105976864B (zh) 非易失性存储装置与用于其的写入电路及方法
US20140050028A1 (en) Semiconductor storage device
CN107919144A (zh) 电源电路以及半导体存储装置
US8582368B2 (en) Non-volatile memory device and operating method of the same
JP2018007355A (ja) 昇圧回路
CN110400587A (zh) 半导体存储器装置
CN104835522B (zh) 内部电压发生电路、半导体存储器件和半导体存储系统
US8503247B2 (en) Semiconductor storage apparatus, and method and system for boosting word lines
CN108231099A (zh) 用于分区存储块的调节电路及其操作方法
KR20190012570A (ko) 반도체 메모리 장치 및 그 동작 방법
CN105489237A (zh) 选通信号间隔检测电路及包括其的存储系统
CN102750981B (zh) 半导体存储器的内部电源电压生成电路及生成方法
CN105280216B (zh) 半导体存储器件及其操作方法
CN101002275A (zh) 非易失性半导体存储器、半导体装置及电荷泵电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant