CN104476384B - 半导体晶片双面抛光的方法 - Google Patents

半导体晶片双面抛光的方法 Download PDF

Info

Publication number
CN104476384B
CN104476384B CN201410602266.3A CN201410602266A CN104476384B CN 104476384 B CN104476384 B CN 104476384B CN 201410602266 A CN201410602266 A CN 201410602266A CN 104476384 B CN104476384 B CN 104476384B
Authority
CN
China
Prior art keywords
polishing
pad
semiconductor wafer
polishing pad
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410602266.3A
Other languages
English (en)
Other versions
CN104476384A (zh
Inventor
J·施万德纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN104476384A publication Critical patent/CN104476384A/zh
Application granted granted Critical
Publication of CN104476384B publication Critical patent/CN104476384B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/12—Lapping plates for working plane surfaces
    • B24B37/16—Lapping plates for working plane surfaces characterised by the shape of the lapping plate surface, e.g. grooved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/26—Lapping pads for working plane surfaces characterised by the shape of the lapping pad surface, e.g. grooved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及半导体晶片双面抛光的方法，其中在每种情况下抛光垫表面均被从中心向边缘螺旋伸展的至少一个沟槽形状的凹陷所中断。通过在两个面上提供抛光剂、局部单独可调节的抛光剂的量及改进的载板，可以实现优化的抛光剂分布，特别是在半导体晶片直径为450mm的情况下。

Description

半导体晶片双面抛光的方法
本申请是2012年9月14日提交的申请号为201210342017.6、名称为“半导体晶片双面抛光的方法”的中国专利申请的分案申请。
技术领域
本发明涉及半导体晶片双面抛光的方法。
背景技术
尤其是，本发明涉及针对下一代技术的半导体晶片的双面抛光，该晶片主要是直径为450mm的晶片。目前，直径为300mm、主要为抛光或外延生长涂敷的硅晶片被用于电子工业中较为苛刻的应用中。基底直径为450mm的硅晶片尚处在开发中。
然而，基底直径的扩大伴随有重大的、在某些情况下也是全新的迄今不为人知的技术问题。
许多处理步骤要求彻底修改，无论其是纯机械的(切割、打磨、机械抛光)，化学(蚀刻、清洁)或化学机械性质的(抛光)，还是热处理(外延涂敷、退火)性质的，并且还部分涉及因此所用的机器和工作材料。
半导体晶片从半导体材料构成的单晶(晶锭)切片之后，在多个处理步骤中进行进一步加工。根据现有技术，在研磨、清洁和蚀刻步骤后，半导体晶片的表面要通过一个或多个抛光步骤进行平滑处理。
在半导体晶片制造中，得到边缘足够好的几何结构和表面平整度(纳米形貌)特别关键。
纳米形貌通常表示为相对于面积为2mm×2mm的正方形测量窗口的高度波动PV(＝“峰谷”)。
半导体晶片的最终纳米形貌通常通过抛光处理产生。
在单面抛光(SSP)的情况下，在加工过程中将半导体晶片通过胶结、真空或通过粘合将其背面保持在支撑板上，并在另一面上进行抛光。
在双面抛光(DSP)的情况下，将半导体晶片松散地插入薄的载板(carrier plate)中，并在各自由抛光垫(pad)覆盖的上抛光盘和下抛光盘之间以“自由漂浮”方式在正面和背面上同时进行抛光。通过提供通常基于二氧化硅溶胶的抛光剂浆液来实施该抛光方法。
现有技术同样公开了使用固定粘结的研磨剂(“固定研磨剂抛光”，FAP)，其中半导体晶片在抛光垫上抛光，所述抛光垫与其它抛光垫不同之处在于其含有粘结在抛光垫中的研磨材料(“固定研磨剂”或FA垫)。德国专利申请DE 10 2007 035 266 A1描述了使用FA垫、用于抛光硅材料组成的基底的方法。
在DSP或FAP之后，半导体晶片的正面通常以无雾(haze-free)的方式进行抛光。通常使用软抛光垫，借助碱性抛光溶胶进行。在文献中，该步骤经常称为化学机械抛光(CMP)。例如，在US 2002-0077039和US 2008-0305722中公开了该CMP方法。
与单面抛光(SSP)相比，半导体晶片的同步双面抛光(DSP)不但更经济，而且还可得到就半导体晶片表面而言更高的平整度。
双面抛光例如在US 3,691,694中说明。合适的双面抛光机在DE 100 07 390 A1中公开。根据EP 0 208 315 B1所描述的一个双面抛光的实施方案，由金属或塑料构成的载板中的半导体晶片以机器和方法参数预先决定的路径、在抛光剂(抛光液)存在下在抛光垫覆盖的两个旋转抛光盘之间移动，由此进行抛光(在文献中，所述载板被称为“模板”)，其中所述载板具有尺寸合适的切口(cutout)。
通常使用硬度为60-90(邵氏A)的均匀多孔的聚合物泡沫所形成的抛光垫进行双面抛光步骤，例如，如DE 100 04 578 C1中所述，其还公开了粘附至上抛光盘的抛光垫布满了沟槽(channel)网络，而粘合至下抛光盘的抛光垫具有的是无这类纹理的光滑表面。该措施首先可用来保证抛光过程中使用的抛光剂的均匀分布，其次可防止抛光完成后上抛光盘升起时半导体晶片粘附在上抛光垫上。
上抛光垫包括规整的方格布置的沟槽，其段尺寸为5mm×mm-50mm×50mm，沟槽宽度和深度为0.5-2mm。该布置用于在抛光压力优选0.1-0.3巴下进行抛光。硅的清除速度优选0.1-1.5μm/min，特别优选0.4-0.9μm/min。
然而，根据DE 100 04 578 C1的方法会在相对两面(背面和正面)的半导体晶片的外缘产生不对称的抛光去除。
在根据现有技术的双面抛光的情况下局部有抛光去除差异的进一步的原因是，抛光过程中从半导体晶片表面除去的材料(半导体材料，例如硅或二氧化硅)部分不同程度地覆盖(沉积)在抛光垫表面上。尤其是在抛光过程中在统计上规定的时间内最经常与半导体晶片表面接触的抛光垫表面区域覆盖有研磨掉的材料。研磨掉的材料经常会在抛光垫表面上形成环形区域。
由于抛光剂在抛光垫和载板之间的工作间隙中分布不均匀，会进一步助长在抛光垫表面上形成研磨掉的材料所覆盖的区域。
就其纹理并就表面附近的组成而言，研磨掉的材料所覆盖的抛光垫区域构成了垫发生改变的区域。因此与受研磨掉的材料覆盖影响程度较少或完全没有受影响的区域比较，就抛光结果而言，这些区域有不同的特性。
随着抛光垫覆盖增加，变得越来越难以控制抛光机，使其能生产具有良好几何结构值(GBIR、晶片形状、边缘下降(roll-off))的平坦晶片。进而，有必要计算所述晶片的微粗糙度(雾度值)的增加。类似地，抛光晶片表面上的抛光擦痕风险以及增加的LLS值也会以类似的方式增加。
抛光垫的定期调整变得有必要，这样会降低抛光垫的使用寿命(磨损)，还会不利地损害晶片的几何结构和形状-考虑到对抛光垫的机械作用及抛光垫中的相关变化(厚度、垫结构、…)。
除了其它，不均匀抛光去除的进一步原因是抛光垫上实现的不均匀的抛光剂分布，其结果是，待抛光的表面被抛光剂不均匀润湿，或者抛光剂不均匀涂敷到所述表面。
根据现有技术，抛光剂的分布受重力和离心力的影响。抛光剂从上方进入到抛光垫和载板之间的工作间隙中，并且还因为重力和其它等原因通过载板中半导体晶片的切口流至下抛光垫。在此情况下，载板和抛光垫覆盖的抛光盘的旋转运动促成了抛光剂的分布。
载板妨碍抛光剂的均匀分布，特别是对位于载板下面的抛光垫区域。为了改善抛光剂的分布，US 2006-178089 A公开了具有多个圆形开口的载板，抛光剂通过所述开口到达下抛光垫。
EP 1 676 672 A1的教导内容包括改善向下抛光盘提供抛光剂，使至少15％的载板区域被向抛光剂提供到下抛光盘的通道的孔所占据。
然而，圆形载板中的这些额外的“抛光剂切口”减少了其惯性面积矩，其结果是也减少了抗扭转(torsion)性。这是不利的，因为由此增加了载板翘曲的危险。载板翘曲会导致垫损坏、垫使用寿命下降、产生颗粒、抛光擦痕、甚至晶片破裂、损坏安装。
考虑到进一步增加的未来一代半导体晶片的表面积，例如直径为450mm的晶片，在根据现有技术的抛光过程中只能有限程度地实现均匀的抛光剂分布(抛光剂涂敷)。
发明内容
本发明的目的源自该问题领域。本发明的目的是保证在半导体晶片的同步双面抛光过程中将抛光剂均匀涂敷到抛光垫表面，而不损害载板的稳定性。通过对由半导体材料构成的至少一个晶片的同步双面抛光方法可以实现本发明的目的，所述晶片位于载板中尺寸合适的切口中，并且具有正面和背面，所述双面抛光在提供抛光剂下在第一抛光垫覆盖的上抛光盘和第二抛光垫覆盖的下抛光盘之间进行，其中第一(上)抛光垫表面和第二(下)抛光垫表面在各自情形下都被至少一个从中心到边缘螺旋伸展的沟槽形状的凹陷所中断。
附图说明
通过图1a-图1d、图2，对本发明的方法和优选实施方案进行详细的描述和说明。
图1a-图1d所示为本发明方法中使用的螺旋线形状：图1a为对数螺线、图1b为阿基米德螺线、图1c为费尔马螺线、图1d为三螺线。
图2所示为根据本发明修改的载板1的优选实施方案，其中具有被三个网(web)4中断的分段(segmented)的抛光剂通道，和由半导体材料构成的晶片5的适当尺寸的圆形切口3，其中半导体材料构成的晶片5的圆形切口3被分段的抛光剂通道以距离A包围。在该优选实施方案中，网4布置成使三个网4彼此之间成120°的角度。
具体实施方式
本发明方法不仅包括局限于特定技术部件的局部特征(aspect)或单独的方法-技术特征(例如，单独的方法参数)，还包括了相关的方法特征。这些方法特征分为：
1)具有特定表面结构的抛光垫，
2)容纳晶片用载板的重构筑，以及
3)在两面上进行的抛光剂供应。
在用于同步双面抛光(DSP)由半导体材料构成的晶片的本发明方法中，使用根据现有技术的二氧化硅溶胶作为抛光剂，所述二氧化硅溶胶为包括大小为20-50nm的胶态分布颗粒的浆液。
DSP过程中的抛光剂分布受抛光垫表面(工作面)特性和其它因素等的影响，抛光垫表面在抛光过程中与半导体晶片的正面和/或背面以材料去除的方式接触。DSP过程中对抛光剂的吸收及其结构(沟槽、凹陷、凹槽)都会影响抛光剂的分布，例如，如DE 100 04 578C1中所述。
根据现有技术，硬度(邵氏A)为60-90的均匀的多孔聚合物泡沫所形成的圆形抛光垫可用于根据本发明的方法中。
在用于同步双面抛光由半导体材料构成的晶片的本发明方法的第一实施方案中，上抛光盘和下抛光盘被圆形抛光垫覆盖，其中工作面提供有至少一个螺旋伸展的沟槽(凹陷、凹槽)。
螺线沟槽是围绕一个起点圆形伸展的凹陷，取决于伸展(方向)，其离开所述点或者接近所述点。两个螺线沟槽之间的距离(圈之间的距离W)可以是恒定的(阿基米德螺线(图1b))，或者–从起点来观察–可以是连续变大(对数螺线(图1a))。
一种特殊形式的螺线是三螺线，所述螺线由围绕中点圆形布置的三个阿基米德螺线构成，在有限的圈数后，所述螺线的线形成封闭三个螺线的圆形(图1d)。
在用于同步双面抛光由半导体材料构成的晶片的本发明方法中，优选使用在工作面上具有至少一个从内部(抛光垫的中央或中心)朝向外部(抛光垫的边缘)螺旋伸展的沟槽的抛光垫，其特征在于至少一个螺线沟槽的圈之间的距离W从内部朝向外部连续变大(对数螺线，图1a)。
在用于同步双面抛光由半导体材料构成的晶片的同步双面抛光的本发明方法中，类似地优选使用在工作面上具有从内部朝向外部螺旋伸展的沟槽的抛光垫，其特征在于沟槽的圈之间的距离W从内部朝向外部连续变小(费尔马螺线，图1c)。
特别优选地是，在用于同步双面抛光由半导体材料构成的晶片的本发明方法中，使用在工作面上具有从内部朝向外部螺旋伸展的沟槽的抛光垫，其特征在于沟槽的圈之间的距离W是恒定的(阿基米德螺线，图1b)。
应选择抛光垫表面上两个螺线沟槽之间的圈之间的距离W，使螺线至少有3圈-与圆形抛光垫的直径无关。
优选地，从抛光垫中心(起点)向抛光垫边缘区域螺旋伸展的螺旋布置的沟槽位于抛光垫的表面中。在此情况下，所述螺线凹陷的终点可以一直达到抛光垫的边缘。
在类似优选的根据本发明方法的实施方案中，从抛光垫中心(起点)向其边缘伸展的两个或多个螺旋布置的沟槽位于抛光垫表面中。
在本实施方案中，特别优选选择在围绕半径为R的圆形抛光垫的中点的内部圆形区域中，其工作面具有三个从抛光垫中心朝向边缘螺旋伸展的沟槽的抛光垫，其中，在抛光垫表面的环状外区(边缘区域)中，其厚度为D，三个螺线沟槽并成一个圆形轨迹(course)(三螺线，图1d)。
抛光垫表面的内部圆形区域的半径R优选大于或等于圆形抛光垫半径的三分之二。在此情况下，外环形区域的厚度D优选小于或等于圆形抛光垫半径的三分之一，其结果为环形边缘区域的外半径减去环形边缘区域的内半径之差。
螺线沟槽的优选深度为0.5-1.5mm，优选宽度为1-5mm。特别优选地，所述螺线沟槽的深度为0.7-1.0mm，宽度为1.5-3mm。
类似地优选选择螺线沟槽的宽度从内部朝向外部扩大，所述扩大沿沟槽长度从起点均匀地(uniformly)延续到终点，其中螺线沟槽开始时的宽度优选2mm(在圆形抛光垫的中心)，优选螺线沟槽结束时所述宽度为4mm(在圆形抛光垫的边缘区域或边缘)。
由于与抛光垫中心的螺线沟槽宽度相比，抛光垫工作面上的螺线沟槽的宽度更大，抛光剂的分布可进一步优化。
根据本发明，工作间隙中的抛光剂分布还受深度从内部朝向外部扩大的影响，所述扩大在整个螺线沟槽长度上从起点到其终点均匀延伸，其中优选螺线沟槽开始时(在圆形抛光垫的中心)的深度为0.5mm，优选螺线沟槽结束时(在圆形抛光垫的边缘区域或边缘)的深度为1mm。
螺线沟槽的内部形状优选具有半圆形状(U-剖面特征)。类似地优选长方形内部形状的螺线沟槽。
由螺线沟槽形成的抛光垫表面和凹陷之间所出现的边缘优选是圆整(rounded)的。
优选地，螺旋布置在抛光垫表面中的沟槽以同样意义取向。在抛光垫表面中使用同样意义上取向的螺线沟槽是可能的-因此使用基本相同的抛光垫也是可能的，因为抛光盘以其端侧面(end side)相互面对-因此主动的(active)抛光垫表面也同样，而上抛光盘和下抛光盘则反向旋转(直径方向相反)。
由于分别由根据本发明的抛光垫覆盖的工作盘旋转时所产生的离心力，抛光剂在螺线沟槽中从内部朝向外部输送，并且均匀分布在两个抛光垫表面之间的距离所形成的工作间隙中。
为了在DSP过程中进一步优化抛光剂分布，根据本发明方法，除了使用布置有根据本发明的螺线沟槽的抛光垫工作面，对用于容纳并引导半导体晶片的载板也可以进行构建。
DSP过程中使用的载板包括，根据现有技术，具有一个或多个适当尺寸的圆形切口3的圆盘，每个切口可插入由半导体材料构成的晶片5。此外，载板可以有“抛光剂切口”，引入到工作间隙中的抛光剂经过所述切口从上方通往下抛光盘。
与本发明方法的各自实施方案无关，在根据本发明的方法中，由半导体材料构成的每个晶片优选放置在载板中适当尺寸的圆形切口中，这样能使半导体材料构成的晶片的正面在上抛光垫抛光。
在用于同时双面抛光由半导体材料构成的晶片的本发明方法第二实施方案中，使用改进的载板代替根据现有技术的载板。
根据本发明的改进的载板1具有至少一个用于容纳由半导体材料构成的晶片5的适当尺寸的圆形切口3，其特征在于至少一个适当尺寸的圆形切口3以距离A被至少一个其它的分段切口2所围绕，该分段切口2起抛光剂通道的作用。
优选地，根据本发明的改进的载板1具有至少一个用于容纳由半导体材料构成的晶片5的适当尺寸的圆形切口3，其特征在于至少一个适当尺寸的圆形切口3被三个分段的分段切口2以环状方式离圆形切口3距离A地包围，所述分段切口2(对于所述区域)有相同的大小并且被网4隔开，且在各自情况下相互之间的距离最多110°(图2)。
分段切口2的优选厚度为1-10mm，该厚度为外边缘减去内边缘之差的结果。特别优选地，分段切口2的厚度为3-7mm。圆形切口3的外边缘和分段切口2的内边缘之间的优选的距离A是恒定的，并且为5-10mm。
根据本发明的改进的载板1中的分段“抛光剂切口”2不影响载板的稳定性。
在根据本发明的改进的载板1中，各自的半导体晶片5可以插入到载板1中适当尺寸的圆形切口3中，并且其定位使半导体晶片5在抛光过程中在载板1中的圆形切口3内可能会发生固有旋转(inherentrotation)。
在根据本发明改进的载板1的进一步优选的实施方案中，可在抛光过程中固定半导体晶片5，防止载板1中适当尺寸的圆形切口3中的至少一个半导体晶片5的固有旋转。
例如，通过一个或多个所谓的“缺口指针(notch finger)”，可以实现载板1中适当尺寸的圆形切口3中的半导体晶片5的固定。
“缺口指针”是例如载板中适当尺寸的圆形切口3中的突出物，该突出物凸出到半导体晶片5边缘的缺口中，从而在载板1的圆形切口3中固定半导体晶片5。
在用于同步双面抛光由半导体材料构成的晶片的本发明方法的第三实施方案中，同时在半导体晶片的正面和背面上进行抛光剂供应，两者都通过上抛光盘和下抛光盘进行。
为此目的，抛光剂的供应优选通过集成在两个抛光盘的抛光剂出口中的开口以加压方式实现，以使出口与抛光盘(flush)终止。
特别优选地，抛光剂供应优选通过集成在两个抛光盘的抛光剂出口中的喷嘴以加压方式进行，以使喷嘴出口与抛光盘齐平地终止，或者在抛光盘中的开口内终止。
抛光处理之前作用于上和下抛光盘的两个圆形抛光垫类似地除螺线凹陷外也有开口，其中抛光盘上的开口的数量和分布对应于抛光垫中的开口的数量和分布，并且所述抛光垫作用于抛光盘的方式能使抛光剂可以从上方和从下方流过开口并进入工作间隙中。
优选地，用于施用抛光剂的抛光剂出口在抛光盘和抛光垫中圆形布置。特别优选地，抛光剂出口布置在内部圆形区域和外部环形区域中，其中抛光盘或抛光垫的内部圆形区域的半径R优选大于或等于圆形抛光盘或抛光垫半径的三分之二。
为了进一步优化抛光剂的分布，在抛光垫的内部圆形区域中单位时间内从喷嘴涌出进入工作间隙的抛光剂的量可优选高于在同一时间内从位于外部环形区域中的喷嘴涌出的抛光剂的量。结果是，工作间隙中因过高的抛光剂量而产生的“水滑(aquaplaning)”效应会按目标方式抵消。
单位时间内抛光剂的不同量，例如，可通过不同的喷嘴截面、喷嘴种类或者通过由泵单独驱动的喷嘴来设定。
用于抛光剂供应的喷嘴或者抛光盘或抛光垫中的开口优选垂直于抛光盘或抛光垫的表面。特别优选地，用于抛光剂供应的喷嘴或者抛光盘或抛光垫中的开口相对于抛光垫表面其角度为45°至小于或等于90°，其中开口存在于上抛光盘和下抛光盘中，也存在于上抛光垫和下抛光垫中。
为了防止二氧化硅溶胶颗粒在喷嘴中或抛光剂供应管线中结晶出来(胶凝化)，抛光过程结束之后用水淋洗喷嘴。
也为了针对均化抛光去除而进一步优化抛光结果-当然，平面平行的晶片初始几何结构在此是一个前提-所提供抛光剂的温度理想地对应于抛光垫的表面温度。可根据现有技术，通过对抛光盘和抛光剂的相应温度进行调节来实现此目的。优选地，抛光剂的温度和抛光盘的温度处于20-30℃，尤其优选23℃-27℃。
用于同步双面抛光由半导体材料构成的晶片的本发明方法还可以与抛光剂循环装置相组合。为此目的，通过侧向出口从工作间隙涌出的所用的抛光剂经过预过滤并且收集在容器中，并可以控制方式补充水、新鲜抛光剂和KOH，并通过过滤器泵送回抛光剂的供应容器中。在此情况下，温度调节可确保维持抛光剂的优选温度。
本发明方法的单独方面相互作用，最终可使抛光剂直接在抛光垫上的部位上能够更均匀分布，结果是，使DSP过程中每个半导体晶片上的材料去除变得更均匀。

Claims (7)

1.至少一个由半导体材料构成的晶片(5)的同步双面抛光方法，所述晶片位于载板(1)中适当尺寸的圆形切口(3)中，并且有正面和背面，所述双面抛光在提供抛光剂下在覆盖有第一抛光垫的上抛光盘和覆盖有第二抛光垫的下抛光盘之间进行，抛光垫的工作面具有内部圆形区域和环形外部区域，其中用于由半导体材料构成的晶片(5)的至少一个圆形切口(3)被分段的抛光剂通道以距离A包围，半导体晶片(5)在抛光过程中在载板(1)中的圆形切口(3)内会或不会发生固有旋转，在抛光垫的内部圆形区域中单位时间内从喷嘴涌出从上部或者从上部和下部进入工作间隙中的抛光剂的量与在同一时间内从位于抛光垫的外部环形区域中的喷嘴涌出的抛光剂的量相比不同，其中抛光剂的供应通过存在于上抛光盘和下抛光盘两者中的开口、以及上抛光垫和下抛光垫两者中的开口以加压方式在半导体晶片(5)的正面和背面上进行，其中用于抛光剂供应的喷嘴可以集成在抛光盘中的开口中。
2.根据权利要求1所述的同步双面抛光方法，其中载板(1)中至少一个适当尺寸的圆形切口(3)被三个分段切口(2)以环形状的方式离圆形切口(3)距离A所包围，所述分段切口(2)具有相同的大小，并且彼此被网(4)隔开，且在每种情况下相互之间的距离最多110°。
3.根据权利要求1-2之一所述的同步双面抛光方法，其中载板(1)中适当尺寸的圆形切口(3)内的半导体晶片(5)的固有旋转是可以的。
4.根据权利要求1-2之一所述的同步双面抛光方法，其中通过将半导体晶片固定在圆形切口(3)中，防止载板(1)中适当尺寸的圆形切口(3)内半导体晶片(5)的固有旋转。
5.根据权利要求1-2之一所述的同步双面抛光方法，其中集成在抛光盘中用于抛光剂供应的喷嘴开口、或者集成在抛光盘和/或抛光垫中的开口的取向相对于抛光垫表面的角度为45°至90°。
6.根据权利要求5所述的同步双面抛光方法，其中在抛光垫的内部圆形区域中单位时间内从开口涌出进入工作间隙的抛光剂的量高于在同一时间内从位于外部环形区域中的开口涌出的量。
7.根据权利要求1-2之一所述的同步双面抛光方法，其中由半导体材料构成的至少一个晶片(5)的正面在上抛光垫进行抛光。
CN201410602266.3A 2011-09-15 2012-09-14 半导体晶片双面抛光的方法 Active CN104476384B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011082777.3 2011-09-15
DE102011082777A DE102011082777A1 (de) 2011-09-15 2011-09-15 Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
CN2012103420176A CN102990505A (zh) 2011-09-15 2012-09-14 半导体晶片双面抛光的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2012103420176A Division CN102990505A (zh) 2011-09-15 2012-09-14 半导体晶片双面抛光的方法

Publications (2)

Publication Number Publication Date
CN104476384A CN104476384A (zh) 2015-04-01
CN104476384B true CN104476384B (zh) 2018-01-26

Family

ID=45495163

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410602266.3A Active CN104476384B (zh) 2011-09-15 2012-09-14 半导体晶片双面抛光的方法
CN2012103420176A Pending CN102990505A (zh) 2011-09-15 2012-09-14 半导体晶片双面抛光的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2012103420176A Pending CN102990505A (zh) 2011-09-15 2012-09-14 半导体晶片双面抛光的方法

Country Status (8)

Country Link
US (2) US20130072091A1 (zh)
JP (2) JP2013065852A (zh)
KR (1) KR101404934B1 (zh)
CN (2) CN104476384B (zh)
DE (1) DE102011082777A1 (zh)
MY (1) MY163691A (zh)
SG (1) SG188731A1 (zh)
TW (1) TWI489539B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6432497B2 (ja) * 2015-12-10 2018-12-05 信越半導体株式会社 研磨方法
US10987191B2 (en) 2017-02-10 2021-04-27 Michael Rose Template device for marking a surgical site before breast surgery and surgical procedure guided by the marking
CN106914816A (zh) * 2017-03-21 2017-07-04 江苏吉星新材料有限公司 一种蓝宝石晶片抛光用快拆式树脂铜盘
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
CN109397070A (zh) * 2018-10-24 2019-03-01 中国科学院上海技术物理研究所 一种磷化铟晶圆片及其外延晶圆片的衬底抛光模具
JP7159861B2 (ja) * 2018-12-27 2022-10-25 株式会社Sumco 両頭研削方法
WO2020203639A1 (ja) * 2019-04-03 2020-10-08 株式会社クラレ 研磨パッド
JP7200898B2 (ja) * 2019-09-27 2023-01-10 株式会社Sumco ワークの両面研磨方法
CN115106931A (zh) * 2022-06-23 2022-09-27 万华化学集团电子材料有限公司 具有迷宫形凹槽的化学机械抛光垫及其应用
CN115070606B (zh) * 2022-06-30 2023-11-14 西安奕斯伟材料科技股份有限公司 一种用于对硅片进行抛光的抛光垫和抛光设备
CN117245542B (zh) * 2023-11-17 2024-01-23 苏州博宏源机械制造有限公司 晶圆双面抛光设备及工艺

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2577937A (en) * 1949-08-26 1951-12-11 Pilkington Brothers Ltd Method of and apparatus for grinding flat glass on both faces simultaneously
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
JPS58171255A (ja) * 1982-03-29 1983-10-07 Toshiba Corp 両面鏡面研摩装置
DE3524978A1 (de) 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
JPH01153273A (ja) * 1987-12-10 1989-06-15 Hitachi Cable Ltd 半導体ウエハの研磨方法
JPH03266430A (ja) * 1990-03-16 1991-11-27 Fujitsu Ltd キャリア
US5193316A (en) * 1991-10-29 1993-03-16 Texas Instruments Incorporated Semiconductor wafer polishing using a hydrostatic medium
JP3266340B2 (ja) 1992-11-12 2002-03-18 三菱電線工業株式会社 自己支持型ケーブル製造装置
US5582534A (en) 1993-12-27 1996-12-10 Applied Materials, Inc. Orbital chemical mechanical polishing apparatus and method
JP3595011B2 (ja) * 1994-03-02 2004-12-02 アプライド マテリアルズ インコーポレイテッド 研磨制御を改善した化学的機械的研磨装置
US5422316A (en) * 1994-03-18 1995-06-06 Memc Electronic Materials, Inc. Semiconductor wafer polisher and method
JPH09155726A (ja) * 1995-12-04 1997-06-17 Nippon Dempa Kogyo Co Ltd 研磨装置
US6135856A (en) * 1996-01-19 2000-10-24 Micron Technology, Inc. Apparatus and method for semiconductor planarization
US5690540A (en) * 1996-02-23 1997-11-25 Micron Technology, Inc. Spiral grooved polishing pad for chemical-mechanical planarization of semiconductor wafers
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
US5921855A (en) * 1997-05-15 1999-07-13 Applied Materials, Inc. Polishing pad having a grooved pattern for use in a chemical mechanical polishing system
US6692338B1 (en) * 1997-07-23 2004-02-17 Lsi Logic Corporation Through-pad drainage of slurry during chemical mechanical polishing
US5888121A (en) * 1997-09-23 1999-03-30 Lsi Logic Corporation Controlling groove dimensions for enhanced slurry flow
US6093651A (en) * 1997-12-23 2000-07-25 Intel Corporation Polish pad with non-uniform groove depth to improve wafer polish rate uniformity
US6168506B1 (en) * 1998-01-21 2001-01-02 Speedfam-Ipec Corporation Apparatus for polishing using improved plate supports
JPH11207610A (ja) * 1998-01-26 1999-08-03 Speedfam Co Ltd 研磨量制御システム及びその方法
JPH11233462A (ja) * 1998-02-09 1999-08-27 Naoetsu Electronics Co Ltd 半導体ウエハの両面研磨方法
US6135865A (en) * 1998-08-31 2000-10-24 International Business Machines Corporation CMP apparatus with built-in slurry distribution and removal
US6142859A (en) * 1998-10-21 2000-11-07 Always Sunshine Limited Polishing apparatus
JP2984263B1 (ja) * 1998-10-23 1999-11-29 システム精工株式会社 研磨方法および研磨装置
US6299514B1 (en) 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
KR20010002467A (ko) * 1999-06-15 2001-01-15 고석태 화학적 기계적 폴리싱 장치용 폴리싱 패드의 그루브 패턴
US6206765B1 (en) * 1999-08-16 2001-03-27 Komag, Incorporated Non-rotational dresser for grinding stones
US6196907B1 (en) * 1999-10-01 2001-03-06 U.S. Dynamics Corporation Slurry delivery system for a metal polisher
US6210259B1 (en) * 1999-11-08 2001-04-03 Vibro Finish Tech Inc. Method and apparatus for lapping of workpieces
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
US20020052116A1 (en) * 2000-03-17 2002-05-02 Krishna Vepa Free Floating double side polishing of substrates
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
US6656019B1 (en) * 2000-06-29 2003-12-02 International Business Machines Corporation Grooved polishing pads and methods of use
DE60138343D1 (de) * 2000-07-31 2009-05-28 Ebara Corp Substrathalter und Poliervorrichtung
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
US6540590B1 (en) * 2000-08-31 2003-04-01 Multi-Planar Technologies, Inc. Chemical mechanical polishing apparatus and method having a rotating retaining ring
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP2002239895A (ja) * 2001-01-31 2002-08-28 Internatl Business Mach Corp <Ibm> 研磨用保持部材、研磨方法および研磨装置
US6645049B2 (en) * 2001-04-23 2003-11-11 Phuong Van Nguyen Polishing holder for silicon wafers and method of use thereof
JP2003117805A (ja) * 2001-10-16 2003-04-23 Sony Corp 研磨装置およびこれを用いた研磨方法
US6582279B1 (en) * 2002-03-07 2003-06-24 Hitachi Global Storage Technologies Netherlands B.V. Apparatus and method for reclaiming a disk substrate for use in a data storage device
JP3849594B2 (ja) * 2002-06-28 2006-11-22 Ｊｓｒ株式会社 研磨パッド
DE60308946T2 (de) * 2002-06-03 2007-05-10 Jsr Corp. Polierkissen und Verfahren zur Herstellung eines Polierkissens
JP2004071985A (ja) * 2002-08-08 2004-03-04 Jsr Corp 半導体ウェハ用研磨パッドの加工方法及び半導体ウェハ用研磨パッド
TWI228768B (en) 2002-08-08 2005-03-01 Jsr Corp Processing method of polishing pad for semiconductor wafer and polishing pad for semiconductor wafer
JP4163485B2 (ja) 2002-10-25 2008-10-08 不二越機械工業株式会社 両面研磨装置およびこれを用いた研磨加工方法
US6733368B1 (en) * 2003-02-10 2004-05-11 Seh America, Inc. Method for lapping a wafer
JP2004283929A (ja) 2003-03-20 2004-10-14 Shin Etsu Handotai Co Ltd ウエーハ保持用キャリア並びにそれを用いた両面研磨装置及びウエーハの両面研磨方法
US7377840B2 (en) 2004-07-21 2008-05-27 Neopad Technologies Corporation Methods for producing in-situ grooves in chemical mechanical planarization (CMP) pads, and novel CMP pad designs
JP4149295B2 (ja) * 2003-03-26 2008-09-10 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ラップ盤
JP4219718B2 (ja) * 2003-03-28 2009-02-04 Ｈｏｙａ株式会社 Ｅｕｖマスクブランクス用ガラス基板の製造方法及びｅｕｖマスクブランクスの製造方法
US7008308B2 (en) * 2003-05-20 2006-03-07 Memc Electronic Materials, Inc. Wafer carrier
JP4352229B2 (ja) * 2003-11-20 2009-10-28 信越半導体株式会社 半導体ウェーハの両面研磨方法
JP2005177897A (ja) 2003-12-17 2005-07-07 Nec Electronics Corp 研磨方法および研磨装置と半導体装置製造方法
US20070205112A1 (en) 2004-08-27 2007-09-06 Masako Kodera Polishing apparatus and polishing method
JP2006186088A (ja) * 2004-12-27 2006-07-13 Ebara Corp 研磨装置および研磨方法
JP4727218B2 (ja) 2004-12-10 2011-07-20 株式会社住友金属ファインテック 両面研磨用キャリア
US7131895B2 (en) * 2005-01-13 2006-11-07 Rohm And Haas Electronic Materials Cmp Holdings, Inc. CMP pad having a radially alternating groove segment configuration
KR100721196B1 (ko) * 2005-05-24 2007-05-23 주식회사 하이닉스반도체 연마패드 및 이를 이용한 화학적기계적연마장치
JP2007021680A (ja) * 2005-07-19 2007-02-01 Shin Etsu Handotai Co Ltd ウエーハの両面研磨方法
CN101058169A (zh) * 2006-02-15 2007-10-24 应用材料股份有限公司 抛光表面
US7503833B2 (en) * 2006-02-16 2009-03-17 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Three-dimensional network for chemical mechanical polishing
US7267610B1 (en) * 2006-08-30 2007-09-11 Rohm And Haas Electronic Materials Cmp Holdings, Inc. CMP pad having unevenly spaced grooves
JP2008062367A (ja) * 2006-09-11 2008-03-21 Nec Electronics Corp 研磨装置、研磨パッド、研磨方法
US7520798B2 (en) 2007-01-31 2009-04-21 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Polishing pad with grooves to reduce slurry consumption
DE102007026292A1 (de) 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
US8348720B1 (en) * 2007-06-19 2013-01-08 Rubicon Technology, Inc. Ultra-flat, high throughput wafer lapping process
DE102007035266B4 (de) 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
JP5245319B2 (ja) * 2007-08-09 2013-07-24 富士通株式会社 研磨装置及び研磨方法、基板及び電子機器の製造方法
JP5218886B2 (ja) * 2007-11-26 2013-06-26 株式会社ニコン 両面研磨装置
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
DE102009009497A1 (de) * 2009-02-18 2010-07-08 Siltronic Ag Läuferscheibe zum Halten von Halbleiterscheiben während einer beidseitigen Politur der Halbleiterscheiben
JP2010264537A (ja) * 2009-05-14 2010-11-25 Disco Abrasive Syst Ltd キャリアプレート
JP5184448B2 (ja) * 2009-06-23 2013-04-17 富士紡ホールディングス株式会社 研磨パッド、その製造方法および研磨加工方法
CN102498549A (zh) * 2009-07-16 2012-06-13 嘉柏微电子材料股份公司 沟槽式化学机械抛光抛光垫
TWI535527B (zh) * 2009-07-20 2016-06-01 智勝科技股份有限公司 研磨方法、研磨墊與研磨系統
DE102009047802B4 (de) * 2009-09-30 2012-07-05 Siemens Aktiengesellschaft Vorrichtung zum Filtern eines oder mehrerer nachzuweisender Partikel aus einem Fluid
KR20110099432A (ko) * 2010-03-02 2011-09-08 주식회사 엘지실트론 양면 연마 장치
JP2012205258A (ja) * 2011-03-28 2012-10-22 Seiko Instruments Inc 研磨方法、圧電振動片の製造方法、圧電振動子、発振器、電子機器及び電波時計

Also Published As

Publication number Publication date
KR101404934B1 (ko) 2014-06-09
US20130072091A1 (en) 2013-03-21
CN102990505A (zh) 2013-03-27
TW201312646A (zh) 2013-03-16
TWI489539B (zh) 2015-06-21
JP5968365B2 (ja) 2016-08-10
JP2014195119A (ja) 2014-10-09
KR20130029743A (ko) 2013-03-25
MY163691A (en) 2017-10-13
SG188731A1 (en) 2013-04-30
US9308619B2 (en) 2016-04-12
US20140370786A1 (en) 2014-12-18
CN104476384A (zh) 2015-04-01
JP2013065852A (ja) 2013-04-11
DE102011082777A1 (de) 2012-02-09

Similar Documents

Publication Publication Date Title
CN104476384B (zh) 半导体晶片双面抛光的方法
US8057282B2 (en) High-rate polishing method
JP3999587B2 (ja) 半導体ウェーハを同時に両面で材料除去加工するための方法
JP4689240B2 (ja) スラリー消費を減らすための溝構造を有する研磨パッド
US7108597B2 (en) Polishing pad having grooves configured to promote mixing wakes during polishing
EP1261020A1 (en) Wafer manufacturing method, polishing apparatus, and wafer
US6955587B2 (en) Grooved polishing pad and method
CN106564004B (zh) 一种抛光垫
JP2006196907A (ja) 研磨スラリーの分布を調整するための化学的機械研磨パッド
JPWO2003071592A1 (ja) ポリッシング方法および装置
JP2004358653A (ja) 最適化された溝を有する研磨パッド及び同パッドを形成する方法
JP2008500198A (ja) 揺動経路溝ネットワークを有する研磨パッド
JP4241164B2 (ja) 半導体ウェハ研磨機
JP2009248258A (ja) 研磨パッドのドレッシング方法
CN118204900A (zh) 研磨垫、化学机械研磨设备及研磨方法
KR101019585B1 (ko) 실리콘 웨이퍼 연마기용 유체 분배기
KR101455919B1 (ko) 웨이퍼 양면 연마 장치의 정반 구조
TWI276509B (en) Sandpaper for polishing carrier film
KR20030053309A (ko) 반도체 웨이퍼 연마장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant