CN104425703A - 压电体薄膜元件、其制造方法、以及使用了该压电体薄膜元件的电子设备 - Google Patents

压电体薄膜元件、其制造方法、以及使用了该压电体薄膜元件的电子设备 Download PDF

Info

Publication number
CN104425703A
CN104425703A CN201410374523.2A CN201410374523A CN104425703A CN 104425703 A CN104425703 A CN 104425703A CN 201410374523 A CN201410374523 A CN 201410374523A CN 104425703 A CN104425703 A CN 104425703A
Authority
CN
China
Prior art keywords
piezoelectric film
alkali metal
acid alkali
niobic acid
metal system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410374523.2A
Other languages
English (en)
Inventor
末永和史
柴田宪治
渡边和俊
堀切文正
野口将希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN104425703A publication Critical patent/CN104425703A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供压电体薄膜元件、其制造方法、以及使用了该压电体薄膜元件的电子设备。一种制造方法，能够对使用了不包含铅的铌酸碱金属系压电体的薄膜元件在不使其压电体特性发生劣化的情况下进行微细加工。本发明的压电体薄膜元件的制造方法的特征在于，具有如下工序：在基板上形成下部电极膜的下部电极膜形成工序、在前述下部电极膜上形成由铌酸碱金属系压电体构成的压电体薄膜的压电体薄膜形成工序、在前述压电体薄膜上按照成为所希望图案的方式形成蚀刻掩模的蚀刻掩模图案形成工序、以及对前述压电体薄膜进行干式蚀刻从而对该压电体薄膜进行所希望图案的微细加工的压电体薄膜蚀刻工序，前述蚀刻掩模中，至少与前述压电体薄膜相接的层由氧化物构成。

Description

压电体薄膜元件、其制造方法、以及使用了该压电体薄膜元件的电子设备
技术领域
本发明涉及压电体薄膜元件，特别涉及具备不包含铅的铌酸碱金属系压电体的薄膜元件及其制造方法。另外，本发明涉及使用了该压电体薄膜元件的电子设备。
背景技术
压电元件是利用压电体的压电效应的元件，被广泛用作在对压电体施加电压时产生位移、振动的致动器，在使压电体发生应力变形时产生电压的应力传感器等功能性电子部件。一直以来，作为致动器、应力传感器中利用的压电体，广泛使用具有大的压电特性的锆钛酸铅系的钙钛矿型强电介质(组成式：Pb(Zr1-xTix)O3、PZT)。
PZT是含有铅的特定有害物质，但由于目前并不存在可代替其作为压电材料的适当的市售品，因而成为RoHS指令(电气/电子设备中含有的特定有害物质的使用限制所相关的欧洲议会以及理事会指令)的免适用对象。但是，在全世界人们对于保全地球环境的要求益发强烈，强烈期望开发出一种使用了不含铅的压电体(非铅系压电材料)的压电元件。另外，伴随着近年对于各种电子设备的小型化/轻量化的要求，对利用了薄膜技术的压电体薄膜元件的要求变高。
作为使用了非铅系压电材料的压电体薄膜元件，例如专利文献1中公开了一种压电薄膜元件，其为在基板上具有下部电极、压电薄膜、以及上部电极的压电薄膜元件，其特征在于，将上述压电薄膜制成由组成式(NaxKyLiz)NbO3(0＜x＜1、0＜y＜1、0≤z＜1、x+y+z＝1)所表示的碱金属铌酸化物系的钙钛矿化合物构成的电介质薄膜，在该压电薄膜与上述下部电极之间设有如下材料的薄膜作为缓冲层，所述材料具有钙钛矿型晶体结构并且容易以高取向度向(001)、(100)、(010)、以及(111)中的任一面方位取向。根据专利文献1，使用了无铅的铌酸锂钾钠薄膜的压电薄膜元件可获得充分的压电特性。
压电元件以由2个电极夹持有压电体的构成为基本结构，并根据用途微细加工成梁状、音叉状的形状而制作。因此，在将使用了非铅系压电材料的压电元件实用化时，微细加工工艺是非常重要的技术之一。
例如专利文献2中公开了一种压电体薄膜晶圆的制造方法，其特征在于，实施如下工序：对于在基板上具备压电体薄膜(组成式：(K1-xNax)NbO3、0.4≤x≤0.7)的压电体薄膜晶圆，使用包含Ar的气体进行离子蚀刻的第1加工工序；以及接在前述第1加工工序之后，使用混合了氟系反应性气体和Ar的混合蚀刻气体进行反应性离子蚀刻的第2加工工序。根据专利文献2，能够将压电体薄膜高精度地微细加工，另外可获得可靠性高的压电体薄膜元件以及廉价的压电体薄膜设备。
另外，非专利文献1中报告了有关氯/氩的混合气体中的电感耦合等离子体对(Na0.5K0.5)NbO3的蚀刻性的研究。根据非专利文献1，如根据等离子体的各种参数的变化所预测的那样，(Na0.5K0.5)NbO3的蚀刻速度相对于向电感耦合等离子体的施加电力与负的直流偏压而单调增加。另一方面，相对于氯/氩的混合比并非单调的行为，而是在“氯/氩＝80/20”时获得了最大75nm/min的蚀刻速度。另外还考察到，这样的蚀刻速度是因为在离子辅助化学反应中化学路径与物理路径同时发挥了作用。
现有技术文献
专利文献
专利文献1：日本特开2007-19302号公报
专利文献2：日本特开2012-33693号公报
非专利文献
非专利文献1：Chan Min Kang,Gwan-ha Kim,Kyoung-tae Kim,and Chang-ilKim：“Etching Characteristics of(Na0.5K0.5)NbO3 Thin Films in an InductivelyCoupled Cl2/Ar Plasma”Ferroelectrics 357，179-184(2007).
发明内容
发明想要解决的课题
如前所述，作为非铅系压电体的铌酸碱金属系压电体(例如，铌酸钠钾锂(NaxKyLiz)NbO3)是非常有前途的材料之一。为了将使用了铌酸碱金属系压电体的薄膜元件实用化/量产化以使其成为PZT薄膜元件的代替品，尺寸精度良好并且低成本地确立确实的微细加工工艺是非常重要的。
但是，铌酸碱金属系压电体由于是较新的材料组，因而关于微细加工工艺，目前还是试行错误阶段。例如，在专利文献2中记载的干式蚀刻技术，为了提高生产率而想要提高蚀刻速度时，有时会因某些原因而导致应当残留的压电体薄膜发生损伤而使压电体特性劣化，有时反而会使制造成品率降低。
另外，在非专利文献1中研究/报告了通过该干式蚀刻法将(Na0.5K0.5)NbO3薄膜如何蚀刻的机理，对于与薄膜的压电体特性的关系并未进行任何记载。
在压电体薄膜元件中，形成元件功能之根本的压电体的绝对体积小并且表面积大，因而存在如下的弱点：因微细加工仅压电体薄膜表面的一部分发生损伤时会对整体的压电体特性产生大的影响。另一方面，如上述那样铌酸碱金属系压电体是较新的材料组，因而有关微细加工工艺的知识少，特性劣化的主要原因也未弄清，因而并未发现有效的解决对策。
因此，在第一意义上，本发明的目的在于提供一种能够对使用了不包含铅的铌酸碱金属系压电体的薄膜元件在不使其压电体特性发生劣化的情况下进行微细加工的制造方法。另外还在于提供一种通过该制造方法而制造出的压电体薄膜元件、以及使用了该压电体薄膜元件的电子设备。
用于解决问题的方案
(1)本发明的1个实施方式，为了实现上述目的而提供一种铌酸碱金属系压电体薄膜元件的制造方法，其为压电体薄膜元件的制造方法，其特征在于，具有如下工序：在基板上形成下部电极膜的下部电极膜形成工序、在前述下部电极膜上形成由铌酸碱金属系压电体(组成式：(NaxKyLiz)NbO3、0≤x≤1、0≤y≤1、0≤z≤0.2、x+y+z＝1)构成的压电体薄膜的压电体薄膜形成工序、在前述压电体薄膜上按照成为所希望的图案的方式形成蚀刻掩模的蚀刻掩模图案形成工序、以及对前述压电体薄膜进行干式蚀刻从而对该压电体薄膜进行所希望图案的微细加工的压电体薄膜蚀刻工序，
前述蚀刻掩模中，至少与前述压电体薄膜相接的层由氧化物构成。
另外本发明中，在上述的本发明的铌酸碱金属系压电体薄膜元件的制造方法中，可加入以下那样的改良、变更。
(i)前述氧化物是氧化硅。
(ii)前述蚀刻掩模中，由前述氧化物构成的层以及由与该氧化物不同种类的氧化物构成的层形成了层叠结构。
(iii)前述不同种类的氧化物是氧化铝。
(iv)前述蚀刻掩模中，由前述氧化物构成的层以及由金属构成的层形成了层叠结构。
(v)前述金属是铬。
(vi)前述干式蚀刻是反应性离子蚀刻。
(vii)前述下部电极膜包含铂。
(viii)前述压电体薄膜的晶系是准立方晶(pseudo-cubic crystal)，前述压电体薄膜按照主表面优先取向于(001)面的方式利用溅射法而形成。
(ix)前述基板是在其表面具有热氧化膜的硅基板。
(x)前述制造方法进一步具有如下工序：在已微细加工为所希望图案的前述压电体薄膜上形成上部电极膜的上部电极膜形成工序、以及从具备形成了前述上部电极膜的前述压电体薄膜的前述基板切出芯片状的压电体薄膜元件的切割(dicing)工序。
(II)本发明的其它的实施方式中，为了实现上述目的而提供一种铌酸碱金属系压电体薄膜元件，其特征在于，其为通过上述的本发明的铌酸碱金属系压电体薄膜元件的制造方法而制造的铌酸碱金属系压电体薄膜元件，
前述压电体薄膜蚀刻工序后的前述铌酸碱金属系压电体薄膜的介质损耗角正切特性是前述压电体薄膜蚀刻工序前的前述铌酸碱金属系压电体薄膜的介质损耗角正切的1.2倍以内，
并且前述压电体薄膜蚀刻工序后的前述铌酸碱金属系压电体薄膜的漏电流密度特性是前述压电体薄膜蚀刻工序前的前述铌酸碱金属系压电体薄膜的漏电流密度特性的10倍以内。
(III)本发明的另外的实施方式中，为了实现上述目的而提供一种电子设备，其特征在于，使用了上述的本发明的铌酸碱金属系压电体薄膜元件。
发明的效果
根据本发明，能够提供一种对使用了不包含铅的铌酸碱金属系压电体的薄膜元件在不使其压电体特性发生劣化的情况下进行微细加工的制造方法。其结果是，能够提供一种维持了铌酸碱金属系压电体原本具有的高压电特性的压电体薄膜元件、以及使用了该压电体薄膜元件的电子设备。
附图说明
图1为表示本发明的KNN压电体薄膜层叠基板的制造工序(到蚀刻掩模形成工序为止)的放大剖面示意图。
图2为表示本发明的KNN压电体薄膜层叠基板的制造工序(压电体薄膜蚀刻工序)的放大剖面示意图。
图3为表示本发明的KNN压电体薄膜元件的制造工序(上部电极膜形成工序及其后)的放大剖面示意图。
图4为表示了基准试样、比较例1以及实施例1～4中的介质损耗角正切与SiO2掩模的膜厚的关系的曲线图。
图5为表示了基准试样、比较例1以及实施例1～4中的漏电流密度与SiO2掩模的膜厚的关系的曲线图。
图6为表示了比较例1以及实施例4中的介质损耗角正切与施加电压的关系的曲线图。
图7为表示了比较例1以及实施例4中的极化值与施加电压的关系的曲线图。
符号说明
10：压电体薄膜层叠基板、11：基板、11’：芯片状基板、12：下部电极膜、12’：下部电极膜、13：压电体薄膜、13’：压电体薄膜图案、14：光致抗蚀图案、15：蚀刻掩模膜、151：第1氧化物层、152：与第1氧化物层不同的层、15’：蚀刻掩模图案、151’：进行了图案形成的第1氧化物层、152’：利用与第1氧化物层不同的层进行了图案形成的层、20：压电体薄膜元件、21：光致抗蚀图案、22：上部电极膜、22’：上部电极膜。
具体实施方式
本发明人等着眼于可期待与锆钛酸铅(Pb(Zr1-xTix)O3、PZT)同等压电特性的作为非铅系压电材料的铌酸碱金属系压电体((NaxKyLiz)NbO3、NKLN)，对于该材料的干式蚀刻方法进行了深入研究。
以往，在铌酸碱金属系压电体的干式蚀刻中，主要从蚀刻选择比的观点考虑而使用金属膜作为蚀刻掩模。关于由干式蚀刻导致的压电体薄膜的压电体特性的劣化，本发明人等提出了如下假说：在蚀刻中蚀刻掩模的金属膜在与压电体薄膜的界面处与压电体薄膜略微发生化学反应，导致在压电体薄膜上产生氧缺位。而且，通过详细研究，结果发现，通过使蚀刻掩模中的至少与压电体薄膜相接的层由氧化物构成，能够大幅地抑制由干式蚀刻导致的压电体特性的劣化。本发明基于该见解而完成。
以下，一边参照附图一边说明本发明的实施方式。但本发明不受限于此处所采用的实施方式，可在不脱离发明的技术思想的范围内适当进行组合、改良。
图1是表示本发明的KNN压电体薄膜层叠基板的制造工序(到蚀刻掩模形成工序为止)的放大剖面示意图。予以说明的是，以下的说明中省略洗涤工序、干燥工序，但这些工序优选根据需要而适当进行。
首先，准备基板11。基板11的材料没有特别限定，可根据压电元件的用途来适当选择。例如可使用硅(Si)、SOI(绝缘体上硅(Silicon On Insulator))、石英玻璃、砷化镓(GaAs)、蓝宝石(Al2O3)、不锈钢等金属、氧化镁(MgO)、钛酸锶(SrTiO3)。基板11由导电性材料构成的情况下，优选在其表面具有电绝缘膜(例如氧化膜)。氧化膜的形成方法没有特别限定，例如可优选使用热氧化处理、化学气相生长(Chemical Vapor Deposition、CVD)法。
(下部电极膜形成工序)
在本工序中，在基板11上形成下部电极膜12(参照图1(a))。下部电极膜12的材料没有特别限定，优选使用铂(Pt)或以Pt为主要成分的合金。下部电极膜12的形成方法没有特别限定，例如可优选使用溅射法。关于下部电极膜12，为了使后述的压电体薄膜充分发挥压电特性，优选算术平均表面粗糙度Ra为0.86nm以下。
(压电体薄膜形成工序)
在本工序中，在下部电极膜12上形成压电体薄膜13(参照图1(a))。作为压电体的材料，优选使用NKLN((NaxKyLiz)NbO3、0≤x≤1、0≤y≤1、0≤z≤0.2、x+y+z＝1)。作为压电体薄膜13的形成方法，优选使用了NKLN烧结体靶的溅射法、电子束蒸镀法。这是由于，溅射法、电子束蒸镀法从成膜重现性、成膜速度以及运行成本方面考虑优异，而且还能够控制NKLN结晶的取向性。关于形成的压电体薄膜13，在压电特性方面，优选NKLN结晶的晶系是准立方晶，且薄膜的主表面优先取向于(001)面。
予以说明的是，压电体薄膜13中，也可在合计5原子％以下的范围内包含钽(Ta)、锑(Sb)、钙(Ca)、铜(Cu)、钡(Ba)以及钛(Ti)的杂质。
(蚀刻掩模形成工序)
在本工序中，在成膜的压电体薄膜13上，形成针对于后述的干式蚀刻的蚀刻掩模。首先，通过光刻工艺，在压电体薄膜13上形成光致抗蚀图案14(参照图1(b))。
接着，在光致抗蚀图案14上成膜出蚀刻掩模15。此处，在本发明中，蚀刻掩模15按照至少与压电体薄膜13相接的层由氧化物(第1氧化物层151)构成的方式形成(参照图1(c)、(c’))。作为第1氧化物层151，从处理(成膜、去除等)的容易性、成本的观点考虑，可优选使用氧化硅层(例如，SiO2层)。第1氧化物层151的形成方法没有特别限定，可使用从前的方法(例如，溅射法、等离子体CVD法、旋涂玻璃(SOG)法)。
另外，如图1(c’)所示，蚀刻掩模15中，第1氧化物层151以及与该第1氧化物层不同的层152可形成层叠结构。在此情况下，与第1氧化物层不同的层152，优选由在之后的干式蚀刻中相比于第1氧化物层151而言蚀刻选择比高的材料形成。作为与第1氧化物层不同的层152，例如可优选使用氧化铝(例如，Al2O3)层、金属(金(Au)、Pt、钯(Pd)、铬(Cr)等)层。与第1氧化物层不同的层152的形成方法也没有特别的限定，可使用从前的方法(例如溅射法)。予以说明的是，在图1(c’)中描绘了最简单的2层结构，但也可以为3层结构以上。
接着，通过剥离(lift off)工艺，形成具有所希望图案的蚀刻掩模图案15’(进行了图案形成的第1氧化物层151’、通过与第1氧化物层不同的层进行了图案形成的层152’)(参照图1(d)、(d’))。予以说明的是，也可通过光刻/剥离以外的工艺来形成蚀刻掩模图案15’。
(压电体薄膜蚀刻工序)
图2是表示本发明的KNN压电体薄膜层叠基板的制造工序(压电体薄膜蚀刻工序)的放大剖面示意图。在本工序中，对压电体薄膜13进行干式蚀刻，根据蚀刻掩模图案15’而微细加工为规定的图案(参照图2(a)、(a’))。干式蚀刻的方法没有特别限定，可优选使用电感耦合型反应性离子蚀刻(ICP-RIE)法。作为蚀刻气体，优选使用稀有气体(例如氩(Ar))和反应性气体(三氟甲烷(CHF3)、四氟甲烷(CF4)、六氟乙烷(C2H6)、八氟环丁烷(C4F8)、六氟化硫(SF6)等)。由此，能够形成具有所期望图案的压电体薄膜图案13’。
在上述的干式蚀刻后，使用氧化硅膜用的蚀刻液(例如，缓冲氟酸)而去除第1氧化物层151，从而能够获得具备已微细加工为所希望图案的NKLN压电体薄膜的压电体薄膜层叠基板10(参照图2(b))。
(上部电极膜形成工序)
图3是表示本发明的KNN压电体薄膜元件的制造工序(上部电极膜形成工序及其后)的放大剖面示意图。在本工序中，在通过前面的工序获得的已微细加工为所希望图案的压电体薄膜(压电体薄膜图案13’)上形成上部电极膜。首先，通过光刻工艺，残留出上部电极膜的形成空间而形成光致抗蚀图案21，在光致抗蚀图案21上成膜出上部电极膜22(参照图3(a))。接着，通过剥离工艺，残留上部电极膜22’而去除其它(参照图3(b))。作为上部电极膜22(上部电极膜22’)的材料，例如可优选使用Al、Au、镍(Ni)、Pt等。
(切割工序)
在本工序中，从具备形成有上部电极膜22’的压电体薄膜图案13’的基板切出芯片状的压电体薄膜元件20(参照图3(c))。符号11’表示芯片状基板，符号12’表示下部电极膜。由此，能够获得具备已微细加工为所希望图案的KNN压电体薄膜的压电体薄膜元件20。
(使用了压电体薄膜元件的电子设备)
通过使用上述获得的压电体薄膜元件20，能够实现作为无铅的电子部件而减低环境负荷并且高性能的小型系统装置(MEMS设备)、应力/压力传感器、致动器、可变容量电容器等。
实施例
以下，基于实施例更具体说明本发明。但本发明不受限于这些实施例。
(压电体薄膜层叠基板的制作)
按照图1～图2所示的制造工序，制作出已微细加工为所希望图案的压电体薄膜层叠基板10。作为基板11，使用了带有热氧化膜的Si基板((100)面方位的4英寸晶圆、晶圆厚度0.525mm、热氧化膜厚度205nm)。
首先，作为用于提高基板11与下部电极膜12的密合性的密合层，通过RF磁控溅射法在Si基板上成膜出厚度2.3nm的Ti层。接着，通过RF磁控溅射法在Ti层上成膜出厚度215nm的Pt层作为下部电极膜12(参照图1(a))。关于密合层以及下部电极膜的溅射成膜条件，使用了纯Ti靶以及纯Pt靶，设为基板温度250℃、放电功率200W、Ar气氛、压力2.5Pa。对于成膜出的下部电极膜12测定表面粗糙度，确认算术平均粗糙度Ra为0.86nm以下。
接着，在下部电极膜12上，通过RF磁控溅射法成膜出厚度2μm的(Na0.65K0.35)NbO3(以下称为NKN)作为压电体薄膜13(参照图1(a))。关于NKN薄膜的溅射成膜条件，使用了NKN烧结体靶，设为基板温度520℃、放电功率700W、氧气和氩气的混合气氛(混合比：O2/Ar＝0.005)、压力1.3Pa。
接着，在NKN压电体薄膜上，将光致抗蚀剂(东京应化工业株式会社制，OFPR-800)进行涂布、曝光、显影，形成了光致抗蚀图案14(参照图1(b))。接着，通过RF磁控溅射法成膜出厚度0.2～1.5μm的SiO2膜作为第1氧化物层151(参照图1(c))。关于SiO2膜的成膜条件，使用了石英板靶，设为基板温度25℃、放电功率400W、氧气和氩气的混合气氛(混合比：O2/Ar＝0.033)、压力0.7Pa。
对于一部分试样，在第1氧化物层151(厚度0.2μm)之上，通过RF磁控溅射法成膜出厚度0.2μm的Al2O3膜作为与第1氧化物层不同的层152(参照图1(c’))。关于Al2O3膜的成膜条件，使用了氧化铝烧结体靶，设为基板温度25℃、放电功率400W、氧气和氩气的混合气氛(混合比：O2/Ar＝0.033)、压力0.7Pa。
对于另一部分试样，在第1氧化物层151(厚度0.2μm)之上，通过RF磁控溅射法成膜出厚度0.2μm的Cr膜作为与第1氧化物层不同的层152(参照图1(c’))。关于Cr膜的成膜条件，使用了纯Cr靶，设为基板温度25℃、放电功率50W、Ar气氛、压力0.8Pa。
另外，作为比较试样，在NKN压电体薄膜上，通过RF磁控溅射法直接成膜出厚度0.4μm的Cr膜。关于Cr膜的成膜条件，使用了纯Cr靶，设为基板温度25℃、放电功率50W、Ar气氛、压力0.8Pa。
其后，通过丙酮洗涤而去除(剥离)光致抗蚀图案14，在NKN压电体薄膜上形成蚀刻掩模图案15’(参照图1(d)、(d’))。蚀刻掩模的一览表示于后述的表1。
(蚀刻实验)
对于具备各种蚀刻掩模图案的试样，使用ICP-RIE装置(株式会社Elionix，EIS-700)作为干式蚀刻装置，在相同的蚀刻条件下进行了微细加工。关于蚀刻条件，设为天线功率800W、偏压功率100W，使用了Ar和C4F8作为蚀刻气体，压力设为0.1Pa。
进行NKN压电体薄膜的干式蚀刻后，对于在蚀刻掩模上设有第1氧化物层(SiO2层)的试样，使用SiO2用的蚀刻液(缓冲氟酸)去除了蚀刻掩模。另外，对于仅仅Cr掩模的试样(比较试样)，使用Cr用的蚀刻液(硝酸铈铵)去除了蚀刻掩模。
(压电体薄膜元件的制作)
按照图3所示的制造工序，在上述准备的压电体薄膜层叠基板10的NKN压电体薄膜上，形成光致抗蚀图案21，通过RF磁控溅射法形成了上部电极膜22(厚度200nm)(参照图3(a))。上部电极膜22的成膜条件与下部电极膜12的情况同样，使用了纯Pt靶，设为基板温度250℃、放电功率200W、Ar气氛、压力2.5Pa。
其后，通过丙酮洗涤而去除(剥离)光致抗蚀图案21，将上部电极膜22’残留于NKN压电体薄膜上(参照图3(b))。接着，进行切割从而制作出芯片状的NKN压电体薄膜元件。
另外，作为基准试样，也准备了在未通过干式蚀刻进行图案形成的NKN压电体薄膜上形成有上部电极膜22(厚度200nm)的试样。本试样是完全没有受到干式蚀刻的影响的试样，是作为成为压电体特性基准的试样而准备的。
(压电体特性的测定、评价)
对于所获得的NKN压电体薄膜元件，使用强电介质特性评价系统而测定出介质损耗角正切(tanδ)和漏电流密度以及极化特性。将介质损耗角正切与漏电流密度的测定结果和蚀刻掩模的形态一同示于表1。予以说明的是，测定结果表示了分别各测定100个元件中的代表性数据。
表1
表1 蚀刻掩模的形态以及压电体特性的测定结果
如表1所示，完全没有受到干式蚀刻的影响的基准试样显示出充分小的介质损耗角正切(tanδ)和漏电流密度。即，上述制作的NKN压电体薄膜被确认是质量优良的压电体薄膜。与此相对，在使用了以往的金属膜蚀刻掩模的比较例1中判断出，相对于基准试样的特性，介质损耗角正切增大至近4倍，漏电流密度增大了3个数量级以上，压电体特性大大劣化。
图4是表示基准试样、比较例1以及实施例1～4中的介质损耗角正切与SiO2掩模的膜厚的关系的曲线图。图5是表示基准试样、比较例1以及实施例1～4中的漏电流密度与SiO2掩模的膜厚的关系的曲线图。从表1和图4～5判明，在本发明的实施例1～6中，相对于基准试样的特性，介质损耗角正切是1.1倍左右的增加，漏电流密度是1个数量级以内的增加。
予以说明的是，如果介质损耗角正切相对于基准试样的特性在1.2倍以内，则可以说没有特别问题。另外，关于漏电流密度的测定值，根据其测定方法，通常大多以数量级水平发生变动，因而1数量级以内的变动可视为实质上同等。即，实施例1～6确认了，能够在没有使NKN压电体薄膜的压电体特性发生劣化的情况下进行微细加工。
图6是表示比较例1以及实施例4中的介质损耗角正切与施加电压的关系的曲线图。如图6所示，在比较例1中，伴随着施加电压的增加，介质损耗角正切也增大，介电性大大劣化。与此相对，在实施例4中，即使增加施加电压，介质损耗角正切也基本上没有变化，且在全部测定电压下都小。即确认了，本发明的压电体薄膜元件并未因干式蚀刻而导致NKN压电体薄膜的介电性劣化。
图7是表示比较例1以及实施例4中的极化值与施加电压的关系的曲线图。如图7所示，在比较例1中，极化值的磁滞回线(hysteresis loop)膨胀而显示出该回线打开的倾向，强介电性劣化。与此相对，在实施例4中，极化值的磁滞回线紧闭，该回线确实是关闭的。即确认了，本发明的压电体薄膜元件并未因干式蚀刻而导致NKN压电体薄膜的强介电性劣化。
如以上说明的那样，根据本发明证实了，能够对使用了铌酸碱金属系压电体的薄膜元件在不使其压电体特性发生劣化的情况下进行微细加工。其结果，能够提供一种维持了铌酸碱金属系压电体原本具有的高压电特性的压电体薄膜元件、以及使用了该压电体薄膜元件的电子设备。
上述的实施方式、实施例为了帮助理解本发明而进行了说明，本发明不仅限于所记载的具体构成。例如，可将某一实施例的构成的一部分置换为其它实施例的构成，另外，也可向某一实施例的构成中加入其它实施例的构成。即，在本发明中，对于本说明书的实施方式、实施例的构成的一部分，可进行删除、置换为其它的构成、以及追加其它的构成。

Claims (13)

1.一种铌酸碱金属系压电体薄膜元件的制造方法，其为压电体薄膜元件的制造方法，其特征在于，具有如下工序：
在基板上形成下部电极膜的下部电极膜形成工序；
在所述下部电极膜上形成由铌酸碱金属系压电体构成的压电体薄膜的压电体薄膜形成工序，其中所述铌酸碱金属系压电体的组成式为：(NaxKyLiz)NbO3，0≤x≤1、0≤y≤1、0≤z≤0.2、x+y+z＝1；
在所述压电体薄膜上按照成为所希望的图案的方式形成蚀刻掩模的蚀刻掩模图案形成工序；以及
对所述压电体薄膜进行干式蚀刻从而对该压电体薄膜进行所希望图案的微细加工的压电体薄膜蚀刻工序，
所述蚀刻掩模中，至少与所述压电体薄膜相接的层由氧化物构成。
2.根据权利要求1所述的铌酸碱金属系压电体薄膜元件的制造方法，其特征在于，所述氧化物是氧化硅。
3.根据权利要求1或2所述的铌酸碱金属系压电体薄膜元件的制造方法，其特征在于，所述蚀刻掩模中，由所述氧化物构成的层以及由与该氧化物不同种类的氧化物构成的层形成了层叠结构。
4.根据权利要求3所述的铌酸碱金属系压电体薄膜元件的制造方法，其特征在于，所述不同种类的氧化物是氧化铝。
5.根据权利要求1或2所述的铌酸碱金属系压电体薄膜元件的制造方法，其特征在于，所述蚀刻掩模中，由所述氧化物构成的层以及由金属构成的层形成了层叠结构。
6.根据权利要求5所述的铌酸碱金属系压电体薄膜元件的制造方法，其特征在于，所述金属是铬。
7.根据权利要求1～6中任一项所述的铌酸碱金属系压电体薄膜元件的制造方法，其特征在于，所述干式蚀刻是反应性离子蚀刻。
8.根据权利要求1～7中任一项所述的铌酸碱金属系压电体薄膜元件的制造方法，其特征在于，所述下部电极膜包含铂。
9.根据权利要求1～8中任一项所述的铌酸碱金属系压电体薄膜元件的制造方法，其特征在于，所述压电体薄膜的晶系是准立方晶，所述压电体薄膜按照主表面优先取向于(001)面的方式利用溅射法而形成。
10.根据权利要求1～9中任一项所述的铌酸碱金属系压电体薄膜元件的制造方法，其特征在于，所述基板是在其表面具有热氧化膜的硅基板。
11.根据权利要求1～10中任一项所述的铌酸碱金属系压电体薄膜元件的制造方法，其特征在于，进一步具有如下工序：
在已微细加工为所希望图案的所述压电体薄膜上形成上部电极膜的上部电极膜形成工序、以及
从具备形成有所述上部电极膜的所述压电体薄膜的所述基板切出芯片状的压电体薄膜元件的切割工序。
12.一种铌酸碱金属系压电体薄膜元件，其特征在于，其为通过权利要求1～11中任一项所述的铌酸碱金属系压电体薄膜元件的制造方法制造的铌酸碱金属系压电体薄膜元件，
所述压电体薄膜蚀刻工序后的所述铌酸碱金属系压电体薄膜的介质损耗角正切特性是所述压电体薄膜蚀刻工序前的所述铌酸碱金属系压电体薄膜的介质损耗角正切特性的1.2倍以内，
并且所述压电体薄膜蚀刻工序后的所述铌酸碱金属系压电体薄膜的漏电流密度特性是所述压电体薄膜蚀刻工序前的所述铌酸碱金属系压电体薄膜的漏电流密度特性的10倍以内。
13.一种电子设备，其特征在于，使用了权利要求12所述的铌酸碱金属系压电体薄膜元件。
CN201410374523.2A 2013-08-29 2014-07-31 压电体薄膜元件、其制造方法、以及使用了该压电体薄膜元件的电子设备 Pending CN104425703A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-178025 2013-08-29
JP2013178025A JP6178172B2 (ja) 2013-08-29 2013-08-29 ニオブ酸アルカリ系圧電体薄膜素子の製造方法

Publications (1)

Publication Number Publication Date
CN104425703A true CN104425703A (zh) 2015-03-18

Family

ID=52671828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410374523.2A Pending CN104425703A (zh) 2013-08-29 2014-07-31 压电体薄膜元件、其制造方法、以及使用了该压电体薄膜元件的电子设备

Country Status (3)

Country Link
US (1) US20160365504A1 (zh)
JP (1) JP6178172B2 (zh)
CN (1) CN104425703A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023173743A1 (zh) * 2022-03-17 2023-09-21 中国科学院化学研究所 一维金属掺杂的钙钛矿型铌酸盐压电材料及其制备方法及应用和柔性声敏器件及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6366952B2 (ja) * 2013-08-29 2018-08-01 住友化学株式会社 ニオブ酸系強誘電体薄膜素子の製造方法
JP2015153850A (ja) * 2014-02-13 2015-08-24 株式会社サイオクス 圧電体薄膜素子、その製造方法、および該圧電体薄膜素子を用いた電子デバイス
US11050012B2 (en) 2019-04-01 2021-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method to protect electrodes from oxidation in a MEMS device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080170352A1 (en) * 2007-01-15 2008-07-17 Seiko Epson Corporation Capacitor and its manufacturing method
WO2009072585A1 (ja) * 2007-12-05 2009-06-11 Asahi Glass Co., Ltd. 結晶質ｋｌｎ膜の製造方法、半導体装置の製造方法、半導体装置
CN101648813A (zh) * 2009-09-11 2010-02-17 中国科学院物理研究所 一种改善单相多铁陶瓷材料铁电性能的方法
CN101817559A (zh) * 2010-03-10 2010-09-01 西安交通大学 一种铌酸钾钠无铅压电厚膜的制备方法
JP2012059851A (ja) * 2010-09-08 2012-03-22 Hitachi Cable Ltd 圧電体薄膜の加工方法
CN102754232A (zh) * 2010-02-16 2012-10-24 日立电线株式会社 压电薄膜元件及压电薄膜设备
US20120304429A1 (en) * 2011-06-06 2012-12-06 Hitachi Cable, Ltd. Manufacturing methods of piezoelectric film element and piezoelectric device
US20130038176A1 (en) * 2011-08-10 2013-02-14 Hitachi Cable, Ltd. Manufacturing method of piezoelectric film element, piezoelectric film element and piezoelectric device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194117A (en) * 1990-02-27 1993-03-16 At&T Bell Laboratories Lithium niobate etchant
JP3492421B2 (ja) * 1994-06-02 2004-02-03 株式会社村田製作所 積層セラミック電子部品の製造方法
US5873977A (en) * 1994-09-02 1999-02-23 Sharp Kabushiki Kaisha Dry etching of layer structure oxides
JP2006216590A (ja) * 2005-02-01 2006-08-17 Nippon Telegr & Teleph Corp <Ntt> Ｅｃｒプラズマエッチング装置およびそれを用いたエッチング方法
JP2007019302A (ja) * 2005-07-08 2007-01-25 Hitachi Cable Ltd 圧電薄膜素子及びそれを用いたアクチュエータ並びにセンサ
JP5044902B2 (ja) * 2005-08-01 2012-10-10 日立電線株式会社 圧電薄膜素子
JP4553143B2 (ja) * 2006-02-24 2010-09-29 セイコーエプソン株式会社 圧電アクチュエータの製造方法、インクジェット式記録ヘッド
JP2010192721A (ja) * 2009-02-19 2010-09-02 Fujifilm Corp 圧電素子とその製造方法、及び液体吐出装置
JP5035378B2 (ja) * 2009-06-22 2012-09-26 日立電線株式会社 圧電薄膜素子及びその製造方法、並びに圧電薄膜デバイス
JP5471988B2 (ja) * 2010-09-08 2014-04-16 日立金属株式会社 圧電体薄膜ウェハの製造方法、圧電体薄膜素子及び圧電体薄膜デバイス、並びに圧電体薄膜ウェハの加工方法
JP5733943B2 (ja) * 2010-10-15 2015-06-10 株式会社アルバック 誘電体デバイスの製造方法
JP5644671B2 (ja) * 2011-05-24 2014-12-24 日立金属株式会社 圧電膜素子の製造方法
JP5743203B2 (ja) * 2011-06-01 2015-07-01 日立金属株式会社 圧電膜素子及び圧電膜デバイス

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080170352A1 (en) * 2007-01-15 2008-07-17 Seiko Epson Corporation Capacitor and its manufacturing method
WO2009072585A1 (ja) * 2007-12-05 2009-06-11 Asahi Glass Co., Ltd. 結晶質ｋｌｎ膜の製造方法、半導体装置の製造方法、半導体装置
CN101648813A (zh) * 2009-09-11 2010-02-17 中国科学院物理研究所 一种改善单相多铁陶瓷材料铁电性能的方法
CN102754232A (zh) * 2010-02-16 2012-10-24 日立电线株式会社 压电薄膜元件及压电薄膜设备
CN101817559A (zh) * 2010-03-10 2010-09-01 西安交通大学 一种铌酸钾钠无铅压电厚膜的制备方法
JP2012059851A (ja) * 2010-09-08 2012-03-22 Hitachi Cable Ltd 圧電体薄膜の加工方法
US20120304429A1 (en) * 2011-06-06 2012-12-06 Hitachi Cable, Ltd. Manufacturing methods of piezoelectric film element and piezoelectric device
US20130038176A1 (en) * 2011-08-10 2013-02-14 Hitachi Cable, Ltd. Manufacturing method of piezoelectric film element, piezoelectric film element and piezoelectric device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SASO STURM等: "Determining the Stoichiometry of (K,Na)NbO3 Using Optimized Energy-Dispersive X-Ray Spectroscopy and Electron Energy-Loss Spectroscopy Analyses in a Transmission Electron Microscope", 《J. AM. CERAM. SOC.》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023173743A1 (zh) * 2022-03-17 2023-09-21 中国科学院化学研究所 一维金属掺杂的钙钛矿型铌酸盐压电材料及其制备方法及应用和柔性声敏器件及其制备方法

Also Published As

Publication number Publication date
JP6178172B2 (ja) 2017-08-09
JP2015046545A (ja) 2015-03-12
US20160365504A1 (en) 2016-12-15

Similar Documents

Publication Publication Date Title
CN104851972B (zh) 压电体薄膜元件、其制造方法、以及电子设备
JP5380756B2 (ja) 圧電体膜素子の製造方法
JP5510162B2 (ja) 圧電体薄膜ウェハの製造方法、圧電体薄膜素子、及び圧電体薄膜デバイス
JP5644671B2 (ja) 圧電膜素子の製造方法
JP5024399B2 (ja) 圧電薄膜素子、圧電薄膜デバイス及び圧電薄膜素子の製造方法
JP2013016776A (ja) 圧電膜素子の製造方法、及び圧電体デバイスの製造方法
JP6591005B2 (ja) ニオブ酸系強誘電体薄膜素子の製造方法
JP6173845B2 (ja) 圧電体薄膜素子の製造方法
JP5471988B2 (ja) 圧電体薄膜ウェハの製造方法、圧電体薄膜素子及び圧電体薄膜デバイス、並びに圧電体薄膜ウェハの加工方法
JP2009094449A (ja) 圧電素子
JP6366952B2 (ja) ニオブ酸系強誘電体薄膜素子の製造方法
CN104425703A (zh) 压电体薄膜元件、其制造方法、以及使用了该压电体薄膜元件的电子设备
JP5403281B2 (ja) 圧電体薄膜の加工方法
JP5897436B2 (ja) 圧電体薄膜付き基板の製造方法、及び圧電体薄膜素子の製造方法
JP6715780B2 (ja) ニオブ酸系強誘電体薄膜素子の製造方法
JP6703979B2 (ja) ニオブ酸系強誘電体薄膜素子の製造方法
JP2012059909A (ja) 圧電体薄膜の加工方法
JP6181477B2 (ja) ニオブ酸アルカリ系圧電体薄膜素子の製造方法
US10211044B2 (en) Method for manufacturing ferroelectric thin film device
JP2016164939A (ja) ドライエッチング方法及びこれを経て製造される圧電素子
WO2011099231A1 (ja) 圧電薄膜素子、圧電薄膜デバイス及び圧電薄膜素子の製造方法
JP2012253243A (ja) 圧電膜素子、圧電膜素子の製造方法、及び圧電デバイス
JP2014207394A (ja) 圧電体薄膜積層基板の製造方法および圧電体薄膜素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Ibaraki

Applicant after: Hitachi Cable

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Metals Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM:

Free format text: CORRECT: APPLICANT; FROM: HITACHI METALS, LTD. TO: SCIOCS COMPANY LIMITED

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160308

Address after: Tokyo, Japan, Japan

Applicant after: Sumitomo Chemical Co., Ltd.

Address before: Ibaraki

Applicant before: Hitachi Cable

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150318