CN104425618A - 氮化物系晶体管及其制造方法 - Google Patents

氮化物系晶体管及其制造方法 Download PDF

Info

Publication number
CN104425618A
CN104425618A CN201410433051.3A CN201410433051A CN104425618A CN 104425618 A CN104425618 A CN 104425618A CN 201410433051 A CN201410433051 A CN 201410433051A CN 104425618 A CN104425618 A CN 104425618A
Authority
CN
China
Prior art keywords
semiconductor layer
nitride
type
doped
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410433051.3A
Other languages
English (en)
Inventor
竹谷元伸
李宽铉
金恩熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Semiconductor Co Ltd
Original Assignee
Seoul Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR20130102768A external-priority patent/KR20150025303A/ko
Priority claimed from KR1020130127810A external-priority patent/KR102066587B1/ko
Priority claimed from KR1020130127760A external-priority patent/KR102135569B1/ko
Priority claimed from KR1020130142826A external-priority patent/KR20150059346A/ko
Application filed by Seoul Semiconductor Co Ltd filed Critical Seoul Semiconductor Co Ltd
Publication of CN104425618A publication Critical patent/CN104425618A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种氮化物系晶体管及其制造方法。根据一实施例的氮化物系晶体管的制造方法中，在生长基板上依次形成掺杂为第一型的氮化物系第一半导体层、掺杂为第二型的氮化物系第二半导体层、掺杂为第一型的氮化物系第三半导体层。形成从所述第三半导体层延伸到所述第一半导体层内部的第一沟槽。形成填充所述第一沟槽的掺杂为第一型的氮化物系第四半导体层。在所述第四半导体层的内部形成第二沟槽。在所述第二沟槽内部形成栅电极。形成与所述第三半导体层或所述第四半导体层电连接的源电极。形成与所述第一半导体层电连接的漏电极。

Description

氮化物系晶体管及其制造方法
技术领域
本发明大体上涉及氮化物系晶体管。
背景技术
得益于信息通信技术的发达，对于在高速切换环境或者高电压环境下运行的高耐压晶体管的需求正在增加。对此，最近出现的应用Ⅲ-Ⅴ族半导体物质的氮化镓系晶体管由于与现有技术中的硅晶体管相比可实现高速切换操作而适于进行超高速信号处理，不仅如此，还可以凭借材料本身的高耐压特性而被应用于高电压环境，因此在业界受到瞩目。
这样的氮化镓系晶体管可被制造为水平型结构或垂直型结构。水平型结构是指氮化物系晶体管的电荷传导在水平方向上形成的结构，通常是源电极、栅电极、漏电极被布置在基板上的相同的面上的结构。但是，对于这样的水平型结构而言，会发生由于表面上形成的电场而使通过沟道层移动的电荷的流动受到阻碍，由此使电荷的移动速度减小或在元件工作时由于电场集中于栅极的边角而导致元件的耐压(ruggedness)劣化的问题。
最近提出的垂直型结构不同于上述的水平型结构，是指电荷传导在垂直方向形成的结构，作为一例在美国公开专利2012-0319127中公开了电流孔径垂直电子晶体管(CAVET：Current Aperture Vertical Electron Transistor)。根据这一电流孔径垂直电子晶体管(CAVET)，将源电极与漏电极配置为在垂直方向上相互面对，并在其中间配置作为电流势垒层的p型氮化镓(p-GaN)层。另外，电流通过由p型氮化镓层提供的孔径(aperture)而沿着垂直方向从源极流到漏极。
但是，为了实现这样的垂直型结构的商用化，仍不断产生对于在沟道层提高电荷移动率的技术、通过减少源电极和漏电极之间的泄露电流而提高运行可靠度的技术等的需求。
发明内容
本发明的实施例提供能够提高沟道层的移动率的氮化物系晶体管。
本发明的实施例提供可抑制源电极和漏电极之间的泄露电流的氮化物系晶体管。
本发明的实施例提供氮化物系物质层内的结晶缺陷的密度得到减少的垂直型氮化物系晶体管。
本发明的实施例提供能够抑制因结晶缺陷产生的泄露电流的垂直型氮化物系晶体管。
本发明的实施例提供能够减少通过氮化物系物质层内的穿透位错传导的泄露电流的垂直型氮化物系晶体管。
本发明的实施例提供制造具有上述特性的氮化物系晶体管的方法。
公开根据本发明一方面的一种氮化物系晶体管的制造方法。在所述氮化物系晶体管的制造方法中，在生长基板上依次形成掺杂为第一型的氮化物系第一半导体层、掺杂为第二型的氮化物系第二半导体层以及掺杂为第一型的氮化物系第三半导体层。形成从所述第三半导体层延伸至所述第一半导体层的内部的第一沟槽。形成填充所述第一沟槽的掺杂为第一型的氮化物系第四半导体层。在所述第四半导体层的内部形成第二沟槽。在所述第二沟槽内部形成栅电极。形成与所述第三半导体层或所述第四半导体层电连接的源电极。形成与所述第一半导体层电连接的漏电极。
公开根据本发明另一方面的一种氮化物系晶体管的制造方法。在所述氮化物系晶体管的制造方法中，在生长基板上依次形成掺杂为高浓度的第一型的下部氮化物系半导体层、掺杂为低浓度的第一型的氮化物系第一半导体层、掺杂为第二型的氮化物系第二半导体层以及掺杂为第一型的氮化物系第三半导体层。形成从所述第三半导体层延伸至所述第一半导体层内部的第一沟槽。形成填充所述第一沟槽并层叠于所述第三半导体层上的掺杂为第一型的氮化物系第四半导体层。在所述第四半导体层上形成掺杂为高浓度的第一型的上部氮化物系半导体层。至少将所述上部氮化物系半导体层和所述第四半导体层选择性地蚀刻，从而形成第二沟槽。在所述第二沟槽内部形成栅电极。形成与所述上部氮化物系半导体层形成欧姆接触的源电极。形成与所述下部氮化物系半导体层形成欧姆接触的漏电极。
公开根据本发明又一方面的一种氮化物系晶体管的制造方法。在所述氮化物系晶体管的制造方法中，在生长基板上依次形成掺杂为高浓度的第一型的下部氮化物系半导体层、掺杂为第一型的氮化物系第一半导体层、掺杂为第二型的氮化物系第二半导体层以及掺杂为高浓度的第一型的上部氮化物系半导体层。形成从所述上部氮化物系半导体层延伸至所述第一半导体层内部的第一沟槽。形成填充所述第一沟槽的掺杂为第一型的氮化物系第三半导体层。选择性地蚀刻所述第三半导体层而形成第二沟槽。在所述第二沟槽内部形成栅电极。形成与所述上部氮化物系半导体层形成欧姆接触的源电极。形成与所述下部氮化物系半导体层形成欧姆接触的漏电极。
公开根据本发明又一方面的一种氮化物系晶体管。所述氮化物系晶体管包括：掺杂为第一型的氮化物系第一半导体区域；布置于所述第一半导体区域的内部，且被掺杂为第二型的氮化物系第二半导体图案区域；布置于所述第一半导体区域上的掺杂为高浓度的第一型的氮化物系第三半导体区域；布置于形成在所述第二半导体图案区域之间的区域的沟槽内部的栅极介电层和栅电极；与所述第三半导体区域电连接的源电极；与所述第一半导体区域电连接的漏电极。
公开根据本发明又一方面的一种垂直型氮化物系晶体管的制造方法。在所述垂直型氮化物系晶体管的制造方法中，在生长基板上依次形成掺杂为第一型的氮化物系第一半导体层、绝缘性电流阻断层、掺杂为第二型的氮化物系第二半导体层以及掺杂为第一型的氮化物系第三半导体层。形成从所述第三半导体层延伸至所述第一半导体层内部的第一沟槽。形成填充所述第一沟槽的掺杂为第一型的氮化物系第四半导体层。在所述第四半导体层的内部形成第二沟槽。在所述第二沟槽内部形成栅电极。形成与所述第三半导体层或所述第四半导体层电连接的源电极。形成与所述第一半导体层电连接的漏电极。
公开根据本发明又一方面的一种垂直型氮化物系晶体管的制造方法。在所述垂直型氮化物系晶体管的制造方法中，在生长基板上依次形成掺杂为高浓度的第一型的下部氮化物系半导体层、掺杂为低浓度的第一型的氮化物系第一半导体层、绝缘性电流阻断层、掺杂为第二型的氮化物系第二半导体层以及掺杂为第一型的氮化物系第三半导体层。形成从所述第三半导体层延伸至所述第一半导体层内部的第一沟槽。形成填充所述第一沟槽并层叠于所述第三半导体层上的掺杂为第一型的氮化物系第四半导体层。在所述第四半导体层上形成掺杂为高浓度的第一型的上部氮化物系半导体层。至少将所述上部氮化物系半导体层和所述第四半导体层选择性地蚀刻而形成第二沟槽。在所述第二沟槽内部形成栅电极。形成与所述上部氮化物系半导体层形成欧姆接触的源电极。形成与所述下部氮化物系半导体层形成欧姆接触的漏电极。
公开根据本发明又一方面的一种垂直型氮化物系晶体管的制造方法。在所述垂直型氮化物系晶体管的制造方法中，在生长基板上依次形成掺杂为高浓度的第一型的下部氮化物系半导体层、掺杂为第一型的氮化物系第一半导体层、绝缘性电流阻断层、掺杂为第二型的氮化物系第二半导体层以及掺杂为高浓度的第一型的上部氮化物系半导体层。形成从所述上部氮化物系半导体层延伸至所述第一半导体层内部的第一沟槽。形成填充所述第一沟槽的掺杂为第一型的氮化物系第三半导体层。选择性地蚀刻所述第三半导体层而形成第二沟槽。在所述第二沟槽内部形成栅电极。形成与所述上部氮化物系半导体层形成欧姆接触的源电极。形成与所述下部氮化物系半导体层形成欧姆接触的漏电极。
公开根据本发明又一方面的一种垂直型氮化物系晶体管。所述垂直型氮化物系晶体管包括：掺杂为第一型的氮化物系第一半导体区域；布置于所述第一半导体区域的内部，且被掺杂为第二型的氮化物系第二半导体图案区域；布置于所述第二半导体图案区域的下面的绝缘性电流组断层；布置于所述第一半导体区域上的掺杂为高浓度的第一型的氮化物系第三半导体区域；布置于在所述第二半导体图案区域之间的区域形成的沟槽内部的栅极介电层和栅电极；与所述第三半导体区域电连接的源电极；与所述第一半导体区域电连接的漏电极。
公开根据本发明又一方面的一种垂直型氮化物系晶体管的制造方法。在所述垂直型氮化物系晶体管的制造方法中，首先，在基板上形成氮化物晶种(seed)图案。在所述基板上形成氮化物缓冲层，以填充所述氮化物晶种图案之间。在所述氮化物晶种图案上部的所述氮化物缓冲层上形成氮化物侧面生长用掩膜图案。利用所述氮化物侧面生长用掩膜图案而从所述氮化物缓冲层生长掺杂为高浓度的第一型的下部氮化物系半导体层。在所述下部氮化物系半导体层上依次形成掺杂为第一型的氮化物系第一半导体层、掺杂为第二型的氮化物系第二半导体层以及掺杂为第一型的氮化物系第三半导体层。形成从所述第三半导体层延伸至所述第一半导体层内部的第一沟槽。形成填充所述第一沟槽并层叠于所述第三半导体层上的掺杂为第一型的氮化物系第四半导体层。在所述第四半导体层上形成掺杂为高浓度的第一型的上部氮化物系半导体层。至少将所述上部氮化物系半导体层和所述第四半导体层选择性地蚀刻，从而形成第二沟槽。在所述第二沟槽内部形成栅电极。形成分别与所述上部氮化物系半导体层和所述下部氮化物系半导体层形成欧姆接触的源电极和漏电极。
公开根据本发明又一方面的一种垂直型氮化物系晶体管的制造方法。在所述垂直型氮化物系晶体管的制造方法中，在基板上形成氮化物晶种图案。在所述基板上形成氮化物缓冲层，以填充所述氮化物晶种图案之间。在所述氮化物晶种图案上部的所述氮化物缓冲层上形成氮化物侧面生长用掩膜图案。利用所述氮化物侧面生长用掩膜图案而从所述氮化物缓冲层生长掺杂为高浓度的第一型的下部氮化物系半导体层。在所述下部氮化物系半导体层上依次形成掺杂为第一型的氮化物系第一半导体层、掺杂为第二型的氮化物系第二半导体层以及掺杂为高浓度的第一型的上部氮化物系半导体层。形成从所述上部氮化物系半导体层延伸至所述第一半导体层内部的第一沟槽。形成填充所述第一沟槽的掺杂为第一型的氮化物系第三半导体层。选择性地蚀刻所述第三半导体层而形成第二沟槽。在所述第二沟槽内部形成栅电极。形成与所述上部氮化物系半导体层形成欧姆接触的源电极。形成与所述下部氮化物系半导体层形成欧姆接触的漏电极。
公开根据本发明又一方面的一种垂直型氮化物系晶体管的制造方法。在所述垂直型氮化物系晶体管的制造方法中，在基板上形成掺杂为第一型的氮化物系第一半导体层。在所述第一半导体层上形成氮化物侧面生长用掩膜图案。利用所述氮化物侧面生长用掩膜图案而从所述第一半导体层生长掺杂为第一型的氮化物系第二半导体层。在所述第二半导体层上形成掺杂为第二型的氮化物系第三半导体层。形成从所述第三半导体层延伸至所述第一半导体层内部的第一沟槽。形成填充所述第一沟槽的掺杂为第一型的氮化物系第四半导体层。在所述第四半导体层的内部形成第二沟槽。在所述第二沟槽的内部形成栅电极。形成与所述第四半导体层电连接的源电极。形成与所述第一半导体层电连接的漏电极。
公开根据本发明又一方面的一种垂直型氮化物系晶体管的制造方法。在所述垂直型氮化物系晶体管的制造方法中，在基板上形成掺杂为高浓度的第一型的下部氮化物系半导体层和掺杂为第一型的氮化物系第一半导体层。在所述第一半导体层上形成氮化物侧面生长用掩膜图案。利用所述氮化物侧面生长用掩膜图案而从所述第一半导体层生长掺杂为第一型的氮化物系第二半导体层。在所述第二半导体层上形成掺杂为第二型的氮化物系第三半导体层。形成从所述第三半导体层延伸至所述第一半导体层内部的第一沟槽。形成填充所述第一沟槽的掺杂为第一型的氮化物系第四半导体层。在所述第四半导体层上形成掺杂为高浓度的第一型的上部氮化物系半导体层。至少将所述上部氮化物系半导体层和所述第四半导体层选择性地蚀刻而形成第二沟槽。在所述第二沟槽内部形成栅电极。形成与所述上部氮化物系半导体层形成欧姆接触的源电极。形成与所述下部氮化物系半导体层形成欧姆接触的漏电极。
公开根据本发明又一方面的一种垂直型氮化物系晶体管的制造方法。在所述垂直型氮化物系晶体管的制造方法中，在基板上形成掺杂为高浓度的第一型的下部氮化物系半导体层和掺杂为第一型的氮化物系第一半导体层。在所述第一半导体层上形成氮化物侧面生长用掩膜图案。利用所述氮化物侧面生长用掩膜图案而从所述第一半导体层生长掺杂为第一型的氮化物系第二半导体层。在所述第二半导体层上形成掺杂为第二型的氮化物系第三半导体层和掺杂为高浓度的第一型的上部氮化物系半导体层。形成从所述上部氮化物系半导体层延伸至所述第一半导体层的内部的第一沟槽。形成填充所述第一沟槽的掺杂为第一型的氮化物系第四半导体层。选择性地蚀刻所述第四半导体层而形成第二沟槽。在所述第二沟槽内部形成栅电极。形成与所述上部氮化物系半导体层形成欧姆接触的源电极。形成与所述下部氮化物系半导体层形成欧姆接触的漏电极。
根据本发明的实施例，在具有沿上下方向的沟道的氮化物系晶体管中，可在掺杂为第二型的氮化物系半导体层和栅极介电层之间布置掺杂为第一型的氮化物系半导体层。栅电极控制掺杂为所述第一型的氮化物系半导体层的耗尽区域，由此可以在掺杂为所述第一型的氮化物系半导体层上形成沟道层。作为一例，在掺杂为所述第一型的氮化物系半导体层为n型半导体层，掺杂为所述第二型的氮化物系半导体层为p型半导体层的情况下，通过在电荷传导率相对高的所述n型半导体层上形成沟道层，可提高氮化物系晶体管的沟道移动率。
根据本发明的实施例，可在掺杂为第二型的氮化物系第二半导体层的下面形成绝缘性电流阻断层。所述绝缘性电流阻断层可执行有效地抑制通过沿上下方向的沟道之外的其他路径传导的泄露电流的作用。所述绝缘性电流阻断层包括含有碳或铁的氮化物系半导体物质，可以有效地防止与形成在所述绝缘性电流阻断层的上部及下部的第一半导体层、第二半导体层之间的晶格常数之差引起的变形。
根据本发明的一实施例，可制造出因与基板的晶格常数之差而使产生于氮化物系物质层内的穿透位错的密度减小的垂直型氮化物系晶体管。据此，可以减少通过沟道层之外的路径传导的泄露电流，从而可提高氮化物系晶体管的电可靠度。
根据本发明的一实施例，可提供通过氮化物系物质层的侧面生长，减少位于生长的物质层内部的穿透位错的密度的垂直型氮化物系晶体管的制造方法。
在具体实施例中，通过利用氮化物侧面生长用掩膜图案而使氮化物系物质层侧面生长，从而可有效地减少位于生长的物质层内部的穿透位错的密度。而且，通过使氮化物侧面生长用掩膜图案具备与下部的氮化物系物质层不同的构成元素和组成，可阻断穿透位错从所述下部的氮化物系物质层延伸到氮化物侧面生长用掩膜图案内部。
附图说明
图1为概略性地表示根据本发明的第一实施例的氮化物系晶体管的剖视图。
图2为概略性地表示根据本发明的第二实施例的氮化物系晶体管的剖视图。
图3至图14为概略性地表示根据本发明的一实施例的氮化物系晶体管的制造方法的剖视图。
图15至图26为概略性地表示根据本发明的一实施例的氮化物系晶体管的制造方法的剖视图。
图27为概略性地表示根据本发明的第三实施例的氮化物系晶体管的剖视图。
图28为概略性地表示根据本发明的第四实施例的氮化物系晶体管的剖视图。
图29至图40为概略性地表示根据本发明的一实施例的氮化物系晶体管的制造方法的剖视图。
图41至图52为概略性地表示根据本发明的一实施例的氮化物系晶体管的制造方法的剖视图。
图53至图69为概略性地表示根据本发明的一实施例的垂直型氮化物系晶体管的制造方法的剖视图。
图70至图78为概略性地表示根据本发明的一实施例的垂直型氮化物系晶体管的制造方法的剖视图。
图79至图93为概略性地表示根据本发明的一实施例的垂直型氮化物系晶体管的制造方法的剖视图。
图94至图104为概略性地表示根据本发明的一实施例的垂直型氮化物系晶体管的制造方法的剖视图。
符号说明
100、200、300、400：氮化物系晶体管
10、20、30、40、22、32、42、60、70、80、62、72、82、24、34、44、54、64、74、84、16、26、36、46、56、66：沟槽
101：基板                   105：第一半导体区域
110：绝缘性电流阻断层
115：耗尽区域              120：第二半导体图案区域
130：第三半导体区域        142：栅极介电层
144：栅电极                146：层间绝缘层
150：源电极                160：下部氮化物系半导体层
170：漏电极                180：散热器          182：接合部件
301：基板                  302：下部氮化物系半导体层
305：第一半导体层          320：第二半导体层
330：第三半导体层          340：第四半导体层
360：上部氮化物系半导体层    372：栅极绝缘膜
373：栅极绝缘层            374：栅电极
376：层间绝缘层            378：层间绝缘层
380：源电极                390、392：漏电极
410：氮化物层              412：穿透位错
415：氮化物晶种图案        420：氮化物缓冲层
430：氮化物侧面生长用掩膜图案
505：基板    510：下部氮化物系半导体层    512：穿透位错
521、522、523、524：第一、第二、第三、第四半导体层
530：掩膜层535：氮化物侧面生长用掩膜图案
540：上部氮化物系半导体层        553：栅极介电层
554：栅电极      562：层间绝缘层      570：源电极
580、582：漏电极
910：散热器       912：接合部件
1510：上部氮化物系半导体层     1520、1522：第三半导体层
1540：上部氮化物系半导体层     1550、1552：第四半导体层
具体实施方式
以下，参照附图详细说明本发明的实施例。但是，本发明所揭示的技术并不局限于在此说明的实施例，还可以具体化为其他形态。在附图中，为了明确地表示出各个装置的构成要素，对于所述构成要素的宽度、厚度等大小稍微放大而示出。
在本说明书中，当提到一个构成要素位于其他构成要素的“上侧”或“下侧”时，其意思涵盖了所述一个构成要素紧邻其他构成要素而位于“上侧”或“下侧”的情形和这两个构成要素之间介入有额外的构成要素的情形。本说明书中，所谓“上部”或“下部”的术语是从观察者的视点设定的相对的概念，因此当观察者的视点变化时，“上部”也可以表示“下部”，“下部”也可以表示“上部”。
多个图中的相同的附图标记实质上是指彼此相同的构成要素。而且，单数的描述方式在文脉上不存在明显不同的意思的情况下，应理解为其涵盖了复数，“包含”或“具有”等术语是为了指定所描述的特征、数字、步骤、操作、构成要素、部分部件或其组合的存在，应理解为并不事先排除一个或多于一个的其他特征或数字、步骤、操作、构成要素、部分部件或其组合的存在或者追加可能性。
本说明书中，沿上下方向形成的沟道可以是指具有源电极至漏电极的电荷传导在上下方向上形成的沟道。因此，其定义不仅可以包括所述沟道相对于如基板面的基准面垂直形成的情形，还可以包括所述沟道层相对于所述基准面倾斜预定角度的情形。在蚀刻GaN层而形成沟道层的情况下，相对于GaN层表面的沟道层的倾斜角虽然根据应用于GaN层的蚀刻工艺而不同，但是根据应用蚀刻工艺的GaN层的晶格面可具有约30至90度的倾斜角。更具体而言，在执行了干式蚀刻或湿式蚀刻时，可具有约为60至70度的倾斜面。
本说明书中，源电极和漏电极是考虑到电流的方向而从便于说明的角度区分命名的，当电流的方向根据施加的电压的极性变化时，源电极可表示漏电极，漏电极可表示源电极。
本说明书中，第一层和第二层之间的界面区域可以被解释为，不仅指第一层和第二层的交界面，还指与该交界面相邻的向第一层和第二层延伸预定深度的内部区域。
本说明书中，掺杂为n型或P型是指在氮化物系半导体内，p型以约1E17至1E20/cm3的浓度注入掺杂物，n型以约1E16至1E19/cm3左右的浓度注入掺杂物的情形。另外，“掺杂为高浓度的n型或p型”是指在氮化物系半导体内，p型以约1E20/cm3以上的浓度注入掺杂物，n型以约1E19/cm3以上的浓度注入掺杂物的情形。
图1为概略性地表示根据本发明的第一实施例的氮化物系晶体管的剖视图。参照图1，氮化物系晶体管100具备氮化物系第一半导体区域105、氮化物系第二半导体图案区域120、氮化物系第三半导体区域130。而且，氮化物系晶体管100可以具备形成在氮化物系第二半导体图案区域120之间的第一半导体区域105的沟槽10。而且，氮化物系晶体管100可包括布置在沟槽10内部的栅极介电层142和栅电极144。氮化物系晶体管100可包括与氮化物系第三半导体区域130电连接的源电极150和与氮化物系第一半导体区域105电连接的漏电极170。
参照附图，氮化物系第一半导体区域105可包括被掺杂为第一型的氮化物层。所述第一型是指掺杂类型，根据进入到半导体物质层内部的掺杂物的种类，作为一例，可以是n型或p型。作为一例，当掺杂为n型时，可以将硅(Si)利用为掺杂物，而当掺杂为p型时，可以将铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)等利用为掺杂物。作为一例，氮化物系第一半导体层105可包括AlxInyGa1-x-yN(0≤x≤1,0≤y≤1)之类的氮化物。作为一例，第一半导体层105可以是外延生长的n型GaN层。
第二半导体图案区域120可被布置于第一半导体区域105内部。据此，第二半导体图案区域120可以被布置为由第一半导体区域105所包围。第二半导体图案区域120具有预定宽度、长度及厚度，可包括非连续地布置的图案层。第二半导体图案区域120可以包括掺杂类型与第一半导体区域105不同的、被掺杂为第二型的氮化物层。作为一例，当第一半导体区域105被掺杂为n型时，第二半导体图案区域120可被掺杂为p型，而当第一半导体区域105被掺杂为p型时，第二半导体图案区域120可被掺杂为n型。
第三半导体区域130可被布置于第一半导体区域105之上。第三半导体区域130可包括被掺杂为高浓度的第一型的氮化物层。第三半导体区域130可具备与第一半导体区域105相同类型的掺杂类型。第三半导体区域130可与源电极150电连接。
以下，作为一实施例，对于第一半导体区域105包括被掺杂为n型的GaN层，第二半导体图案区域120包括被掺杂为p型的GaN层，第三半导体区域130包括被掺杂为高浓度的n型的GaN层的情形进行说明。但是，并不局限于此，在其他变形例中也可以适用与后述的实施例的工作原理实质上相同的工作原理。
再次参照附图，第二半导体图案区域120之间的第一半导体区域105内可形成有沟槽10。沟槽10内部可布置有栅极介电层142和栅电极144。
可将栅极介电层142以薄膜的形态布置于沟槽10的内壁。作为一例，栅极介电层142可包括氧化物、氮化物或氧氮化物。作为一例，栅极介电层142可包括硅氧化膜。
栅电极144被布置于栅极介电层142之上，且可以形成为填充沟槽10。作为一例，栅电极144可以包括p型GaN半导体，该p型GaN半导体掺杂有包括铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)或其组合的掺杂物。作为另外一例，栅电极144可包括镍(Ni)、金(Au)、钛(Ti)、铝(Al)等金属。
栅电极144可以调节位于第二半导体图案区域120和沟槽10的侧壁之间的第一半导体区域105的耗尽区域。如图所示，当布置为使第一半导体区域105和第二半导体图案区域120相接时，第一半导体区域105和第二半导体图案区域120的界面区域可产生基于PN结的耗尽区域。附图中，出于方便，作为耗尽区域115仅概略性地示出形成在第一半导体区域105内部的耗尽区域。而且，虽然未图示，但因第一半导体区域105和栅电极144之间的功函数之差，在平衡状态下与栅极介电层142相邻的第一半导体区域105内可额外地形成耗尽区域。
具体而言，当第一半导体区域105包括被掺杂为n型的GaN层，第二半导体图案区域120包括被掺杂为p型的GaN层时，位于第二半导体图案区域120和沟槽10的侧壁之间的第一半导体区域105内部，可形成电子的耗尽区域。此时，可通过向栅电极144施加栅电压来改变耗尽区域115的宽度W。
在具体实施例中，向所述栅电极144施加阈值电压以上的栅电压(例如为正电压)而充分减少耗尽区域115的宽度W，由此可在位于第二半导体图案区域120和沟槽10的侧壁之间的第一半导体区域105上形成用于电子传导的沟道层。当所述沟道层沿上下方向形成时，电子可从第三半导体区域130经由所述沟道层而向下部的漏电极170方向漂移。
源电极150与栅电极144物理分离而布置，可被布置为与第三半导体区域130相接。源电极150可包括能够与第三半导体区域130形成欧姆接触(ohmic contact)的物质。作为一例，源电极150可包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。如图所示，源电极150可形成为与第二半导体图案区域120相接。源电极150在元件工作时，可使第二半导体图案区域120和第三半导体区域130的电位维持在接地水平。据此，可使第二半导体图案区域120和第三半导体区域130实现电气稳定。源电极150和栅电极144之间布置有绝缘层146，从而可使源电极150和栅电极144电绝缘。
第一半导体区域105的下部可布置被掺杂为高浓度的第一型的第四半导体区域160。在一实施例中，当第一半导体区域105包括n型GaN层时，第四半导体区域160可包括高浓度的n型GaN层。
漏电极170可被布置于第四半导体区域160之上。漏电极170可包括能够与第四半导体区域160形成欧姆接触(ohmic contact)的物质。作为一例，漏电极170可包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。
参照附图，源电极150的上部可布置散热器180。散热器180可借助接合部件182被贴附到源电极150的上部。作为一例，接合部件182可包括导热率高的焊料或金属浆体，但并不局限于此，可包括公知的其他物质。散热器180可执行将氮化物系晶体管100中产生的热量传递到外部的作用。散热器180可以是由导热率高的金属等材料构成的结构体。
利用上述附图对根据本实施例的氮化物系晶体管100的驱动方法进行如下说明。首先，在平衡状态下，位于第二半导体图案区域120和栅电极144之间的第一半导体区域105形成耗尽区域115。在缺少栅偏压的情况下，即便源电极150和漏电极170之间施加有驱动电压，也由于耗尽区域115妨碍电荷的移动，因此源电极150和漏电极170之间不会发生电荷传导。当栅电极144被施加阈值电压以上的电压时，耗尽区域115被消除，从而在第一半导体区域105内形成沿上下方向的沟道层。作为一实施例，在第一半导体区域105包括掺杂为n型的GaN层，第二半导体图案区域120包括掺杂为p型的GaN层的情况下，根据施加到栅电极144的所述电压，在第一半导体区域105上可形成能够传导电子的沿上下方向的沟道层(即，n型沟道层)。所述电子从源电极150被传导至第三半导体区域130之后，经由位于下方的所述沟道层、第一半导体区域105以及第四半导体区域160而可被传导至漏电极170。在本实施例中，沿上下方向构建被栅电极144控制的沟道层，且将沟道层形成在掺杂为n型的GaN层，由此能够提高沟道层中的电荷移动率。
作为与本实施例形成对比的第一比较例，可以举出在由(起到源极区域的作用的)第一n型掺杂区域、(起到沟道主体作用的)p型掺杂区域以及(起到漏极区域的作用的)第二n型掺杂区域构成的氮化物结构体中，通过栅电压在所述p型掺杂区域内直接形成n型沟道层的氮化物系晶体管结构。但是，在第一比较例的晶体管结构中无法可靠地实现沟道层的电子移动率。通常，所述p型掺杂区域是在GaN之类的氮化物层内注入镁之类的p型掺杂物而形成，当为了得到适合于高电压操作的高阈值电压而提高p型掺杂物的注入浓度时，难以可靠地实现p型掺杂物的激活工艺，因此所述沟道层中的电子移动率可能会发生偏差。而且，作为与本实施例形成对比的第二比较例，可以举出在由n型掺杂区域-p型掺杂区域-n型掺杂区域构成的氮化物结构体中，在所述p型掺杂区域和栅电极之间形成基于AlGaN层和GaN层的异质结的2DEG(二维电子气)层的晶体管结构。此时，2DEG层形成沟道层，由此可以提高电荷移动率，但在第二比较例的晶体管中，就在高电压环境下工作而言，存在阈值电压相对低的问题。即，第二比较例的晶体管结构中，所述栅电极控制所述2DEG层相对较难，从而难以实现3V以上的阈值电压。
与此相比，本实施例可以形成沟道层，其在平衡状态下在与栅电极144相邻的第一半导体区域105内形成耗尽区域115，并通过栅电压控制耗尽区域115，由此具备用于电荷传导的足够的移动率，且具有3V以上的足够高的阈值电压。由此，具有可以克服上述比较例中出现的沟道层中的电荷移动率低的现象和阈值电压低的现象的优点。
图2为概略性地示出根据本发明的第二实施例的氮化物系晶体管的剖视图。参照图2，氮化物系晶体管200在基板101上布置第四半导体区域160，且漏电极270在第四半导体区域160的局部上以图案形态布置，除此之外，与参照图1而详述的氮化物系晶体管100实质上相同。
作为基板101的一例，可以是蓝宝石基板、GaN基板、SiC基板、Si基板、AlN基板之类的生长基板。基板101还可以适用可具备电绝缘性的其他多种材质的基板。
图3至图14为概略性地示出根据本发明的一实施例的氮化物系晶体管的制造方法的剖视图。以下说明的实施例中，氮化物系半导体层例如可以包括AlxInyGa1-x-yN(0≤x≤1,0≤y≤1)之类的氮化物。所述氮化物系半导体层可利用例如金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition)、分子束外延(Molecular Beam Epitaxy)、氢化物气相外延(Hydride Vapor PhaseEpitaxy)之类的方法形成。
参照图3，在生长基板301上部依次形成掺杂为第一型的氮化物系第一半导体层305、掺杂为第二型的氮化物系第二半导体层320、掺杂为第一型的氮化物系第三半导体层330。在生长基板301和第一半导体层305之间可追加形成掺杂为比所述第一半导体层305更高浓度的第一型的下部氮化物系半导体层302。
生长基板301例如可以是蓝宝石基板、GaN基板、SiC基板、Si基板、AlN基板，但并不局限于此，可适用能够满足生长氮化物系物质层的条件的多种基板。
根据一实施例，第一半导体层305、第二半导体层320、第三半导体层330只是掺杂类型不同而已，可包括相同的氮化物。当第一型是n型时，第二型可以是指p型，而当第一型是p型时，第二型可以是n型。作为一例，当掺杂为n型时，掺杂物可以使用硅(Si)，当掺杂为p型时，掺杂物可以使用铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)等。
参照图4，形成从第三半导体层330延伸至第一半导体层305内部的第一沟槽20。第一沟槽20可通过选择性地蚀刻第三半导体层330、第二半导体层320以及第一半导体层305的一部分而形成。第一沟槽20的侧壁部可形成为与第一沟槽20的底面形成垂直。与此不同地，第一沟槽20的侧壁部可以形成为与第一沟槽20的底面形成预定角度的倾斜。此时，倾斜角可根据蚀刻工艺而不同，然而可根据GaN的晶格面具有约30至小于90的倾斜角。更具体而言，当执行干式蚀刻或湿式蚀刻时，可具有约60至70度的倾斜。
参照图5，形成填充第一沟槽20的掺杂为第一型的氮化物系第四半导体层340。第四半导体层340可形成为填充第一沟槽20的同时，层叠于第三半导体层330之上。接着，可以形成浓度高于第四半导体层340的掺杂为第一型的上部氮化物系半导体层360。在一实施例中，第四半导体层340可以是以约1E16至1E19/cm3的掺杂浓度掺杂的n型的GaN层，上部氮化物系半导体层360可以是以约1E19/cm3以上的掺杂浓度掺杂的n型GaN层。据此，第二半导体层320可被布置为由第一半导体层305、第三半导体层330、第四半导体层340包围。
参照图6，选择性地蚀刻上部氮化物系半导体层360和氮化物系第四半导体层340而形成第二沟槽30。第二沟槽30可形成在第一沟槽20的内部。
根据更加具体的一实施例，第二沟槽30可通过选择性地蚀刻第四半导体层340的工艺而形成，以使第四半导体层340从第一沟槽20的侧壁部残存预定厚度。残存的第四半导体层340的一部分可通过后续工艺起到氮化物系晶体管的沟道层的功能。因此，残存的第四半导体层340的厚度可考虑第二半导体层320和栅电极之间形成的耗尽区域的宽度而确定。第二沟槽30可形成为具有相比第二半导体层320的下部面更低的高度水平的下部面。虽然附图中第二沟槽30的底面被表示为具有与第一沟槽20的底面相同水平的深度，但并不局限于此，第二沟槽30的底面可形成为相比第一沟槽20的底面更深或更浅。
第二沟槽30的侧壁部可形成为与第二沟槽30的底面形成垂直。与此不同地，第二沟槽30的侧壁部可以形成为与第二沟槽30的底面形成预定角度的倾斜。此时，倾斜角可根据蚀刻工艺而不同，但可根据GaN的晶格面具有约30至小于90度的倾斜角。更具体而言，当执行干式蚀刻或湿式蚀刻时，可具有约60至70度的倾斜。
参照图7，通过选择性地蚀刻第二沟槽30之间的上部氮化物系半导体层360、第四半导体层340、第三半导体层330而形成局部性地露出第二半导体层320的第三沟槽40。第三沟槽40的侧壁部可形成为与第三沟槽40的底面形成垂直。与此不同地，第三沟槽40的侧壁部可以形成为与第三沟槽40的底面形成预定角度的倾斜。第三沟槽40可起到用于形成后述的源电极380的源接点40的功能。
参照图8，在第二沟槽30和第三沟槽40内部以及上部氮化物系半导体层360上形成栅极介电膜372。如图所示，栅极介电膜372沿着第二沟槽30的侧壁形成，且可形成为填充第三沟槽40的内部。
栅极介电膜372例如可以包括氧化物、氮化物或氧氮化物。形成栅极介电膜372的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图9，通过在第二沟槽30内部和第二沟槽30外部的栅极介电层372上形成栅极导电层，由此可形成栅电极374。此时，所述栅极导电层可形成为填充第二沟槽30的内部。栅极导电层可包括p型GaN半导体，该p型GaN半导体掺杂有包含铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)或其组合的掺杂物。作为另一示例，栅极导电层可包括镍(Ni)、金(Au)、钛(Ti)、铝(Al)等金属。形成栅极导电层的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图10，在栅极介电膜372和栅电极374上形成层间绝缘层376。层间绝缘层376例如可以包括氧化物、氮化物或氧氮化物。形成层间绝缘层376的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图11，选择性地蚀刻层间绝缘层376和栅极介电膜372而形成绝缘层图案378和栅极介电层373。而且，在上述选择性蚀刻过程中，第三沟槽40内部的栅极介电膜372被除去，从而露出第三沟槽40的侧壁和底面。第三沟槽40至少从第四半导体层340朝下方形成，从而可露出第二半导体层320。第三沟槽40如后面所述地可以起到用于形成源电极380的源接点40的功能。
参照图12，在源接点40的内部和绝缘层图案378之间形成源电极380。源电极380可以与第三半导体层330、第四半导体层340或上部氮化物系半导体层360形成欧姆接触。源电极380例如可以包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。形成源电极380的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图13，在源电极380的上部布置散热器910。散热器910起到将氮化物系晶体管内部产生的热量传导至外部的功能。散热器910例如可以是导热率高的金属之类的材质构成的结构体。散热器910可借助接合部件912被粘贴在源电极380的上部。接合部件912例如可以包括导热率高的焊料或金属浆体，但并不局限于此，还可以包括公知的其他物质。
再次参照图13，将生长基板301与下部氮化物系半导体层302彼此分离。该分离的方法例如可以适用激光剥离(laer lift off)工艺。
参照图14，在生长基板301被分离而露出的下部氮化物系半导体层302上形成漏电极390。漏电极390可以与下部氮化物系半导体层302形成欧姆接触。漏电极390例如可以包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。形成漏电极390的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。通过上述工艺，可制造出根据本发明的一实施例的氮化物系晶体管。
根据几个其他实施例，关于图12，在执行上述的形成源电极380的工艺之后，可在生长基板301上选择性地蚀刻第一半导体层305、第二半导体层320、第三半导体层330、第四半导体层340、上部氮化物系半导体层360而露出下部氮化物系半导体层302。接着，可在下部氮化物系半导体层302上形成漏电极390。通过上述工艺，可形成结合图2详述的氮化物系晶体管。额外地，还可以在源电极380的上部追加布置散热器。
图15至图26为概略性地示出根据本发明的一实施例的氮化物系晶体管的制造方法的剖视图。以下说明的实施例中，氮化物系半导体层例如可以包括AlxInyGa1-x-yN(0≤x≤1,0≤y≤1)之类的氮化物。所述氮化物系半导体层可利用例如金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition)、分子束外延(Molecular Beam Epitaxy)、氢化物气相外延(Hydride Vapor PhaseEpitaxy)之类的方法形成。对于与参照图3至图14详述的实施例的构成要素相同的构成要素，为了避免重复，以下省略其详细的说明。
参照图15，在生长基板301上依次形成掺杂为高浓度的第一型的下部氮化物系半导体层302、掺杂为第一型的氮化物系第一半导体层305、掺杂为第二型的氮化物系第二半导体层320以及掺杂为高浓度的第一型的上部氮化物系半导体层1510。在一实施例中，下部氮化物系半导体层302可以是掺杂为高浓度的n型的GaN层，第一半导体层305可以是掺杂为相对低浓度的n型的GaN层，第二半导体层320可以是p型的GaN层，上部氮化物系半导体层1510可以是掺杂为高浓度的n型的GaN层。可将下部氮化物系半导体层302和上部氮化物系半导体层1510以约1E19/cm3以上的掺杂浓度掺杂，并可将第一半导体层305以约1E17至1E19/cm3的掺杂浓度掺杂。
参照图16，形成从上部氮化物系半导体层1510延伸至第一半导体层305内部的第一沟槽60。第一沟槽60可通过选择性地蚀刻上部氮化物系半导体层1510、第二半导体层320以及第一半导体层305的一部分而形成。第一沟槽60的侧壁部可形成为与第一沟槽60的底面形成垂直。与此不同地，第一沟槽60的侧壁部可以形成为与第一沟槽60的底面形成预定角度的倾斜。
参照图17，形成填充第一沟槽60的掺杂为第一型的氮化物系第三半导体层1520。第三半导体层1520可形成为填充第一沟槽60的同时，层叠于上部氮化物系半导体层1510之上。在一实施例中，第三半导体层1520可以是以约1E17至1E19/cm3的掺杂浓度掺杂的n型的GaN层。据此，第二半导体层320可被布置为由第一半导体层305、上部氮化物系半导体层1510、第三半导体层1520包围。
参照图18，将第三半导体层1520平坦化而使第三半导体层1520的表面与上部氮化物系半导体层1510的表面高度一致。所述平坦化方法例如可以采用化学机械研磨法(Chemical Mechanical Polishing)、干式蚀刻法或湿式蚀刻法。
参照图19，选择性地蚀刻第三半导体层1520而形成第二沟槽70。第二沟槽70可形成在第一沟槽60的内部。根据更加具体的一实施例，第二沟槽70可通过选择性地蚀刻第三半导体层1520的工艺而形成，以使第三半导体层1520从第一沟槽60的侧壁部残存预定厚度。残存于第二沟槽70的侧壁部的第三半导体层1520的一部分1522可通过后续工艺起到氮化物系晶体管的沟道层的功能。因此，残存的第三半导体层1520的一部分1522的厚度可考虑第二半导体层320和栅电极之间形成的耗尽区域的宽度而确定。
虽然附图中第二沟槽70的底面被表示为具有与第一沟槽60的底面相同的深度，但并不局限于此，第二沟槽70的底面可形成为相比第一沟槽60的底面更深或更浅。
参照图20，在第二沟槽70的内部、第三半导体层1520以及上部氮化物系半导体层1510上形成栅极介电膜372。栅极介电膜372可沿着第二沟槽70的侧壁和底面形成。
参照图21，通过在第二沟槽70的内部和第二沟槽70外部的栅极介电层372上形成栅极导电层，由此可形成栅电极374。此时，所述栅极导电层可形成为填充第二沟槽70的内部。
参照图22，在栅极介电膜372和栅电极374上形成层间绝缘层376。参照图23，选择性地蚀刻层间绝缘层376、栅极介电膜372以及上部氮化物系半导体层1510而形成绝缘层图案378和栅极介电层373。而且，可形成露出一部分第二半导体层320的第三沟槽80。第三沟槽80可以起到用于形成源电极380的源接点80的功能。
参照图24，在源接点80的内部和绝缘层图案378之间形成源电极380。源电极380可以与上部氮化物系半导体层1510形成欧姆接触。
参照图25，在源电极380的上部布置散热器910。散热器910起到将氮化物系晶体管内部产生的热量传导至外部的功能。散热器910可借助接合部件912被粘贴在源电极380的上部。接合部件912例如可以包括导热率高的焊料或金属浆体，但并不局限于此，还可以包括公知的其他物质。
再次参照附图，将生长基板301与下部氮化物系半导体层302彼此分离。该分离的方法例如可以适用激光剥离(laer lift off)工艺。
参照图26，在生长基板301被分离而露出的下部氮化物系半导体层302上形成漏电极390。漏电极390可以与下部氮化物系半导体层302形成欧姆接触。通过上述工艺，可制造出根据本发明的实施例的氮化物系晶体管。
根据几个其他实施例，关于图24，在执行上述的形成源电极380的工艺之后，可在生长基板301上选择性地蚀刻第一半导体层305、第二半导体层320、上部氮化物系半导体层1510而露出下部氮化物系半导体层302。接着，可在下部氮化物系半导体层302上形成漏电极390。通过上述工艺，可形成与结合图2详述的氮化物系晶体管实质上相同的结构。额外地，还可以在源电极380的上部追加布置散热器。
图27为概略地示出根据本发明的第三实施例的垂直型氮化物系晶体管的剖视图。参照图27，垂直型氮化物系晶体管300具备氮化物系第一半导体区域105、绝缘性电流阻断层110、氮化物系第二半导体区域120以及氮化物系第三半导体区域130。而且，氮化物系晶体管300还可以具备氮化物系第二半导体区域120之间的第一半导体区域105上形成的沟槽10。而且，氮化物系晶体管300可包括布置在沟槽10内部的栅极介电层142和栅电极144。氮化物系晶体管300可包括与氮化物系第三半导体区域130电连接的源电极150以及与氮化物系第一半导体区域105电连接的漏电极170。
参照附图，氮化物系第一半导体区域105可包括被掺杂为第一型的氮化物层。所述第一型是指掺杂类型，根据进入到半导体物质层内部的掺杂物的种类，作为一例，可以是n型或p型。作为一例，当掺杂为n型时，可以将硅(Si)利用为掺杂物，而当掺杂为p型时，可以将铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)等利用为掺杂物。作为一例，氮化物系第一半导体层105可包括AlxInyGa1-x-yN(0≤x≤1,0≤y≤1)之类的氮化物。作为一例，第一半导体层105可以是外延生长的n型GaN层。
第二半导体区域120可被布置于第一半导体区域105内部。据此，第二半导体区域120可以被布置为由第一半导体区域105所包围。第二半导体区域120具有预定宽度、长度及厚度，可包括非连续地布置的图案层。第二半导体区域120可以包括掺杂类型与第一半导体区域105不同的、被掺杂为第二型的氮化物层。作为一例，当第一半导体区域105被掺杂为n型时，第二半导体区域120可被掺杂为p型，而当第一半导体区域105被掺杂为p型时，第二半导体区域120可被掺杂为n型。
第二半导体区域120的下面可布置有绝缘性电流阻断层110。绝缘性电流阻断层110例如可以包括掺杂碳或铁的氮化物系半导体物质。在一实施例中，绝缘性电流阻断层110可包括掺杂碳或铁的氮化镓层。绝缘性电流阻断层110起到抑制通过第二半导体区域120而在源电极150和漏电极170之间传导的泄露电流的功能。第一半导体区域105、第二半导体区域120及绝缘性电流阻断层110均可以是相同的氮化物系半导体层(例如，GaN层)。即，第一半导体区域105、第二半导体区域120及绝缘性电流阻断层110可具备相同的晶格常数。因此，可以有效地防止相互接触的绝缘性电流阻断层110、第一半导体区域105、第二半导体区域120之间的晶格常数引起的变形。
第三半导体区域130可被布置于第一半导体区域105之上。第三半导体区域130可包括被掺杂为高浓度的第一型的氮化物层。第三半导体区域130可具备与第一半导体区域105相同类型的掺杂类型。第三半导体区域130可与源电极150电连接。
以下，作为一实施例，对于第一半导体区域105包括被掺杂为n型的GaN层，绝缘性电流阻断层110为被掺杂碳或铁的GaN层，第二半导体区域120包括被掺杂为p型的GaN层，第三半导体区域130包括被掺杂为高浓度的n型的GaN层的情形进行说明。但是，并不局限于此，在其他变形例中也可以适用与后述的实施例的工作原理实质上相同的工作原理。
再次参照附图，第二半导体区域120之间的第一半导体区域105内可形成有沟槽10。沟槽10内部可布置有栅极介电层142和栅电极144。
可将栅极介电层142以薄膜的形态布置于沟槽10的内壁。作为一例，栅极介电层142可包括氧化物、氮化物或氧氮化物。作为一例，栅极介电层142可包括硅氧化膜。
栅电极144被布置于栅极介电层142之上，且可形成为填充沟槽10。作为一例，栅电极144可以包括p型GaN半导体，该p型GaN半导体掺杂有包括铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)或其组合的掺杂物。作为另外一例，栅电极144可包括镍(Ni)、金(Au)、钛(Ti)、铝(Al)等金属。
栅电极144可以调节位于第二半导体区域120和沟槽10的侧壁之间的第一半导体区域105的耗尽区域。如图所示，当布置为使第一半导体区域105和第二半导体区域120相接时，第一半导体区域105和第二半导体区域120的界面区域可产生基于PN结的耗尽区域。而且，因第一半导体区域105和栅电极144之间的功函数之差，在平衡状态下与栅极介电层142相邻的第一半导体区域105内可额外地形成耗尽区域。附图中概略地示出受到上述的第二半导体区域120或栅电极144的影响而形成于第一半导体区域105内部的耗尽区域115。
具体而言，当第一半导体区域105包括被掺杂为n型的GaN层，第二半导体区域120包括被掺杂为p型的GaN层时，位于第二半导体区域120和沟槽10的侧壁之间的第一半导体区域105内部，可形成作为载流子的电子的耗尽区域。
此时，可通过向栅电极144施加栅电压而改变沿着栅电极144而位于上下方向的耗尽区域115的宽度W1、W2。在具体实施例中，当向所述栅电极施加阈值电压以上的栅电压而充分地减少耗尽区域115的宽度W时，可在位于第二半导体区域120和沟槽10的侧壁之间的第一半导体区域105上形成用于电子传导的沟道层。当所述沟道层沿上下方向形成时，可使电子从第三半导体区域130经由所述沟道层而向下部的漏电极170方向传导。
源电极150与栅电极144物理分离而布置，可被布置为与第三半导体区域130相接。源电极150可包括能够与第三半导体区域130形成欧姆接触(ohmic contact)的物质。作为一例，源电极150可包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。而且，如图所示，源电极150可形成为与第二半导体区域120相接。通过使源电极150接地，由此在元件工作时，可使第二半导体区域120和第三半导体区域130的电位维持在接地水平。据此，可使第二半导体区域120和第三半导体区域130实现电气稳定。源电极150和栅电极144之间布置有绝缘层146，从而可使源电极150和栅电极144电绝缘。
第一半导体区域105的下部可布置被掺杂为高浓度的第一型的第四半导体区域160。在一实施例中，当第一半导体区域105包括n型GaN层时，第四半导体层160可包括高浓度的n型GaN层。
漏电极170可被布置于第四半导体区域160之上。漏电极170可包括能够与第四半导体区域160形成欧姆接触(ohmic contact)的物质。作为一例，漏电极170可包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。
参照附图，源电极150的上部可布置散热器180。散热器180可借助接合部件182被贴附到源电极150的上部。作为一例，接合部件182可包括导热率高的焊料或金属浆体，但并不局限于此，可包括公知的其他物质。散热器180可执行将氮化物系晶体管300中产生的热量传递到外部的作用。散热器180可以是由导热率高的金属等材料构成的结构体。
利用上述附图对根据本实施例的氮化物系晶体管300的驱动方法进行如下说明。首先，在待机状态下，位于第二半导体区域120和栅电极144之间的第一半导体区域105中形成耗尽区域115。即便源电极150和漏电极170之间施加有驱动电压，也由于耗尽区域115妨碍电荷的移动，因此源电极150和漏电极170之间不会发生电荷传导。当栅电极144被施加阈值电压以上的电压时，耗尽区域115被消除，从而在第一半导体区域105内形成沿上下方向的沟道层。作为一实施例，在第一半导体区域105包括掺杂为n型的GaN层，第二半导体区域120包括掺杂为p型的GaN层的情况下，根据施加到栅电极144的所述电压，在第一半导体区域105上可形成能够传导电子的沿上下方向的沟道层。所述电子从源电极150被传导至第三半导体区域130内之后，经由位于下方的所述沟道层、第一半导体区域105以及第四半导体区域160而可被传导至漏电极170。在本实施例中，沿上下方向构建被栅电极144控制的沟道层，且将沟道层形成在掺杂为n型的GaN层(即，第一半导体区域105内部)，由此能够提高沟道层中的电荷移动率。
作为与本实施例形成对比的第一比较例，可以举出在由n型掺杂区域-p型掺杂区域-n型掺杂区域构成的氮化物结构体中，通过栅电压在所述p型掺杂区域内直接形成沟道层的氮化物系晶体管结构。但是，在第一比较例的晶体管结构中无法可靠地实现沟道层的电子移动率。虽然并不是局限于特定的理论进行解释，但一般而言所述p型掺杂区域是在GaN之类的氮化物层内注入镁之类的p型掺杂物而形成，越提高p型掺杂物的注入浓度，则越难以可靠地实现p型掺杂物的激活工艺，因此所述沟道层中的电子移动率可能会发生偏差。作为与本实施例形成对比的第二比较例，可以举出在由n型掺杂区域-p型掺杂区域-n型掺杂区域构成的氮化物结构体中，在所述p型掺杂区域和栅电极之间形成基于AlGaN层和GaN层的异质结的2DEG层的晶体管结构。此时，2DEG层形成沟道层，由此可以提高电荷移动率，但在第二比较例的晶体管中，就在高电压环境下工作而言，存在阈值电压相对低的问题。即，第二比较例的晶体管结构中，所述栅电极控制所述2DEG层相对较难，从而难以实现3V以上的阈值电压。
与此相比，本实施例可以形成沟道层，其在与栅电极144相邻的第一半导体区域105内形成耗尽区域115，并通过栅电压控制耗尽区域115，由此具备用于电荷传导的足够的移动率，且具有3V以上的足够高的阈值电压。由此，具有可以克服上述比较例中出现的沟道层中的电荷移动率低的现象和阈值电压低的现象的优点。
而且，通过在第二半导体区域120的下面形成绝缘性电流阻断层110，具有可以有效地抑制贯通第二半导体区域120的内部而非所述沟道层传导的泄露电流的优点。尤其，通过使绝缘性电流阻断层110包括掺杂碳或铁的氮化物系半导体层，由此可以有效地防止因与相接于绝缘性电流阻断层110的第一半导体层105、第二半导体层120之间的晶格常数而引起的变形。
图28为概略性地示出根据本发明的第四实施例的氮化物系晶体管的剖视图。参照图28，氮化物系晶体管400在基板101上布置第四半导体区域160，漏电极270在第四半导体区域160的局部上以图案形态布置，除此之外，与参照图17而详述的氮化物系晶体管300实质上相同。
作为基板101的一例，可以是蓝宝石基板、GaN基板、SiC基板、Si基板、AlN基板之类的生长基板。基板101还可以适用可具备电绝缘性的其他多种材质的基板。
图29至图40为概略性地示出根据本发明的一实施例的氮化物系晶体管的制造方法的剖视图。以下说明的实施例中，氮化物系半导体层例如可以包括AlxInyGa1-x-yN(0≤x≤1,0≤y≤1)之类的氮化物。所述氮化物系半导体层可利用例如金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition)、分子束外延(Molecular Beam Epitaxy)、氢化物气相外延(Hydride Vapor PhaseEpitaxy)之类的方法形成。
参照图29，在生长基板301上部依次形成掺杂为第一型的氮化物系第一半导体层305、绝缘性电流阻断层310、掺杂为第二型的氮化物系第二半导体层320、掺杂为第一型的氮化物系第三半导体层330。此时，在生长基板301和第一半导体层305之间可追加形成掺杂浓度高于所述第一半导体层305的第一型的下部氮化物系半导体层302。
生长基板301例如可以是蓝宝石基板、GaN基板、SiC基板、Si基板、AlN基板，但并不局限于此，可适用能够满足生长氮化物系物质层的条件的多种基板。
根据一实施例，第一半导体层305、第二半导体层320、第三半导体层330只是掺杂类型不同而已，可包括相同的氮化物。当第一型是n型时，第二型可以是指p型，而当第一型是p型时，第二型可以是n型。作为一例，当掺杂为n型时，掺杂物可以使用硅(Si)，当掺杂为p型时，掺杂物可以使用铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)等。
绝缘性电流阻断层310可包括掺杂碳(C)或铁(Fe)的氮化物系半导体物质。根据一实施例，绝缘性电流阻断层310可以通过将四溴化碳(CBr4)或四氯化碳(CCl4)作为掺碳气体而执行上述的金属有机化性气相沉积(Metal OrganicChemical Vapor Deposition)、分子束外延(Molecular Beam Epitaxy)、氢化物气相外延(Hydride Vapor Phase Epitaxy)之类的方法而形成。或者，根据其他实施例，绝缘性电流阻断层310可以通过将二茂铁(Cp2Fe,bis(cyclopentadienyl)iron)使用为铁的前驱体而执行上述的金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition)、分子束外延(Molecular BeamEpitaxy)、氢化物气相外延(Hydride Vapor Phase Epitaxy)之类的方法而形成。
参照图30，形成从第三半导体层330延伸至第一半导体层305内部的第一沟槽22。第一沟槽22可通过选择性地蚀刻第三半导体层330、第二半导体层320以及绝缘性电流阻断层310的一部分而形成。第一沟槽22的侧壁部可形成为与第一沟槽22的底面形成垂直。与此不同地，第一沟槽22的侧壁部可以形成为与第一沟槽22的底面形成预定角度的倾斜。此时，倾斜角可根据蚀刻工艺而不同，然而可根据GaN的晶格面具有约30至小于90的倾斜角。更具体而言，当执行干式蚀刻或湿式蚀刻时，可具有约60至70度的倾斜。
第一沟槽22的底面可以与绝缘性电流阻断层310和第一半导体层305的交界面维持相同的高度水平，或形成于所述交界面的下侧。
参照图31，形成填充第一沟槽22的掺杂为第一型的氮化物系第四半导体层340。第四半导体层340可形成为填充第一沟槽20的同时，层叠于第三半导体层330之上。接着，可以形成浓度高于第四半导体层340的、掺杂为第一型的上部氮化物系半导体层360。在一实施例中，第四半导体层340可以是以约1E17至1E19/cm3的掺杂浓度掺杂的n型的GaN层，上部氮化物系半导体层360可以是以约1E19/cm3以上的掺杂浓度掺杂的n型GaN层。据此，第二半导体层320可被布置为由第一半导体层305、绝缘性电流阻断层310、第三半导体层330、第四半导体层340包围。
参照图32，选择性地蚀刻上部氮化物系半导体层360和氮化物系第四半导体层340而形成第二沟槽32。第二沟槽32可形成在第一沟槽22的内部。
根据更加具体的一实施例，第二沟槽32可通过选择性地蚀刻第四半导体层340的工艺而形成，以使第四半导体层340从第一沟槽22的侧壁部残存预定厚度t1、t2。残存的第四半导体层340的一部分可通过后续工艺起到氮化物系晶体管的沟道层的功能。因此，残存的第四半导体层340的厚度可考虑第二半导体层320和栅电极之间形成的耗尽区域的宽度而确定。第二沟槽32可形成为从第三半导体层330的表面至少覆盖第二半导体层320的厚度。虽然附图中第二沟槽32的底面被表示为具有与第一沟槽22的底面相同的深度，但并不局限于此，第二沟槽32的底面可形成为相比第一沟槽20的底面更深或更浅。
第二沟槽32的侧壁部可形成为与第二沟槽32的底面形成垂直。与此不同地，第二沟槽32的侧壁部可以形成为与第二沟槽32的底面形成预定角度的倾斜。此时，倾斜角可根据蚀刻工艺而不同，但可根据GaN的晶格面具有约30至小于90的倾斜角。更具体而言，当执行干式蚀刻或湿式蚀刻时，可具有约60至70度的倾斜。
参照图33，通过选择性地蚀刻第二沟槽32之间的上部氮化物系半导体层360、第四半导体层340、第三半导体层330而形成局部性地露出第二半导体层320的第三沟槽42。第三沟槽42的侧壁部可形成为与第三沟槽42的底面形成垂直。与此不同地，第三沟槽42的侧壁部可以形成为与第三沟槽42的底面形成预定角度的倾斜。第三沟槽42可起到用于形成后述的源电极380的源接点42的功能。
参照图34，在第二沟槽32和第三沟槽42内部以及上部氮化物系半导体层360上形成栅极介电膜372。如图所示，栅极介电膜372沿着第二沟槽32的侧壁形成，且可形成为填充第三沟槽42的内部。
栅极介电膜372例如可以包括氧化物、氮化物或氧氮化物。形成栅极介电膜372的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图35，通过在第二沟槽32内部和第二沟槽32外部的栅极介电层372上形成栅极导电层，由此可形成栅电极374。此时，所述栅极导电层可形成为填充第二沟槽32的内部。栅电极374可包括p型GaN半导体，该p型GaN半导体掺杂有包含铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)或其组合的掺杂物。作为另一示例，栅电极374可包括镍(Ni)、金(Au)、钛(Ti)、铝(Al)等金属。形成栅电极374的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图36，在栅极介电膜372和栅电极374上形成层间绝缘层376。层间绝缘层376例如可以包括氧化物、氮化物或氧氮化物。形成层间绝缘层376的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图37，选择性地蚀刻层间绝缘层376和栅极介电膜372而形成绝缘层图案378和栅极介电层373。而且，在上述选择性蚀刻过程中，第三沟槽42内部的栅极介电膜372被除去，从而露出第三沟槽42。第三沟槽42至少从第四半导体层340朝下方形成，从而可露出第二半导体层320。第三沟槽42如后面所述地可以起到用于形成源电极380的源接点42的功能。在一实施例中，在形成源接点42之后，可执行热处理工艺而除去第二半导体层320和第三半导体层330之内的氢原子。
参照图38，在源接点42的内部和绝缘层图案378之间形成源电极380。源电极380可以与第三半导体层330、第四半导体层340或上部氮化物系半导体层360形成欧姆接触。源电极380例如可以包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。形成源电极380的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图39，在源电极380的上部布置散热器910。散热器910起到将氮化物系晶体管内部产生的热量传导至外部的功能。散热器910例如可以是导热率高的金属之类的材质构成的结构体。散热器910可借助接合部件912被粘贴在源电极380的上部。接合部件912例如可以包括导热率高的焊料或金属浆体，但并不局限于此，还可以包括公知的其他物质。
再次参照图39，将生长基板301与下部氮化物系半导体层302彼此分离。该分离的方法例如可以适用激光剥离(laer lift off)工艺。
参照图40，在生长基板301被分离而露出的下部氮化物系半导体层302上形成漏电极390。漏电极390可以与下部氮化物系半导体层302形成欧姆接触。漏电极390例如可以包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。形成源电极380的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。通过上述工艺，可制造出根据本发明的一实施例的氮化物系晶体管。
根据几个其他实施例，关于图38，在执行上述的形成源电极380的工艺之后，可在生长基板301上选择性地蚀刻第一半导体层305、绝缘性电流阻断层310、第二半导体层320、第三半导体层330、第四半导体层340、上部氮化物系半导体层360而露出下部氮化物系半导体层302。接着，可在下部氮化物系半导体层302上形成漏电极。通过上述工艺，可形成结合图2详述的氮化物系晶体管。额外地，还可以在源电极380的上部追加布置散热器。
图41至图52为概略性地示出根据本发明的一实施例的氮化物系晶体管的制造方法的剖视图。以下说明的实施例中，氮化物系半导体层例如可以包括AlxInyGa1-x-yN(0≤x≤1,0≤y≤1)之类的氮化物。所述氮化物系半导体层可利用例如金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition)、分子束外延(Molecular Beam Epitaxy)、氢化物气相外延(Hydride Vapor PhaseEpitaxy)之类的方法形成。对于与参照图29至图40详述的实施例的构成要素相同的构成要素，为了避免重复，以下省略其详细的说明。
参照图41，在生长基板301上依次形成掺杂为高浓度的第一型的下部氮化物系半导体层302、掺杂为第一型的氮化物系第一半导体层305、绝缘性电流阻断层310、掺杂为第二型的氮化物系第二半导体层320以及掺杂为高浓度的第一型的上部氮化物系半导体层1510。在一实施例中，下部氮化物系半导体层302可以是掺杂为高浓度的n型的GaN层，第一半导体层305可以是掺杂为相对低浓度的n型的GaN层，第二半导体层320可以是p型的GaN层，上部氮化物系半导体层1510可以是掺杂为高浓度的n型的GaN层。可将下部氮化物系半导体层302和上部氮化物系半导体层1510以约1E19/cm3以上的掺杂浓度掺杂，并可将第一半导体层305以约1E16至1E19/cm3的掺杂浓度掺杂。
绝缘性电流阻断层310可包括掺杂碳(C)或铁(Fe)的氮化物系半导体物质。根据一实施例，绝缘性电流阻断层310可以通过将四溴化碳(CBr4)或四氯化碳(CCl4)作为掺碳气体或者将二茂铁作为铁的前驱体而执行上述的金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition)、分子束外延(Molecular Beam Epitaxy)、氢化物气相外延(Hydride Vapor Phase Epitaxy)之类的方法而形成。
参照图42，形成从上部氮化物系半导体层1510延伸至第一半导体层305内部的第一沟槽62。第一沟槽62可通过选择性地蚀刻上部氮化物系半导体层1510、第二半导体层320以及绝缘性电流阻断层310的一部分而形成。第一沟槽62的侧壁部可形成为与第一沟槽62的底面形成垂直。与此不同地，第一沟槽62的侧壁部可以形成为与第一沟槽60的底面形成预定角度的倾斜。
第一沟槽62的底面可以与绝缘性电流阻断层310和第一半导体层305的交界面维持相同的高度水平，或形成于所述交界面的下侧。
参照图43，形成填充第一沟槽62的掺杂为第一型的氮化物系第三半导体层1520。第三半导体层1520可形成为填充第一沟槽62的同时，层叠于上部氮化物系半导体层1510之上。在一实施例中，第三半导体层1520可以是以约1E17至1E19/cm3的掺杂浓度掺杂的n型的GaN层。据此，第二半导体层320可被布置为由第一半导体层305、绝缘性电流阻断层310、上部氮化物系半导体层1510以及第三半导体层1520所包围。
参照图44，将第三半导体层1520平坦化而使第三半导体层1520的表面与上部氮化物系半导体层1510的表面高度一致。所述平坦化方法例如可以采用化学机械研磨法(Chemical Mechanical Polishing)、干式蚀刻法或湿式蚀刻法。
参照图45，选择性地蚀刻第三半导体层1520而形成第二沟槽72。第二沟槽72可形成在第一沟槽62的内部。根据更加具体的一实施例，第二沟槽72可通过选择性地蚀刻第三半导体层1520的工艺而形成，以使第三半导体层1520从第一沟槽62的侧壁部残存预定厚度t3、t4。残存于第二沟槽72的侧壁部的第三半导体层1520的一部分1522可通过后续工艺起到氮化物系晶体管的沟道层的功能。因此，残存的第三半导体层1520的一部分1522的厚度可考虑第二半导体层320和栅电极之间形成的耗尽区域的宽度而确定。
虽然附图中第二沟槽72的底面被表示为具有与第一沟槽62的底面相同的深度，但并不局限于此，第二沟槽72的底面可形成为相比第一沟槽62的底面更深或更浅。
参照图46，在第二沟槽72的内部、第三半导体层1520以及上部氮化物系半导体层1510上形成栅极介电膜372。栅极介电膜372可沿着第二沟槽70的侧壁和底面形成。
参照图47，通过在第二沟槽72的内部和第二沟槽72外部的栅极介电膜372上形成栅极导电层，由此可形成栅电极374。此时，所述栅极导电层可形成为填充第二沟槽72的内部。
参照图48，在栅极介电膜372和栅电极374上形成层间绝缘层376。参照图49，选择性地蚀刻层间绝缘层376、栅极介电膜372以及上部氮化物系半导体层1510而形成绝缘层图案378和栅极介电层373。而且，可形成露出一部分第二半导体层320的第三沟槽82。第三沟槽82可以起到用于形成源电极380的源接点82的功能。
参照图50，在源接点82的内部和绝缘层图案378之间形成源电极380。源电极380可以与上部氮化物系半导体层1510形成欧姆接触。
参照图51，在源电极380的上部布置散热器910。散热器910起到将氮化物系晶体管内部产生的热量传导至外部的功能。散热器910可借助接合部件912被粘贴在源电极380的上部。接合部件912例如可以包括导热率高的焊料或金属浆体，但并不局限于此，还可以包括公知的其他物质。
再次参照附图，将生长基板301与下部氮化物系半导体层302彼此分离。该分离的方法例如可以适用激光剥离(laer lift off)工艺。
参照图52，在生长基板301被分离而露出的下部氮化物系半导体层302上形成漏电极390。漏电极390可以与下部氮化物系半导体层302形成欧姆接触。通过上述工艺，可制造出根据本发明的实施例的氮化物系晶体管。
根据几个其他实施例，关于图50，在执行上述的形成源电极380的工艺之后，可在生长基板301上选择性地蚀刻第一半导体层305、绝缘性电流阻断层310、第二半导体层320、上部氮化物系半导体层1510而露出下部氮化物系半导体层302。接着，可在下部氮化物系半导体层302上形成漏电极。通过上述工艺，可形成与结合图28详述的氮化物系晶体管实质上相同的结构。额外地，还可以在源电极380的上部追加布置散热器。
图53至图69为概略性地示出根据本发明的一实施例的垂直型氮化物系晶体管的制造方法的剖视图。以下说明的实施例中，氮化物系半导体层例如可以包括AlxInyGa1-x-yN(0≤x≤1,0≤y≤1)之类的氮化物。所述氮化物系半导体层可利用例如金属有机化学气相沉积(Metal Organic Chemical VaporDeposition)、分子束外延(Molecular Beam Epitaxy)、氢化物气相外延(HydrideVapor Phase Epitaxy)之类的方法形成。
参照图53，在基板301上形成氮化物层410。基板301例如可以是硅基板、蓝宝石基板、碳化硅(SiC)基板、AlN基板之类的生长基板，但并不局限于此，只要能够满足生长氮化物系物质层的条件，则可以使用其他的基板。
氮化物层410例如可以是包括AlxInyGa1-x-yN(0≤x≤1,0≤y≤1)之类的氮化物系半导体的层。作为一实施例，当基板301为蓝宝石基板时，氮化物层410可以是GaN层。然而，在形成这样的氮化物层410的过程中，作为基板301和氮化物层410之间的晶格常数之差引起的结晶缺陷的穿透位错412可形成于氮化物层410之内。穿透位错412可相对于基板301沿上下方向形成。
参照图54，选择性地蚀刻氮化物层410而形成氮化物晶种图案415。在上述蚀刻工艺中，在蚀刻氮化物层410之后可执行追加蚀刻，以使基板301凹进预定深度。所述蚀刻工艺可通过各向异性蚀刻工艺执行，例如可以执行干式蚀刻、湿式蚀刻或其组合。
参照图55，利用氮化物晶种图案415生长氮化物缓冲层420。氮化物缓冲层210例如可以是包括AlxInyGa1-x-yN(0≤x≤1,0≤y≤1)之类的氮化物系半导体的层。氮化物缓冲层210例如可以是GaN层、AlGaN层或其层叠结构。氮化物缓冲层210可被掺杂为第一型。
氮化物缓冲层420可以被控制为以基板301为基准沿上下方向及左右方向生长。以基板301为基准沿上下方向生长的氮化物缓冲层420内部可形成有从氮化物晶种图案415延伸的穿透位错412。与此相比，可抑制以基板301为基准沿左右方向生长的氮化物缓冲层420的内部形成穿透位错412。这是因为外延生长的特性决定，沿着生长的方向，下部层的结晶缺陷保持原样的同时形成上部层的薄膜。因此，在氮化物缓冲层420以基板301为基准沿上下方向生长时，穿透位错412可形成在生长的氮化物缓冲层420之内。
参照图56，在氮化物缓冲层420上形成氮化物侧面生长用掩膜图案430。掩膜图案430可形成为，在平面图上观察时与氮化物晶种图案415重叠。氮化物侧面生长用掩膜图案430例如可以是包括氧化物、氮化物或氧氮化物的图案层。作为一例，氮化物侧面生长用掩膜图案430可以是硅氧化膜图案层。氮化物侧面生长用掩膜图案430可形成为具有非晶态结晶结构，作为一例，可以采用化学气相沉积法、蒸发法、涂覆法之类的方法形成。而且，氮化物侧面生长用掩膜图案430具有与氮化物缓冲层420彼此不同的组成和构成原子，据此可以做到氮化物缓冲层420内的穿透位错不会延伸到氮化物侧面生长用掩膜图案430内部。
参照图57，利用氮化物侧面生长用掩膜图案430而从氮化物缓冲层420生长掺杂为高浓度第一型的下部氮化物系半导体层302。接着，在下部氮化物系半导体层302上依次形成掺杂为第一型的氮化物系第一半导体层305、掺杂为第二型的氮化物系第二半导体层320以及掺杂为第一型的氮化物系第三半导体层330。
第一半导体层305、第二半导体层320、第三半导体层330只是掺杂类型不同而已，可包括相同的氮化物。当第一型是n型时，第二型可以是指p型，而当第一型是p型时，第二型可以是n型。作为一例，当掺杂为n型时，掺杂物可以使用硅(Si)，当掺杂为p型时，掺杂物可以使用铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)等。
在一实施例中，作为氮化物缓冲层420可形成掺杂为n型的GaN层，作为下部氮化物系半导体层302可形成掺杂为高浓度n型的GaN层，作为第一半导体层305可形成掺杂为n型的GaN层，作为第二半导体层320可形成掺杂为p型的GaN层，作为第三半导体层330可形成掺杂为n型的GaN层。
下部氮化物系半导体层302可从氮化物缓冲层420沿上下方向和左右方向外延生长。在外延生长工艺中可注入上述的n型掺杂物。
当下部氮化物系半导体层302从氮化物缓冲层420生长时，氮化物缓冲层420内的穿透位错412也可以一同延伸而形成在下部氮化物系半导体层302内。然而，形成在氮化物侧面生长用掩膜图案430上部的下部氮化物系半导体层302内部，穿透位错412的密度可能相对低。其原因在于，在氮化物侧面生长用掩膜图案430的上部，氮化物层不会从氮化物缓冲层420直接生长，而是从氮化物缓冲层420沿上下方向生长的下部氮化物系半导体层302的一部分沿氮化物侧面生长用掩膜图案430的侧面方向生长，由此在氮化物侧面生长用掩膜图案430的上部形成下部氮化物系半导体层302。如上所述，侧面生长的氮化物层内部，穿透位错不会从下部层延伸，因此穿透位错的密度有可能低。
参照图58，形成从第三半导体层330延伸至第一半导体层305内部的第一沟槽24。第一沟槽24可通过选择性地蚀刻第三半导体层330、第二半导体层320以及第一半导体层305的一部分而形成。第一沟槽24的侧壁部可形成为与第一沟槽24的底面形成垂直。与此不同地，第一沟槽24的侧壁部可以形成为与第一沟槽24的底面形成预定角度的倾斜。此时，倾斜角可根据蚀刻工艺而不同，但可根据GaN的晶格面具有约30至小于90的倾斜角。更具体而言，当执行干式蚀刻或湿式蚀刻时，可具有约60至70度的倾斜。
参照图59，形成填充第一沟槽24的掺杂为第一型的氮化物系第四半导体层340。第四半导体层340可形成为填充第一沟槽24的同时，层叠于第三半导体层330之上。接着，可以形成浓度高于第四半导体层340的掺杂为第一型的上部氮化物系半导体层360。在一实施例中，第四半导体层340可以是以约1E17至1E19/cm3的掺杂浓度掺杂的n型的GaN层，上部氮化物系半导体层360可以是以约1E19/cm3以上的掺杂浓度掺杂的n型GaN层。据此，第二半导体层320可被布置为由第一半导体层305、第三半导体层330、第四半导体层340包围。
参照图60，选择性地蚀刻上部氮化物系半导体层360和氮化物系第四半导体层340而形成第二沟槽34。第二沟槽34可形成在第一沟槽24的内部。
根据更加具体的一实施例，第二沟槽34可通过选择性地蚀刻第四半导体层340的工艺而形成，以使第四半导体层340从第一沟槽24的侧壁部残存预定厚度t1、t2。残存的第四半导体层340的一部分可通过后续工艺起到氮化物系晶体管的沟道层的功能。因此，残存的第四半导体层340的厚度可考虑第二半导体层320和栅电极之间形成的耗尽区域的宽度而确定。第二沟槽34可形成为具有以第三半导体层330的表面为基准而相比第二半导体层320的下部面更低的下部面。虽然附图中第二沟槽34的底面被表示为具有与第一沟槽24的底面相同的深度，但并不局限于此，第二沟槽34的底面可形成为相比第一沟槽24的底面更深或更浅。
第二沟槽34的侧壁部可形成为与第二沟槽34的底面形成垂直。与此不同地，第二沟槽34的侧壁部可以形成为与第二沟槽34的底面形成预定角度的倾斜。此时，倾斜角可根据蚀刻工艺而不同，但可根据GaN的晶格面具有约30至小于90的倾斜角。更具体而言，当执行干式蚀刻或湿式蚀刻时，可具有约60至70度的倾斜。
参照图61，通过选择性地蚀刻第二沟槽34之间的上部氮化物系半导体层360、第四半导体层340、第三半导体层330而形成局部性地露出第二半导体层320的第三沟槽44。第三沟槽44的侧壁部可形成为与第三沟槽44的底面形成垂直。与此不同地，第三沟槽44的侧壁部可以形成为与第三沟槽44的底面形成预定角度的倾斜。第三沟槽44可起到用于形成后述的源电极380的源接点44的功能。
参照图62，在第二沟槽34和第三沟槽44内部以及上部氮化物系半导体层360上形成栅极介电膜372。如图所示，栅极介电膜372沿着第二沟槽34的侧壁形成，且可形成为填充第三沟槽44的内部。
栅极介电膜372例如可以包括氧化物、氮化物或氧氮化物。形成栅极介电膜372的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图63，通过在第二沟槽34内部和第二沟槽34外部的栅极介电膜372上形成栅极导电层，由此可形成栅电极374。此时，所述栅极导电层可形成为填充第二沟槽34的内部。栅电极374可包括p型GaN半导体，该p型GaN半导体掺杂有包含铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)或其组合的掺杂物。作为另一示例，栅电极374可包括镍(Ni)、金(Au)、钛(Ti)、铝(Al)等金属。形成栅电极374的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图64，在栅极介电膜372和栅电极374上形成层间绝缘膜376。层间绝缘膜376例如可以包括氧化物、氮化物或氧氮化物。形成层间绝缘膜376的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图65，选择性地蚀刻层间绝缘膜376和栅极介电膜372而形成层间绝缘层图案378和栅极介电层图案373。而且，在上述选择性蚀刻过程中，第三沟槽44内部的栅极介电膜372被除去，从而露出第三沟槽44。第三沟槽44至少从第四半导体层340朝下方形成，从而可露出第二半导体层320。第三沟槽44如后面所述地可以起到用于形成源电极380的源接点44的功能。
参照图66，在源接点44的内部和层间绝缘层378之间形成源电极380。源电极380可以与第三半导体层330、第四半导体层340或上部氮化物系半导体层360形成欧姆接触。源电极380例如可以包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。形成源电极380的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图67，在源电极380的上部布置散热器910。散热器910起到将氮化物系晶体管内部产生的热量传导至外部的功能。散热器910例如可以是导热率高的金属之类的材质构成的结构体。散热器910可借助接合部件912被粘贴在源电极380的上部。接合部件912例如可以包括导热率高的焊料或金属浆体，但并不局限于此，还可以包括公知的其他物质。
再次参照图67，将基板301与氮化物晶种图案415及氮化物缓冲层420相互分离。该分离的方法例如可以适用激光剥离(laer lift off)工艺。
参照图68，在基板301被分离而露出的氮化物晶种图案415以及氮化物缓冲层420上形成漏电极390。漏电极390可以与氮化物缓冲层420形成欧姆接触。漏电极390例如可以包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。形成漏电极390的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。通过上述工艺，可制造出根据本发明的一实施例的氮化物系晶体管。
根据几个其他实施例，关于图66，在执行上述的形成源电极380的工艺之后，可在基板301上选择性地蚀刻第一半导体层305、第二半导体层320、第三半导体层330、第四半导体层340、上部氮化物系半导体层360而露出下部氮化物系半导体层302。接着，可在下部氮化物系半导体层302上形成漏电极392。其结果，可制造出图69所示的氮化物系晶体管。在此情况下，也可以在源电极380的上部追加布置散热器。
以下参照图68对根据本发明的实施例的垂直型氮化物系晶体管的驱动方法进行如下说明。首先，在平衡状态(equilibrium state)下，位于第二半导体层320和栅电极374之间的第四半导体层340中形成耗尽区域1610。即便源电极380和漏电极390之间施加有驱动电压，也由于耗尽区域1610妨碍电荷的移动，因此源电极380和漏电极390之间不会发生电荷传导。当栅电极374被施加阈值电压以上的电压时，耗尽区域1610被消除，从而在第四半导体层340内形成沿上下方向的沟道层。作为一实施例，在第四半导体层340包括掺杂为n型的GaN层，第二半导体层320包括掺杂为p型的GaN层的情况下，根据施加到栅电极374的所述电压，在第四半导体层340上可形成能够传导电子的沿上下方向的沟道层。所述电子从源电极380被传导至第三半导体层330之后，经由位于下方的所述沟道层、第一半导体层305、下部氮化物系半导体层302、氮化物缓冲层420而可被传导至漏电极390。在本实施例中，沿上下方向构建被栅电极374控制的沟道层，且将沟道层形成在掺杂为n型的GaN层，由此能够提高沟道层中的电荷移动率。
根据本发明的实施例的制造方法，在基板301上形成下部氮化物系半导体层302、第一半导体层305至第四半导体层340以及上部氮化物系半导体层360时，可以抑制因基板物质和氮化物系半导体物质之间的结晶晶格差而在氮化物系半导体层内产生的穿透位错的形成。据此，在上述垂直型氮化物系晶体管结构中，可以抑制通过穿透位错的源电极和漏电极之间的不期望的泄露电流的产生。
图70至图78为概略性地示出根据本发明的其他实施例的垂直型氮化物系晶体管的制造方法的剖视图。参照图70，在基板301上形成氮化物晶种图案415。接着，在基板301上形成氮化物缓冲层420，以填充氮化物晶种图案415之间。在氮化物缓冲层420上形成氮化物侧面生长用掩膜图案430。接着，利用氮化物侧面生长用掩膜图案430而从氮化物缓冲层420形成掺杂为高浓度的第一型的下部氮化物系半导体层302。
上述氮化物晶种图案415、氮化物缓冲层420、氮化物侧面生长用掩膜图案430、下部氮化物系半导体层302的组成和形成方法与参照图1至图5详述的实施例的各个组成和形成方法实质上相同。如上所述，通过利用氮化物晶种图案415的氮化物缓冲层420的侧面生长以及利用氮化物侧面生长用掩膜图案430的下部氮化物系半导体层302的侧面生长，相比于以往，可减小下部氮化物系半导体层302内部的穿透位错的密度。
参照图70，在下部氮化物系半导体层302上依次形成掺杂为第一型的氮化物系第一半导体层305、掺杂为第二型的氮化物系第二半导体层320、掺杂为高浓度的第一型的上部氮化物系半导体层1510。在一实施例中，下部氮化物系半导体层302可以是掺杂为高浓度的n型的GaN层，第一半导体层305可以是掺杂为相对低浓度的n型的GaN层，第二半导体层320可以是p型的GaN层，上部氮化物系半导体层1510可以是掺杂为高浓度的n型的GaN层。可将下部氮化物系半导体层302和上部氮化物系半导体层1510以约1E19/cm3以上的掺杂浓度掺杂，并可将第一半导体层305和第二半导体层320以约1E17至1E19/cm3的掺杂浓度掺杂。
参照图71，形成从上部氮化物系半导体层1510延伸至第一半导体层305内部的第一沟槽64。第一沟槽64可通过选择性地蚀刻上部氮化物系半导体层1510、第二半导体层320以及第一半导体层305的一部分而形成。第一沟槽64的侧壁部可形成为与第一沟槽64的底面形成垂直。与此不同地，第一沟槽64的侧壁部可以形成为与第一沟槽64的底面形成预定角度的倾斜。
参照图72，形成填充第一沟槽64的掺杂为第一型的氮化物系第三半导体层1520。据此，第二半导体层320可被布置为由第一半导体层305、上部氮化物系半导体层1510、第三半导体层1520所包围。如图所示，第三半导体层1520可以被平坦化为与上部氮化物系半导体层1510的表面具有相同的高度。
参照图73，选择性地蚀刻第三半导体层1520而形成第二沟槽74。第二沟槽74可形成在第一沟槽64的内部。根据更加具体的一实施例，第二沟槽74可通过选择性地蚀刻第三半导体层1520的工艺而形成，以使第三半导体层1520从第一沟槽64的侧壁部残存预定厚度t3、t4。残存于第二沟槽74的侧壁部的第三半导体层1520的一部分1522可通过后续工艺起到氮化物系晶体管的沟道层的功能。因此，残存的第三半导体层1520的一部分1522的厚度可考虑第二半导体层320和栅电极之间形成的耗尽区域的宽度而确定。
参照图74，在第二沟槽74的内部、第三半导体层1520以及上部氮化物系半导体层1510上形成栅极介电膜372。栅极介电膜372可沿着第二沟槽74的侧壁和底面形成。
接着，在第二沟槽74的内部和第二沟槽74外部的栅极介电层373上形成栅极导电层并实施图案化，由此可形成栅电极374。此时，所述栅极导电层可形成为填充第二沟槽74的内部。
参照图75，在栅极介电膜372和栅电极374上形成绝缘膜。接着，选择性地蚀刻所述绝缘膜、栅极介电膜372以及上部氮化物系半导体层1510而形成露出一部分第二半导体层320的第三沟槽84。在形成第三沟槽84的过程中，所述绝缘膜、栅极介电膜372被图案化，由此可以形成层间绝缘层378和栅极介电层373。第三沟槽84可以起到用于形成源电极380的源接点84的功能。
参照图76，在源接点84的内部和层间绝缘层378之间形成源电极380。源电极380。源电极380可以与上部氮化物半导体层1510形成欧姆接触。
参照图77，使用接合部件912而在源电极380的上部布置散热器910。将基板301与氮化物晶种图案415及氮化物缓冲层420相互分离。该分离的方法例如可以适用激光剥离(laer lift off)工艺。在基板301被分离而露出的氮化物晶种图案415以及氮化物缓冲层420上形成漏电极390。漏电极390可以与氮化物缓冲层420形成欧姆接触。漏电极390例如可以包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。
根据几个其他实施例，关于图76，在执行上述的形成源电极380的工艺之后，可如图78所示地在基板301上选择性地蚀刻第一半导体层305、第二半导体层320等而露出下部氮化物系半导体层302。接着，可在下部氮化物系半导体层302上形成漏电极392。额外地，还可以在源电极380的上部追加布置散热器。
图79至图93为概略性地示出根据本发明的一实施例的垂直型氮化物系晶体管的制造方法的剖视图。以下说明的实施例中，氮化物系半导体层例如可以包括AlxInyGa1-x-yN(0≤x≤1,0≤y≤1)之类的氮化物。所述氮化物系半导体层可根据利用金属有机气相沉积(Metal Organic Chemical VaporDeposition)、分子束外延(Molecular Beam Epitaxy)、氢化物气相外延(HydrideVapor Phase Epitaxy)之类的方法的外延生长法形成。
参照图79，在基板505上依次形成掺杂为高浓度的第一型的下部氮化物系半导体层510、掺杂为第一型的氮化物系第一半导体层521。基板505例如可以是硅基板、蓝宝石基板、碳化硅(SiC)基板、AlN基板之类的基板，但并不局限于此，只要能够满足生长氮化物系物质层的条件，则可以使用其他的基板。
所述第一型是指n型或p型的掺杂类型。作为一列，当掺杂为n型时，可以将硅(Si)使用为掺杂物，而当掺杂为p型时，可以将铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)等使用为掺杂物。上述掺杂可在制造所述氮化物系半导体层的过程中，将掺杂气体提供给反应器内而实现。根据一实施例，作为下部氮化物系半导体层510可形成掺杂为高浓度n型的GaN层，作为第一半导体层521可形成掺杂为n型的GaN层。
当下部氮化物系半导体层510形成在基板505上时，因构成基板505和下部氮化物系半导体层510的物质之间的晶格常数差，作为结晶缺陷的穿透位错512可能会形成在下部氮化物系半导体层510的内部。穿透位错512可相对于基板505沿上下方向形成。当第一半导体层521形成在下部氮化物系半导体层510之上时，穿透位错512可延伸至下部氮化物系半导体层510内部。这是因为，在使用外延生长法的前提下，上部层将沿着下部层的结晶结构形成。
再次参照图79，在第一半导体层上形成掩膜层530。掩膜层530例如可以包括氧化物、氮化物、氧氮化物或其两种以上的结合。掩膜层530的具体示例可以是硅氧化膜、硅氮化膜或者硅氧氮化膜。掩膜层530中上述材料膜可以形成为单层或多层的层叠结构。掩膜层530可形成为具有非晶质形态的结晶结构，作为一例，可使用化学气相沉积法、蒸发法、涂覆法等方法形成。而且，掩膜层530具有与第一半导体层521彼此不同的组成和构成原子，由此第一半导体层521内的穿透位错521可能不会延伸到掩膜层530内部。
参照图80，选择性地蚀刻掩膜层530而形成露出一部分第一半导体层521的氮化物侧面生长用掩膜图案535。上述蚀刻方法可采用各向异性蚀刻法或各向同性蚀刻法。
参照图81，从第一半导体层521以覆盖氮化物侧面生长用掩膜图案535的方式生长掺杂为第二型的氮化物系第二半导体层522。接着，在第二半导体层522上形成掺杂为第一型的氮化物系第三半导体层523。
第一半导体层521、第二半导体层522、第三半导体层523只是掺杂类型不同而已，可包括相同的氮化物。当第一型是n型时，第二型可以是指p型，而当第一型是p型时，第二型可以是n型。作为一例，当掺杂为n型时，掺杂物可以使用硅(Si)，当掺杂为p型时，掺杂物可以使用铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)等。
在一实施例中，作为下部氮化物系半导体层510可形成掺杂为高浓度n型的GaN层，作为第一半导体层521可形成掺杂为n型的GaN层，作为第二半导体层522可形成掺杂为p型的GaN层，作为第三半导体层523可形成掺杂为n型的GaN层。
第二半导体层522可从第一半导体层521沿上下方向和左右方向外延生长。在外延生长工艺中可注入上述的p型掺杂物。
在第二半导体层522从第一半导体层521生长时，第一半导体层521内的穿透位错512也可以一同延伸而形成在第二半导体层522内。然而，形成在氮化物侧面生长用掩膜图案535上部的第二半导体层522内部，穿透位错512的密度可能相对低。其原因在于，在氮化物侧面生长用掩膜图案535的上部，氮化物层不会从第一半导体层521直接生长，而是从第一半导体层521沿上下方向直接生长的第一半导体层521的一部分将方向转换到氮化物侧面生长用掩膜图案535的侧面方向而进行生长，由此在氮化物侧面生长用掩膜图案535的上部形成第二半导体层522的部分。侧面生长的氮化物层不会沿着下部层的结晶结构，因此下部层的穿透位错不会延伸。
由于第二半导体层522内的穿透位错密度低，因此从第二半导体层522外延生长的第三半导体层522内的穿透位错的密度也可能会低。
参照图82，形成从第三半导体层523延伸至第一半导体层521内部的第一沟槽16。第一沟槽16可通过选择性地蚀刻第三半导体层523、第二半导体层522以及氮化物侧面生长用掩膜图案535以及第一半导体层521而形成。与此不同地，第一沟槽16可使用对于氮化物侧面生长用掩膜图案535表现出蚀刻选择比的蚀刻配方选择性地蚀刻第三半导体层523、第二半导体层522以及第一半导体层521而形成。此时，第一沟槽16可自组装(self-assembly)于氮化物侧面生长用掩膜图案535上，以贯通氮化物侧面生长用掩膜图案535之间的区域。第一沟槽16的侧壁部可以形成为与第一沟槽16的底面形成垂直。与此不同地，第一沟槽16的侧壁部可以形成为与第一沟槽16的底面形成预定角度的倾斜。此时，倾斜角可根据蚀刻工艺而不同，但可根据GaN的晶格面具有约30至小于90度的倾斜角。更具体而言，当执行干式蚀刻或湿式蚀刻时，可具有约60至70度的倾斜。
参照图83，形成填充第一沟槽16的掺杂为第一型的氮化物系第四半导体层524。第四半导体层524可形成为填充第一沟槽16的同时，层叠于第三半导体层523之上。接着，可以形成浓度高于第四半导体层524的掺杂为第一型的上部氮化物系半导体层540。在一实施例中，第四半导体层524可以是以约1E17至1E19/cm3的掺杂浓度掺杂的n型的GaN层，上部氮化物系半导体层540可以是以约1E19/cm3以上的掺杂浓度掺杂的n型GaN层。据此，第二半导体层522可被布置为由第三半导体层523、第四半导体层524以及氮化物侧面生长用掩膜图案535所包围。
参照图84，选择性地蚀刻上部氮化物系半导体层540和第四半导体层524而形成第二沟槽26。第二沟槽26可形成在第一沟槽16的内部。
根据更加具体的一实施例，第二沟槽26可通过选择性地蚀刻第四半导体层524的工艺而形成，以使第四半导体层524从第一沟槽16的侧壁部残存预定厚度t1、t2。残存的第四半导体层524的一部分可通过后续工艺起到垂直型氮化物系晶体管的沟道层的功能。因此，残存的第四半导体层524的厚度可考虑第三半导体层523和栅电极之间形成的耗尽区域的宽度而确定。如图所示，第二沟槽26的底面可具有与第一沟槽16的底面相同的深度，但并不局限于此，第二沟槽26的底面可形成为相比第一沟槽16的底面更深或更浅。
第二沟槽26的侧壁部可形成为与第二沟槽26的底面形成垂直。与此不同地，第二沟槽26的侧壁部可以形成为与第二沟槽26的底面形成预定角度的倾斜。此时，倾斜角可根据蚀刻工艺而不同，但可根据GaN的晶格面具有约30至小于90角的倾斜角。更具体而言，当执行干式蚀刻或湿式蚀刻时，可具有约60至70度的倾斜。
参照图85，通过选择性地蚀刻第二沟槽26之间的上部氮化物系半导体层540、第四半导体层524而形成部分性地露出第三半导体层523的第三沟槽36。第三沟槽36的侧壁部可形成为与第三沟槽36的底面形成垂直。与此不同地，第三沟槽36的侧壁部可以形成为与第三沟槽36的底面形成预定角度的倾斜。第三沟槽36可起到用于形成后述的源电极570的源接点36的功能。
参照图86，在第二沟槽26和第三沟槽36内部以及上部氮化物系半导体层540上形成栅极介电膜552。如图所示，栅极介电膜552沿着第二沟槽26的侧壁形成，且可形成为填充第三沟槽36的内部。
栅极介电膜552例如可以包括氧化物、氮化物或氧氮化物。形成栅极介电膜552的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图87，通过在第二沟槽26内部和第二沟槽26外部的栅极介电膜552上形成栅极导电层并执行图案化，由此可形成栅电极554。此时，所述栅极导电层可形成为填充第二沟槽26的内部。栅电极554可包括掺杂有包含铍(Be)、镁(Mg)、钙(Ca)、碳(C)、铁(Fe)、锰(Mn)或其组合的掺杂物的p型GaN半导体。作为另一示例，栅电极554可包括镍(Ni)、金(Au)、钛(Ti)、铝(Al)等金属。形成栅电极554的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图88，在栅极介电膜552和栅电极554上形成层间绝缘膜560。层间绝缘膜560例如可以包括氧化物、氮化物、氧氮化物。形成层间绝缘膜560的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图89，选择性地蚀刻层间绝缘膜560和栅极介电膜552而形成层间绝缘层562和栅极介电层553。而且，在上述选择性蚀刻过程中，第三沟槽36内部的栅极介电膜552被除去，从而露出第三沟槽36。第三沟槽36至少从第四半导体层524朝下方形成，从而可露出第三半导体层523。第三沟槽36如后面所述地可以起到用于形成源电极570的源接点36的功能。
参照图90，在源接点36的内部和层间绝缘层562之间形成源电极570。源电极570可以与第四半导体层524或上部氮化物系半导体层540形成欧姆接触。源电极570例如可以包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。形成源电极570的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。
参照图91，在源电极570的上部布置散热器910。散热器910起到将垂直型氮化物系晶体管内部产生的热量传导至外部的功能。散热器910例如可以是导热率高的金属之类的材质构成的结构体。散热器910可借助接合部件912被粘贴在源电极570的上部。接合部件912例如可以包括导热率高的焊料或金属浆体，但并不局限于此，还可以包括公知的其他物质。
再次参照图91，将基板505与下部氮化物系半导体层510彼此分离。该分离的方法例如可以适用激光剥离(laer lift off)工艺。
参照图92，在基板505被分离而露出的下部氮化物系半导体层510上形成漏电极580。漏电极580可以与下部氮化物系半导体层510形成欧姆接触。漏电极580例如可以包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合。形成漏电极580的方法例如可以采用化学气相沉积法、溅射法、原子层沉积法、蒸发法等。通过上述工艺，可制造出根据本发明的一实施例的氮化物系晶体管。
根据几个其他实施例，关于图90，在执行上述的形成源电极570的工艺之后，可在基板505上选择性地蚀刻第一半导体层521、第二半导体层522、氮化物侧面生长用掩膜图案535、第三半导体层523、第四半导体层524、上部氮化物系半导体层540而露出下部氮化物系半导体层510。接着，可在下部氮化物系半导体层510上形成漏电极582。其结果，可制造出图93示出的氮化物系晶体管。额外地，还可以在源电极570的上部追加布置散热器。
以下参照图92对根据本发明的实施例的垂直型氮化物系晶体管的驱动方法进行如下说明。首先，在平衡状态(equilibrium state)下，位于第二半导体层522和栅电极554之间的第四半导体层524中形成耗尽区域(未图示)。即便源电极570和漏电极580之间施加有驱动电压，也由于耗尽区域妨碍电荷的移动，因此源电极570和漏电极580之间不会发生电荷传导。当栅电极554被施加阈值电压以上的电压时，耗尽区域被消除，从而在第四半导体层524内形成沿上下方向的沟道层。作为一实施例，在第四半导体层524包括掺杂为n型的GaN层，第二半导体层522包括掺杂为p型的GaN层的情况下，根据施加到栅电极554的所述电压，在第四半导体层524上可形成能够传导电子的沿上下方向的沟道层。所述电子从源电极570被传导至上部氮化物系半导体层540之后，经由位于下方的所述沟道层、第一半导体层521、下部氮化物系半导体层510而可被传导至漏电极580。在本实施例中，沿上下方向构建被栅电极554控制的沟道层，且将沟道层形成在掺杂为n型的GaN层，由此能够提高沟道层中的电荷移动率。
图94至图104为概略性地示出根据本发明的一实施例的垂直型氮化物系晶体管的制造方法的剖视图。参照图94，准备参照图81说明的上述基板结构体。即，在基板505上层叠下部氮化物系半导体层510、第一半导体层521、第二半导体层522以及第三半导体层523。第二半导体层522可利用氮化物侧面生长用掩膜图案535而从第一半导体层521外延生长。
参照图95，在第三半导体层523上形成掺杂为高浓度的第一型的上部氮化物系半导体层1540。在一实施例中，作为下部氮化物系半导体层510可形成掺杂为高浓度n型的GaN层，作为第一半导体层521可形成掺杂为n型的GaN层，作为第二半导体层522可形成掺杂为p型的GaN层，作为第三半导体层523可形成掺杂为n型的GaN层，作为上部氮化物系半导体层1540可以形成掺杂为高浓度n型的GaN层。
参照图96，形成从上部氮化物系半导体层1540延伸至第一半导体层521内部的第一沟槽46。第一沟槽46可通过选择性地蚀刻上部氮化物系半导体层1540、第三半导体层523、第二半导体层522、氮化物侧面生长用掩膜图案535以及第一半导体层521而形成。第一沟槽46的侧壁部可形成为与第一沟槽46的底面形成垂直。与此不同地，第一沟槽46的侧壁部可以形成为与第一沟槽46的底面形成预定角度的倾斜。此时，倾斜角可根据蚀刻工艺而不同，但可根据GaN的晶格面具有约30至小于90度的倾斜角。更具体而言，当执行干式蚀刻或湿式蚀刻时，可具有约60至70度的倾斜。
参照图97，形成填充第一沟槽46的掺杂为第一型的氮化物系第四半导体层1550。第四半导体层1550可填充第一沟槽46，且被平坦化为具有与上部氮化物系半导体层1540相同的表面。据此，第三半导体层523可被布置为由第二半导体层522、上部氮化物系半导体层1540以及第四半导体层1550所包围。
参照图98，选择性地蚀刻第四半导体层1550而形成第二沟槽56。第二沟槽56可形成在第一沟槽46的内部。根据更加具体的一实施例，第二沟槽56可通过选择性地蚀刻第四半导体层1550的工艺而形成，以使第四半导体层1550从第一沟槽46的侧壁部残存(即，图中的第四半导体层的一部分1552)预定厚度t3、t4。残存的第四半导体层1550的一部分1552可通过后续工艺起到垂直型氮化物系晶体管的沟道层的功能。因此，残存的第四半导体层1552的厚度可考虑第三半导体层523和栅电极之间形成的耗尽区域的宽度而确定。如图所示，第二沟槽56的底面可具有与第一沟槽46的底面相同的深度，但并不局限于此，第二沟槽56的底面可形成为相比第一沟槽46的底面更深或更浅。
参照图99，在第二沟槽56的内部、第四半导体层1552以及上部氮化物系半导体层1540上形成栅极介电膜552。栅极介电膜552可沿着第二沟槽56的侧壁和底面形成。
接着，在第二沟槽56的内部和第二沟槽56外部的栅极介电膜552上形成栅极导电层并执行图案化，由此形成栅电极554。此时，所述栅极导电层可形成为填充第二沟槽56的内部。
参照图100，在栅极介电膜552和栅电极554上形成绝缘膜。接着，选择性地蚀刻所述绝缘膜、栅极介电膜552以及上部氮化物系半导体层1540而形成露出一部分第三半导体层523的第三沟槽66。在形成第三沟槽66的过程中，所述绝缘膜、栅极介电膜552被图案化，由此可以形成层间绝缘层562和栅极介电层553。第三沟槽66可以起到用于形成源电极570的源接点66的功能。
参照图101，在源接点66的内部和层间绝缘层562之间形成源电极570。源电极570可以与上部氮化物系半导体层1540形成欧姆接触。
参照图102，使用接合部件912而在源电极570的上部布置散热器910。接着，将基板505与下部氮化物系半导体层510相互分离。该分离的方法例如可以适用激光剥离(laer lift off)技术。参照图103，在基板505被分离而露出的下部氮化物系半导体层510上形成漏电极580。漏电极580可以与下部氮化物系半导体层510形成欧姆接触。漏电极580例如可以包括钛(Ti)、铝(Al)、钯(Pd)、钨(W)、镍(Ni)、铬(Cr)、铂(Pt)、金(Au)、银(Ag)或其组合
根据几个其他实施例，关于图101，在执行上述的形成源电极570的工艺之后，可在基板505上选择性地蚀刻第一半导体层521、第二半导体层522、第三半导体层523、氮化物侧面生长用掩膜图案535而露出下部氮化物系半导体层510。接着，可在下部氮化物系半导体层510上形成漏电极582。其结果，可制造出图104示出的氮化物系晶体管。额外地，还可以在源电极570的上部追加布置散热器。
以上参照附图和实施例进行了说明，但本领域的熟练的技术人员应能够理解，在不脱离权利要求书中记载的技术思想的范畴之内，可以对本申请公开的实施例进行各种修改和变更。

Claims (13)

1.一种氮化物系晶体管的制造方法，包括如下步骤：
(a)在生长基板上依次形成掺杂为第一型的氮化物系第一半导体层、掺杂为第二型的氮化物系第二半导体层以及掺杂为第一型的氮化物系第三半导体层；
(b)形成从所述第三半导体层延伸至所述第一半导体层的内部的第一沟槽；
(c)形成填充所述第一沟槽的掺杂为第一型的氮化物系第四半导体层；
(d)在所述第四半导体层的内部形成第二沟槽；
(e)在所述第二沟槽内部形成栅电极；
(f)形成与所述第三半导体层和所述第四半导体层中的至少一个电连接的源电极；
(g)形成与所述第一半导体层电连接的漏电极。
2.一种垂直型氮化物系晶体管的制造方法，包括如下步骤：
(a)在生长基板上依次形成掺杂为高浓度的第一型的下部氮化物系半导体层、掺杂为低浓度的第一型的氮化物系第一半导体层、掺杂为第二型的氮化物系第二半导体层以及掺杂为第一型的氮化物系第三半导体层；
(b)形成从所述第三半导体层延伸至所述第一半导体层内部的第一沟槽；
(c)形成填充所述第一沟槽并层叠于所述第三半导体层上的掺杂为第一型的氮化物系第四半导体层；
(d)在所述第四半导体层上形成掺杂为高浓度的第一型的上部氮化物系半导体层；
(e)至少将所述上部氮化物系半导体层和所述第四半导体层选择性地蚀刻，从而形成第二沟槽；
(f)在所述第二沟槽内部形成栅电极；
(g)形成与所述上部氮化物系半导体层形成欧姆接触，并与所述上部氮化物系半导体层接触的源电极；
(h)形成与所述下部氮化物系半导体层形成欧姆接触，并与所述下部氮化物系半导体层接触的漏电极。
3.一种垂直型氮化物系晶体管的制造方法，包括如下步骤：
(a)在生长基板上依次形成掺杂为高浓度的第一型的下部氮化物系半导体层、掺杂为第一型的氮化物系第一半导体层、掺杂为第二型的氮化物系第二半导体层以及掺杂为高浓度的第一型的上部氮化物系半导体层；
(b)形成从所述上部氮化物系半导体层延伸至所述第一半导体层内部的第一沟槽；
(c)形成填充所述第一沟槽的掺杂为第一型的氮化物系第三半导体层；
(d)选择性地蚀刻所述第三半导体层，从而在所述第一沟槽内形成第二沟槽；
(e)在所述第二沟槽的内部形成栅电极；
(f)形成与所述上部氮化物系半导体层形成欧姆接触，并与所述上部氮化物系半导体层接触的源电极；
(g)形成与所述下部氮化物系半导体层形成欧姆接触，并与所述下部氮化物系半导体层接触的漏电极。
4.一种氮化物系晶体管，包括：
掺杂为第一型的氮化物系第一半导体区域；
布置于所述第一半导体区域的内部，并掺杂为第二型的一对氮化物系第二半导体图案；
布置于所述第一半导体区域上的掺杂为高浓度的第一型的氮化物系第三半导体区域；
布置于垂直贯通所述一对第二半导体图案之间的所述第一半导体区域的沟槽的底面和侧壁上的栅极介电层；
布置于由所述栅极介电层包围的所述沟槽内的栅电极；
与所述第三半导体区域电连接的源电极；
与所述第一半导体区域电连接的漏电极。
5.一种垂直型氮化物系晶体管的制造方法，包括如下步骤：
(a)在生长基板上依次形成掺杂为第一型的氮化物系第一半导体层、绝缘性电流阻断层、掺杂为第二型的氮化物系第二半导体层以及掺杂为第一型的氮化物系第三半导体层；
(b)形成从所述第三半导体层延伸至所述第一半导体层内部的第一沟槽；
(c)形成填充所述第一沟槽的掺杂为第一型的氮化物系第四半导体层；
(d)在所述第四半导体层的内部形成第二沟槽；
(e)在所述第二沟槽内部形成栅电极；
(f)形成与所述第三半导体层和所述第四半导体层中的至少一个电连接的源电极；
(g)形成与所述第一半导体层电连接的漏电极。
6.一种垂直型氮化物系晶体管的制造方法，包括如下步骤：
(a)在生长基板上依次形成掺杂为高浓度的第一型的下部氮化物系半导体层、掺杂为低浓度的第一型的氮化物系第一半导体层、绝缘性电流阻断层、掺杂为第二型的氮化物系第二半导体层以及掺杂为第一型的氮化物系第三半导体层；
(b)形成从所述第三半导体层延伸至所述第一半导体层内部的第一沟槽；
(c)形成填充所述第一沟槽并层叠于所述第三半导体层上的掺杂为第一型的氮化物系第四半导体层；
(d)在所述第四半导体层上形成掺杂为高浓度的第一型的上部氮化物系半导体层；
(e)至少将所述上部氮化物系半导体层和所述第四半导体层选择性地蚀刻而在所述第一沟槽内形成第二沟槽；
(f)在所述第二沟槽内部形成栅电极；
(g)形成与所述上部氮化物系半导体层形成欧姆接触，并与所述上部氮化物系半导体层接触的源电极；
(h)形成与所述下部氮化物系半导体层形成欧姆接触，并与所述下部氮化物系半导体层接触的漏电极。
7.一种垂直型氮化物系晶体管的制造方法，包括如下步骤：
(a)在生长基板上依次形成掺杂为高浓度的第一型的下部氮化物系半导体层、掺杂为第一型的氮化物系第一半导体层、绝缘性电流阻断层、掺杂为第二型的氮化物系第二半导体层以及掺杂为高浓度的第一型的上部氮化物系半导体层；
(b)形成从所述上部氮化物系半导体层延伸至所述第一半导体层内部的第一沟槽；
(c)形成填充所述第一沟槽的掺杂为第一型的氮化物系第三半导体层；
(d)选择性地蚀刻所述第三半导体层而在所述第一沟槽内形成第二沟槽；
(e)在所述第二沟槽内部形成栅电极；
(f)形成与所述上部氮化物系半导体层形成欧姆接触，并与所述上部氮化物系半导体层接触的源电极；
(g)形成与所述下部氮化物系半导体层形成欧姆接触，并与所述下部氮化物系半导体层接触的漏电极。
8.一种垂直型氮化物系晶体管，包括：
掺杂为第一型的氮化物系第一半导体区域；
布置于所述第一半导体区域的内部，并掺杂为第二型的一对氮化物系第二半导体图案；
布置于所述第一半导体区域和所述第二半导体图案的下面之间的绝缘性电流组断层图案；
布置于所述第一半导体区域上的掺杂为高浓度的第一型的氮化物系第三半导体区域；
布置于垂直贯通所述一对第二半导体图案之间的所述第一半导体区域的沟槽的底面和侧壁上的栅极介电层；
布置于由所述栅极介电层包围的所述沟槽内的栅电极；
与所述第三半导体区域电连接的源电极；
与所述第一半导体区域电连接的漏电极。
9.一种垂直型氮化物系晶体管的制造方法，包括如下步骤：
(a)在基板上形成氮化物晶种图案；
(b)在所述基板上形成氮化物缓冲层，以填充所述氮化物晶种图案之间；
(c)在所述氮化物晶种图案上部的所述氮化物缓冲层上形成氮化物侧面生长用掩膜图案；
(d)以覆盖所述氮化物侧面生长用掩膜图案的方式从所述氮化物缓冲层生长掺杂为高浓度的第一型的下部氮化物系半导体层；
(e)在所述下部氮化物系半导体层上依次形成掺杂为第一型的氮化物系第一半导体层、掺杂为第二型的氮化物系第二半导体层以及掺杂为第一型的氮化物系第三半导体层；
(f)形成从所述第三半导体层延伸至所述第一半导体层内部的第一沟槽；
(g)形成填充所述第一沟槽并层叠于所述第三半导体层上的掺杂为第一型的氮化物系第四半导体层；
(h)在所述第四半导体层上形成掺杂为高浓度的第一型的上部氮化物系半导体层；
(i)至少将所述上部氮化物系半导体层和所述第四半导体层选择性地蚀刻，从而在所述第一沟槽内形成第二沟槽；
(j)在所述第二沟槽内部形成栅电极；
(k)形成分别与所述上部氮化物系半导体层和所述下部氮化物系半导体层形成欧姆接触的源电极和漏电极。
10.一种垂直型氮化物系晶体管的制造方法，包括如下步骤：
(a)在基板上形成氮化物晶种图案；
(b)在所述基板上形成氮化物缓冲层，以填充所述氮化物晶种图案之间；
(c)在所述氮化物晶种图案上部的所述氮化物缓冲层上形成氮化物侧面生长用掩膜图案；
(d)以覆盖所述氮化物侧面生长用掩膜图案的方式从所述氮化物缓冲层生长掺杂为高浓度的第一型的下部氮化物系半导体层；
(e)在所述下部氮化物系半导体层上依次形成掺杂为第一型的氮化物系第一半导体层、掺杂为第二型的氮化物系第二半导体层以及掺杂为高浓度的第一型的上部氮化物系半导体层；
(f)形成从所述上部氮化物系半导体层延伸至所述第一半导体层内部的第一沟槽；
(g)形成填充所述第一沟槽的掺杂为第一型的氮化物系第三半导体层；
(h)选择性地蚀刻所述第三半导体层而在所述第一沟槽内形成第二沟槽；
(i)在所述第二沟槽内部形成栅电极；
(j)形成与所述上部氮化物系半导体层形成欧姆接触，并与所述上部氮化物系半导体层接触的源电极；
(k)形成与所述下部氮化物系半导体层形成欧姆接触，并与所述下部氮化物系半导体层接触的漏电极。
11.一种垂直型氮化物系晶体管的制造方法，包括如下步骤：
(a)在基板上形成掺杂为第一型的氮化物系第一半导体层；
(b)在所述第一半导体层上形成氮化物侧面生长用掩膜图案；
(c)以覆盖所述氮化物侧面生长用掩膜图案的方式从所述第一半导体层生长掺杂为第二型的氮化物系第二半导体层；
(d)在所述第二半导体层上形成掺杂为第一型的氮化物系第三半导体层；
(e)形成从所述第三半导体层延伸至所述第一半导体层内部的第一沟槽；
(f)形成填充所述第一沟槽的掺杂为第一型的氮化物系第四半导体层；
(g)在所述第四半导体层的内部形成第二沟槽；
(h)在所述第二沟槽的内部形成栅电极；
(i)形成与所述第四半导体层电连接的源电极；
(j)形成与所述第一半导体层电连接的漏电极。
12.一种垂直型氮化物系晶体管的制造方法，包括如下步骤：
(a)在基板上形成掺杂为高浓度的第一型的下部氮化物系半导体层和掺杂为第一型的氮化物系第一半导体层；
(b)在所述第一半导体层上形成氮化物侧面生长用掩膜图案；
(c)以覆盖所述氮化物侧面生长用掩膜图案的方式从所述第一半导体层生长掺杂为第二型的氮化物系第二半导体层；
(d)在所述第二半导体层上形成掺杂为第一型的氮化物系第三半导体层；
(e)形成从所述第三半导体层延伸至所述第一半导体层内部的第一沟槽；
(f)形成填充所述第一沟槽的掺杂为第一型的氮化物系第四半导体层；
(g)在所述第四半导体层上形成掺杂为高浓度的第一型的上部氮化物系半导体层；
(h)至少将所述上部氮化物系半导体层和所述第四半导体层选择性地蚀刻，从而在所述第一沟槽内形成第二沟槽；
(i)在所述第二沟槽内部形成栅电极；
(j)形成与所述上部氮化物系半导体层形成欧姆接触，并与所述上部氮化物系半导体层接触的源电极；
(k)形成与所述下部氮化物系半导体层形成欧姆接触，并与所述下部氮化物系半导体层接触的漏电极。
13.一种垂直型氮化物系晶体管的制造方法，包括如下步骤：
(a)在基板上形成掺杂为高浓度的第一型的下部氮化物系半导体层和掺杂为第一型的氮化物系第一半导体层；
(b)在所述第一半导体层上形成氮化物侧面生长用掩膜图案；
(c)以覆盖所述氮化物侧面生长用掩膜图案的方式从所述第一半导体层生长掺杂为第二型的氮化物系第二半导体层；
(d)在所述第二半导体层上形成掺杂为第一型的氮化物系第三半导体层和掺杂为高浓度的第一型的上部氮化物系半导体层；
(e)形成从所述上部氮化物系半导体层延伸至所述第一半导体层的内部的第一沟槽；
(f)形成填充所述第一沟槽的掺杂为第一型的氮化物系第四半导体层；
(g)选择性地蚀刻所述第四半导体层，从而在所述第一沟槽内形成第二沟槽；
(h)在所述第二沟槽内部形成栅电极；
(i)形成与所述上部氮化物系半导体层形成欧姆接触，并与所述上部氮化物系半导体层接触的源电极；
(j)形成与所述下部氮化物系半导体层形成欧姆接触，并与所述下部氮化物系半导体层接触的漏电极。
CN201410433051.3A 2013-08-28 2014-08-28 氮化物系晶体管及其制造方法 Pending CN104425618A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR10-2013-0102768 2013-08-28
KR20130102768A KR20150025303A (ko) 2013-08-28 2013-08-28 트렌치형 게이트 전극을 구비하는 질화물계 트랜지스터 및 이의 제조 방법
KR1020130127810A KR102066587B1 (ko) 2013-10-25 2013-10-25 수직형 질화물계 트랜지스터의 제조 방법
KR10-2013-0127760 2013-10-25
KR10-2013-0127810 2013-10-25
KR1020130127760A KR102135569B1 (ko) 2013-10-25 2013-10-25 전류차단층을 구비하는 수직형 질화물계 트랜지스터 및 이의 제조 방법
KR1020130142826A KR20150059346A (ko) 2013-11-22 2013-11-22 수직형 질화물계 트랜지스터의 제조 방법
KR10-2013-0142826 2013-11-22

Publications (1)

Publication Number Publication Date
CN104425618A true CN104425618A (zh) 2015-03-18

Family

ID=51392139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410433051.3A Pending CN104425618A (zh) 2013-08-28 2014-08-28 氮化物系晶体管及其制造方法

Country Status (4)

Country Link
US (1) US20150060943A1 (zh)
EP (1) EP2843708A1 (zh)
JP (1) JP5909531B2 (zh)
CN (1) CN104425618A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783995A (zh) * 2015-11-24 2017-05-31 意法半导体股份有限公司 导通状态阻抗降低的常闭型晶体管及其制造方法
CN110164978A (zh) * 2018-02-14 2019-08-23 联华电子股份有限公司 半导体装置以及其制作方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2881982B1 (en) 2013-12-05 2019-09-04 IMEC vzw Method for fabricating cmos compatible contact layers in semiconductor devices
KR20150065240A (ko) * 2013-12-05 2015-06-15 서울반도체 주식회사 누설전류 억제 구조물을 구비하는 질화물계 트랜지스터
JP6565223B2 (ja) * 2015-03-05 2019-08-28 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US9865725B2 (en) * 2015-04-14 2018-01-09 Hrl Laboratories, Llc III-nitride transistor with trench gate
WO2017100141A1 (en) * 2015-12-10 2017-06-15 IQE, plc Iii-nitride structures grown silicon substrates with increased compressive stress
WO2018063165A1 (en) * 2016-09-27 2018-04-05 Intel Corporation Non-planar gate thin film transistor
JP6666305B2 (ja) * 2017-06-09 2020-03-13 株式会社東芝 半導体装置及びその製造方法
JP6804690B2 (ja) * 2018-02-23 2020-12-23 三菱電機株式会社 半導体装置
JP7193349B2 (ja) * 2019-01-04 2022-12-20 株式会社東芝 半導体装置
JP7204491B2 (ja) * 2019-01-08 2023-01-16 株式会社東芝 半導体装置
KR20210061198A (ko) 2019-11-19 2021-05-27 삼성전자주식회사 반도체 구조체, 이를 포함하는 트랜지스터 및 트랜지스터의 제조방법
WO2023228605A1 (ja) * 2022-05-24 2023-11-30 株式会社ジャパンディスプレイ 積層構造体とその作製方法、および積層構造体を含む半導体装置
DE102023200123A1 (de) 2023-01-10 2024-07-11 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines vertikalen Halbleiterbauelements mit epitaktisch gewachsener III-V-Epitaxie unter mehrmaliger Verwendung des Substrats sowie entsprechendes Halbleiterbauelement, insbesondere auf der Basis von Gallium-Nitrid

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145011A1 (en) * 2003-01-24 2004-07-29 Industrial Technology Research Institute Trench power MOSFET in silicon carbide and method of making the same
CN101416289A (zh) * 2006-03-28 2009-04-22 日本电气株式会社 场效应晶体管
US20100038681A1 (en) * 2008-08-15 2010-02-18 Masahiro Sugimoto Transistor
US20120138951A1 (en) * 2010-05-18 2012-06-07 Panasonic Corporation Semiconductor chip and process for production thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044209A (ja) * 1999-07-27 2001-02-16 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置の製造方法
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
JP4446869B2 (ja) * 2004-11-24 2010-04-07 トヨタ自動車株式会社 へテロ接合型のｉｉｉ−ｖ族化合物半導体装置とその製造方法
JP2008210936A (ja) * 2007-02-26 2008-09-11 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2012114104A (ja) * 2009-02-24 2012-06-14 Hitachi Ltd 蓄積型絶縁ゲート型電界効果型トランジスタ
JP2012104568A (ja) * 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
EP2721640A1 (en) 2011-06-20 2014-04-23 The Regents Of The University Of California Current aperture vertical electron transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145011A1 (en) * 2003-01-24 2004-07-29 Industrial Technology Research Institute Trench power MOSFET in silicon carbide and method of making the same
CN101416289A (zh) * 2006-03-28 2009-04-22 日本电气株式会社 场效应晶体管
US20100038681A1 (en) * 2008-08-15 2010-02-18 Masahiro Sugimoto Transistor
US20120138951A1 (en) * 2010-05-18 2012-06-07 Panasonic Corporation Semiconductor chip and process for production thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783995A (zh) * 2015-11-24 2017-05-31 意法半导体股份有限公司 导通状态阻抗降低的常闭型晶体管及其制造方法
CN110164978A (zh) * 2018-02-14 2019-08-23 联华电子股份有限公司 半导体装置以及其制作方法
CN110164978B (zh) * 2018-02-14 2022-06-21 联华电子股份有限公司 半导体装置以及其制作方法

Also Published As

Publication number Publication date
EP2843708A1 (en) 2015-03-04
US20150060943A1 (en) 2015-03-05
JP2015046599A (ja) 2015-03-12
EP2843708A8 (en) 2015-04-15
JP5909531B2 (ja) 2016-04-26

Similar Documents

Publication Publication Date Title
CN104425618A (zh) 氮化物系晶体管及其制造方法
JP4645034B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
KR102059101B1 (ko) 터널 전계 효과 트랜지스터
JP6918302B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2014154887A (ja) 垂直型ガリウムナイトライドトランジスタおよびその製造方法
US9502544B2 (en) Method and system for planar regrowth in GaN electronic devices
JP6755892B2 (ja) 半導体装置
US10236352B2 (en) Method for manufacturing a semiconductor device
JP2007005764A (ja) 半導体装置とその製造方法
US11217707B2 (en) Schottky device and method of manufacturing the same
JP2012019186A (ja) 窒化物系半導体素子及びその製造方法
JP2003209127A (ja) 半導体装置及び半導体装置の製造方法
JP4645753B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP6804690B2 (ja) 半導体装置
JP2007115861A (ja) へテロ接合トランジスタ
JP2007053226A (ja) 半導体装置およびその製造方法
JP5270997B2 (ja) Ｉｉｉ族窒化物系化合物半導体基板とその製造方法
KR20150012019A (ko) 질화물계 트랜지스터 및 이의 제조 방법
KR102066587B1 (ko) 수직형 질화물계 트랜지스터의 제조 방법
KR102135569B1 (ko) 전류차단층을 구비하는 수직형 질화물계 트랜지스터 및 이의 제조 방법
US20240088286A1 (en) Nitride-based semiconductor circuit and method for manufacturing the same
WO2023130337A1 (en) Nitride-based semiconductor circuit and method for manufacturing thereof
KR20170000612A (ko) 노멀리-오프를 구현하는 질화물계 트랜지스터
KR20160102613A (ko) 질화물계 게이트 유전층을 구비하는 질화물계 트랜지스터
KR20150059346A (ko) 수직형 질화물계 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150318

WD01 Invention patent application deemed withdrawn after publication