CN101416289A - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN101416289A
CN101416289A CNA2007800119080A CN200780011908A CN101416289A CN 101416289 A CN101416289 A CN 101416289A CN A2007800119080 A CNA2007800119080 A CN A2007800119080A CN 200780011908 A CN200780011908 A CN 200780011908A CN 101416289 A CN101416289 A CN 101416289A
Authority
CN
China
Prior art keywords
iii
gate electrode
nitride semiconductor
layer
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800119080A
Other languages
English (en)
Inventor
中山达峰
安藤裕二
宫本广信
冈本康宏
井上隆
大田一树
村濑康裕
黑田尚孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101416289A publication Critical patent/CN101416289A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种场效应晶体管(100)包括包含异质结的III－V族氮化物半导体层结构；彼此分离地形成在所述III－V族氮化物半导体层结构上的源电极(105)和漏电极(106)；栅电极(110)，其布置在所述源电极(105)和所述漏电极(106)之间；以及绝缘层(107)，其在所述栅电极(110)和所述漏电极(106)之间的区域内和在所述源电极(105)和所述栅电极(110)之间的区域内，通过与所述III－V族氮化物半导体层结构接触来布置。栅电极(110)的一部分掩埋在所述III－V族氮化物半导体层结构内，并且在所述III－V族氮化物半导体层与所述绝缘层(107)之间的界面的栅电极侧端与所述栅电极(110)隔离。

Description

场效应晶体管
技术领域
本发明涉及场效应晶体管。
背景技术
报导了一种结构，其使用氮化硅(SiN)膜来作为在具有氮化铝镓/氮化镓(AlGaN/GaN)的异质结以减少电流崩塌的异质结场效应晶体管(HJFET)结构内的钝化膜。
在非专利文献1中报导了一种结构，其使用在AlGaN/GaN上布置的SiNx膜来作为钝化膜，其中掩埋了栅电极。图4是图解了对应于在这样的文献内所述的结构的场效应晶体管的配置的剖视图。
在图4中所示的场效应晶体管1000内，在硅(Si)衬底1001上生长氮化铝(AlN)成核层1002、(Al，Ga)N缓冲层1003和GaN缓冲层1004，并且形成源电极1006和漏电极1007并且进行所述元件的隔离，然后形成SiNx绝缘膜1008，并且进行干蚀刻过程以去除所述SiNx绝缘膜的一部分，并且进一步掩埋栅电极1009以形成器件。
[非专利文献1]
题目为“Material，Process，and Device Development of GaN-BasedHFETs on Silicon Substrate”，由包括J.W.Johnson的15个作者撰写，Electrochemical Society Proceedings，pp.2004-2006，vol.405。
然而，在常规的场效应晶体管内，与诸如砷化镓的其他的III-V族的化合物半导体相比较，由于AlGaN的压电效应的影响，在SiNx/AlGaN界面存在更多的界面态，因此显示出基本上等同于在栅电极周围的漏电极的电势的电势。因此，经由在包括SiNx/AlGaN界面和栅电极的部分内的SiNx/AlGaN界面而产生泄漏电流，而不是通过AlGaN层的肖特基接触那样的泄漏，最终引起栅极泄漏。
发明内容
按照本发明的一个方面，提供了一种场效应晶体管，其包括：III-V族氮化物半导体层结构，其包含异质结；彼此相间隔的源电极和漏电极，其形成在所述III-V族氮化物半导体层结构上；栅电极，其布置在所述源电极和所述漏电极之间；以及覆盖层，其提供在所述栅电极和所述漏电极之间的区域内或者在所述源电极和所述栅电极之间的区域内的所述III-V族氮化物半导体层结构上并且与其接触，其中栅电极的一部分掩埋在所述III-V族氮化物半导体层结构内，并且其中所述III-V族氮化物半导体层与所述覆盖层的界面的栅电极一侧的端部与所述栅电极相间隔。
因为栅电极未与在本发明内其中建立了更多的界面态的在所述III-V族氮化物半导体层和所述覆盖层之间的界面接触，因此不存在通过这样的界面的泄漏通道，因此显示肖特基特性，其中所有的栅极电流流过包括肖特基电极-III-V族氮化物半导体层的结构。因此，可以实现栅极泄漏电流的减少，允许在较高电压下的操作和/或在较高功率下的操作。
除了上述之外，这些构成的每个的任意组合或者在诸如过程、器件、用于使用所述器件的方法等的本发明的类别之间的转换也可以在本发明的范围内。
如上所述，因为按照本发明在III-V族氮化物半导体层和覆盖层的界面的栅电极一侧的端部与栅电极相间隔，因此可以有效地抑制栅极泄漏电流的产生。
附图说明
通过下面结合附图的特定的优选实施方案的描述，本发明的上述和其他目的、优点和特征将变得更清楚。
图1是图解在一个实施方案中的半导体器件的配置的剖视图；
图2是图解在一个实施方案中的半导体器件的配置的剖视图；
图3是图解用于制造图1的半导体器件的方法的剖视图；
图4是图解常规的半导体器件的配置的剖视图；以及
图5是图解在一个实施方案中的半导体器件的配置的剖视图。
具体实施方式
下面参见附图说明本发明的优选实施方案。在所有的附图内，向在多个附图中共同出现的元件分配相同的附图标记，并且不重复其详细说明。
(第一实施方案)
图1是图解本发明的操作的配置的横截面结构图。在图1中所示的场效应晶体管100包括具有异质结的III-V族氮化物半导体层结构(缓冲层102、载流子移动层103和载流子提供层104)。所述III-V族氮化物半导体层结构包括电子移动层(载流子移动层103)和提供在载流子移动层103上并且与其接触的电子提供层(载流子提供层104)。
源电极105和漏电极106彼此相间隔地形成在构成所述III-V族氮化物半导体层结构的载流子提供层104上。另外，栅电极110布置在源电极105和漏电极106之间。栅电极110的一部分掩埋在所述III-V族氮化物半导体层结构内，并且更具体而言在载流子提供层104内。
在栅电极110和漏电极106之间的区域内或者在源电极105和栅电极110之间的区域内，提供覆盖层(绝缘膜107)以便其与构成所述III-V族氮化物半导体层结构的载流子提供层104接触。在本实施方案中，将说明使用单层的绝缘膜来用作覆盖层的一种示例性实现方式。
除了上述之外，虽然在本实施方案和随后的实施方案中配置的示例实现方式以在栅电极110和漏电极106之间的整体区域上或者在源电极105和栅电极110之间的整体区域上的载流子提供层104上提供绝缘膜107，但是绝缘膜107可以不形成在栅电极110和漏电极106之间的整体区域上或者在源电极105和栅电极110之间的整体区域上。
在场效应晶体管100内，载流子提供层104和绝缘膜107的界面的栅电极110一侧的端部与栅电极110相间隔。另外，提供绝缘膜107以便其与栅电极110的侧表面接触，并且载流子提供层104的侧表面在与绝缘膜107接触的其区域下与栅电极110相间隔。
另外，在载流子提供层104内提供了一个凹进部分(在图3(b)内的凹进部分113)，并且提供栅电极110以便在沿着栅极长度的剖视图内与凹进部分113的底表面接触，并且在栅电极110的侧表面和凹进部分113的侧表面之间提供了间隙112。栅电极110的侧表面通过间隙112而与载流子提供层104的侧表面相间隔，并且被配置使得其间不接触。在沿着栅极长度的剖视图内，间隙112的长度例如大于0nm并且小于50nm。
凹进部分113由例如后述的凹进蚀刻过程形成，并且在沿着栅极长度的剖视图内，凹进部分113的侧表面被从栅电极110的侧表面向源电极105的侧面或者漏电极106的侧面拉回。
另外，提供绝缘膜107以便其与栅电极110的漏电极106侧表面接触，并且栅电极110包括形成在绝缘膜107上的场板，其向漏电极106的侧面突出以形成帽檐形的形状。
下面进一步说明所述每个层的具体配置。在本实施方案中，所述III-V族氮化物半导体层结构由缓冲层102、载流子移动层103和载流子提供层104构成，它们以此顺序沉积在衬底101上。
例如，蓝宝石、碳化硅、氮化镓(III)(GaN)或者氮化铝(AlN)等通常可以用于本实施方案的衬底101。
另外，缓冲层102由第一III-V族氮化物半导体材料构成。用于所述第一III-V族氮化物半导体材料的典型材料包括例如GaN、氮化铟(InN)、AlN和这三种III-V族氮化物半导体材料的混合物。然而，为了形成第一III-V族氮化物半导体材料，可以在衬底101和缓冲层102之间布置由GaN、InN、AlN和这三种III-V族氮化物半导体材料的混合物构成的成核层。另外，可以在第一III-V族氮化物半导体材料内添加诸如硅(Si)、硫(S)、氧(O)、硒(Se)等的n型杂质和/或诸如铍(Be)、碳(C)、镁(Mg)等的p型杂质。
载流子移动层103由第二III-V族氮化物半导体材料构成。用于所述第二III-V族氮化物半导体材料的典型材料包括例如GaN、InN、AlN和这三种III-V族氮化物半导体材料的混合物。另外，可以在第二III-V族氮化物半导体材料内添加诸如Si、S、O、Se等的n型杂质和/或诸如Be、C、Mg等的p型杂质。然而，在减少由于在第二III-V族氮化物半导体材料内的杂质浓度的提高引起的库仑散射的影响而导致的电子的迁移率的退化上，所述杂质浓度可以优选为1 x 1017cm-3或者更低。
另外，载流子提供层104由第三III-V族氮化物半导体材料构成。载流子提供层104可以由例如纤维锌矿形式的III-V族氮化物半导体材料构成。典型的第三III-V族氮化物半导体材料包括例如GaN、InN、AlN和这三种III-V族氮化物半导体材料的混合物。作为选择，可以使用AlGaN、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)等来用于第三III-V族氮化物半导体材料。然而，在本实施方案中，第三III-V族氮化物半导体材料由显示比第二III-V族氮化物半导体材料更小的电子亲合性的材料或者组合物构成。另外，可以在第三III-V族氮化物半导体材料内添加诸如Si、S、O、Se等的n型杂质和/或诸如Be、C、Mg等的p型杂质。
载流子移动层103和载流子提供层104的组合的一个具体实例通常包括使用GaN层来作为载流子移动层103并且使用AlGaN层来作为载流子提供层104的配置。
而且，所述III-V族氮化物半导体层结构由能够在与栅电极110的底表面接触的区域内产生压电电荷的化合物构成。
而且，用于绝缘膜107的典型材料包括由例如Si、Mg、铪(Hf)、Al、钛(Ti)和钽(Ta)的一种或多种与氧(O)和氮(N)的一种或多种构成的化合物。具体地，包括包含Si和N的化合物，并且更具体而言，包括SiN膜、氮氧化硅(SiON)膜和氮碳化硅(SiCN)膜。这可以进一步有效地抑制可能在栅电极110和漏电极106之间产生的崩塌，以便可以获得显示减少的电流崩塌和具有较低的栅极泄漏电流的较高输出的改进的晶体管。
而且，用于钝化膜111的典型材料包括由例如Si、Mg、Hf、Al、Ti和Ta的一种或多种与O和N的一种或多种构成的化合物。而且，可以使用诸如有机树脂膜等的有机材料来用作钝化膜111。
接着，将参见图1和图3(a)到图3(c)来说明用于制造半导体器件100的方法。图3(a)到图3(c)是图解制造图1所示的场效应晶体管100的方法的剖视图。
首先，如图3(a)内所示，由第一III-V族氮化物半导体材料构成的缓冲层102、由第二III-V族氮化物半导体材料构成的载流子移动层103和由第三III-V族氮化物半导体材料构成的载流子提供层104连续地形成在衬底101上。其后，在载流子提供层104上形成源电极105和漏电极106。而且，在源电极105和漏电极106之间的区域内的载流子提供层104上沉积绝缘膜107。
接着，如图3(b)所示，进行凹进蚀刻过程以形成凹进部分113，其在源电极105和漏电极106之间的预定区域内的载流子提供层104的内部上延伸通过绝缘膜107。在这种情况下，选择性地去除绝缘膜107的预定区域以形成通孔，并且进一步，去除在这样的通孔正下方的区域内载流子提供层104的部分以在载流子提供层104内形成凹进表面114。
而且，当形成凹进表面114时，形成凹进部分113，以便凹进表面114的宽度，即凹进宽度109，大于在沿着栅极长度的剖视图内的绝缘膜107内的开口108的宽度。
更具体地，首先，作为用于形成栅电极110的区域的掩模形成在绝缘膜107上，并且在用于形成栅电极110的区域内选择性地蚀刻去除绝缘膜107。在这种情况下，例如，使用用于在载流子提供层104上选择性地蚀刻绝缘膜107的蚀刻剂气体来进行干蚀刻过程。当绝缘膜107是诸如二氧化硅(SiO2)、SiN等的包含硅的膜时，典型的蚀刻剂气体包括例如四氟化碳(CF4)或者六氟化硫(SF6)。
随后，去除在绝缘膜107上形成的掩模。然后，通过绝缘膜107的掩模将载流子提供层104蚀刻到预定深度。在这种情况下，例如，使用用于选择性地在绝缘膜107上蚀刻载流子提供层104的蚀刻剂气体来进行干蚀刻过程。当绝缘膜107是诸如SiO2、SiN等的包含硅的膜时，典型的蚀刻剂气体包括例如含氯气体。这允许沿着深度方向蚀刻载流子提供层104，并且也允许侧面蚀刻，因此形成锥形几何形状的凹进部分113，其在绝缘膜107下的下部具有更大的直径。
在以这种方式形成凹进部分113后，形成栅电极110以突出在绝缘膜107之上，同时掩埋对应于在凹进表面114内的绝缘膜107内的开口宽度108的区域(图3(c))。在这种情况下，形成栅电极110使得与源电极105的侧面相比较，在漏电极106的侧面的突出部分的宽度更大。这在凹进部分113的栅电极110的侧表面和载流子提供层104的侧表面之间形成间隙112。
然后，沉积钝化膜111以在源电极105和漏电极106之间的区域内覆盖绝缘膜107和栅电极110的上表面。通过上述的步骤来获得图1所示的场效应晶体管100。
因为按照本实施方案栅电极110不与包含其中形成的多个界面态的绝缘膜107/载流子提供层104界面接触，更具体而言不与SiN/AlGaN界面接触，所以不存在通过这样的界面的泄漏通道，因此显示肖特基特性，其中所有的栅极电流通过肖特基电极载流子提供层104(例如AlGaN层)。因此，可以提供减少的栅极泄漏电流，允许在较高电压下的操作和在较高功率下的操作。
而且，因为在本实施方案中在栅电极110的源电极105侧和漏电极106侧提供了间隙112，因此可以进一步确定地减少栅极泄漏电流。
(第二实施方案)
图2是图解在本实施方案中的场效应晶体管的配置的剖视图。
图2所示的场效应晶体管200的基本配置类似于在第一实施方案中的上述场效应晶体管100(图1)的基本配置。在场效应晶体管200内，缓冲层202、载流子移动层203和载流子提供层204也以此顺序沉积在衬底201上。而且，在载流子提供层204上提供了源电极206和漏电极207，并且在这些电极之间的区域内提供凹进栅极结构的栅电极211。在源电极206和漏电极207之间的区域内，绝缘膜208和栅电极211的上表面涂有钝化膜212。
然而，在本实施方案中，在载流子提供层204和绝缘膜208之间布置了盖层205。而且，提供了在栅电极211的侧面的间隙213，其从绝缘膜208的下表面在栅电极211的整个侧表面上延伸。
而且，在场效应晶体管200内，在载流子提供层204上提供的覆盖层是具有绝缘膜(绝缘膜208)的多层构件，所述绝缘膜包含硅(Si)和氮(N)。这样的多层构件由例如III-V族氮化物半导体层(盖层205)和提供来在盖层205上接触的绝缘膜208构成。
下面说明每个层的具体配置。在场效应晶体管200内，衬底201的典型材料包括例如蓝宝石碳化硅、GaN、AlN等。
而且，缓冲层202由第一III-V族氮化物半导体材料构成，并且这样的材料通常可以包括例如GaN、InN、AlN和这三种III-V族氮化物半导体材料的混合物。然而，可以在衬底201和缓冲层202之间布置由GaN、InN、AlN和这三种III-V族氮化物半导体材料的混合物构成的成核层，以形成第一半导体材料。另外，可以在所述第一III-V族氮化物半导体材料内添加诸如Si、S、O、Se等的n型杂质和/或诸如Be、C、Mg等的p型杂质。
载流子移动层203由第二III-V族氮化物半导体材料构成，并且这样的材料通常可以包括例如GaN、InN、AlN和这三种III-V族氮化物半导体材料的混合物。另外，可以在所述第二III-V族氮化物半导体材料内添加诸如Si、S、O、Se等的n型杂质和/或诸如Be、C、Mg等的p型杂质。然而，在更有效地减少由于在第二III-V族氮化物半导体材料内的杂质浓度的提高引起的库仑散射的影响而导致的电子的迁移率的退化上，所述杂质浓度可以优选为1 x 1017cm-3或者更低。
载流子提供层204由第三III-V族氮化物半导体材料构成。所述第三III-V族氮化物半导体材料可以由例如纤维锌矿形式的III-V族氮化物半导体材料构成。典型的第三III-V族氮化物半导体材料包括例如GaN、InN、AlN和这三种III-V族氮化物半导体材料的混合物。作为选择，可以使用AlGaN、InGaN、AlGaInN等来用于第三III-V族氮化物半导体材料。然而，同样在本实施方案中，第三III-V族氮化物半导体材料由显示比第二III-V族氮化物半导体材料更小的电子亲合性的材料或者组合物构成。另外，可以在第三III-V族氮化物半导体材料内添加诸如Si、S、O、Se等的n型杂质和/或诸如Be、C、Mg等的p型杂质。
盖层205由第四III-V族氮化物半导体材料构成，并且这样的材料通常可以包括例如GaN、InN、AlN和这三种III-V族氮化物半导体材料的混合物。然而，在本实施方案中，所述第四III-V族氮化物半导体材料由显示比第三III-V族氮化物半导体材料更大的电子亲合性的材料或者组合物构成。在栅电极211和漏电极207之间的电子提供层204上提供了由这样的材料构成的层，以便可以将在电子提供层204内存在的负极性电荷保持与电子提供层204分离。因此，可以有效地抑制崩塌的产生。另外，可以在第四III-V族氮化物半导体材料内添加诸如Si、S、O、Se等的n型杂质和/或诸如Be、C、Mg等的p型杂质。
而且，用于绝缘膜208的典型材料包括例如列为用于图1的场效应晶体管100的绝缘膜107的材料。更具体地，用于绝缘膜107的典型材料包括由Si、Mg、Hf、Al、Ti和钽(Ta)的一种或多种与O和N的一种或多种构成的化合物。
而且，用于钝化膜212的典型材料包括由例如Si、Mg、Hf、Al、Ti和Ta的一种或多种与O和N的一种或多种构成的化合物。而且，可以使用诸如有机树脂膜等的有机材料来用作钝化膜212。
接着，将说明用于制造场效应晶体管200的方法。可以通过使用例如用于制造场效应晶体管100(图1)的方法来制造所述场效应晶体管200。
首先，由第一III-V族氮化物半导体材料构成的缓冲层202、由第二III-V族氮化物半导体材料构成的载流子移动层203、由第三III-V族氮化物半导体材料构成的载流子提供层204和由第四III-V族氮化物半导体材料构成的盖层205以此顺序形成在衬底201上。
接着，在用于形成源电极206和漏电极207的区域内选择性地去除盖层205以暴露载流子提供层204的表面。然后，源电极206和漏电极207形成为与载流子提供层204接触。
然后，在源电极206和漏电极207之间的区域内，沉积与盖层205的上表面接触的绝缘膜208。
随后，在源电极206和漏电极207之间的区域内，选择性地去除绝缘膜208和载流子提供层204的预定区域以形成延伸通过其并且具有预定开口宽度209的通孔，并且进一步去除盖层205的一部分以制造凹进的结构，其具有预定凹进宽度210的凹进表面214。除了上述之外，当形成凹进结构时，也形成凹入部分，使得在本实施方案中载流子提供层204的凹进宽度210大于在绝缘膜208内的开口宽度209。例如，可以使用在第一实施方案中所述的方法来形成所述凹进部分。
然后，形成栅电极211，使得在绝缘膜208内提供的通孔完全插入，并且插入对应于在凹进的结构内的开口宽度209的区域。在这种情况下，形成栅电极211以从凹进结构内部突出到绝缘膜208之上。而且，形成栅电极211，以便与源电极206的侧面相比较，在漏电极207的侧面的突出宽度更大。
而且，在源电极206和漏电极207之间的区域内，沉积钝化膜212，其覆盖衬底201的整个器件形成表面。通过上述的过程来获得图2所示的场效应晶体管200。
因为在本实施方案中，具有压电电荷的载流子提供层204和盖层205之间的界面的栅电极211一侧的端部与栅电极211相间隔，因此也可以获得与在第一实施方案中获得的类似的有益效果。而且，因为在本实施方案中，盖层205和绝缘膜208之间的界面的栅电极211一侧的端部与栅电极211相间隔，因此除了在载流子提供层204和盖层205之间的界面之外，可以进一步有效地减少栅极泄漏电流。
(第三实施方案)
另一种III-V族氮化物半导体层可以进一步提供在第一实施方案(图1)中所示的场效应晶体管100内的载流子提供层104上或者与其接触，并且栅电极可以部分掩埋在这样的半导体层内。
图5是图解本实施方案的场效应晶体管的配置的剖视图。虽然图5所示的场效应晶体管的基本配置类似于图1所示的上述的场效应晶体管100的基本配置，但是其间的差别是提供在其上部并且与其接触的载流子提供层104和肖特基层115的多层构件，取代图1的载流子提供层104。提供源电极105和漏电极106使得其与肖特基层115的上表面接触，并且提供栅电极110使得其与在肖特基层115内提供的凹进表面114接触。
虽然在第一实施方案中，在与栅电极110接触的表面中的载流子提供层104上引起拉伸应变，但是在本实施方案中，在III-V族氮化物半导体层结构内在与栅电极110接触的层内引起压缩应变。具体地，在肖特基层115内引起压缩应变。依赖于缓冲层和载流子提供层的组成，这样的肖特基层通常包括例如GaN层、InGaN层。
在图5所示的场效应晶体管内，肖特基层115和绝缘膜107的界面的栅电极110一侧的端部与栅电极110相间隔，并且在栅电极110的侧表面提供了间隙112。因此，可以获得与在第一实施方案中获得的类似的有益效果。
产生电荷的界面的端部与栅电极110相间隔，以减少在除了其中像在第一实施方案中那样在与绝缘膜107的界面的III-V族氮化物半导体层结构(载流子提供层104)内产生的负电荷的配置之外，还在其中在本实施方案中那样在与绝缘膜107的界面在III-V族氮化物半导体层结构(肖特基层115)内产生了正电荷的所述配置内的栅极泄漏电流。
而且，因为在本实施方案中提供栅电极110使得其下表面与肖特基层115接触，因此与图1所示的配置相比较，可以进一步抑制栅极泄漏电流。
虽然已经参见附图充分地描述了本发明的优选实施方案，但是提供这些实施方案仅旨在说明本发明，并且除了上述之外的各种修改也是可行的。
例如，虽然上面已经示例性地描述了其中载流子提供层和直接在其上布置的层的界面的栅电极一侧的端部与栅电极相间隔的配置，但是如下配置可以是足够的：从载流子提供层、直接在其上布置的层和栅电极选择的两个的界面与另一个相间隔。例如，可以配置使得栅电极和载流子提供层的界面与直接在载流子提供层上的覆盖层相间隔。
实施例
在下面的实施例内，制造场效应晶体管，其具有SiN膜，所述SiN膜直接提供在由AlGaN构成的载流子提供层上或者通过其间的GaN层提供在由AlGaN构成的载流子提供层上。
(实施例1)
本实施例涉及在第一实施方案中描述的场效应晶体管。下面将参照图1进行描述。本实施例的场效应晶体管通过第一实施方案所述的步骤制造。
在本实施例内，使用c面([0001]面)碳化硅(SiC)衬底来作为衬底101。
使用AlN层(厚度：200nm)来用于构成缓冲层102的第一III-V族氮化物半导体材料。使用GaN载流子移动层(厚度：1000nm)来用于构成载流子移动层103的第二III-V族氮化物半导体材料。而且，使用AlGaN载流子提供层(Al含量比例0.3，厚度：35nm)来用于构成载流子提供层104的第三III-V族氮化物半导体材料。
使用Ti/Al(Ti层的厚度：10nm，Al层的厚度：200nm)来用于源电极105和漏电极106。而且，Ni/Au(Ni层的厚度：10nm，Au层的厚度：200nm)用于栅电极110。
SiN膜(厚度：80nm)用于绝缘膜107，绝缘膜107的开口宽度108设置为500nm。而且，去除深度25nm的第三III-V族氮化物半导体材料104的上表面的区域以形成凹进。凹进表面114的凹进宽度109设置为520nm。
而且，SiON膜(厚度：80nm)用于钝化膜111。
具有这样的结构的场效应晶体管制造出来，并且发现显示肖特基特性，其中所有的栅极电流通过AlGaN层，并且未产生通过SiN/AlGaN界面的泄漏通道，因为栅电极110未与绝缘膜107/载流子提供层104界面或者具体地SiN/AlGaN界面接触，实现了减少栅极泄漏电流。
虽然在本实施例内SiC用于衬底，但是作为选择可以使用其他类型的基底诸如蓝宝石。而且，虽然在本实施例内使用SiC衬底的c面([0001]面)，但是可用的面可以是III-V族氮化物半导体的生长保持其c轴取向继续进行并且沿着与在本实施方案中相同的方向产生压电效应的面，具体地，其可能向任意取向倾斜大约55度。然而，因为过大的倾斜引起获得更好的结晶性的困难，因此优选提供在10度内的向任意取向的倾斜。
类似地，虽然在本实施例内将GaN层用于载流子移动层103，但是作为选择可以使用GaN、InN、AlN和诸如InGaN层的这三种III-V族氮化物半导体材料的混合物来用于载流子移动层103。
类似地，作为选择可以使用期望的厚度来用于每层的厚度。然而，因为本实施例的第三和第四层的每个的晶格常数不等同于第二层的晶格常数，因此优选使用小于用于产生位错的临界厚度的厚度。
而且，虽然在本实施例内在由GaN构成的载流子移动层103内未注入杂质，但是可以注入诸如Si、S、O、Se等的n型杂质和/或诸如Be、C、Mg等的p型杂质。然而，因为在载流子移动层103内的过高的杂质浓度引起库仑散射的影响而导致电子迁移率的退化，因此所述杂质浓度可以更优选为1 x 1017cm-3或者更低。
而且，虽然在本实施例内Ti/Al用于源电极105和漏电极106，但是在本实施例内能够产生与在载流子提供层104内的AlGaN的欧姆接触的金属可以足以用于源电极105和漏电极106的材料，并且例如可以使用钨(W)、钼(Mo)、Si、Ti、铂(Pt)、铌(Nb)、Al、金(Au)等，或者也可以使用沉积了多种这些金属的结构。
类似地，虽然在本实施例内Ni/Au用于栅电极110的金属材料，但是作为选择可以使用期望的金属，只要与III-V族氮化物半导体材料产生肖特基接触。
而且，虽然在本实施例内在凹进结构的制造中去除了距离第三III-V族氮化物半导体材料的表面的超过深度25nm的部分，但是可以进行半导体的任何任意深度的用于形成凹进的去除，并且可以进行所述去除以去除第三III-V族氮化物半导体材料的整体厚度。然而，去除的半导体的较小的深度使得通过使用凹进结构而实现的用于改善击穿电压和减少电流崩塌的效果恶化，另一方面，去除的半导体的较大的深度减少了在栅电极110正下方的区域内的载流子而提高了电阻，因此去除的半导体材料的深度可用优选在半导体的原始沉积的厚度的30％到70％的范围内。
而且，虽然在本实施例内开口宽度108设置为500nm并且凹进表面114的长度、即凹进宽度109设置为520nm，但是对应于栅极宽度的开口宽度108可以依赖于所使用的频率设置为期望的宽度。
而且，凹进宽度109可以大于开口宽度108，并且可以设置为期望的宽度。然而，因为按照本发明人的调查，与开口宽度108相比较的更大的凹进宽度109趋向于提供相当大的电流崩塌，因此优选凹进宽度109和开口宽度108之间的差是100nm，或者换句话说，在栅电极110和凹进的III-V族氮化物半导体的侧表面之间的间隙112的宽度优选等于或者小于50nm。
而且，虽然在本实施例内栅电极110的帽檐(visor)形成为在漏电极106的侧面比在源电极105的侧面更长，但是在源极105的侧面的帽檐可以形成为等同于或者大于在漏电极106的侧面的帽檐。然而，在源电极105的侧面的过长的帽檐因为栅极电容的提高而可能相对于改善击穿电压和减少电流崩塌的有益效果引起增益的较大降低，因此优选所述源电极105的侧面的帽檐比在漏电极106的侧面的帽檐更短。
(实施例2)
本实施例涉及在第二实施方案中所述的场效应晶体管。下面参见图2来进行说明，在本实施例内，通过在第二实施方案中的所述的步骤来制造本实施例的场效应晶体管。
在这种情况下，使用c面([0001]面)碳化硅(SiC)衬底来用于衬底201。
而且，使用AlN层(厚度：200nm)来用于构成缓冲层202的第一III-V族氮化物半导体材料。使用GaN载流子移动层(厚度：1000nm)来用于构成载流子移动层203的第二III-V族氮化物半导体材料。使用AlGaN载流子提供层(Al含量比例0.25，厚度：40nm)来用于构成载流子提供层204的第三III-V族氮化物半导体材料。而且，使用GaN盖层(厚度：10nm)来用于构成盖层205的第四III-V族氮化物半导体材料。
而且，使用Ti/Al(Ti层的厚度：10nm，Al层的厚度：200nm)来用于源电极206和漏电极207。而且，使用Ni/Au(Ni层的厚度：10nm，Au层的厚度：200nm)来用于栅电极211。
使用SiON膜(厚度：80nm)来用于绝缘膜208，并且绝缘膜208的开口宽度209设置为700nm。而且，去除20nm深度的第三III-V族氮化物半导体材料和第四III-V族氮化物半导体材料的区域以形成凹进。凹进宽度210设置为780nm。
而且，使用SiON膜(厚度：80nm)来用于钝化膜212的材料。
这样的结构提供了肖特基特性，其中所有的栅极电流通过AlGaN层，并且没有通过AlGaN/GaN界面和GaN/SiON界面的泄漏通道，因为栅电极211未与载流子提供层204/盖层205界面、或者具体地AlGaN/GaN界面和盖层205/绝缘膜208或者具体地GaN/SiON界面接触，实现减小栅极泄漏电流。
虽然在本实施例内使用SiC来用于衬底201，但是作为选择可以使用其他类型的衬底诸如蓝宝石。
而且，虽然在本实施例内使用SiC衬底的c面([0001]面)，但是可用的面可以是III-V族氮化物半导体的生长保持其c轴取向继续进行并且沿着与在本实施方案中相同的方向产生压电效应的面，更具体地，其可能向任意方向倾斜大约55度。然而，因为过大的倾斜引起获得更好的结晶性的困难，因此优选提供在10度内的向任意取向的倾斜。
类似地，虽然在本实施例内将GaN层用于载流子移动层203，但是作为选择可以使用GaN、InN、AlN和诸如InGaN层的这三种III-V族氮化物半导体材料的混合物来用于载流子移动层203。
类似地，作为选择可以使用期望的厚度来用于每层的厚度。然而，因为本实施例的第三和第四层的每个的晶格常数不等同于第二层的晶格常数，因此优选使用小于用于产生位错的临界厚度的厚度。
而且，虽然在本实施例内在由GaN构成的载流子移动层203内未注入杂质，但是可以注入诸如Si、S、O、Se等的n型杂质和/或诸如Be、C、Mg等的p型杂质。然而，考虑到抑制由在载流子移动层203内的过高的杂质浓度引起库仑散射的影响而导致电子迁移率的退化，所述杂质浓度可以优选为1 x 1017cm-3或者更低。
而且，虽然在本实施例内Ti/Al用于源电极206和漏电极207，但是在本实施例内能够产生与在载流子提供层204内AlGaN的欧姆接触的金属可以足以用于源电极206和漏电极207，并且例如也可以使用W、Mo、Si、Ti、Pt、Nb、Al、Au等，或者也可以使用沉积了多种这些金属的结构。
类似地，虽然在本实施例内Ni/Au用于栅电极211，但是作为选择可以使用期望的金属，只要与III-V族氮化物半导体材料产生肖特基接触。
而且，虽然在本实施例内在凹进结构的制造中去除了距离第三III-V族氮化物半导体材料的表面的超过深度20nm的部分，但是可以进行半导体的任何任意深度的用于形成凹进的去除，并且可以进行所述去除以去除第三III-V族氮化物半导体材料的整体厚度。
然而，去除的半导体的过小的深度使得通过使用凹进结构而实现的用于改善击穿电压和减少电流崩塌的效果恶化。另一方面，去除的半导体的更大的深度减少了在栅极下的载流子而提高了电阻。因此，去除的半导体材料的深度优选在半导体的原始沉积的厚度的30％到70％的范围内。
而且，虽然在本实施例内开口宽度209设置为700nm并且凹进表面的长度即凹进表面214的凹进宽度210设置为780nm，但是对应于栅极长度的开口宽度209可以依赖于所使用的频率设置为期望的宽度。
而且，凹进宽度210可以大于开口宽度209，并且可以设置为期望的宽度。但是，因为按照本发明人的调查，与开口宽度209相比较的较大的凹进宽度210趋向于提供相当大的电流崩塌，因此优选凹进宽度210和开口宽度209之间的差是100nm，或者换句话说，在栅电极和凹进的III-V族氮化物半导体的侧表面之间的间隙、即间隙213的宽度优选等于或者小于50nm。
而且，虽然在本实施例内栅电极211的帽檐形成为在漏电极207的侧面比在源电极206的侧面更长，但是在源极206的侧面的帽檐可以形成为等同于或者大于在漏电极207的侧面的帽檐。然而，在源电极206的侧面的过长的帽檐因为栅极电容的提高而可能相对于改善击穿电压和减少电流崩塌的有益效果引起增益的较大降低，因此优选所述源电极206的侧面的帽檐比在漏电极207的侧面的帽檐更短。
权利要求书(按照条约第19条的修改)
1.一种场效应晶体管，其包括：
III-V族氮化物半导体层结构，其包含异质结；
彼此相间隔的源电极和漏电极，其形成在所述III-V族氮化物半导体层结构上；
栅电极，其布置在所述源电极和所述漏电极之间；以及
覆盖层，其提供在所述栅电极和所述漏电极之间的区域内或者在所述源电极和所述栅电极之间的区域内的所述III-V族氮化物半导体层结构之上并且与其接触，
其中，所述III-V族氮化物半导体层结构包括III-V族氮化物半导体层，在该III-V族氮化物半导体层中产生应变，
其中，所述栅电极的一部分掩埋在所述III-V族氮化物半导体层结构内并与具有在其中产生的应变的所述III-V族氮化物半导体层接触，并且
其中，具有在其中产生的应变的所述III-V族氮化物半导体层与所述覆盖层的界面的栅电极一侧的端部与所述栅电极相间隔。
2.根据权利要求1的场效应晶体管，
其中，在所述III-V族氮化物半导体层结构内提供凹进部分，
其中，提供所述栅电极使其与所述凹进部分的底表面接触，并且
其中，在沿着栅极长度的剖视图内，在所述栅电极的侧表面和所述凹进部分的侧表面之间提供间隙。
3.根据权利要求2的场效应晶体管，
其中，在沿着栅极长度的剖视图内的所述间隙的长度大于0nm并且小于50nm。
4.根据权利要求1的场效应晶体管，
其中，提供所述覆盖层使其与所述栅电极的侧表面接触，并且其中，在沿着栅极长度的剖视图内，在与所述覆盖层接触的区域下，所述III-V族氮化物半导体层结构的侧表面与所述栅电极相间隔。
5.根据权利要求1-4中任一项的场效应晶体管，
其中，所述III-V族氮化物半导体层结构包括电子移动层和提供在所述电子移动层上并且与其接触的电子提供层，并且
其中，提供所述源电极和所述漏电极使其与所述电子提供层接触，并且所述栅电极的一部分掩埋在所述电子提供层内。
6.根据权利要求5的场效应晶体管，
其中，所述电子移动层是氮化镓(GaN)层，并且所述电子提供层是氮化铝镓(AlGaN)层。
7.根据权利要求1-6中任一项的场效应晶体管，
其中，所述覆盖层是包含硅(Si)和氮(N)的绝缘膜。
8.根据权利要求1-6中任一项的场效应晶体管，
其中，所述覆盖层是包括绝缘膜的多层构件，所述绝缘膜包含硅(Si)和氮(N)。
9.根据权利要求8的场效应晶体管，
其中，所述多层构件由III-V族氮化物半导体层和所述绝缘膜构成，所述绝缘膜提供在所述III-V族氮化物半导体层结构上并且与其接触。
10.根据权利要求1-9中任一项的场效应晶体管，
其中，在所述III-V族氮化物半导体层结构内与所述栅电极接触的层内引起压缩应变。
11.根据权利要求1-10中任一项的场效应晶体管，
其中，所述覆盖层提供在所述栅电极的所述漏电极一侧的侧表面上并且与其接触，并且
其中，所述栅电极包括在所述覆盖层上形成的场板，所述场板向所述漏电极一侧突出以形成帽檐形的形状。

Claims (11)

1.一种场效应晶体管，其包括：
III-V族氮化物半导体层结构，其包含异质结；
彼此相间隔的源电极和漏电极，其形成在所述III-V族氮化物半导体层结构上；
栅电极，其布置在所述源电极和所述漏电极之间；以及
覆盖层，其提供在所述栅电极和所述漏电极之间的区域内或者在所述源电极和所述栅电极之间的区域内的所述III-V族氮化物半导体层结构之上并且与其接触，
其中，所述栅电极的一部分掩埋在所述III-V族氮化物半导体层结构内，并且
其中，所述III-V族氮化物半导体层与所述覆盖层的界面的栅电极一侧的端部与所述栅电极相间隔。
2.根据权利要求1的场效应晶体管，
其中，在所述III-V族氮化物半导体层结构内提供凹进部分，
其中，提供所述栅电极使其与所述凹进部分的底表面接触，并且
其中，在沿着栅极长度的剖视图内，在所述栅电极的侧表面和所述凹进部分的侧表面之间提供间隙。
3.根据权利要求2的场效应晶体管，
其中，在沿着栅极长度的剖视图内的所述间隙的长度大于0nm并且小于50nm。
4.根据权利要求1的场效应晶体管，
其中，提供所述覆盖层使其与所述栅电极的侧表面接触，并且
其中，在沿着栅极长度的剖视图内，在与所述覆盖层接触的区域下，所述III-V族氮化物半导体层结构的侧表面与所述栅电极相间隔。
5.根据权利要求1-4中任一项的场效应晶体管，
其中，所述III-V族氮化物半导体层结构包括电子移动层和提供在所述电子移动层上并且与其接触的电子提供层，并且
其中，提供所述源电极和所述漏电极使其与所述电子提供层接触，并且所述栅电极的一部分掩埋在所述电子提供层内。
6.根据权利要求5的场效应晶体管，
其中，所述电子移动层是氮化镓(GaN)层，并且所述电子提供层是氮化铝镓(AlGaN)层。
7.根据权利要求1-6中任一项的场效应晶体管，
其中，所述覆盖层是包含硅(Si)和氮(N)的绝缘膜。
8.根据权利要求1-6中任一项的场效应晶体管，
其中，所述覆盖层是包括绝缘膜的多层构件，所述绝缘膜包含硅(Si)和氮(N)。
9.根据权利要求8的场效应晶体管，
其中，所述多层构件由III-V族氮化物半导体层和所述绝缘膜构成，所述绝缘膜提供在所述III-V族氮化物半导体层结构上并且与其接触。
10.根据权利要求1-9中任一项的场效应晶体管，
其中，在所述III-V族氮化物半导体层结构内与所述栅电极接触的层内引起压缩应变。
11.根据权利要求1-10中任一项的场效应晶体管，
其中，所述覆盖层提供在所述栅电极的所述漏电极一侧的侧表面上并且与其接触，并且
其中，所述栅电极包括在所述覆盖层上形成的场板，所述场板向所述漏电极一侧突出以形成帽檐形的形状。
CNA2007800119080A 2006-03-28 2007-03-23 场效应晶体管 Pending CN101416289A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP088274/2006 2006-03-28
JP2006088274 2006-03-28

Publications (1)

Publication Number Publication Date
CN101416289A true CN101416289A (zh) 2009-04-22

Family

ID=38624710

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800119080A Pending CN101416289A (zh) 2006-03-28 2007-03-23 场效应晶体管

Country Status (4)

Country Link
US (1) US20090267114A1 (zh)
JP (1) JPWO2007122790A1 (zh)
CN (1) CN101416289A (zh)
WO (1) WO2007122790A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425618A (zh) * 2013-08-28 2015-03-18 首尔半导体株式会社 氮化物系晶体管及其制造方法
CN109103250A (zh) * 2017-04-14 2018-12-28 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823012B2 (en) * 2009-04-08 2014-09-02 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
JP5629977B2 (ja) * 2009-04-10 2014-11-26 日本電気株式会社 半導体装置及びその製造方法
JP2011091075A (ja) * 2009-10-20 2011-05-06 Mitsubishi Electric Corp へテロ接合電界効果トランジスタとその製造方法
JP2011124246A (ja) * 2009-12-08 2011-06-23 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタ及びその製造方法
JP5703565B2 (ja) * 2010-01-12 2015-04-22 住友電気工業株式会社 化合物半導体装置
US20110241020A1 (en) * 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer
JP2012114242A (ja) * 2010-11-25 2012-06-14 Mitsubishi Electric Corp へテロ接合電界効果型トランジスタ及びその製造方法
JP5482682B2 (ja) * 2011-02-08 2014-05-07 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、エピタキシャル基板、及びｉｉｉ族窒化物半導体電子デバイスを作製する方法
JP2014011292A (ja) * 2012-06-29 2014-01-20 Advantest Corp 半導体装置、試験装置、および半導体装置の製造方法
JP6161910B2 (ja) * 2013-01-30 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
JP6171441B2 (ja) * 2013-03-21 2017-08-02 富士通株式会社 半導体装置の製造方法
KR101439291B1 (ko) 2013-06-28 2014-09-12 경북대학교 산학협력단 반도체 소자 및 그의 제작 방법
US10032911B2 (en) 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
JP6668597B2 (ja) * 2015-03-10 2020-03-18 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
TWI646687B (zh) * 2017-10-30 2019-01-01 穩懋半導體股份有限公司 用於氮化鎵元件之歐姆金屬改良結構

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618510A (en) * 1984-09-05 1986-10-21 Hewlett Packard Company Pre-passivated sub-micrometer gate electrodes for MESFET devices
JP3478005B2 (ja) * 1996-06-10 2003-12-10 ソニー株式会社 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法
JP3147009B2 (ja) * 1996-10-30 2001-03-19 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP2002141499A (ja) * 2000-10-31 2002-05-17 Toshiba Corp 電界効果トランジスタ及びその製造方法
DE10304722A1 (de) * 2002-05-11 2004-08-19 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
US6740535B2 (en) * 2002-07-29 2004-05-25 International Business Machines Corporation Enhanced T-gate structure for modulation doped field effect transistors
JP2005086171A (ja) * 2003-09-11 2005-03-31 Fujitsu Ltd 半導体装置及びその製造方法
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050139838A1 (en) * 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2006120694A (ja) * 2004-10-19 2006-05-11 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425618A (zh) * 2013-08-28 2015-03-18 首尔半导体株式会社 氮化物系晶体管及其制造方法
CN109103250A (zh) * 2017-04-14 2018-12-28 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN109103250B (zh) * 2017-04-14 2021-12-03 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20090267114A1 (en) 2009-10-29
WO2007122790A1 (ja) 2007-11-01
JPWO2007122790A1 (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
CN101416289A (zh) 场效应晶体管
US10756207B2 (en) Lateral III-nitride devices including a vertical gate module
US11830940B2 (en) Semiconductor device including high electron mobility transistor or high hole mobility transistor and method of fabricating the same
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US9543391B2 (en) High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same
JP4579116B2 (ja) パワー半導体デバイス
JP5084262B2 (ja) 半導体装置
US8648390B2 (en) Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
TWI555199B (zh) 具有場板的半導體元件
JP5334149B2 (ja) 窒化物半導体電界効果トランジスタ
US7821032B2 (en) III-nitride power semiconductor device
JP5596495B2 (ja) 半導体装置
US10516023B2 (en) High electron mobility transistor with deep charge carrier gas contact structure
JP2007516615A (ja) 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
CN102484067A (zh) 包括铝-硅氮化物钝化的用于形成iii-v半导体结构的方法
KR20160057343A (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
JP6649208B2 (ja) 半導体装置
JP5158470B2 (ja) 窒化物半導体デバイスの作製方法
JP6804690B2 (ja) 半導体装置
CN110581163A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090422