CN104241293B - 非易失性存储器结构 - Google Patents
非易失性存储器结构 Download PDFInfo
- Publication number
- CN104241293B CN104241293B CN201410198085.9A CN201410198085A CN104241293B CN 104241293 B CN104241293 B CN 104241293B CN 201410198085 A CN201410198085 A CN 201410198085A CN 104241293 B CN104241293 B CN 104241293B
- Authority
- CN
- China
- Prior art keywords
- active region
- region
- intermediary
- grid
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007667 floating Methods 0.000 claims abstract description 120
- 238000009413 insulation Methods 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000010276 construction Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- MGCQZNBCJBRZDT-UHFFFAOYSA-N midodrine hydrochloride Chemical compound [H+].[Cl-].COC1=CC=C(OC)C(C(O)CNC(=O)CN)=C1 MGCQZNBCJBRZDT-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 46
- 238000000034 method Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004321 preservation Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种非易失性存储器结构，包括有一基底，其中有第一、第二以及第三有源区域沿着第一方向排成一列并通过绝缘区域互相隔开，所述绝缘区域包括第一中介绝缘区，其介于第一与第二有源区域间，第二中介绝缘区，其介于第二与第三有源区域间；第一选择晶体管，其位于第一有源区域上；浮动栅极晶体管，其位于第二有源区域上并与第一选择晶体管耦接，且包括一浮动栅极，其完全与第二有源区域重叠而与第一、第二中介绝缘区部分重叠；以及第二选择晶体管，其位于第三有源区域上并与浮动栅极晶体管耦接，其中第二选择晶体管具有一字线沿着所述第二方向延伸。
Description
技术领域
本发明涉及非易失性存储器技术领域，特别是涉及一种具较佳数据保存(dataretention)特性的非易失性存储器结构。
背景技术
非易失性存储器(nonvolatile memory,NVM)为一种在无电力供应状态时也可保留储存的数据的内存装置，例如磁性器件(magnetic devices)、光盘(optical discs)、闪存(flash memory)及其他半导体类的内存。依据编程次数的限制，非易失性存储器可区分为多次编程(multiple time programmable,MTP)内存及单次编程(one-timeprogrammable,OTP)内存，多次编程内存即可多次读取及写入数据，例如电子抹除式可复写只读存储器(EEPROM)及闪存设有可支持不同操作功能的对应电路，如编程(programming)、抹除(erasing)与读取(reading)等功能，单次编程内存则不须抹除功能的电路，仅需编程及读取的电路即可维持良好运作，因此，相较于多次编程内存，单次编程内存电路的工艺较简化，成本较低。
多次编程内存及单次编程内存具有相同的层叠结构，依其结构而言，现有的浮动栅极非易失性存储器(floating fate NVM)可区分为双层堆叠多晶硅的非易失性存储器(double-poly non-volatile memory)及单层多晶硅的非易失性存储器(single-polynon-volatile memory)。双层堆叠多晶硅的非易失性存储器结构通常包括一浮动栅极用以储存电荷，一绝缘层(例如氧化硅/氮化硅/氧化硅的复合ONO层)，以及一控制栅极用以控制数据的存取。内存单元的操作依据电容的原理，意即产生的电荷储存于浮动栅极，进而改变内存单元的临界电压，以决定"0"及"1"的数据状态。单层多晶硅的非易失性存储器则因与一般互补式金氧半导体工艺兼容，而常被应用于嵌入式(embedded)内存中，例如混合电路及微控制器(如系统整合芯片，SOC)中的嵌入式非易失性存储器。
进而言之，当记忆单元的尺寸及隧穿氧化层厚度持续减缩，浮动栅极发生数据流失与电流泄漏的情况将日益严重，因此，有必要改良现有非易失性存储器结构的数据保存特性。
发明内容
本发明的目的为提供一改良的非易失性存储器结构，其能改善数据保存特性，且兼容于标准化CMOS工艺。
根据本发明一实施例，其提供一种非易失性存储器结构，包括：
一第一导电型半导体基底，其上具有一第一有源区域、一第二有源区域以及一第三有源区域，所述第一有源区域、所述第二有源区域和第三有源区域沿着一第一方向排成一列并通过一绝缘区域互相隔开，其中所述绝缘区域包括一第一中介绝缘区和第二中介绝缘区，所述第一中介绝缘区介于所述第一有源区域与所述第二有源区域之间，所述第二中介绝缘区介于所述第二有源区域与所述第三有源区域之间；
一第一选择晶体管，位于所述第一有源区域上并具有一选择栅极沿着一第二方向延伸；
一浮动栅极晶体管，位于所述第二有源区域上，其中所述浮动栅极晶体管与所述第一选择晶体管耦接，且所述浮动栅极晶体管包括一浮动栅极，所述浮动栅极与下方的所述第二有源区域完全重叠并与所述第一中介绝缘区及第二中介绝缘区部分重叠；以及
一第二选择晶体管，位于所述第三有源区域上并与所述浮动栅极晶体管耦接，其中所述第二选择晶体管具有一字线沿着所述第二方向延伸。
根据本发明一实施例，其提供一种非易失性存储器结构，包括：
一第一导电型半导体基底，其上具有一第一有源区域、一第二有源区域、一第三有源区域、一第四有源区域以及一第五有源区域，其中所述第一有源区域、第二有源区域及第三有源区域沿着一第一方向排成一列，所述第二有源区域、第四有源区域及第五有源区域沿着一第二方向排成一行，其中所述第一有源区域、第二有源区域及第三有源区域通过一绝缘区域互相隔开，所述绝缘区域包括一第一中介绝缘区、一第二中介绝缘区、一第三中介绝缘区以及一第四中介绝缘区，所述第一中介绝缘区介于所述第一有源区域与所述第二有源区域之间、所述第二中介绝缘区介于所述第二有源区域与所述第三有源区域之间、所述第三中介绝缘区介于所述第二有源区域与所述第四有源区域之间，所述第四中介绝缘区介于所述第四有源区域与所述第五有源区域之间；
一第一选择晶体管，位于所述第一有源区域上并具有一选择栅极沿着一第二方向延伸；
一浮动栅极晶体管，位于所述第二有源区域上，其中所述浮动栅极晶体管与所述第一选择晶体管耦接，且所述浮动栅极晶体管包括一浮动栅极，所述浮动栅极与下方的所述第二有源区域、第四有源区域、第五有源区域、所述第三中介绝缘区以及第四中介绝缘区完全重叠，并与所述第一中介绝缘区以及第二中介绝缘区部分重叠；
一第六有源区域，其与所述第四有源区域并列，其中所述第六有源区域与所述浮动栅极无重叠；以及
一第二选择晶体管，位于所述第六有源区域上，并耦合至一字线，其中所述浮动栅极晶体管另包括一重掺杂区域，所述重掺杂区域具有所述第一导电型并设于所述第三有源区域且耦合至一位线。
为让本发明的上述目的、特征及优点能更为明显易懂，下文中特举出数个优选实施方式，并配合附图作详细说明如下。
附图说明
图1A为依据本发明一实施例中单层多晶硅非易失性记忆单元的平面示意图。
图1B为图1A沿着切线I-I’所做的横断面示意图。
图1C为图1A沿着切线Ⅱ-Ⅱ’所做的横断面示意图。
图2A及图2B绘示出图1A中记忆单元的等效电路图及写入(PGM)、读取(READ)、抹除(ERS)等动作的操作范例。
图3A至图3E为依据本发明另一实施例所绘示的单层多晶硅非易失性记忆单元的各横断面示意图，其中图3A为非易失性记忆单元的平面示意图，图3B为图3A沿着切线I-I’所做的横断面示意图，图3C图为图3A沿着切线Ⅱ-Ⅱ’所做的横断面示意图，图3D为图3A沿着切线Ⅲ-Ⅲ’所做的横断面示意图，图3E为图3A沿着切线Ⅳ-Ⅳ’所做的横断面示意图。
图4A及图4B绘示出图3A中记忆单元的等效电路图及写入(PGM)、读取(READ)、抹除(ERS)等动作的操作范例。
其中，附图标记说明如下：
1 非易失性记忆单元
2 非易失性记忆单元
10a 第一有源区域
10b 第二有源区域
10c 第三有源区域
10d 第四有源区域
10e 第五有源区域
10f 第六有源区域
10g 第七有源区域
11 绝缘区域
11a 第一中介绝缘区
11b 第二中介绝缘区
11c 第三中介绝缘区
11d 第四中介绝缘区
11e 第五中介绝缘区
11f 第六中介绝缘区
20 选择晶体管
30 浮动栅极晶体管
40 第二选择晶体管
100 半导体基底
102 P型区域
103 第一N型区域
103a 重叠区域
104 P型区域/P型井
105 第二N型区域
105a 重叠区域
106 P型区域
202 源极掺杂区
202a 轻掺杂漏极区域
204 漏极掺杂区
204a 轻掺杂漏极区域
210 沟道区
220 选择栅极
230 栅极介电层
242 侧壁子
244 衬垫层
310 浮动栅极沟道
320 浮动栅极
320a、320b、320c、320d 直线侧边
321 延伸段
330 浮动栅极介电层
342 侧壁子
344 衬垫层
402 源极掺杂区
402a 轻掺杂漏极区域
404 漏极掺杂区
404a 轻掺杂漏极区域
410 沟道区
420 栅极
430 栅极介电层
442 侧壁子
444 衬垫层
402’ 漏极掺杂区
404’ 源极掺杂区
502 N型井
502a N型区域
502b N型区域
503 抹除栅极区域
505 耦合栅极区域
510 深N型井
510a 深N型井
510b 深N型井
602 位线接触掺杂区
603a 重叠区域
605a 重叠区域
607 抹除栅极区域
607a 重叠区域
702 N型井
NW N型井
CL 控制线
EL 抹除线
BL 位线
SG 选择栅极
SL 源极线
WL 字线
PL 写入线
PW1 (第一)P型区域
PW2 (第二)P型区域
PW3 P型区域
VSS 接地电压
VBL 位线电压
VDD 电压源
VPP 第二电压源
VRD 读取电压
具体实施方式
为使熟习本发明所属技术领域的一般技术人员能更进一步了解本发明，下文中特别详细说明本发明的构成部件及所欲达成的功效。文中已揭示出足够的细节使得所属技术领域的一般技术人员得以具以实施。此外，一些本领域已熟知的对象结构及操作流程将不再于文中赘述。当然，本发明中也可实行其他的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性及电性上的改变。
同样地，下文中的优选实施方式与附图是仅供参考与说明之用，其并非用来对本发明加以限制，且为了清楚地呈现本发明，部分对象的尺寸在图中已被放大。再者，各实施例中相同或相似的对象将以相同标号标记，以便更容易了解本发明。
图1A至图1C绘示出本发明一实施例中的非易失性记忆单元，图中的非易失性记忆单元可以作为多次编程内存。如图1A所示，非易失性记忆单元1至少包括有三个在空间上互相隔开的有源区域，其沿着一第一方向(即参考坐标x轴)排成一列，分别是第一有源区域10a、第二有源区域10b，以及第三有源区域10c，其可通过一形成在半导体基底100主表面上的绝缘区域11来界定出这三个在空间上互相隔开的有源区域，例如，半导体基底100可以是P型掺杂硅基底。第二有源区域10b介于第一有源区域10a以及第三有源区域10c之间。前述的绝缘区域11可以是浅沟绝缘绝缘结构，但不限于此。根据本发明实施例，前述的绝缘区域11可以是在制作逻辑电路内的器件(例如金氧半导体晶体管器件)时同步进行制作，然而，阅者应能理解在其它实施例中，前述的绝缘区域11的工艺也可以与逻辑电路区的绝缘结构的工艺步骤分开，而另以其它步骤制作。如图1A及图1B所示，前述的绝缘区域11包括一第一中介绝缘区11a介于第一有源区域10a与第二有源区域10b之间，以及一第二中介绝缘区11b介于第二有源区域10b与第三有源区域10c之间。
第一有源区域10a上形成有一选择晶体管20。根据本发明实施例，前述的选择晶体管20可以是NMOS晶体管，包括一源极掺杂区202位于一P型区域102内，源极掺杂区202耦合至一源极线SL、一漏极掺杂区204且在空间上与源极掺杂区202相隔开、一沟道区210靠近半导体基底100的主表面且介于源极掺杂区202与漏极掺杂区204之间、一选择栅极(SG)220位于沟道区210上方，以及一栅极介电层230介于选择栅极220与沟道区210之间。在选择栅极220的侧壁上可形成有侧壁子242，例如氮化硅侧壁子。在侧壁子242与选择栅极220之间可以形成一衬垫层244，例如硅氧衬垫层。此外，在P型区域102内侧壁子242的正下方可以另形成有轻掺杂漏极(LDD)区域202a及204a。如图1A所示，呈直线状的选择栅极沿着一第二方向(即参考坐标y轴)延伸。
仍参阅图1A及图1B，在第二有源区域10b上形成有一浮动栅极晶体管30。浮动栅极晶体管30是通过前述的漏极掺杂区204与选择晶体管20耦合。换句话说，前述的漏极掺杂区204是由浮动栅极晶体管30与选择晶体管20所共享，构成两串接的晶体管，在此例中为两串接的NMOS晶体管。浮动栅极晶体管30包括有一浮动栅极(FG)320位于第二有源区域10b上。同样的，在浮动栅极320的侧壁上可以形成有侧壁子342以及衬垫层344。本发明实施例的主要技术特征在于：浮动栅极320的侧壁以及侧壁子342是直接位于绝缘区域11的上方，且前述的侧壁以及侧壁子342均不与前述任一有源区域重叠(当从上往下看)。换句话说，浮动栅极320的整个周缘是直接落在绝缘区域11上，通过此结构特征，数据保存特性及浮动栅极320漏电流情形可以受到明显改善。
第三有源区域10c上形成有一第二选择晶体管40，可用于写入操作。前述的第二选择晶体管40可以是NMOS晶体管，其包括有一源极掺杂区402位于一P型区域106内、一漏极掺杂区404耦接至一位线BL并在空间上与源极掺杂区402相隔开、一沟道区410靠近半导体基底100的主表面且介于源极掺杂区402与漏极掺杂区404之间、一栅极420位于沟道区410上方，以及一栅极介电层430介于栅极420与沟道区410之间。在栅极420的侧壁上可以形成有侧壁子442，例如氮化硅侧壁子。在侧壁子442与栅极420之间可以形成一衬垫层444，例如硅氧衬垫层。此外，在P型区域106内侧壁子442的正下方可以另形成有轻掺杂漏极(LDD)区域402a及404a。呈直线状的栅极420沿着第二方向(即参考坐标y轴)延伸。晶体管40通过源极掺杂区402与浮动栅极晶体管30串接，如此构成在同一列上串接的三个晶体管20、30、40。
如图1B所示，在半导体基底100中形成有一第一N型区域103，使第一N型区域103包围涵盖前述的第一中介绝缘区11a。前述的浮动栅极晶体管30通过第一N型区域103耦接至选择晶体管20的漏极掺杂区204，其中第一N型区域103在第二有源区域10b与浮动栅极320中有部分重叠，而在第一有源区域10a与漏极掺杂区204有部分重叠。图中前述的第一N型区域103与浮动栅极320的重叠区域以区域103a来表示。同样地，半导体基底100中形成有一第二N型区域105，使第二N型区域105包围涵盖前述的第二中介绝缘区11b。前述的浮动栅极晶体管30通过第二N型区域105耦接至第三有源区域10c内的源极掺杂区402，其中第二N型区域105在第二有源区域10b与浮动栅极320有部分重叠，而在第三有源区域10c与源极掺杂区402有部分重叠。图中前述的第二N型区域105与浮动栅极320的重叠区域以区域105a来表示。区域103a与区域105a之间设有一P型区域或P型井(PW)104，其直接位于浮动栅极320下方。在P型区域104中，重叠区域103a与重叠区域105a之间界定有一浮动栅极沟道310。半导体基底100的主表面与前述的浮动栅极320之间设有一浮动栅极介电层330。重叠区域103a与重叠区域105a作为浮动栅极晶体管30的漏极/源极区域，其可以是N/P型离子井结构，且可在浮动栅极320形成前的井离子注入工艺步骤中完成。
如图1A及图1C所示，记忆单元1可另包括有一第四有源区域10d以及一第五有源区域10e。第二有源区域10b、第四有源区域10d以及第五有源区域10e是沿着前述的第二方向(即参考坐标y轴)排成一行。根据本发明实施例，前述的绝缘区域11另包括有一第三中介绝缘区11c介于第二有源区域10b与第四有源区域10d之间，以及一第四中介绝缘区11d介于第四有源区域10d与第五有源区域10e之间。
前述的浮动栅极320包括一延伸段321，其沿着前述的第二方向延伸并完全覆盖住下方的第四有源区域10d以及第五有源区域10e，当从上往下看时，浮动栅极320的侧壁及侧壁子342不会与下方任一有源区域重叠。前述浮动栅极320的延伸段321电容耦合至一耦合栅极区域505，其包括一P型区域PW2，以及一抹除栅极区域503，其由包括一P型区域PW1的第五有源区域10e所界定。前述的P型区域PW2与第四有源区域10d部分重叠，前述的P型区域PW1与第五有源区域10e部分重叠。第四有源区域10d与第五有源区域10e均与一N型井502部分重叠，其中前述的N型井502与P型区域PW1、PW2相连。前述的第四有源区域10d、第五有源区域10e、抹除栅极区域503以及耦合栅极区域505可形成在一深N型井(DNW)510内，或是直接形成在一N型埋入层(NBL)区域中。深N型井510的作用是将半导体基底100与P型区域PW1、PW2隔离。根据本发明实施例，耦合栅极区域505的表面积可以大于抹除栅极区域503的表面积。
在另一实施例中，抹除栅极区域503的位置与耦合栅极区域505的位置可以互相对调。举例来说，抹除栅极区域503可以位于第四有源区域10d内，而耦合栅极区域505可以位于第五有源区域10e内。此外，在其它实施例中，抹除栅极区域503与耦合栅极区域505也可以形成在不同的深N型井内。同样的，第四有源区域10d与第五有源区域10e可以分别被两个在空间上相隔开的深N型井所包围。当然，在其它实施例中，在前述的延伸段321下方也可以设计有超过两个的耦合栅极、抹除栅极，以及深N型井。
举例来说，前述的浮动栅极320可以具有一矩形轮廓，且具有四个直线侧边320a、320b、320c、320d，但应理解图中所示的浮动栅极320的形状仅为一例示。侧壁子342及衬垫层344是沿着前述的四个直线侧边320a、320b、320c、320d形成的。根据本发明实施例，浮动栅极320会与下方的第二有源区域10b、第四有源区域10d及第五有源区域10e完全重叠，而与第一中介绝缘区11a、第二中介绝缘区11b部分重叠。当从上往下看时，前述的四个直线侧边320a、320b、320c、320d与侧壁子342不会与任一有源区域重叠。例如，浮动栅极320的两相对侧边320a及320b分别直接位于第一中介绝缘区11a及第二中介绝缘区11b上。浮动栅极320与第一中介绝缘区11a及第二中介绝缘区11b的重叠区域大小可视需要调整并优化。
图2A及图2B绘示出图1A中记忆单元的等效电路图及写入(PGM)、读取(READ)、抹除(ERS)等动作的操作范例。如图2A及图2B所示，进行写入操作时，基底(PSub)100、选择栅极(SG)220、耦合至源极掺杂区202的源极线(SL)、以及耦合至漏极掺杂区404的位线(BL)均提供一接地电压VSS。字线(WL)420提供一电压源VDD。耦合至P型区域PW2的控制线(CL)与耦合至P型区域PW1、深N型井DNW的抹除线(EL)则提供一第二电压源VPP。
进行抹除操作时，基底(PSub)100、选择栅极(SG)220、耦合至源极掺杂区202的源极线(SL)、以及耦合至漏极掺杂区404的位线(BL)均提供一接地电压VSS。字线(WL)420提供一电压源VDD。耦合至P型区域PW2的控制线(CL)提供一接地电压VSS。耦合至P型区域PW1、深N型井DNW的抹除线(EL)则提供一第二电压源VPP。
进行读取操作时，基底(PSub)100、耦合至源极掺杂区202的源极线(SL)提供一接地电压VSS。耦合至漏极掺杂区404的位线(BL)提供一位线电压VBL。选择栅极220及字线(WL)420提供一电压源VDD。耦合至P型区域PW2的控制线(CL)与耦合至P型区域PW1、深N型井DNW的抹除线(EL)则提供一读取电压VRD。
图2B列出了用于图1A的记忆单元的偏压条件。其中需注意的是，第二电压源VPP大于电压源VDD、位线电压VBL，以及读取电压VRD。
数据存取路径包括两个选择晶体管(20/40)，其作为一电荷感应晶体管，经由类N/P井阻(103/105)或横向扩散MOS(LDMOS)结构电连接于浮动栅极320一侧。
图3A至图3E为依据本发明另一实施例所绘示的单层多晶硅非易失性记忆单元的各横断面示意图，其中相同的部位、层或区域仍沿用相同符号表示。图中所示的非易失性记忆单元可以作为多次编程(MTP)内存。同样地，如图3A所示，非易失性记忆单元2至少包括有三个在空间上互相隔开的有源区域，其沿着一第一方向(即参考坐标x轴)排成一列，分别是第一有源区域10a、第二有源区域10b，以及第三有源区域10c，其可通过一形成在半导体基底100主表面上的绝缘区域11来界定出这三个在空间上互相隔开的有源区域，例如，半导体基底100可以是P型掺杂硅基底。第二有源区域10b介于第一有源区域10a以及第三有源区域10c之间。前述的绝缘区域11可以是浅沟绝缘绝缘结构，但不限于此。根据本发明实施例，前述的绝缘区域11可以是在制作逻辑电路内的器件(例如金氧半导体晶体管器件)时同步进行制作，然而，阅者应能理解在其它实施例中，前述的绝缘区域11的工艺步骤也可以与逻辑电路区的绝缘结构的工艺分开，而另以其它步骤制作。
如图3A及图3B所示，根据本发明实施例，前述的绝缘区域11包括一第一中介绝缘区11a介于第一有源区域10a与第二有源区域10b之间，以及一第二中介绝缘区11b介于第二有源区域10b与第三有源区域10c之间。第一有源区域10a、第二有源区域10b，以及第三有源区域10c可以位于一N型区域(NW)502a中。在N型区域502a下方的半导体基底100中可提供有一深N型井510a。
第一有源区域10a上形成有一选择晶体管20。根据本发明实施例，前述的选择晶体管20可以是PMOS晶体管，包括一源极掺杂区202，耦合至一源极线SL、一漏极掺杂区204在空间上与源极掺杂区202相隔开、一沟道区210靠近半导体基底100的主表面且介于源极掺杂区202与漏极掺杂区204之间、一选择栅极220位于沟道区210上方，以及一栅极介电层230介于选择栅极220与沟道区210之间。选择栅极220的侧壁上可形成有侧壁子242，例如氮化硅侧壁子。在侧壁子242与选择栅极220之间可以形成一衬垫层244，例如硅氧衬垫层。此外，N型区域502a内的侧壁子242正下方可另形成有轻掺杂漏极(LDD)区域202a及204a。
仍参阅图3A及图3B，第二有源区域10b上形成有一浮动栅极晶体管30。浮动栅极晶体管30是通过前述的漏极掺杂区204与选择晶体管20耦合。换句话说，前述的漏极掺杂区204是由浮动栅极晶体管30与选择晶体管20所共享，进而构成两串接的晶体管，在此例中为两串接的PMOS晶体管。浮动栅极晶体管30包括有一浮动栅极320位于第二有源区域10b上。同样的，浮动栅极320的侧壁上可以形成有侧壁子342以及衬垫层344。本发明实施例的主要技术特征在于：浮动栅极320的侧壁以及侧壁子342直接位于绝缘区域11的上方，且前述的侧壁以及侧壁子342均不与前述任一有源区域重叠(当从上往下看)。换句话说，浮动栅极320的整个周缘是直接落在绝缘区域11上，通过此结构特征，数据保存特性及浮动栅极320漏电流情形可以受到明显的改善。第三有源区域10c上设有一位线接触掺杂区602，例如P+掺杂区。位线接触掺杂区602耦合至一位线(BL)。
如图3B所示，深N型井510a内形成有一第一P型区域PW1，使得第一P型区域PW1包围并涵盖前述的第一中介绝缘区11a。前述的浮动栅极晶体管30是包括第一P型区域PW1耦接至选择晶体管20的漏极掺杂区204，其中第一P型区域PW1在第二有源区域10b与浮动栅极320中有部分重叠，而在第一有源区域10a与漏极掺杂区204有部分重叠。在图中前述的第一P型区域PW1与浮动栅极320的重叠区域是以区域603a来表示。同样地，深N型井510a内形成有一第二P型区域PW2，使得第二P型区域PW2包围并涵盖前述的第二中介绝缘区11b以及第三有源区域10c。前述的浮动栅极晶体管30包括第二P型区域PW2耦接至第三有源区域10c内的位线接触掺杂区602，其中第二P型区域PW2在第二有源区域10b与浮动栅极320有部分重叠，而在第三有源区域10c与位线接触掺杂区602有部分重叠。在图中前述的第二P型区域PW2与浮动栅极320的重叠区域是以区域605a来表示。重叠区域603a与重叠区域605a之间界定有一浮动栅极沟道310。在半导体基底100的主表面与前述的浮动栅极320之间设有一浮动栅极介电层330。重叠区域603a与重叠区域605a是作为浮动栅极晶体管30的漏极/源极区域，其可以是N/P型离子井结构，且可以在浮动栅极320形成前的井离子注入工艺步骤中完成。
前述的记忆单元2可另包括有一第四有源区域10d以及一第五有源区域10e。第二有源区域10b、第四有源区域10d以及第五有源区域10e沿着前述的第二方向(即参考坐标y轴)排成一行。根据本发明实施例，前述的绝缘区域11另包括有一第三中介绝缘区11c介于第二有源区域10b与第四有源区域10d之间，以及一第四中介绝缘区11d介于第四有源区域10d与第五有源区域10e之间。靠近第四有源区域10d处并列有一第六有源区域10f。靠近第五有源区域10e处并列有一第七有源区域10g。根据本发明实施例，前述的绝缘区域11另包括有一第五中介绝缘区11e介于第四有源区域10d与第六有源区域10f之间，以及一第六中介绝缘区11f介于第五有源区域10e与第七有源区域10g之间。
同样的，前述的浮动栅极320可包括一延伸段321沿着前述的第二方向延伸并完全覆盖住下方的第四有源区域10d以及第五有源区域10e。当从上往下看时，浮动栅极320的侧壁及侧壁子342不会与下方任一有源区域重叠。前述浮动栅极320的延伸段321电容耦合至一抹除栅极区域607，其中包括一P型区域PW3。前述的P型区域PW2与第四有源区域10d部分重叠，前述的P型区域PW3设于一N型区域(NW)502b。在半导体基底100内可提供一深N型井510b位于N型区域502b下方。深N型井510b在空间上与深N型井510a相隔开。前述的P型区域PW3与第五有源区域10e有部分重叠并与第七有源区域10g部分重叠。前述的P型区域PW3包围第六中介绝缘区11f。前述的浮动栅极320延伸段321与P型区域PW3的重叠区域在图中以区域607a表示。第七有源区域10g耦合至一抹除线(EL)。
请参阅图3E及图3A，第六有源区域10f上形成有一第二选择晶体管40，其可用于写入操作。前述的第二选择晶体管40可以是NMOS晶体管，包括有一漏极掺杂区402’位于基底100中、一源极掺杂区404’耦接至一写入线PL并在空间上与漏极掺杂区402’相隔开、一沟道区靠近半导体基底100的主表面且介于漏极掺杂区402’与源极掺杂区404’之间、一栅极420(耦接至一字线)位于沟道区上方。呈直线状的栅极420沿着第二方向(即图3A中的参考坐标y轴)延伸。第二选择晶体管40通过漏极掺杂区402’、与漏极掺杂区402’部分重叠的N型井702与浮动栅极晶体管30串接。如图3E所示，漏极掺杂区402’耦接至N型井702。
如图3A所示，非易失性记忆单元2呈三列组态，其中第一、第二、第三有源区域(包括浮动栅极晶体管30及选择晶体管20)位于第一列，主要用于读取操作，第四、第六有源区域(包括晶体管40)位于第二列，主要用于写入操作，而第五、第七有源区域在第三列，主要用于抹除操作。
图4A及图4B绘示出图3A中记忆单元的等效电路图及写入(PGM)、读取(READ)、抹除(ERS)等动作的操作范例。如图4A及图4B所示，写入操作时，基底(PSub)100及写入线(PL)耦合至一接地电压VSS。源极线(SL)以及抹除线(EL)均耦合至一第二电压源VPP。位线(BL)浮置。选择栅极(SG)220及字线(WL)420提供一电压源VDD。
进行抹除操作时，字线(WL)420提供电压VDD。抹除线(EL)提供一第二电压源VPP。其它端点均耦接至接地电压VSS。
进行读取操作时，字线(WL)420提供电压源VDD。抹除线(EL)及写入线(PL)提供一读取电压VRD。位线(BL)提供一位线电压VBL。其它端点均耦接至接地电压VSS。
图4B列出了用于图3A中记忆单元的偏压条件。其中需注意的是，第二电压源VPP大于电压源VDD、位线电压VBL，以及读取电压VRD。
数据存取路径包括选择晶体管20，其作为一电荷感应晶体管，经由类N/P井阻(PW1)结构或横向扩散MOS(LDMOS)结构电连接于浮动栅极320的一侧。本发明另一特征在于浮动栅极晶体管的源极/漏极区域，即重叠区域(103a/105a或605a/603a)可以是类N/P井结构，其可以在浮动栅极形成之前完成制作。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (27)
1.一种非易失性存储器结构，其特征在于，包括：
一第一导电型半导体基底，其上具有一第一有源区域、一第二有源区域以及一第三有源区域，所述第一有源区域、所述第二有源区域和第三有源区域沿着一第一方向排成一列并通过一绝缘区域互相隔开，其中所述绝缘区域包括一第一中介绝缘区和第二中介绝缘区，所述第一中介绝缘区介于所述第一有源区域与所述第二有源区域之间，所述第二中介绝缘区介于所述第二有源区域与所述第三有源区域之间；
一第一选择晶体管，位于所述第一有源区域上并具有一选择栅极沿着一第二方向延伸；
一浮动栅极晶体管，位于所述第二有源区域上，其中所述浮动栅极晶体管与所述第一选择晶体管耦接，且所述浮动栅极晶体管包括一浮动栅极，所述浮动栅极与下方的所述第二有源区域完全重叠并与所述第一中介绝缘区及第二中介绝缘区部分重叠，且所述浮动栅极的整个周缘直接落在所述绝缘区域上；以及
一第二选择晶体管，位于所述第三有源区域上并与所述浮动栅极晶体管耦接，其中所述第二选择晶体管具有一字线沿着所述第二方向延伸。
2.根据权利要求1所述的非易失性存储器结构，其特征在于，所述第一选择晶体管包括一第二导电型源极掺杂区耦合至一源极线、一漏极掺杂区与所述源极掺杂区相隔开、一沟道区介于所述源极掺杂区与所述漏极掺杂区之间、所述选择栅极位于所述沟道区上方，以及一栅极介电层介于所述选择栅极与所述沟道区之间，其中所述浮动栅极晶体管通过所述漏极掺杂区与所述第一选择晶体管耦接。
3.根据权利要求1所述的非易失性存储器结构，其特征在于，所述第一方向垂直所述第二方向。
4.根据权利要求2所述的非易失性存储器结构，其特征在于，所述半导体基底中另包括一第一井区域以及一第二井区域，所述第一井区域具有所述第一导电型并包围涵盖所述第一中介绝缘区，所述第二井区域具有所述第二导电型并包围涵盖所述第二中介绝缘区，所述浮动栅极晶体管经由所述第一井区域而与所述第一选择晶体管的所述漏极掺杂区耦合，其中所述第一井区域在所述第二有源区域中与所述浮动栅极有部分重叠，而在所述第一有源区域与所述漏极掺杂区有部分重叠。
5.根据权利要求4所述的非易失性存储器结构，其特征在于，所述浮动栅极晶体管通过所述第二井区域耦接至所述第三有源区域内的所述第二选择晶体管的所述源极掺杂区，其中所述第二井区域在所述第二有源区域中与所述浮动栅极有部分重叠，而在所述第三有源区域中与所述源极掺杂区有部分重叠。
6.根据权利要求5所述的非易失性存储器结构，其特征在于，所述第二导电型的所述第一井区域以及所述第二导电型的所述第二井区域分别做为所述浮动栅极晶体管的漏极区域与源极区域。
7.根据权利要求6所述的非易失性存储器结构，其特征在于，所述第一井区域以及所述第二井区域是离子井结构，所述离子井结构是在所述浮动栅极形成前的井离子注入工艺步骤中完成。
8.根据权利要求5所述的非易失性存储器结构，其特征在于，所述第二选择晶体管另包括一漏极掺杂区耦接至一位线。
9.根据权利要求1所述的非易失性存储器结构，其特征在于，另包括：
一第四有源区域以及一第五有源区域，其中所述第二有源区域、所述第四有源区域以及所述第五有源区域沿着所述第二方向排成一行；以及
一所述浮动栅极的延伸段，沿着所述第二方向延伸并完全覆盖住下方的所述第四有源区域以及所述第五有源区域。
10.根据权利要求9所述的非易失性存储器结构，其特征在于，所述浮动栅极的所述延伸段电容耦合至一耦合栅极区域，所述耦合栅极区域与所述第四有源区域重叠，所述浮动栅极的所述延伸段并电容耦合至一抹除栅极区域，所述抹除栅极区域与所述第五有源区域重叠。
11.根据权利要求9所述的非易失性存储器结构，其特征在于，所述第四有源区域及所述第五有源区域均被单一离子井区域所包围涵盖，其中所述离子井区域的导电型与所述半导体基底相反。
12.根据权利要求9所述的非易失性存储器结构，其特征在于，所述第四有源区域及所述第五有源区域分别被两个相隔开的离子井区域所包围涵盖，其中所述两个相隔开的离子井区域的导电型均与所述半导体基底相反。
13.根据权利要求10所述的非易失性存储器结构，其特征在于，所述耦合栅极区域是由所述第四有源区域界定出来，其与一第一导电型的第三井区域及一第二导电型的第五井区域部分重叠，而所述抹除栅极区域是由所述第五有源区域界定出来，其与一第一导电型的第四井区域及所述第二导电型的所述第五井区域部分重叠。
14.一种非易失性存储器结构，其特征在于，包括：
一第一导电型半导体基底，其上具有一第一有源区域、一第二有源区域、一第三有源区域、一第四有源区域以及一第五有源区域，其中所述第一有源区域、第二有源区域及第三有源区域沿着一第一方向排成一列，所述第二有源区域、第四有源区域及第五有源区域沿着一第二方向排成一行，其中所述第一有源区域、第二有源区域及第三有源区域通过一绝缘区域互相隔开，所述绝缘区域包括一第一中介绝缘区、一第二中介绝缘区、一第三中介绝缘区以及一第四中介绝缘区，所述第一中介绝缘区介于所述第一有源区域与所述第二有源区域之间、所述第二中介绝缘区介于所述第二有源区域与所述第三有源区域之间、所述第三中介绝缘区介于所述第二有源区域与所述第四有源区域之间，所述第四中介绝缘区介于所述第四有源区域与所述第五有源区域之间；
一第一选择晶体管，位于所述第一有源区域上并具有一选择栅极沿着一第二方向延伸；
一浮动栅极晶体管，位于所述第二有源区域上，其中所述浮动栅极晶体管与所述第一选择晶体管耦接，且所述浮动栅极晶体管包括一浮动栅极，所述浮动栅极与下方的所述第二有源区域、第四有源区域、第五有源区域、所述第三中介绝缘区以及第四中介绝缘区完全重叠，并与所述第一中介绝缘区以及第二中介绝缘区部分重叠；
一第六有源区域，其与所述第四有源区域并列，其中所述第六有源区域与所述浮动栅极无重叠；以及
一第二选择晶体管，位于所述第六有源区域上，并耦合至一字线，其中所述浮动栅极晶体管另包括一重掺杂区域，所述重掺杂区域具有所述第一导电型并设于所述第三有源区域且耦合至一位线。
15.根据权利要求14所述的非易失性存储器结构，其特征在于，所述第一选择晶体管包括一第一导电型源极掺杂区耦合至一源极线、一第一导电型漏极掺杂区与所述源极掺杂区相隔开、一沟道区介于所述源极掺杂区与所述漏极掺杂区之间、所述选择栅极位于所述沟道区上方，以及一栅极介电层介于所述选择栅极与所述沟道区之间，其中所述浮动栅极晶体管通过所述漏极掺杂区与所述第一选择晶体管耦接。
16.根据权利要求14所述的非易失性存储器结构，其特征在于，所述第二选择栅极晶体管包括有一第二导电型源极掺杂区耦接至一写入线、一第二导电型漏极掺杂区与一和所述第四有源区域重叠的一第二导电型井区域耦合、一沟道区介于所述漏极掺杂区与所述源极掺杂区之间、一选择栅极位于所述沟道区上方，以及一栅极介电层介于所述选择栅极与所述所述沟道区之间。
17.根据权利要求16所述的非易失性存储器结构，其特征在于，所述浮动栅极的整个周缘直接落在所述绝缘区域上。
18.根据权利要求15所述的非易失性存储器结构，其特征在于，另包括：
一第七有源区域，与所述第五有源区域并列；以及
一抹除栅极区域，电容耦合至一所述浮动栅极的延伸段。
19.根据权利要求18所述的非易失性存储器结构，其特征在于，所述半导体基底中另包括一第一井区域，所述第一井区域具有所述第一导电型并包围涵盖所述第一中介绝缘区，以及一第二井区域，所述第二井区域具有所述第一导电型并包围涵盖所述第二中介绝缘区。
20.根据权利要求19所述的非易失性存储器结构，其特征在于，所述抹除栅极区域是由所述第五有源区域界定出来且与所述第一导电型的第三井区域及一第二导电型的一第四井区域部分重叠。
21.根据权利要求20所述的非易失性存储器结构，其特征在于，所述抹除栅极区域经由一与所述第七有源区域部分重叠的所述第一导电型的第三井区域而耦合至一抹除线。
22.根据权利要求14所述的非易失性存储器结构，其特征在于，所述浮动栅极晶体管的源极/漏极区域包括一类井结构，所述类井结构形成于所述浮动栅极之前。
23.根据权利要求18所述的非易失性存储器结构，其特征在于，所述第一有源区域、第二有源区域以及第三有源区域被一第一离子井区域所包围涵盖，所述第一离子井区域具有一第二导电型，所述第五有源区域以及第七有源区域被一第二离子井区域所包围涵盖，所述第二离子井区域具有所述第二导电型。
24.一种非易失性存储器结构，其特征在于，包括：
一第一导电型半导体基底，其上包括有一第一有源区域、一第二有源区域、一第三有源区域、一第四有源区域以及一第五有源区域，其中所述第一有源区域、第二有源区域以及第三有源区域沿着一第一方向排成一列，所述第二有源区域、第四有源区域以及第五有源区域沿着一第二方向排成一行，其中所述第一有源区域、第二有源区域以及第三有源区域通过一绝缘区域互相隔开，所述绝缘区域包括一第一中介绝缘区、一第二中介绝缘区、一第三中介绝缘区以及一第四中介绝缘区，其中：所述第一中介绝缘区介于所述第一有源区域与所述第二有源区域之间、所述第二中介绝缘区介于所述第二有源区域与所述第三有源区域之间、所述第三中介绝缘区介于所述第二有源区域与所述第四有源区域之间，所述第四中介绝缘区介于所述第四有源区域与所述第五有源区域之间；
一浮动栅极晶体管，位于所述第二有源区域上，其中所述浮动栅极晶体管包括有一浮动栅极以及一类井结构，所述浮动栅极与下方的所述第二有源区域完全重叠，所述类井结构作为所述浮动栅极晶体管的源极/漏极，其中所述浮动栅极包括一延伸段，所述延伸段完全覆盖住下方的所述第四有源区域以及所述第五有源区域；
一耦合栅极区域，位于所述半导体基底中，所述耦合栅极区域与所述第四有源区域重叠并电容耦合至所述延伸段；以及
一抹除栅极区域，位于所述半导体基底中，所述抹除栅极区域与所述第五有源区域重叠并电容耦合至所述延伸段，其中所述浮动栅极的整个周缘直接落在所述绝缘区域上。
25.根据权利要求24所述的非易失性存储器结构，其特征在于，另包括：
一第一选择晶体管，设于所述第一有源区域上，其中所述第一选择栅极晶体管包括有一选择栅极，其中所述浮动栅极晶体管系与所述第一选择晶体管耦接。
26.根据权利要求25所述的非易失性存储器结构，其特征在于，另包括：
一第六有源区域，与所述第四有源区域并列，其中所述第六有源区域不与所述第六有源区域重叠；以及
一第二选择晶体管，设于所述第六有源区域上并耦合至一字线。
27.根据权利要求25所述的非易失性存储器结构，其特征在于，另包括：
一第二选择晶体管，与所述浮动栅极晶体管耦接并设于所述第三有源区域上，其中所述第二选择晶体管包括有一选择栅极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361832152P | 2013-06-07 | 2013-06-07 | |
| US61/832,152 | 2013-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104241293A CN104241293A (zh) | 2014-12-24 |
| CN104241293B true CN104241293B (zh) | 2017-03-01 |
Family
ID=52004744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410198085.9A Active CN104241293B (zh) | 2013-06-07 | 2014-05-10 | 非易失性存储器结构 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9041089B2 (zh) |
| JP (1) | JP2014239205A (zh) |
| CN (1) | CN104241293B (zh) |
| TW (1) | TWI517413B (zh) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9087587B2 (en) * | 2013-03-15 | 2015-07-21 | GlobalFoundries, Inc. | Integrated circuits and methods for operating integrated circuits with non-volatile memory |
| US9508396B2 (en) * | 2014-04-02 | 2016-11-29 | Ememory Technology Inc. | Array structure of single-ploy nonvolatile memory |
| TWI593052B (zh) * | 2015-01-07 | 2017-07-21 | 力旺電子股份有限公司 | 半導體元件及其製造方法 |
| TWI588992B (zh) * | 2015-01-13 | 2017-06-21 | Xinnova Tech Ltd | Non-volatile memory components and methods of making the same |
| TWI546903B (zh) * | 2015-01-15 | 2016-08-21 | 聯笙電子股份有限公司 | 非揮發性記憶體單元 |
| TWI606551B (zh) * | 2015-02-16 | 2017-11-21 | Xinnova Tech Ltd | Non-volatile memory device method |
| US9711516B2 (en) * | 2015-10-30 | 2017-07-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Non-volatile memory having a gate-layered triple well structure |
| KR102359372B1 (ko) * | 2016-02-17 | 2022-02-09 | 에스케이하이닉스 주식회사 | 싱글-폴리 불휘발성 메모리 셀 |
| US10535670B2 (en) | 2016-02-25 | 2020-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Non-volatile memory having an erase gate formed between two floating gates with two word lines formed on other sides and a method for forming the same |
| TWI602183B (zh) * | 2016-03-10 | 2017-10-11 | 力旺電子股份有限公司 | 記憶體單元及記憶體陣列 |
| US9633734B1 (en) * | 2016-07-14 | 2017-04-25 | Ememory Technology Inc. | Driving circuit for non-volatile memory |
| TWI597838B (zh) * | 2016-11-01 | 2017-09-01 | 世界先進積體電路股份有限公司 | 半導體元件及其製造方法 |
| US9748339B1 (en) | 2017-01-06 | 2017-08-29 | Vanguard International Semiconductor Corporation | Semiconductor device and method for fabricating the same |
| US9882566B1 (en) * | 2017-01-10 | 2018-01-30 | Ememory Technology Inc. | Driving circuit for non-volatile memory |
| US10096602B1 (en) * | 2017-03-15 | 2018-10-09 | Globalfoundries Singapore Pte. Ltd. | MTP memory for SOI process |
| CN107302003A (zh) * | 2017-06-22 | 2017-10-27 | 中国电子科技集团公司第五十八研究所 | 抗辐射Sence‑Switch型nFLASH开关单元结构及其制备方法 |
| TWI652683B (zh) * | 2017-10-13 | 2019-03-01 | 力旺電子股份有限公司 | 用於記憶體的電壓驅動器 |
| US11011533B2 (en) | 2018-01-10 | 2021-05-18 | Ememory Technology Inc. | Memory structure and programing and reading methods thereof |
| KR102385951B1 (ko) * | 2018-02-23 | 2022-04-14 | 에스케이하이닉스 시스템아이씨 주식회사 | 프로그램 효율이 증대되는 원 타임 프로그래머블 메모리 및 그 제조방법 |
| TWI698003B (zh) * | 2018-06-15 | 2020-07-01 | 卡比科技有限公司 | 非揮發性記憶體裝置 |
| US11017862B2 (en) * | 2018-12-13 | 2021-05-25 | Ememory Technology Inc. | Multi-time programming memory cell and memory cell array with erase inhibit capability |
| KR102524804B1 (ko) | 2019-01-04 | 2023-04-24 | 삼성전자주식회사 | 원-타임 프로그램가능한 메모리 셀, 및 이를 구비하는 otp 메모리 및 메모리 시스템 |
| CN111129017B (zh) * | 2019-12-26 | 2022-06-07 | 华虹半导体(无锡)有限公司 | Otp存储器及其制造方法 |
| US11387242B2 (en) | 2020-03-03 | 2022-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory (NVM) cell structure to increase reliability |
| US11139006B1 (en) * | 2020-03-12 | 2021-10-05 | Ememory Technology Inc. | Self-biased sense amplification circuit |
| CN112652347B (zh) * | 2020-12-21 | 2022-03-18 | 长江存储科技有限责任公司 | 半导体器件的深阱电压的控制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274898B1 (en) * | 1999-05-21 | 2001-08-14 | Vantis Corporation | Triple-well EEPROM cell using P-well for tunneling across a channel |
| CN101110268A (zh) * | 2006-04-21 | 2008-01-23 | 英特赛尔美国股份有限公司 | 带厚栅极氧化层的多次可编程非易失性存储器件 |
| CN103094285A (zh) * | 2011-11-07 | 2013-05-08 | 力旺电子股份有限公司 | 非挥发存储单元 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237778A (ja) | 1988-07-27 | 1990-02-07 | Nec Corp | 半導体記憶装置の製造方法 |
| US8264039B2 (en) * | 2004-04-26 | 2012-09-11 | Synopsys, Inc. | High-voltage LDMOSFET and applications therefor in standard CMOS |
| JP2006344735A (ja) | 2005-06-08 | 2006-12-21 | Seiko Epson Corp | 半導体装置 |
| KR100660903B1 (ko) * | 2005-12-23 | 2006-12-26 | 삼성전자주식회사 | 프로그래밍 속도를 개선한 이이피롬, 이의 제조 방법 및이의 동작 방법 |
| US7663916B2 (en) * | 2007-04-16 | 2010-02-16 | Taiwan Semicondcutor Manufacturing Company, Ltd. | Logic compatible arrays and operations |
| JP5265898B2 (ja) | 2007-09-25 | 2013-08-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2010283110A (ja) | 2009-06-04 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
| US8958245B2 (en) * | 2010-06-17 | 2015-02-17 | Ememory Technology Inc. | Logic-based multiple time programming memory cell compatible with generic CMOS processes |
| US8477539B2 (en) * | 2011-07-15 | 2013-07-02 | Vangaurd International Semiconductor Corporation | Non-volatile memory cell and methods for programming, erasing and reading thereof |
-
2013
- 2013-12-27 US US14/141,428 patent/US9041089B2/en active Active
-
2014
- 2014-02-04 JP JP2014019119A patent/JP2014239205A/ja active Pending
- 2014-02-25 TW TW103106299A patent/TWI517413B/zh active
- 2014-05-10 CN CN201410198085.9A patent/CN104241293B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274898B1 (en) * | 1999-05-21 | 2001-08-14 | Vantis Corporation | Triple-well EEPROM cell using P-well for tunneling across a channel |
| CN101110268A (zh) * | 2006-04-21 | 2008-01-23 | 英特赛尔美国股份有限公司 | 带厚栅极氧化层的多次可编程非易失性存储器件 |
| CN103094285A (zh) * | 2011-11-07 | 2013-05-08 | 力旺电子股份有限公司 | 非挥发存储单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014239205A (ja) | 2014-12-18 |
| US9041089B2 (en) | 2015-05-26 |
| TWI517413B (zh) | 2016-01-11 |
| TW201448234A (zh) | 2014-12-16 |
| US20140361358A1 (en) | 2014-12-11 |
| CN104241293A (zh) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104241293B (zh) | 非易失性存储器结构 | |
| TWI582959B (zh) | 具有輔助閘極之非揮發性記憶胞結構及其記憶體陣列 | |
| TWI646665B (zh) | 具有抹除元件的單層多晶矽非揮發性記憶胞結構 | |
| TWI649858B (zh) | 非揮發性記憶體及其製作方法 | |
| CN109841629B (zh) | 每位多单元的非易失性存储器单元 | |
| CN103904082B (zh) | 非易失性存储器结构及其制造工艺 | |
| CN104517970B (zh) | 非易失性内存单元 | |
| US7889553B2 (en) | Single-poly non-volatile memory cell | |
| TWI658572B (zh) | 具抹除閘極區域的非揮發性記憶體 | |
| US10026742B2 (en) | Nonvolatile memory devices having single-layered gates | |
| US20050265076A1 (en) | Method of forming a vertical NAND flash memory array | |
| KR101230716B1 (ko) | 절연 층 아래에 매립된 제 2 제어 게이트를 갖는 ＳｅＯＩ상의 플래시 메모리 셀 | |
| US9312014B2 (en) | Single-layer gate EEPROM cell, cell array including the same, and method of operating the cell array | |
| US9741729B2 (en) | Nonvolatile memory cells, nonvolatile memory cell arrays including the same, and methods of fabricating the same | |
| CN102881692B (zh) | 单层多晶非易失性存储器单元 | |
| US7898856B2 (en) | Memory cell heights | |
| US9293468B2 (en) | Nonvolatile memory device | |
| CN110021606B (zh) | 单层多晶硅非挥发性内存单元 | |
| US7064377B2 (en) | Flash memory cell with buried floating gate and method for operating such a flash memory cell | |
| KR20150120816A (ko) | 단일층의 게이트를 갖는 불휘발성 메모리소자 및 그 동작방법과, 이를 이용한 메모리 셀어레이 | |
| JP4061985B2 (ja) | 不揮発性半導体記憶装置 | |
| US20230200062A1 (en) | Semiconductor device | |
| CN118890900A (zh) | 一种基于高温soi cmos工艺的eeprom单元及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |