JP4061985B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4061985B2 JP4061985B2 JP2002186626A JP2002186626A JP4061985B2 JP 4061985 B2 JP4061985 B2 JP 4061985B2 JP 2002186626 A JP2002186626 A JP 2002186626A JP 2002186626 A JP2002186626 A JP 2002186626A JP 4061985 B2 JP4061985 B2 JP 4061985B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- region
- gate
- insulating layer
- contact plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 239000000758 substrate Substances 0.000 claims description 51
- 238000002955 isolation Methods 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 45
- 230000015572 biosynthetic process Effects 0.000 description 30
- 239000012535 impurity Substances 0.000 description 22
- 239000002159 nanocrystal Substances 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 17
- 238000000034 method Methods 0.000 description 17
- 150000004767 nitrides Chemical class 0.000 description 17
- 238000003860 storage Methods 0.000 description 14
- 230000014759 maintenance of location Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 101150035614 mbl-1 gene Proteins 0.000 description 5
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 101150064834 ssl1 gene Proteins 0.000 description 4
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 3
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 3
- 101001056128 Homo sapiens Mannose-binding protein C Proteins 0.000 description 3
- 102100026553 Mannose-binding protein C Human genes 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 101001027796 Homo sapiens Male-specific lethal 1 homolog Proteins 0.000 description 2
- 101000639802 Homo sapiens U2 small nuclear ribonucleoprotein B'' Proteins 0.000 description 2
- 102100034461 U2 small nuclear ribonucleoprotein B'' Human genes 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- LZIAMMQBHJIZAG-UHFFFAOYSA-N 2-[di(propan-2-yl)amino]ethyl carbamimidothioate Chemical compound CC(C)N(C(C)C)CCSC(N)=N LZIAMMQBHJIZAG-UHFFFAOYSA-N 0.000 description 1
- 101001027791 Homo sapiens E3 ubiquitin-protein ligase MSL2 Proteins 0.000 description 1
- 102000002391 MSL2 Human genes 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の属する技術分野】
本発明は、ゲート絶縁膜の内部に電荷蓄積手段を有している不揮発性半導体記憶装置に関する。
【0002】
【従来の技術】
不揮発性半導体メモリは、電荷を保持する電荷蓄積手段(浮遊ゲート)が平面的に連続したFG(Floating Gate)型のほかに、電荷蓄積手段(電荷トラップ)が平面的に離散化された、例えばMONOS(Metal-Oxide-Nitride-Oxide Semiconductor)型などがある。
【0003】
FG型の不揮発性メモリトランジスタにおいて、半導体のチャネル形成領域上にゲート絶縁膜を介してポリシリコンなどからなるフローティングゲートが積層され、さらに、フローティングゲート上に、たとえばONO(Oxide-Nitride-Oxide)膜などからなるゲート間絶縁膜を介してコントロールゲートが積層されている。
【0004】
一方、MONOS型の不揮発性メモリトランジスタにおいて、半導体のチャネル形成領域上に、たとえば、酸化シリコン膜あるいは窒化酸化膜などからなるトンネル絶縁膜、窒化膜あるいは窒化酸化膜などからなる中間絶縁膜、酸化シリコン膜からなるトップ酸化膜が順に積層され、このトップ絶縁膜上にゲート電極が形成されている。
【0005】
MONOS型不揮発性半導体メモリにおいて、電荷保持を主体的に担っている窒化膜〔SixNy(0<x<1、0<y<1)〕膜中またはトップ酸化膜と窒化膜との界面のキャリアトラップが空間的に(即ち、面方向および膜厚方向に)離散化して拡がっている。このために、電荷保持特性が、トンネル絶縁膜厚のほかに、SixNy膜中のキャリアトラップに捕獲される電荷のエネルギー的及び空間的な分布に依存する。
【0006】
トンネル絶縁膜に局所的にリーク電流パスが発生した場合、FG型では多くの電荷がリークパスを通ってリークして電荷保持特性が低下しやすい。これに対し、MONOS型では、電荷蓄積手段が空間的に離散化されているため、リークパス周辺の局所的な電荷がリークパスを通して局所的にリークするに過ぎず、記憶素子全体の電荷保持特性が低下しにくい。
このため、MONOS型においては、トンネル絶縁膜の薄膜化による電荷保持特性の低下の問題はFG型ほど深刻ではない。したがって、ゲート長が極めて短い微細メモリトランジスタにおけるトンネル酸化膜のスケーリング性は、MONOS型の方がFG型よりも優れている。
【0007】
【発明が解決しようとする課題】
上記したFG型不揮発性メモリ、あるいはMONOS型などメモリトランジスタの電荷蓄積手段が平面的に離散化されている不揮発性メモリについて、ビットあたりのコスト低減、高集積化を図り大規模な不揮発性メモリを実現するには、1トランジスタ型のセル構造を実現することが必須である。
しかし、とくにMONOS型等の不揮発性メモリでは、メモリトランジスタに選択トランジスタを接続させた2トランジスタ型が主流であり、現在、1トランジスタセル技術の確立に向けて種々の検討が行われている。
【0008】
本発明の目的は、ゲート絶縁膜内の電荷蓄積手段に電荷を蓄積させて基本動作するメモリトランジスタを微細化に適した構造にした不揮発性半導体記憶装置を提供することである。
【0009】
【課題を解決するための手段】
本発明に係る不揮発性半導体記憶装置は、第1導電型の半導体基板と、前記半導体基板の上に形成され、内部に電荷蓄積手段を含むゲート絶縁膜と、前記ゲート絶縁膜の上に形成されているゲート電極と、前記ゲート電極の幅方向の一方側の前記半導体基板の表面領域に形成されている第2導電型のソース領域と、前記ゲート電極の幅方向の他方側の前記半導体基板の表面領域に形成されている第2導電型のドレイン領域と、前記ソース領域の、前記ゲート電極の幅方向と直交する方向の一方端部に形成されているソースコンタクト・プラグと、前記ドレイン領域の、前記ゲート電極の幅方向と直交する方向の他方端部に形成されているビットコンタクト・プラグと、前記ソースコンタクト・プラグに電気的に接続されているソース線と、前記ビットコンタクト・プラグに電気的に接続されているビット線と、を有している。
【0010】
【発明の実施の形態】
[第1実施形態]
図1は、本発明の実施形態に係るソース分離NOR型の不揮発性半導体メモリの概略構成を示す図である。
【0011】
本例の不揮発性メモリ装置90において、NOR型メモリセルアレイの各メモリセルがメモリトランジスタ1個で構成されている。図1に示すように、メモリトランジスタM11〜M22が行列状に配置され、これらトランジスタ間がワード線、ビット線および分離型ソース線によって配線されている。
すなわち、列方向に隣接するメモリトランジスタM11およびM12の各ドレインがビット線BL1に接続され、各ソースがソース線SL1に接続されている。同様に、列方向に隣接するメモリトランジスタM21およびM22の各ドレインがビット線BL2に接続され、各ソースがソース線SL2に接続されている。また、行方向に隣接するメモリトランジスタM11とM21の各ゲートがワード線WL1に接続され、同様に、行方向に隣接するメモリトランジスタM12とM22の各ゲートがワード線WL2に接続されている。
メモリセルアレイ全体では、このようなセル配置およびセル間接続が繰り返されている。
【0012】
【課題を解決するための手段】
本発明に係る不揮発性半導体記憶装置は、第1導電型の半導体基板と、離散化された電荷蓄積手段を内部に含むゲート絶縁膜と、ゲート電極と、オフセット絶縁層とが、この順で前記半導体基板の上に積層されて形成されるゲート積層体と、前記ゲート積層体の幅方向の両側面に形成されるサイドウォール絶縁層と、前記ゲート積層体の幅方向の一方側の前記半導体基板の表面領域に形成されている第2導電型のソース領域と、前記ゲート積層体の幅方向の他方側の前記半導体基板の表面領域に形成されている第2導電型のドレイン領域と、前記ソース領域の、前記ゲート積層体の幅方向と直交する方向の一方端部に下面が接し、前記サイドウォール絶縁層および前記オフセット絶縁層によって前記ゲート電極と絶縁された状態で上面が前記ゲート電極と平面パターン上で重なっているソースコンタクト・プラグと、前記ドレイン領域の、前記ゲート電極の幅方向と直交する方向の他方端部に下面が接し、前記サイドウォール絶縁層および前記オフセット絶縁層によって前記ゲート電極と絶縁された状態で上面が前記ゲート電極と平面パターン上で重なっているビットコンタクト・プラグと、前記ソースコンタクト・プラグに電気的に接続されているソース線と、前記ビットコンタクト・プラグに電気的に接続されているビット線と、を有する。
【0013】
この微細NOR型セルアレイ100では、図3に示すように、P型半導体基板101(Pウエルでも可)の表面にトレンチまたはLOCOSなどから素子分離絶縁層102が形成されている。素子分離絶縁層102は、図2に示すように、列方向(図2の縦方向)に長い平行ストライプ状に配置されている。素子分離絶縁層102にほぼ直交して、各ワード線WL1,WL2,WL3,WL4,…が等間隔に配線されている。このワード線は、後述するように、トンネル絶縁膜,窒化膜,トップ絶縁膜からなるゲート絶縁膜と、ゲート電極とを積層させて構成されている。本実施形態では、ゲート長(ワード線の幅)が0.13μm以下、たとえば0.1μmに微細化されている。
【0014】
各素子分離絶縁層102の間隔内の能動領域において、各ワード線の離間スペースに、例えばN型不純物が高濃度に導入されてソース領域Sとドレイン領域Dとが交互に形成されている。このソース領域Sとドレイン領域Dは、その大きさが行方向(図2の横方向)にはトレンチまたはLOCOS等の素子分離絶縁層102の間隔のみで規定され、列方向にはワード線間隔のみで規定される。したがって、ソース領域Sとドレイン領域Dは、その大きさと配置のばらつきに関しマスク合わせの誤差が殆ど導入されないことから、極めて均一に形成されている。
【0015】
ワード線の上部および側壁は、絶縁層で覆われている。すなわち、ワード線WL1,WL2,…の上部に同じパターンにてオフセット絶縁層が配置され、オフセット絶縁層、その下のゲート電極(ワード線)およびゲート絶縁膜からなる積層パターンの両側壁に、サイドウォール絶縁層が形成されている。このオフセット絶縁層およびサイドウォール絶縁層により、各ワード線同士のスペース部分に、ワード線に沿って細長い自己整合コンタクトが開口されている。
【0016】
ソース領域Sまたはドレイン領域Dに一部重なるように、自己整合コンタクト内に導電性材料が互い違いに埋め込まれ、これによりビットコンタクト・プラグBCおよびソースコンタクト・プラグSCが形成されている。
このビットコンタクト・プラグBCおよびソースコンタクト・プラグSCの形成では、自己整合コンタクト全域を埋め込むように導電材料を堆積し、その上に、エッチングマスク用のレジストパターンを形成する。このとき、レジストパターンを自己整合コンタクトの幅より一回り大きくし、また、一部を素子分離絶縁層に重ねる。そして、このレジストパターンをマスクとしてレジストパターン周囲の導電材料をエッチングにより除去する。これにより、ビットコンタクト・プラグBCおよびソースコンタクト・プラグSCが同時に形成される。
【0017】
図示しない絶縁膜でコンタクト周囲の凹部が埋め込まれている。
この絶縁膜上を、ビットコンタクト・プラグBC上に接触するビット線BL1,BL2,…と、ソースコンタクト・プラグSC上に接触するソース線SLが交互に、平行ストライプ状に形成されている。
【0018】
この微細NOR型セルアレイ100は、そのビット線またはソース線に対するコンタクト形成が、自己整合コンタクトの形成と、プラグの形成により達成される。自己整合コンタクトの形成によって、ワード線との絶縁分離が達成されるとともに、ソース領域Sまたはドレイン領域Dの表出面が均一に形成される。そして、ビットコンタクト・プラグBCおよびソースコンタクト・プラグSCの形成は、この自己整合コンタクトコンタクト内のソース領域Sまたはドレイン領域Dの表出面に対して行う。したがって、各プラグの基板接触面は、その列方向のサイズがほぼ自己整合コンタクト形成により決められ、その分、コンタクト面積のバラツキは小さい。
【0019】
ビットコンタクト・プラグBCまたはソースコンタクト・プラグSCと、ワード線との絶縁分離が容易である。すなわち、ワード線形成時に一括してオフセット絶縁層を形成しておき、その後、絶縁膜の成膜と、全面エッチング(エッチバック)を行うだけでサイドウォール絶縁層が形成される。
また、ビットコンタクト・プラグBCとソースコンタクト・プラグSC、さらに、ビット線とソース線が同一階層の導電層をパターンニングして形成されるため、配線構造が極めて簡素であり、工程数も少なく、製造コストを低く抑えるのに有利な構造となっている。
しかも、無駄な空間が殆どないことから、各層の形成をウエハプロセス限界の最小線幅Fで行った場合、8F2に近い非常に小さいセル面積で製造できる。
【0020】
図4は、本実施形態に係るMONOS型メモリトランジスタの素子構造を示す断面図である。
【0021】
図4中、符号1はN型またはP型の導電型を有するシリコンウエハ等の半導体基板またはウエル、1aはチャネル形成領域、2および4は当該メモリトランジスタのソース領域およびドレイン領域を示す。
本発明で“チャネル形成領域”とは、表面側内部に電子または正孔が導電するチャネルが形成される領域をいう。本例の“チャネル形成領域”は、半導体基板またはウエル1内でソース領域2およびドレイン領域4に挟まれた部分が該当する。
ソース領域2およびドレイン領域4は、チャネル形成領域1aと逆導電型の不純物を高濃度に半導体基板1に導入することにより形成された導電率が高い領域であり、種々の形態がある。通常、ソース領域2及びドレイン領域4のチャネル形成領域1aに臨む基板表面位置に、LDD(Lightly Doped Drain)と称する低濃度領域を具備させることが多い。
【0022】
チャネル形成領域1a上には、ゲート絶縁膜6を介してメモリトランジスタのゲート電極8が積層されている。ゲート電極8は、一般に、P型またはN型の不純物が高濃度に導入されて導電化されたポリシリコン(doped poly-Si)、又はdoped poly-Siと高融点金属シリサイドとの積層膜からなる。このゲート電極8のチャネル方向の長さ(ゲート長)は、0.13μm以下、たとえば0.1μm程度である。
【0023】
本実施形態におけるゲート絶縁膜6は、下層から順に、トンネル絶縁膜10,窒化膜12,トップ絶縁膜14から構成されている。
トンネル絶縁膜10は、熱酸化により形成された酸化シリコン(SiO2 )の膜でもよいが、本例では短時間熱酸化法(RTO法)により酸化膜を形成し、これを短時間熱窒化処理(RTN処理)して得られた窒化酸化膜からなる。トンネル絶縁膜10の膜厚は、使用用途に応じて2.0nmから3.5nmの範囲内で決めることができ、ここでは2.7nmに設定されている。
【0024】
窒化膜12は、例えば5.0nmの窒化シリコン(SixNy(0<x<1,0<y<1))膜から構成されている。この窒化膜12は、たとえば減圧CVD(LP−CVD)により作製され、膜中にキャリアトラップが多く含まれている。窒化膜12は、プールフレンケル型(PF型)の電気伝導特性を示す。
【0025】
トップ絶縁膜14は、窒化膜12との界面近傍に深いキャリアトラップを高密度に形成する必要があり、このため、例えば成膜後の窒化膜を熱酸化して形成される。トップ絶縁膜14がCVDで形成された場合は熱処理によりこのトラップが形成される。トップ絶縁膜14の膜厚は、ゲート電極8からのホールの注入を有効に阻止してデータ書き換え可能な回数の低下防止を図るために、最低でも3.0nm、好ましくは3.5nm以上が必要である。
【0026】
ところで、微細化メモリトランジスタの設計において、通常、CMOSロジックデバイスなどに対する短チャネル効果抑制のための経験式として、次式(1)に示すBrewsの式を用いて最小チャネル長Lmin が決められる。
【0027】
【数1】
Lmin=0.4×〔rj×d×(Ws+Wd)2〕1/3…(1)
【0028】
ここで、rjはソース・ドレイン不純物領域の接合の深さ、dは酸化シリコン膜に換算したゲート絶縁膜厚さ、Wsはソース端から延びる空乏層の長さ、Wdはドレイン端から延びる空乏層の長さを示す。
このBrewsの式は短チャネル効果をある程度含んで規定され、その程度は、しきい値の低下(ロールオフ)が長チャネルにおけるしきい値の10%以内である。このロールオフ10%以内という仕様は、しきい値のバラツキを抑えるために、通常のロジック用トランジスタあるいはDRAMメモリトランジスタで用いられているものである。
【0029】
この式に従うと、最小チャネル長0.13μm(ゲート長では0.18〜0.23μm程度に相当)において、チャネル不純物濃度を1×1018cm−3、ゲート絶縁膜の酸化膜換算値を9.5nmとした場合、短チャネル効果を有効に抑止するためにはLDDの接合深さを50nm以下にする必要があることが分かる。
その一方で、LDD接合深さをさらに浅くした場合は、接合耐圧が低下することも分かった。
1トランジスタ型のMONOSメモリセルでは、後述するように書き込み時に非選択セルのソース・ドレイン領域にPN接合を逆バイアスする、いわゆる書き込みインヒビット電圧の印加は正常動作のために必須となる。
したがって、ソース・ドレイン接合耐圧のこれ以上の低下は、1トランジスタ型のMONOSメモリセルを0.13μm以下の微細ゲート長で実現することを困難なものとする。言い換えると、ロールオフを10%以内に抑えるという通常のCMOSロジックデバイスの設計仕様は、0.13μm以下の微細ゲート長を有する1トランジスタ型のMONOSメモリセルにそのまま適用することは困難であることが判明した。
【0030】
そこで、本実施形態では、しきい値のロールオフを10%以上あえて許容し、これによりチャネル形成領域およびソース・ドレイン領域の不純物濃度プロファイルの設計マージンを拡大して、その結果として、ソース・ドレイン接合耐圧を向上させることを、ゲート長0.13μm以下に微細化する際の新たな設計指針として提案する。これにより、書き込みディスターブ電圧印加ができ、MONOSメモリトランジスタの更なる微細化が可能となる。
【0031】
具体的に、本実施形態に係るメモリトランジスタ(図4)においては、特に図示しないが不純物濃度ピークを表面より深くしたリトログレードウエルの採用によりチャネル形成領域の不純物濃度プロファイルを規定し、そのピーク不純物濃度5〜20×1017cm−3の範囲内で、LDDの接合深さを100nm以下としている。このゲート絶縁膜6の酸化膜厚換算値で10nm以下の場合、しきい値のロールオフを15%以上(場合によっては50%以上も可)許容している。
このような濃度プロファイル設計により、ゲート長が0.1μm程度のMONOSメモリトランジスタが実現されている。
【0032】
このような構成のメモリトランジスタの製造においては、まず、用意した半導体基板1に対し素子分離領域の形成、ウエルの形成、しきい電圧調整用のイオン注入等を必要に応じて行う。このウエルの形成時には、必要に応じて、上述した設計指針にもとづいて、後で形成されるソース・ドレイン領域との接合耐圧を上げるための不純物濃度プロファイル設計を行う。
つぎに、半導体基板1の能動領域上にゲート絶縁膜6,ゲート電極8,オフセット絶縁層(不図示)の積層膜を前記した材料,膜厚および各成膜法にて積層させ、この積層膜を一括して同一パターンにて加工する。なお、ゲート絶縁膜6(ONO膜:トンネル絶縁膜/窒化膜/トップ絶縁膜)のうちトンネル絶縁膜10を、たとえば3nm程度まで厚膜化した場合、ONO膜厚仕様の典型値は、それぞれ3.0nm/5.0nm/3.5nmとする。この場合のONO膜の酸化シリコン膜厚の換算値は9nmである。
形成した積層パターンと自己整合的にソース・ドレイン領域2,4を形成する。このとき、上述した設計指針にもとづいて接合耐圧を上げるための不純物濃度プロファイル設計を行う。続いて、サイドウォール絶縁層の成膜により自己整合コンタクトを形成し、自己整合コンタクトにより表出するソース・ドレイン領域2,4上にビットコンタクト・プラグBCおよびソースコンタクト・プラグSCを形成する。
これらプラグ周囲を層間絶縁膜で埋め込み、層間絶縁膜上にビット線およびソース線を形成した後、必要に応じて行う層間絶縁層を介した上層配線の形成およびオーバーコート成膜とパッド開口工程等を経て、当該不揮発性メモリトランジスタを完成させる。
【0033】
本実施形態では、更にディスターブ特性を改善するための手段として、図1に示すように、列方向の共通線に接続され、非選択メモリトランジスタのソース領域2及び/又はドレイン領域4(図4)に逆バイアス電圧を印加する書き込みインヒビット電圧供給回路92と、ワード線に接続され、非選択セルのゲート電極8にチャネル形成領域1aに関し逆バイアスとなる電圧を印加する非選択ワード線バイアス回路94とを有する。
【0034】
ここで、“共通線”とは、列方向(列方向の)複数のメモリトランジスタ間でソース領域またはドレイン領域を共通に直接接続するか、容量結合する線をいい、例えばビット線やソース線のほかに、いわゆるブースタプレート等が該当する。図1は、共通線がビット線およびソース線の場合である。
また、“逆バイアス電圧”とは、ソース領域またはドレイン領域と、チャネル形成領域が形成される半導体基板または半導体層のバルク領域との間に形成されるPN接合を逆バイアスする方向の電圧をいう。
さらに、“チャネル形成領域に関して逆バイアスとなる方向”とは、チャネル形成領域の電位を基準とした電圧印加がプラス側かマイナス側の方向をいう。具体的には、チャネル形成領域の導電型がP型の場合の当該方向はプラス側、N型の場合の当該方向はマイナス側となる。
【0035】
これら書き込みインヒビット電圧供給回路92および非選択ワード線バイアス回路94は、選択セルのプログラムに先立って非選択メモリトランジスタのゲート電極8、ソース領域2およびドレイン領域4に所定電圧を印加することにより、特に図1の非選択セルA,Bの誤書き込みまたは誤消去を防止し、プログラムディスターブマージンの大幅な改善を行うものである。
【0036】
つぎに、このような構成の不揮発性メモリの書き込み動作について説明する。
【0037】
ここで、図1に示すように、選択セルSとの接続関係によって非選択セルA〜Cを定義する。すなわち、選択セルSと同じ選択ワード線WL1に接続された非選択のセルをA、非選択ワード線WL2に接続されたセルで、選択セルSと同じ選択ソース線SL1及び選択ビット線BL1に接続された非選択のセルをC、選択ワード線WL2に接続され、非選択ソース線SL2および非選択ビット線BL2に接続された非選択のセルをBと定義する。
【0038】
図5に、この4種類のセルに対する書き込みバイアス電圧の設定条件例を示す。
選択セルSにデータを書き込む際、まず、非選択ワード線バイアス回路94により、選択ワード線WL1および非選択ワード線WL2に基板電位0Vのときは所定の電圧、例えば4.5Vを印加する。また、書き込みインヒビット電圧供給回路92により、非選択ソース線SL2および非選択ビット線BL2に基板電位0Vのときは所定の逆バイアス電圧、例えば5Vを印加する。このとき、選択ソース線SL1および選択ビット線BL1は、接地電位0Vで保持する。
この状態で、選択セルSが接続されたワード線WL1の印加電圧を、所定の電圧(4.5V)からプログラム電圧(例えば、12V)に上げる。
【0039】
図6(A)に、ゲート長0.1μmのMONOS型不揮発性メモリトランジスタのヒステリシス特性を示す。また、図6(B)に典型的な書き込み/消去特性を示す。
図6(A)に示すように、良好なメモリのヒステリシス電圧差(ヒステリシス・ウインドウ)が得られた。また、十分なしきい値のウインドウ幅がとれるための条件として、書き込み時間はワード線印加電圧12Vで0.7msec、ワード線印加電圧11Vで1msec、消去時間は−8Vの電圧印加で80msecが得られた。
【0040】
この書き込み方法では、非選択ワード線WL2に例えば正の電圧を印加することにより、非選択セルBのディスターブマージンが拡大され、この非選択セルBが誤書き込みまたは誤消去されない。
また、非選択ビット線BL2および非選択ソース線SL2に逆バイアス電圧を印加することによって、選択ワード線WL1のプログラム電圧の印加で非選択セルAが書き込み状態になることが防止できるとともに、非選択セルBが誤書き込み(および誤消去)されない。このときのバイアス電圧印加の順序は、上述のように非選択ワード線への電圧印加、逆バイアス電圧印加、プログラム電圧印加の順で行うと、非選択セルBがディスターブを受けにくく好ましい。
【0041】
以上は、ディスターブ防止について述べてきたが、拡大したソースおよびドレインの耐圧(接合耐圧)が逆バイアスする際に問題とならないレベルであることを調べ、また、インヒビット電圧のゲート長依存性、主要デバイス特性についても確認しておく必要がある。
【0042】
〔メモリトランジスタの耐圧〕
消去状態のメモリトランジスタの電流−電圧特性について、ゲート電圧4Vの条件下、チャネル不純物濃度をパラメータとして検討した。
この結果を、図7のグラフに示す。
ここで、接合耐圧はドレイン電流1nA/μmで定義する。グラフから、接合耐圧はチャネル不純物濃度に依存し、チャネル不純物濃度が高いほど接合耐圧が低くなる傾向を示した。チャネル不純物のドーズ量が15×1012cm−2の場合に最も高いピーク濃度を示し、その値は7〜8×1017cm−3となる。このとき、接合耐圧7Vが得られた。
【0043】
〔インヒビット電圧のゲート長依存性〕
図8に、ソース/ドレインのインヒビット電圧の下限値について、ゲート長依存性を示す。
書き込み電圧Vppが12Vまで条件でのインヒビット電圧の下限値は約5Vであり、ゲート長依存性は殆ど示さなかった。ただし、書き込み電圧Vppに対してはやや依存し、書き込み電圧Vppが10Vで、インヒビット電圧の下限値は4〜4.3V程度にまで下がっている。
【0044】
また、消去状態における電流−電圧特性のゲート電圧依存性をついて検討した。
降伏電圧はゲート電圧依存性を示さず、サブブレークダウン領域における立ち上がり電圧はゲート電圧依存性を示した。サブブレークダウン領域はゲートエッジ部のドレイン/ソース領域表面でのバンド間トンネル現象に起因していると推定されるが、電流レベルが小さいため、ここでは問題にならないと考えられる。
【0045】
以上より、約7Vの接合耐圧は、ソース・ドレイン印加電圧(インヒビットS/D電圧)の下限が5V程度であるのに対して十分マージンがあり、このためインヒビット電圧をソース領域及び/又はドレイン領域に印加することが可能であることを確認した。
また、図7から、書き込み電圧Vppを10Vとした場合、インヒビット電圧の下限は4V程度まで下がるので、チャネル形成領域のピーク不純物濃度を2×1018cm−3として接合耐圧を5Vとしても、当該メモリトランジスタは問題なく動作することが分かった。
【0046】
〔主要デバイス特性〕
消去状態での電流−電圧特性を検討し、求めた読み出し電流とリーク電流の電圧依存性を図9のグラフに示す。
ゲート電圧0Vの場合、ドレイン電圧1. 2Vでの非選択セルのリーク電流値は約3nAであった。この場合の読み出し電流は30μA以上であるため、非選択セルの誤読み出しが生じることはないと考えられる。したがって、ゲート長0.1μmのMONOS型メモリトランジスタにおいて読み出し時のパンチスルー耐圧のマージンは十分あることが分かった。
【0047】
データ書換え10万回後でのリードディスターブ特性も評価し、その結果を図10に示す。
データ書換え10万回後での10年後のしきい値のウインドウ幅は0.5V以上が得られ、センスアンプで十分検出できるレベルであることが分かった。したがって、10年以上の読み出し時間が可能であることが分かった。
【0048】
書き込み条件(プログラム電圧:12V、プログラム時間:0.7msec)、消去条件(消去時ゲート電圧:−8V、消去時間:80msec)でのデータ書き換え特性を検討し、結果を図11に示す。
データ書き換え回数は、キャリアトラップが空間的に離散化されているために良好で、1×105回を満足することが分かった。また、ここにはデータを示していないが、1×106回のデータ書き換えも可能であることも確認した。
また、データ保持特性は1×105回のデータ書換え後で85℃、10年を満足した。
【0049】
以上より、チャネル形成領域、ソース領域およびドレイン領域の不純物濃度プロファイルを、短チャネル効果に対する最適値より変えて、接合耐圧を向上させたことにより、ゲート長を0.1μmにスケーリングしたMONOS型不揮発性メモリトランジスタが実現でき、充分な特性が得られていることを確かめることができた。
また、実際のセル動作を検証することができた。
【0050】
なお、不揮発性メモリ装置では、通常、消去ベリファイにより消去状態でメモリトランジスタのしきい値を揃えるシーケンスがあることから、各メモリトランジスタのしきい値低下を補償することが容易に行うことができる。したがって、不揮発性メモリにおけるしきい値のロールオフ仕様の緩和は、ロジックデバイスほど問題となることはない。
【0051】
[第2実施形態]
本実施形態では、図4と同じ素子構造において、ゲート長を85nmまでスケーリングした場合である。
【0052】
図12に、ゲート長85nmのMONOS型メモリトランジスタの電流−電圧特性を示す。
図より、接合耐圧は7Vであり、ソース/ドレインインヒビット電圧5Vに対して、また、十分にマージンがあることが分かる。
【0053】
図13に、選択セルからの読み出し電流と、非選択セルからのリーク電流とを併せて示す。
ゲート長が第1実施形態の100nmから更に85nmまでスケーリングされているため、これにともないドレイン電圧を1.1Vまでスケーリングした場合、パンチスルー電流に起因したリーク電流の増大が予想されていた。ところが、実際には、チャネル形成領域の不純物濃度をピーク濃度で8×1017cm−3と高くできたため、読み出し電流とリーク電流との比は、ゲート長0.1μmの場合と比較して若干減少しているものの、3桁以上と大きい。
【0054】
図14に、消去状態でのメモリセルの読み出し電流特性を示す。
読み出しドレイン電圧を1.1Vにスケーリングした場合、読み出し電流は、読み出しゲート電圧1.5Vで33.5μA/μm、読み出しゲート電圧2Vで59.7μA/μmであった。
【0055】
図15に、ゲート長85nmMONOSメモリトランジスタのデータ書き換え特性を示す。
10万回までのしきい値のウインドウ幅は十分大きく、10万回までデータ書換えが可能であることが分かった。とくにデータは示さないが、100万回までのデータ書き換えが可能なことも確認した。
【0056】
図16に、データ書き換え1万回後でのリードディスターブ特性を示す。
測定値を外挿したしきい値のウインドウ幅は10年後で0.5V以上である。これにより、10年間の連続読み出しが可能であることが分かる。
【0057】
以上、チャネル形成領域の不純物濃度をピーク濃度値で8×1017cm−3に増大させることにより、ゲート長が0.1μmより更に小さい、ゲート長85nmのMONOS型不揮発性メモリが実現可能であることが確認できた。
【0058】
以下、第3および第4実施形態に、不揮発性メモリの素子構造の変形例を示す。
【0059】
[第3実施形態]
本実施形態は、メモリトランジスタの電荷蓄積手段としてゲート絶縁膜中に埋め込まれ例えば10ナノメータ以下の粒径を有する多数の互いに絶縁されたSiナノ結晶を用いた不揮発性半導体記憶装置(以下、Siナノ結晶型という)に関する。
【0060】
図17は、このSiナノ結晶型メモリトランジスタの素子構造を示す断面図である。
本実施形態のSiナノ結晶型不揮発性メモリが、先の第1実施形態と異なるのは、本実施形態のゲート絶縁膜30が、窒化膜12とトップ絶縁膜14に代えて、トンネル絶縁膜10上の電荷蓄積手段としてのSiナノ結晶32と、その上の酸化膜34とから形成されていることである。
その他の構成、即ち半導体基板1、チャネル形成領域1a、ソース領域2、ドレイン領域4、トンネル絶縁膜10、ゲート電極8は、第1実施形態と同様である。
【0061】
Siナノ結晶32は、そのサイズ(直径)が、好ましくは10nm以下、例えば4.0nm程度であり、個々のSiナノ結晶同士が酸化膜34で空間的に、例えば4nm程度の間隔で分離されている。
本例におけるトンネル絶縁膜10は、電荷蓄積手段(Siナノ結晶32)が基板側に近いこととの関係で、第1実施形態よりやや厚く、使用用途に応じて2.6nmから5.0nmまでの範囲内で適宜選択できる。ここでは、4.0nm程度の膜厚とした。
【0062】
このような構成のメモリトランジスタの製造では、トンネル絶縁膜10の成膜後、例えばプラズマCVD法でトンネル酸化膜10の上に、複数のSiナノ結晶32を形成する。また、Siナノ結晶32を埋め込むように、酸化膜34を、例えば7nmほどLP−CVDにより成膜する。このLP−CVDでは、原料ガスがDCSとN2 Oの混合ガス、基板温度が例えば700℃とする。このときSiナノ結晶32は酸化膜34に埋め込まれ、酸化膜34表面が平坦化される。平坦化が不十分な場合は、新たに平坦化プロセス(例えばCMP等)を行うとよい。その後、ゲート電極8を成膜し、ゲート積層膜を一括してパターンニングする工程を経て、当該Siナノ結晶型メモリトランジスタを完成させる。
【0063】
このように形成されたSiナノ結晶32は、平面方向に離散化されたキャリアトラップとして機能する。そのトラップレベルは、周囲の酸化シリコンとのバンド不連続値で推定可能で、その推定値では約3.1eV程度とされる。この大きさの個々のSiナノ結晶32は、数個の注入電子を保持できる。なお、Siナノ結晶32を更に小さくして、これに単一電子を保持させてもよい。
【0064】
このような構成のSiナノ結晶型不揮発性メモリについて、ランドキストのバックトンネリングモデルによりデータ保持特性を検討した。データ保持特性を向上させるためには、トラップレベルを深くして、電荷重心と半導体基板1との距離を大きくすることが重要となる。そこで、ランドキストモデルを物理モデルに用いたシミュレーションにより、トラップレベル3.1eVの場合のデータ保持を検討した。この結果、トラップレベル3.1eVの深いキャリアトラップを用いることにより、電荷保持媒体からチャネル形成領域1aまでの距離が4.0nmと比較的に近い場合でも良好なデータ保持を示すことが分かり、予想通りの結果が得られた。
【0065】
第1実施形態と同様にして、ゲート長0.1μmの微細メモリトランジスタを有する1トランジスタセルの動作を確認した。
次いで、低電圧プログラミングについて検討した。本例における書き込み時間は、プログラム電圧が5Vの低プログラム電圧で1msec以下であり、Siナノ結晶型の高速書き込み性が実証できた。
【0066】
[第4実施形態]
本実施形態は、メモリトランジスタの電荷蓄積手段として絶縁膜中に埋め込まれ互いに分離した多数の微細分割型フローティングゲートを用いた不揮発性半導体記憶装置(以下、微細分割FG型という)に関する。
【0067】
図18は、この微細分割FG型メモリトランジスタの素子構造を示す断面図である。
本実施形態の微細分割FG型不揮発性メモリが、先の第1実施形態と異なるのは、メモリトランジスタがSOI基板に形成されていることと、本実施形態のゲート絶縁膜40が、窒化膜12とトップ絶縁膜14に代えて、トンネル絶縁膜10上の電荷蓄積手段としての微細分割型フローティングゲート42と、その上の酸化膜44とが、ゲート電極8との間に形成されていることである。
その他の構成のうち、トンネル絶縁膜10、ゲート電極8は、第1実施形態と同様である。
この微細分割フローティングゲート42は、先の第3実施形態のSiナノ結晶32とともに本発明でいう“小粒径導電体”の具体例に該当する。
【0068】
SOI基板としては、酸素イオンをシリコン基板に高濃度にイオン注入し基板表面より深い箇所に埋込酸化膜を形成したSIMOX(Separation by Implanted Oxygen)基板や、一方のシリコン基板表面に酸化膜を形成し他の基板と張り合わせた張合せ基板などが用いられる。このような方法によって形成され図18に示したSOI基板は、半導体基板46、分離酸化膜48およびシリコン層50とから構成され、シリコン層50内に、チャネル形成領域50a,ソース領域2およびドレイン領域4が設けられている。
なお、半導体基板46に代えて、ガラス基板、プラスチック基板、サファイア基板等を用いてもよい。
【0069】
微細分割フローティングゲート42は、通常のFG型のフローティングゲートを、その高さが例えば5.0nm程度で、直径が例えば8nmまでの微細なポリSiドットに加工したものである。
本例におけるトンネル絶縁膜10は、第1実施形態よりやや厚いが、通常のFG型に比べると格段に薄く形成され、使用用途に応じて2.5nmから4.0nmまでの範囲内で適宜選択できる。ここでは、最も薄い2.5nmの膜厚とした。
【0070】
このような構成のメモリトランジスタの製造では、SOI基板上にトンネル絶縁膜10を成膜した後、例えばLP−CVD法で、トンネル絶縁膜10の上にポリシリコン膜(最終膜厚:5nm)を成膜する。このLP−CVDでは、原料ガスがDCSとアンモニアの混合ガス、基板温度が例えば650℃とする。つぎに、例えば電子ビーム露光法を用いて、ポリシリコン膜を直径が例えば8nmまでの微細なポリSiドットに加工する。このポリSiドットは、微細分割型フローティングゲート42(電荷蓄積手段)として機能する。その後、微細分割型フローティングゲート42を埋め込むかたちで、酸化膜44を、例えば9nmほどLP−CVDにより成膜する。このLP−CVDでは、原料ガスがDCSとN2 Oの混合ガス、基板温度が例えば700℃とする。この時、微細分割型フローティングゲート42は酸化膜44に埋め込まれ、酸化膜44表面が平坦化される。平坦化が不十分な場合は、新たに平坦化プロセス(例えばCMP等)を行うとよい。その後、ゲート電極8を成膜し、ゲート積層膜を一括してパターンニングする工程を経て、当該微細分割FG型メモリトランジスタを完成させる。
【0071】
このようにSOI基板を用い、フローティングゲートが微細に分割されることについては、素子を試作して特性を評価した結果、予想通りの良好な特性が得られることを確認した。
また、第1実施形態と同様にして、ゲート長0.1μmの微細メモリトランジスタを有する1トランジスタセルの動作を確認した。
【0072】
[変形例]
以上述べてきた第1〜第4実施形態において、種々の変形が可能である。
【0073】
まず、セル構造については、ビット線およびソース線が階層化された分離ソース型のNOR型を採用できる。
図19に、このNOR型メモリセルアレイの回路構成を示す。また、図20に、このNOR型メモリセルアレイのパターン例を示す平面図を、図21に、図20のB−B’線に沿った断面側から見た斜視図を示す。
【0074】
この不揮発性メモリ装置110では、ビット線が主ビット線と副ビット線に階層化され、ソース線が主ソース線と副ソース線に階層化されている。主ビット線MBL1に選択トランジスタS11を介して副ビット線SBL1が接続され、主ビット線MBL2に選択トランジスタS21を介して副ビット線SBL2が接続されている。また、主ソース線MSL(図21では、MSL1およびMSL2に分割)に対し、選択トランジスタS12を介して副ソース線SSL1が接続され、選択トランジスタS22を介して副ソース線SSL2が接続されている。
【0075】
そして、副ビット線SBL1と副ソース線SSL1との間に、メモリトランジスタM11〜M1nが並列接続され、副ビット線SBL2と副ソース線SSL2との間に、メモリトランジスタM21〜M2nが並列接続されている。この互いに並列に接続されたn個のメモリトランジスタと、2つの選択トランジスタ(S11とS12、又は、S21とS22)とにより、メモリセルアレイを構成する単位ブロックが構成される。
【0076】
行方向に隣接するメモリトランジスタM11,M21,…の各ゲートがワード線WL1に接続されている。同様に、メモリトランジスタM12,M22,…の各ゲートがワード線WL2に接続され、また、メモリトランジスタM1n,M2n,…の各ゲートがワード線WLnに接続されている。
行方向に隣接する選択トランジスタS11,S21,…は選択線SG1により制御され、選択トランジスタS12,S22,…は選択線SG2により制御される。
【0077】
この微細NOR型セルアレイ110では、図21に示すように、半導体基板111の表面にPウエル112が形成されている。Pウエル112は、トレンチに絶縁物を埋め込んでなり、平行ストライプ状に配置された素子分離絶縁層113によりワード線方向に絶縁分離されている。
【0078】
素子分離絶縁層112により分離された各Pウエル部分が、メモリトランジスタの能動領域となる。能動領域内の幅方向両側で、互いの距離をおいた平行ストライプ状にN型不純物が高濃度に導入され、これにより、副ビット線SBLおよび副ソース線SSLが形成されている。
これら副ビット線SBLおよび副ソース線SSL上に絶縁膜を介して直交して、各ワード線WL1,WL2,WL3,WL4,…が等間隔に配線されている。このワード線は、後述するように、トンネル絶縁膜,窒化膜,トップ絶縁膜からなるゲート絶縁膜と、ゲート電極とを積層させて構成されている。本実施形態では、ゲート長(ワード線の幅)が0.13μm以下、たとえば0.1μmに微細化されている。
副ビット線SBLと副ソース線SSLとの間のPウエル部分112aと、各ワード線との交差部分がメモリトランジスタのチャネル形成領域となり、そのチャネル形成領域に接する副ビット線部分がドレイン、副ソース線部分がソースとして機能する。
【0079】
ワード線の上部および側壁は、図3の場合と同様、オフセット絶縁層およびサイドウォール絶縁層(本例では、通常の層間絶縁層でも可)により覆われている。
これら絶縁層には、所定間隔で副ビット線SBLに達するビットコンタクト・プラグBCと、副ソース線SSLに達するソースコンタクト・プラグSCとが形成されている。これらのプラグBC,SCは、たとえば、ビット線方向のメモリトランジスタが128個程度ごとに設けられている。
また、絶縁層上を、ビットコンタクト・プラグBC上に接触する主ビット線MBL1,BL2,…と、ソースコンタクト・プラグSC上に接触する主ソース線MSL1,BL2,…が交互に、平行ストライプ状に形成されている。
【0080】
この微細NOR型セルアレイ100は、ビット線およびソース線が階層化され、メモリセルごとにビットコンタクト・プラグBCおよびソースコンタクト・プラグSCを形成する必要がない。したがって、コンタクト抵抗自体のバラツキは基本的にない。ビットコンタクト・プラグBCおよびソースコンタクト・プラグSCは、たとえば、128個のメモリセルごとに設けられる。プラグ形成を自己整合的に行わないときは、オフセット絶縁層およびサイドウォール絶縁層は必要ない。すなわち、通常の層間絶縁膜を厚く堆積してメモリトランジスタを埋め込む工程のみで足りる。
このように、本例では、更に工程を簡略化できる利点がある。
【0081】
また、副配線(副ビット線,副ソース線)を不純物領域で構成した疑似コンタクトレス構造として無駄な空間が殆どないことから、各層の形成をウエハプロセス限界の最小線幅Fで行った場合、8F2に近い非常に小さいセル面積で製造できる。
さらに、ビット線とソース線が階層化されており、選択トランジスタS11又はS21が非選択の単位ブロックにおける並列メイントランジスタ群を主ビット線MBL1またはMBL2から切り離すため、主ビット線の容量が著しく低減され、高速化、低消費電力化に有利である。また、選択トランジスタS12またはS22の働きで、副ソース線を主ソース線から切り離して、低容量化することができる。
なお、更なる高速化のためには、副ビット線SBL1,SBL2または副ソース線SSL1,SSL2はシリサイドを張り付けた不純物領域で形成し、主ビット線MBL1,MBL2はメタル配線を用いるとよい。
【0082】
また、NAND型のセル方式も採用できる。
NAND型は、図19のメモリセルアレイを構成する単位ブロック内で、各メモリトランジスタM11〜M1n、あるいはM21〜M1nを並列ではなく直列に接続することにより達成される。この場合、副ビット線および副ソース線の区別はなく、NAND列のチャネル形成不純物領域となる。
その他、とくに図示しないがDINOR型、いわゆるHiCR型と称されソース線を隣接する2つのソース領域で共有した分離ソース型のセルアレイから構成される微細NOR型セルであっても、本発明が適用できる。
【0083】
また、第1実施形態の説明では、書き込みインヒビット電圧供給回路92は、メモリトランジスタのソース領域2とドレイン領域4との双方に同時に同一な逆バイアス電圧を付与することを前提としたが、本発明では、逆バイアス電圧は同一電圧に限定されず、またソース領域2とドレイン領域4の何れか一方に逆バイアス電圧を付与し、他方をオープンとするようにしてもよい。また、ソース線とビット線で異なる電圧を印加することも可能である。
【0084】
“電荷蓄積手段”は、窒化膜バルクのキャリアトラップおよび酸化膜と窒化膜界面付近に形成されたキャリアトラップを含むことから。ゲート絶縁膜がNO(Nitride-Oxide)膜なるMNOS型であっても本発明が適用できる。
【0085】
スタンドアロン型の不揮発性メモリのほか、ロジック回路と同一基板上に集積化したエンベデッド型の不揮発性メモリに対しても本発明が適用できる。
なお、第4実施形態のようにSOI基板を用いることは、第1〜第3実施形態のメモリトランジスタ構造に重複して適用可能である。
【0086】
【発明の効果】
本発明に係る不揮発性半導体記憶装置によれば、ゲート絶縁膜内の離散化された電荷蓄積手段に電荷を蓄積させて基本動作するメモリトランジスタを、微細化された場合に適した構造にすることが可能となった。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るソース分離NOR型の不揮発性半導体メモリの概略構成を示す図である。
【図2】本発明の第1実施形態に係る具体的なセル配置パターンの一例として、自己整合技術を用いた微細NOR型セルアレイの概略平面図である。
【図3】本発明の第1実施形態に係る図2のセルアレイでA−A’線に沿った断面側から見た斜視図である。
【図4】本発明の第1実施形態に係るMONOS型メモリトランジスタの素子構造を示す断面図である。
【図5】本発明の第1実施形態において、4種類のセルに対する書き込みバイアス電圧の設定条件例を示す図である。
【図6】本発明の第1実施形態において、ゲート長0.1μmのMONOS型不揮発性メモリトランジスタのヒステリシス特性および書き込み/消去特性を示すグラフである。
【図7】本発明の第1実施形態において、消去状態のメモリトランジスタの電流−電圧特性を示すグラフである。
【図8】本発明の第1実施形態において、ソース/ドレインのインヒビット電圧の下限値のゲート長依存性を示すグラフである。
【図9】本発明の第1実施形態において、消去状態での電流−電圧特性から求めた読み出し電流とリーク電流の電圧依存性を示すグラフである。
【図10】本発明の第1実施形態において、データ書換え10万回後でのリードディスターブ特性を示すグラフである。
【図11】本発明の第1実施形態において、データ書き換え特性を示すグラフである。
【図12】本発明の第2実施形態において、ゲート長85nmのMONOS型メモリトランジスタの電流−電圧特性を示すグラフである。
【図13】本発明の第2実施形態において、読み出し電流とリーク電流の電圧依存性を示すグラフである。
【図14】本発明の第2実施形態において、消去状態でのメモリセルの読み出し電流特性を示すグラフである。
【図15】本発明の第2実施形態において、ゲート長85nmMONOSメモリトランジスタのデータ書換え特性を示すグラフである。
【図16】本発明の第2実施形態において、データ書換え1万回後でのリードディスターブ特性を示すグラフである。
【図17】本発明の第3実施形態に係るSiナノ結晶型メモリトランジスタの素子構造を示す断面図である。
【図18】本発明の第4実施形態に係る微細分割FG型メモリトランジスタの素子構造を示す断面図である。
【図19】本発明の実施形態において、メモリセル方式の他の適用例として、NOR型メモリセルアレイの回路構成を示す回路図である。
【図20】図19のNOR型メモリセルアレイのパターン例を示す平面図である。
【図21】図20のB−B’線に沿った断面側から見た斜視図である。
【符号の説明】
1,101,111…半導体基板、1a,50a…チャネル形成領域、2,S…ソース領域、4,D…ドレイン領域、6,30,40…ゲート絶縁膜、8…ゲート電極、10…トンネル絶縁膜、12…窒化膜、14…トップ絶縁膜、32…Siナノ結晶、34,44…酸化膜、42…微細分割型フローティングゲート、46…半導体基板、48…分離酸化膜、50…シリコン層、90,100,110…微細NOR型メモリセルアレイ、92…書き込みインヒビット電圧供給回路、94…非選択ワード線バイアス回路、102,113…素子分離絶縁層、112…Pウエル、M11〜M22…メモリトランジスタ、S11,ST0等…選択トランジスタ、A〜C…非選択セル、S…選択セル、BL1等…ビット線、MBL1等…主ビット線、SBL…副ビット線、SL1等…ソース線、MSL…主ソース線、SSL1等…副ソース線、WL1等…ワード線、BC…ビットコンタクト・プラグ、SC…ソースコンタクト・プラグ
Claims (4)
- 第1導電型の半導体基板と、
離散化された電荷蓄積手段を内部に含むゲート絶縁膜と、ゲート電極と、オフセット絶縁層とが、この順で前記半導体基板の上に積層されて形成されるゲート積層体と、
前記ゲート積層体の幅方向の両側面に形成されるサイドウォール絶縁層と、
前記ゲート積層体の幅方向の一方側の前記半導体基板の表面領域に形成されている第2導電型のソース領域と、
前記ゲート積層体の幅方向の他方側の前記半導体基板の表面領域に形成されている第2導電型のドレイン領域と、
前記ソース領域の、前記ゲート積層体の幅方向と直交する方向の一方端部に下面が接し、前記サイドウォール絶縁層および前記オフセット絶縁層によって前記ゲート電極と絶縁された状態で上面が前記ゲート電極と平面パターン上で重なっているソースコンタクト・プラグと、
前記ドレイン領域の、前記ゲート電極の幅方向と直交する方向の他方端部に下面が接し、前記サイドウォール絶縁層および前記オフセット絶縁層によって前記ゲート電極と絶縁された状態で上面が前記ゲート電極と平面パターン上で重なっているビットコンタクト・プラグと、
前記ソースコンタクト・プラグに電気的に接続されているソース線と、
前記ビットコンタクト・プラグに電気的に接続されているビット線と、
を有する不揮発性半導体記憶装置。 - 前記ゲート積層体、前記サイドウォール絶縁層、前記ソース領域、および、前記ドレイン領域を有するメモリトランジスタが行列状に複数配置され、
列方向に並ぶ複数の前記メモリトランジスタにおいて、前記ゲート電極の間の下方領域に前記ソース領域または前記ドレイン領域が列方向に交互に形成され、前記ソース領域が、列方向で隣接する2つのメモリトランジスタで共有され、前記ドレイン領域が、列方向で隣接する2つのメモリトランジスタで共有され、
共有された前記ソース領域の行方向の一方端部に前記ソースコンタクト・プラグが形成され、
共有された前記ドレイン領域の行方向の他方端部に前記ビットコンタクト・プラグが形成され、
前記ソース線が、列方向に長いライン形状を有し、メモリトランジスタの当該列内の複数の前記ソースコンタクト・プラグを共通に接続し、
前記ビット線が、列方向に長いライン形状を有し、メモリトランジスタの当該列内の複数の前記ビットコンタクト・プラグを共通に接続している
請求項1に記載の不揮発性半導体記憶装置。 - メモリトランジスタ列の間それぞれに素子分離絶縁層が形成され、
前記ソースコンタクト・プラグは、その下面の一部がメモリトランジスタ列の行方向の一方側で前記ソース領域に接し、当該下面の残りの一部が前記素子分離絶縁層上に乗り上げて配置され、
前記ビットコンタクト・プラグは、その下面の一部がメモリトランジスタ列の行方向の他方側で前記ドレイン領域に接し、当該下面の残りの一部が他の前記素子分離絶縁層上に乗り上げて配置される
請求項2に記載の不揮発性半導体記憶装置。 - 前記ゲート電極を含む前記ゲート積層体が、同一な幅とスペースで列方向に繰り返し形成され、
一の前記ゲート電極に対し、平面パターン上で、前記ソースコンタクト・プラグが前記 幅の半分だけ前記列方向(幅方向)の一方側から重なり、前記ビットコンタクト・プラグが、前記列方向(幅方向)の他方側から前記幅の残り半分と同じだけ重なっている
請求項2に記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002186626A JP4061985B2 (ja) | 2002-06-26 | 2002-06-26 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002186626A JP4061985B2 (ja) | 2002-06-26 | 2002-06-26 | 不揮発性半導体記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19870499A Division JP2001024075A (ja) | 1999-07-13 | 1999-07-13 | 不揮発性半導体記憶装置及びその書き込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003078051A JP2003078051A (ja) | 2003-03-14 |
JP4061985B2 true JP4061985B2 (ja) | 2008-03-19 |
Family
ID=19195425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002186626A Expired - Fee Related JP4061985B2 (ja) | 2002-06-26 | 2002-06-26 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4061985B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1309041C (zh) * | 2003-10-13 | 2007-04-04 | 南亚科技股份有限公司 | 内存组件的位线与位线接触窗的制造方法 |
JP4843362B2 (ja) * | 2006-04-27 | 2011-12-21 | 株式会社東芝 | 半導体記憶装置 |
TWI473253B (zh) | 2010-04-07 | 2015-02-11 | Macronix Int Co Ltd | 具有連續電荷儲存介電堆疊的非揮發記憶陣列 |
WO2018008609A1 (ja) * | 2016-07-06 | 2018-01-11 | 国立研究開発法人産業技術総合研究所 | 半導体記憶素子その他の素子およびその製造方法 |
JP7248966B2 (ja) | 2016-07-06 | 2023-03-30 | 国立研究開発法人産業技術総合研究所 | 半導体記憶素子、電気配線、光配線、強誘電体ゲートトランジスタ及び電子回路の製造方法並びにメモリセルアレイ及びその製造方法 |
-
2002
- 2002-06-26 JP JP2002186626A patent/JP4061985B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003078051A (ja) | 2003-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4899241B2 (ja) | 不揮発性半導体記憶装置およびその動作方法 | |
JP4586219B2 (ja) | 不揮発性半導体記憶装置の消去方法 | |
JP3951443B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP4834897B2 (ja) | 不揮発性半導体記憶装置およびその動作方法 | |
JP4923318B2 (ja) | 不揮発性半導体記憶装置およびその動作方法 | |
JP4810712B2 (ja) | 不揮発性半導体記憶装置及びその読み出し方法 | |
US6872614B2 (en) | Nonvolatile semiconductor memory device and process of production and write method thereof | |
US6670671B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
US6301155B1 (en) | Non-volatile semiconductor memory device and method of reading same | |
US7452775B2 (en) | Non-volatile memory device and manufacturing method and operating method thereof | |
JP2002164446A (ja) | 不揮発性半導体記憶装置、動作方法および製造方法 | |
JP2003046002A (ja) | 不揮発性半導体メモリ装置およびその動作方法 | |
JP4547749B2 (ja) | 不揮発性半導体記憶装置 | |
JP2002368141A (ja) | 不揮発性半導体メモリ装置 | |
KR100706071B1 (ko) | 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법 | |
JP2001024075A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP4061985B2 (ja) | 不揮発性半導体記憶装置 | |
JP4654936B2 (ja) | 不揮発性半導体記憶装置および、その動作方法 | |
JP2000138300A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP2005149617A (ja) | 不揮発性半導体メモリ装置およびその動作方法 | |
CN105990365B (zh) | 存储元件及其制造方法 | |
JP2003158207A (ja) | 不揮発性半導体メモリ装置とその動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071217 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |