CN104184439B - 数字传送器以及用于校正数字传送器的方法 - Google Patents

数字传送器以及用于校正数字传送器的方法 Download PDF

Info

Publication number
CN104184439B
CN104184439B CN201410215813.2A CN201410215813A CN104184439B CN 104184439 B CN104184439 B CN 104184439B CN 201410215813 A CN201410215813 A CN 201410215813A CN 104184439 B CN104184439 B CN 104184439B
Authority
CN
China
Prior art keywords
signal
variable delay
digital
delay line
input signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410215813.2A
Other languages
English (en)
Other versions
CN104184439A (zh
Inventor
王文杰
王琦学
张湘辉
刘依玟
柯尔拉·穆罕默德
洪志铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN104184439A publication Critical patent/CN104184439A/zh
Application granted granted Critical
Publication of CN104184439B publication Critical patent/CN104184439B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/06—Arrangements for measuring electric power or power factor by measuring current and voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/24—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively in discharge-tube amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3411—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power reducing the peak to average power ratio or the mean power of the constellation; Arrangements for increasing the shape gain of a signal set
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3444—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power by applying a certain rotation to regular constellations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/02—Arrangements for optimising operational condition
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21154—An output signal of a power amplifier being controlled by controlling voltage signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/045—Circuits with power amplifiers with means for improving efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)
  • Pulse Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供了一种数字传送器以及用于校正数字传送器的方法，该数字传送器包含：多条可调延迟线，用以通过多个延迟时间来延迟多个数字输入信号，以分别产生多个延迟的数字输入信号；多个转换装置，用以将该多个延迟的数字输入信号分别转换为多个转换信号；以及一校正装置，用以调整该多条可调延迟线中至少一可调延迟线的延迟时间，以使该多个转换装置分别在预设时间点转换该多个延迟的数字输入信号。本发明解决/减轻了由于多个转换装置之间的延迟不匹配所产生的输出噪声的问题。本发明提供了高正确性以及高解析度的功效，并且易于实现。此外，本发明的数字传送器仅占用较小的面积并且产生较小的电流损耗。

Description

数字传送器以及用于校正数字传送器的方法
技术领域
本发明关于一种数字传送器以及用于校正数字传送器的方法，尤其是关于一种低噪声以及低成本的数字传送器以及相关的校正方法。
背景技术
在无线通信系统中，利用数字传送器来数字地放大以及传送射频信号可以节省大部分的面积，同时也可以提升传送器的效率。一般而言，目前有两种实现数字传送器的方式。第一种方式是温度编码(Thermo-coding)，而第二种方式是二位编码(Binary-coding)。以温度编码式数字传送器为例，其输出功率是由多个单元电路所输出的多个单元功率所合成出来的。因此，温度编码式的数字传送器会需要大量的单元电路来产生具有高功率的输出信号。另一方面，二位编码式的数字传送器利用多个二位编码的单元电路来产生一放大输出信号。该些二位的编码单元电路的个数会远少于上述温度编码式数字传送器的单元电路的个数，这是因为二位编码式的数字传送器的一个二位的编码单元电路所产生的功率会比温度编码式数字传送器的一单元电路所产生的功率来得大。但是，该些编码单元电路可能会具有不同的时间延迟。当该些编码单元电路具有不同的时间延迟时，其所输出的放大输出信号就会产生噪声，这些噪声是该些编码单元电路在不同的时间点输出其分别的放大信号所造成的。
因此，如何解决数字传送器的单元电路之间的延迟时间不匹配所造成的问题是本领域技术人员所亟需解决的问题。
发明内容
本发明目的之一在于提供一低噪声以及低成本的数字传送器以及相关的校正方法。
本发明一第一实施例提供了一种数字传送器，该数字传送器包含多条可调延迟线、多个转换装置以及一校正装置。该多条可调延迟线用以通过多个延迟时间来延迟多个数字输入信号，以分别产生多个延迟的数字输入信号。该多个转换装置用以分别将该多个延迟的数字输入信号转换为多个转换信号。该校正装置用以调整该多条可调延迟线中至少一可调延迟线的延迟时间。
本发明一第二实施例提供了一种用于校正一数字传送器的方法，该方法包含：使用多条可调延迟线来通过多个延迟时间来延迟多个数字输入信号，以分别产生多个延迟的数字输入信号；使用多个转换装置，来分别将该多个延迟的数字输入信号转换为多个转换信号；以及调整该多条可调延迟线中至少一可调延迟线的延迟时间。
根据以上实施例，本发明解决/减轻了由于多个转换装置之间的延迟不匹配所产生的输出噪声的问题。本发明使用了一反馈回路(feedback loop)来检测延迟的数字输入信号的信号边缘或检测转换信号的相位差或噪声，并且据以调整可调延迟线以降低所输出的放大信号的噪声层级。因此，本发明提供了高正确性以及高解析度的功效，并且易于实现。此外，本发明的数字传送器仅占用较小的面积并且产生较小的电流损耗。
附图说明
图1为根据本发明一第一实施例的一数字传送器的示意图。
图2为根据本发明一第二实施例的一数字传送器的示意图。
图3为根据本发明一实施例的二连续可调延迟线在执行第一次校正以及第二次校正后的二信号边缘的示意图。
图4为根据本发明一实施例的符合一预定数字信号型态的一第一数字输入信号以及一第二数字输入信号的时序图。
图5为根据本发明一实施例的一边缘检测电路的示意图。
图6为根据本发明一实施例的一边缘检测电路的一有效信号、二延迟的数字输入信号、一时脉信号、一预充信号、二启动信号、一输出信号、一闩锁控制信号，以及一判断信号的时序图。
图7为根据本发明一第三实施例的一数字传送器的示意图。
图8为根据本发明一第一实施例的用于校正数字传送器的方法的流程图。
图9为根据本发明一第二实施例的用于校正数字传送器的方法的流程图。
主要元件符号说明:
100、200、700 数字传送器
102_1～102_n、202_1～202_n、 可调延迟线
702_1～702_n
104_1～104_n、204_1～204_n、 转换装置
704_1～704_n
106、206、706 校正装置
102_1～102_n 可调延迟线
208 基频数据处理电路
2062_1～2062_(n-1) 边缘检测电路
2064 调整电路
2066 型态判断电路
302 左侧部分
304 右侧部分
3022、3026、3028、3042、 信号边缘
3046、3048、3050
3024、3044 范围
500 边缘检测电路
502 闩锁器
504 第一D型正反器
506 第二D型正反器
7062 相位检测电路
7064 调整电路
802～814、902～912 步骤
t1、t2 时间
Sed’ 边缘控制信号
CLKS 时脉信号
PRE 预充信号
DXIN、DXREF 启动信号
CMPO 输出信号
LATCH 闩锁控制信号
t_1～t_n、t_1’～t_n’、t_1”～t_n” 延迟时间
D_1～D_n、D_1’～D_n’、 数字输入信号
D_1”～D_n”
Dt_1～Dt_n、Dt_1’～Dt_n’、 延迟的数字输入信号
Dt_1”～Dt_n”
So_1～So_n、So_1’～So_n’、 转换信号
So_1”～So_n”
N、N’ 数字基频数据
LO’ 震荡信号
Sd_1’～Sd_(n-1)’、Sd” 判断信号
Sv’ 有效信号
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
请参考图1，图1为根据本发明一第一实施例的一数字传送器100的示意图。数字传送器通常用以接收基频信号，以对接收到的基频信号进行数字放大以及向上转换(up-convert)至射频(radio frequency, RF)的操作，并且将向上转换后的信号组合为一输出射频信号后以天线传送。为了方便说明，图1仅绘示一部分的数字传送器，例如数字传送器的输出级。数字传送器100包含多个可调(adjustable)延迟线102_1～102_n、多个转换装置(例如编码单元电路)104_1～104_n以及一校正装置106。多条可调延迟线102_1～102_n用以通过多个延迟时间t_1～t_n来延迟多个数字输入信号D_1～D_n，以分别产生多个延迟的(delayed)数字输入信号Dt_1～Dt_n。多个转换装置104_1～104_n用以分别将多个延迟的数字输入信号Dt_1～Dt_n转换为多个转换信号So_1～So_n。多个转换信号So_1～So_n接着会被组合，以产生数字传送器100的输出射频信号。校正装置106用以调整多条可调延迟线102_1～102_n中至少一可调延迟线的延迟时间，以使多个转换装置104_1～104_n分别在预设时间点转换多个延迟的数字输入信号Dt_1～Dt_n，举例来说，为了减轻单元电路延迟不匹配的问题，该至少一延迟线会被调整以使至少二转换装置大体上(substantially)同时转换延迟的数字输入信号。依此原理，可使多个转换装置104_1～104_n大体上同时转换多个延迟的数字输入信号Dt_1～Dt_n。
以下将以二位编码架构作举例来说明本发明所提出的校正架构。多个数字输入信号D_1～D_n分别为多个二位编码数字位，其中数字输入信号D_1为该多个二位编码数字位中的最低有效位(least significant bit,LSB)，且数字输入信号D_n为该多个二位编码数字位中的最高有效位(most significant bit,MSB)。因此，数字输入信号D_1～D_n中位的有效程度是由D_1逐渐增加到D_n。多个转换装置104_1～104_n用以产生多个转换信号So_1～So_n，其中当转换装置104_2～104_n被逐一开启时，转换信号So_1～So_n的功率分别为P*20、P*21、P*22、...、P*2(n-1)，P为转换装置104_1所产生的转换信号So_1的功率。换言之，多个转换装置104_1～104_n的面积分别为A*20、A*21、A*22、...、A*2(n-1)，其中A为转换装置104_1的面积。然而，在实作上，多个转换装置104_1～104_n可能无法同时接收多个数字输入信号D_1～D_n。因此，多条可调延迟线102_1～102_n被用来为多个数字输入信号D_1～D_n提供多个延迟时间t_1～t_n，以使多个延迟的数字输入信号Dt_1～Dt_n能够大体上同时被传送到多个转换装置104_1～104_n。因此，本发明的校正装置106用来调整多个延迟时间t_1～t_n，以使多个延迟的数字输入信号Dt_1～Dt_n可通过调整过的多个延迟时间t_1～t_n而大体上同时被传送到多个转换装置104_1～104_n。
基于图1所示的数字传送器100的概念，本发明还提供了一第二实施例于图2，图2为根据本发明第二实施例的一数字传送器200的示意图。数字传送器200包含多条可调延迟线202_1～202_n、多个转换装置204_1～204_n、一校正装置206以及一基频数据处理电路208。基频数据处理电路208用以根据一震荡信号LO’调变一数字基频数据N’，以产生多个数字输入信号D_1’～D_n’。举例来说，数字基频数据N’为差动(differential)数字基频数据，具有差动的同相成份(in-phase component)以及差动的正交成份(quadraturecomponent)，且数字基频数据N’的同相成份以及正交成份以震荡信号LO’来取样，以产生多个数字输入信号D_1’～D_n’。
多条可调延迟线202_1～202_n通过多个延迟时间t_1’～t_n’来延迟多个数字输入信号D_1’～D_n’，以分别产生多个延迟的数字输入信号Dt_1’～Dt_n’。多个转换装置204_1～204_n用以将多个延迟的数字输入信号Dt_1’～Dt_n’分别转换为多个转换信号So_1’～So_n’。值得注意的是，当数字传送器200执行正常(normal)传送操作时，多个转换信号So_1’～So_n’会被合成为一放大的(amplified)传送信号。
校正装置206包含多个边缘(edge)检测电路2062_1～2062_(n-1)、一调整电路2064以及一型态(pattern)判断电路2066。如图2所示，每一边缘检测电路耦接于多条可调延迟线202_1～202_n的二连续可调延迟线之间，以产生一判断信号，判断在该二连续可调延迟线之间的一第一可调延迟线所输出的一第一延迟的数字输入信号的一第一信号边缘是否与在该二连续可调延迟线之间的一第二可调延迟线所输出的一第二延迟的数字输入信号的一第二信号边缘对齐。调整电路2064根据多个边缘检测电路2062_1～2062_(n-1)所分别产生的该多个判断信号Sd_1’～Sd_(n-1)’，来逐一(one-by-one)调整多条可调延迟线202_1～202_n的多个延迟时间t_1’～t_n’，以使多个转换装置204_1～204_n大体上同时接收多个延迟的数字输入信号Dt_1’～Dt_n’。型态判断电路2066用以通过对数字基频数据N’的一数字信号型态进行检测，来产生一有效(valid)信号Sv’。若数字基频数据N’的数字信号型态符合于一预定数字型态，则型态判断电路2066会产生有效信号Sv’来逐一使能(enable)多个边缘检测电路2062_1～2062_(n-1)。
进一步来说，在第二实施例中每一边缘检测电路可为一正反开关检测器(bang-bang detector)，用以检测一第一延迟的数字输入信号的一第一信号边缘以及一第二延迟的数字输入信号的一第二信号边缘。当数字传送器200执行电路延迟校正时，多个边缘检测电路2062_1～2062_(n-1)会被逐一开启，来分别检测二连续可调延迟线所输出的二延迟的数字输入信号的信号边缘，并且逐一输出多个判断信号Sd_1’～Sd_(n-1)’。同时，调整电路2064也会根据多个判断信号Sd_1’～Sd_(n-1)’来逐一调整多条可调延迟线202_1～202_n的多个延迟时间t_1’～t_n’。
举例来说，当开始校正数字功率放大电路200的电路延迟时，第一边缘检测电路2062_1会先被启动或使能，以检测第一延迟的数字输入信号Dt_1’以及第二延迟的数字输入Dt_2’的信号边缘(例如上升边缘(rising edge)或下降边缘(falling edge))。接着，第一边缘检测电路2062_1会输出第一判断信号Sd_1’至调整电路2064，且调整电路2064会根据第一判断信号Sd_1’来判断第二延迟的数字输入Dt_2’是领先(lead)还是落后(lag)于第一延迟的数字输入信号Dt_1’。接下来，调整电路2064会输出一第二调整信号Sad_2’来调整第二可调延迟线202_2的延迟时间t_2’，以将第一延迟的数字信号Dt_1’与第二延迟的数字信号Dt_2’的边缘对齐(align)，以使第一延迟的数字输入信号Dt_1’以及第二延迟的数字输入Dt_2’大体上同时抵达转换装置204_1以及204_2。
接着，第二边缘检测电路2062_2会被启动来检测第二延迟的数字输入Dt_2’以及第三延迟的数字输入Dt_3’的信号边缘，以产生第二判断信号Sd_2’至调整电路2064。调整电路2064会根据第二判断信号Sd_2’来判断第三延迟的数字输入Dt_3’是领先(lead)还是或落后(lag)于第二延迟的数字输入信号Dt_2’。接下来，调整电路2064会输出一第三调整信号Sad_3’来调整第三可调延迟线202_3的延迟时间t_3’，以使第二延迟的数字输入信号Dt_2’以及第三延迟的数字输入Dt_3’大体上同时被传送到转换装置204_2以及204_3。
基于以上概念，校正流程可重复地执行直到所有的可调延迟线202_1～202_n的延迟时间t_1’～t_n’全部皆被校正，因此多个延迟的数字输入信号Dt_1’～Dt_n’可大体上同时被传送到多个二位编码转换电路204_1～204_n。值得注意的是，校正流程可开始于第一可调延迟线202_1并且结束于第一可调延迟线202_1，以进行封闭回圈(closedloop)校正，或可开始于第一可调延迟线202_1并且结束于最后一条可调延迟线202_n，以进行开放回圈(open loop)校正。
此外，边缘检测电路以及调整电路2064用以对二连续可调延迟线中的一条可调延迟线执行至少两次(或任意偶数次)校正，以克服死角区(dead-zone)的问题。请参考图3，图3为根据本发明一实施例的二连续可调延迟线在执行第一次校正以及第二次校正后的二信号边缘的示意图。举例来说，二连续可调延迟线分别是第一可调延迟线202_1以及第二可调延迟线202_2。在图3的左侧部分302中，第一延迟的输入信号Dt_1’的信号边缘3022发生于时间t1，且第一边缘检测电路2062_1的死角区可视为时间t1附近的范围3024。若第二延迟的数字输入信号Dt_2’的信号边缘3026在第一检测电路2062_1的死角区3024之内，则第一检测电路2062_1可能无法正确地判断出第一延迟的数字输入信号Dt_1’以及第二延迟的数字输入信号Dt_2’之间的领先/落后关系。在此情况下，第一检测电路2062_1会无法输出正确的第一判断信号Sd_1’至调整电路2064，而导致调整电路2064错误地将第二延迟的数字输入信号Dt_2’信号边缘3026调整为远离第一延迟的数字输入信号Dt_1’的信号边缘3022，例如将信号边缘3026调整为死角区3024外的信号边缘3028，因而导致对于第一可调延迟线202_1以及第二可调延迟线202_2的校正失败。
为了克服上述问题，第一边缘检测电路2062_1以及调整电路2064会对第二可调延迟线202_2执行两次(或任意多次)的校正。在图3的右侧部分304中，第一延迟的数字输入信号的Dt_1’的信号边缘3042发生于时间t2，且第一边缘检测电路2062_1的死角区可视为时间t2附近的范围3044。相似于前述段落，若第二延迟的数字输入信号Dt_2’的信号边缘3046在第一检测电路2062_1的死角区3044之内，则调整电路2064可能会错误地将第二延迟的数字输入信号Dt_2’信号边缘3046调整为远离第一延迟的数字输入信号的Dt_1’的信号边缘3042，例如将信号边缘3046调整为在死角区3044外的信号边缘3048。针对此问题，第一边缘检测电路2062_1以及调整电路2064会对第二可调延迟线202_2执行第二次的校正，以将第二延迟的数字输入信号Dt_2’的信号边缘3048校正为再度接近第一延迟的数字输入信号的Dt_1’的信号边缘3042，例如将信号边缘3048校正为信号边缘3050。因此，通过对多条可调延迟线202_1～202_n执行偶数次的校正，可据以降低边缘检测电路的累加错误机率(accumulated error probability)。
在另一实施例中，在决定出上述领先/延迟关系之前使用一放大器来放大二延迟的数字输入信号的信号边缘之间的时间差(time difference)，亦可降所述的死区效应。在又一实施中，一抖动(dithering)技术可被应用在调整电路2064所输出的该判断信号上，以减少累加错误机率(accumulated error probability)。总之，基于以上实施例的概念所作的变化皆落入本发明的范畴。
再者，为了检测二连续可调延迟线所分别输出的两个延迟的数字输入信号的信号边缘，对应的二数字输入信号必须符合于一预定数字信号型态(pattern)。换言之，该二数字输入信号必须有相同的上升边缘时间(rising edge time)及/或相同的下降边缘时间(falling edge time)。以第一可调延迟线202_1以及第二可调延迟线202_2为例，图4为根据本发明一实施例的符合一预定数字信号型态的一第一数字输入信号D_1’以及一第二数字输入信号D_2’的时序图。在图4中，可看出第一数字输入信号D_1’以及第二数字输入信号D_2’与震荡信号LO’同步，且第一数字输入信号D_1’的数据与第二数字输入信号D_2’的数据完全相同。因此，第一数字输入信号D_1’以及第二数字输入信号D_2’的信号边缘在分别输入至第一可调延迟线202_1以及第二可调延迟线202_2前必然是相同的。
在本实施例中，型态判断电路2066用以根据数字基频数据N’来检测第一数字输入信号D_1’以及第二数字输入信号D_2’的数字信号型态是否符合该预定数字信号型态。若第一数字输入信号D_1’以及第二数字输入信号D_2’的数字信号型态符合该预定数字信号型态，型态判断电路2066会产生有效信号Sv’以启动/使能第一边缘检测电路2062_1，以开始检测第一数字输入信号D_1’以及第二数字输入信号D_2’的信号边缘。在校正完第一可调延迟线202_1以及第二可调延迟线202_2之后，型态判断电路2066接着会继续检测接下来的两个数字输入信号(例如第二数字输入信号D_2’以及第三数字输入信号D_3’)，以此类推，直到所有的可调延迟线202_1～202_n全部都被校正为止。
只有当该预定数字型态被从数字基频数据N’中辨识出来时，才实行边缘检测，是为了达到背景校正(background calibration)的目的。在其他的设计中，基频数据处理电路208可产生一测试型态以进行延迟校正，若此则上述的型态判断的步骤可被省略。
请参考图5，图5为根据本发明一实施例的一边缘检测电路500的示意图。边缘检测电路500为一低功率数据识别(data-aware)相位/边缘检测器，且边缘检测电路500至少包含一闩锁器(latch)502、一第一D型正反器(D-flip-flop,DFF)504以及一第二D型正反器506。闩锁器502用以根据有效信号Sv’来比较两个延迟的数字输入信号(例如第一数字输入信号D_1’与第二数字输入信号D_2’)的信号边缘，并且输出一判断信号(例如判断信号Sd_1’)来判断该二延迟的数字输入信号之间的领先/落后情形。第一D型正反器504用以对闩锁器502进行预先充电，以增加边缘检测电路500的操作速度。第二D型正反器506用以根据有效信号Sv’来输出判断信号，其中有效信号Sv’具有低切换速率(toggling rate)。此外，边缘检测电路500另接收一边缘控制信号Sed’，边缘控制信号Sed’用来控制边缘检测电路500的多工器，以决定边缘检测电路500检测该二延迟的数字输入信号的下降边缘或上升边缘。举例来说，当边缘控制信号Sed’为0时，边缘检测电路500会检测该二延迟的数字输入信号的下降边缘；当边缘控制信号Sed’为1时，边缘检测电路500会检测该二延迟的数字输入信号的上升边缘。由于边缘检测电路500的电路元件以及其连接关系已绘示于图5，为简洁之故，其余细节不另赘述。
接下来以第一可调延迟线202_1以及第二可调延迟线202_2作举例说明，请参考图6，图6为根据本发明一实施例的边缘检测电路500的一有效信号Sv’、二延迟的数字输入信号Dt_1’以及Dt_2’、一时脉信号CLKS、一预充信号(pre-charge)PRE、二启动信号DXIN以及DXREF、一输出信号CMPO、一闩锁控制信号LATCH，以及一判断信号Sd_1’的时序图。在图6中，边缘检测电路500用以检测该二延迟的数字输入信号的下降边缘。在时间t3时，型态判断电路2066产生有效信号Sv’。在时间t4时，第一D型正反器504输出反向的预充信号以解除闩锁器502的预充电状态，并使其进入评估状态。在时间t5时(亦即Dt_1’以及Dt_2’的下降边缘)，闩锁器502将输出信号CMPO输出至第二D型正反器506。在时间t6时，第二D型正反器506产生判断信号Sd_1’至调整电路2064，判断信号Sd_1’包含第一延迟的数字输入信号Dt_1’以及第二延迟的数字输入信号Dt_2’的领先/落后信息。
由于用以检测该二延迟的数字输入信号的下降边缘的时序图已绘示于图6，故本领域通常知识者当可通过图6推知检测该二延迟的数字输入信号的上升边缘的时序图，故不再赘述。
基于图1所示的数字传送器100的概念，本发明还公开了一第三实施例于图7，图7为根据本发明一第三实施例的一数字传送器700的示意图。数字传送器700包含多条可调延迟线702_1～702_n，多个转换装置(例如编码单元电路)704_1～704_n以及一校正装置706。多条可调延迟线702_1～702_n用以通过多个延迟时间t_1”～t_n”来延迟多个数字输入信号D_1”～D_n”，以分别产生多个延迟的数字输入信号Dt_1”～Dt_n”。多个转换装置704_1～704_n用以分别将多个延迟的数字输入信号Dt_1”～Dt_n”转换为多个转换信号So_1”～So_n”。当数字传送器700执行正常传送操作时，多个转换信号So_1”～So_n”被合成为一放大的传送信号。
校正装置706包含一相位检测电路7062以及一调整电路7064。相位检测电路7062耦接于多个转换装置704_1～704_n的输出端。相位检测电路7062用以检测多个转换信号So_1”～So_n”中一第一转换信号以及一第二转换信号之间的一相位差，其中该第一转换信号对应于多个延迟的数字输入信号Dt_1”～Dt_n”中的一第一延迟的数字输入信号，该第一延迟的数字输入信号由多条可调延迟线702_1～702_n中的一第一可调延迟线所输出；该第二转换信号对应于多个延迟的数字输入信号Dt_1”～Dt_n”中的一第二延迟的数字输入信号，且该第二延迟的数字输入信号由多条可调延迟线702_1～702_n中的一第二可调延迟线所输出。调整电路7064用以调整该第一可调延迟线的一第一延迟时间及/或调整该第二可调延迟线的一第二延迟时间中，以大体上消除(cancel)该第一转换信号以及该第二转换信号之间的该相位差。
值得注意的是，若在多个转换信号So_1”～So_n”之间发生相位不匹配(mismatch)的情形时,则可能导致放大的传送信号中会有噪声以及非理想的突波(spurs)。因此，为了降低噪声以及非理想的突波，在第三实施例中，校正装置706会逐一对多个转换信号So_1”～So_n”中每两个转换信号之间的相位差进行检测，并且据以调整相关的两个可调延迟线中的一者以消除或降低该两个转换信号之间的相位差。举例来说，相位检测电路7062用以先对第一转换信号So_1”以及第二转换信号So_2”之间的相位差进行检测，来产生一判断信号Sd”至调整电路7064。接着，调整电路7064会调整第二可调延迟线702_2以消除第一转换信号So_1”以及第二转换信号So_2”之间的相位差。
接下来，相位检测电路7062会继续检测第二转换信号So_2”以及第三转换信号So_3”之间的相位差，来产生判断信号Sd”至调整电路7064，调整电路7064之后会调整第三可调延迟线702_3以消除第二转换信号So_2”以及第三转换信号So_3”之间的相位差。再接下来校正装置706会继续进行校正直到所有的可调延迟线702_1～702_n都已被校正，而使多个转换信号So_1”～So_n”具有大体上相同的相位。值得注意的是，上述校正可开始于第一可调延迟线702_1并结束于第一可调延迟线702_1，以进行封闭回圈(closed loop)校正，或可开始于第一可调延迟线702_1并且结束于最后一条可调延迟线702_n，以进行开放回圈(open loop)校正。
此外，以上的校正装置706仅是一个范例，并非作为本发明的限制。在本发明另一实施例中的校正装置706中，相位检测电路7062用以检测多个转换信号So_1”～So_n”中的一第一转换信号与一第二转换信号之间的一相位差，其中该第一转换信号对应于多个延迟的数字输入信号Dt_1”～Dt_n”中的一第一延迟的数字输入信号，其中该第一延迟的数字输入信号由多条可调延迟线702_1～702_n中的一第一可调延迟线所输出，该第二转换信号为多个转换信号So_1”～So_n”所合成的一合成信号。调整电路7064用以调整该第一可调延迟线的一第一延迟时间以大体上消除该第一转换信号以及该第二转换信号之间的该相位差。
进一步来说，校正电路706还可包含一参考信号产生电路(未图示)，该参考信号产生电路为第一可调延迟线702_1以及第一转换装置704_1的复制电路(duplicatecircuit)。因此，该参考信号产生电路会产生一相似于第一转换信号So_1”的参考信号。当校正电路706开始校正时，相位检测电路7062用以先对第二转换信号So_2”与第一转换信号So_1”及该参考信号所合成的一合成信号之间的一相位差进行检测，以产生一判断信号Sd”至调整电路7064。接着，调整电路7064会调整第二可调延迟线702_2以抵销第二转换信号So_2”与第一转换信号So_1”及该参考信号所合成的该合成信号之间的一相位差。请注意，在本实施例中，第一转换信号So_1”以及该参考信号所合成的该合成信号的功率会符合于第二转换信号So_2”的功率，举例来说，若第一转换信号So_1’以及该参考信号的功率皆为P，第一转换信号So_1’以及该参考信号所合成的该合成信号的功率则会是2*P，而第二转换信号So_2”的功率也是2*P。在校正程序中，第二转换信号So_2”以及第一转换信号So_1’以及该参考信号所合成的该合成信号是于不同时间被产生。
接着，相位检测电路7062用以检测第三转换信号So_3”与第二转换信号So_2”、第一转换信号So_1”以及该参考信号所合成的一合成信号之间的相位差，以产生判断信号Sd”至调整电路7064。接着，调整电路7064会调整第三可调延迟线702_3以抵销第三转换信号So_3”与第二转换信号So_2”、第一转换信号So_1”以及该参考信号所合成的该合成信号之间的相位差。之后，第三转换信号So_3”的功率会等于4*P，而第二转换信号So_2”、第一转换信号So_1”以及该参考信号所合成的该合成信号的功率也是4*P(亦即2*P+P+P)。
接着，相位检测电路7062继续检测第四转换信号与第三转换信号So_3”、第二转换信号So_2”、第一转换信号So_1”以及该参考信号所合成的一合成信号之间的相位差，以产生判断信号Sd”至调整电路7064。之后，调整电路7064会调整第四可调延迟线的相位以抵销第四转换信号与第三转换信号So_3”、第二转换信号So_2”、第一转换信号So_1”以及该参考信号所合成的该合成信号之间的该相位差。接下来，校正装置706继续校正程序直到所有的可调延迟线702_1～702_n皆已被校正，而使多个转换信号So_1”～So_n”具有大体上相同的相位。请注意，校正程序可开始于第一可调延迟线702_1并且结束于第一可调延迟线702_1，以进行封闭回圈校正，或可开始于第一可调延迟线702_1并且结束于最后一条可调延迟线702_n，以进行开放回圈校正。
如上所述，由于多个转换信号So_1”～So_n”之间的相位不匹配会带来噪声以及非理想的突波，相位检测电路7062也可改为检测噪声层级，而不检测相位特性。在本发明另一实施例中，校正装置706可根据多个转换信号So_1”～So_n”的噪声层级(noise level)来逐一地对多条可调延迟线702_1～702_n进行校正，以降低该噪声层级。通过校正噪声层级，多条可调延迟线702_1～702_n之间的延迟不匹配可被校正。
图8为根据本发明一第一实施例的用于校正数字传送器200的方法的流程图。请注意，假若可获得大体上相同的结果，则这些步骤并不一定要遵照图8所示的执行次序来执行，亦即其他的步骤可插入其中。图8的步骤如下：
步骤802：使用多条可调延迟线202_1～202_n来通过多个延迟时间t_1’～t_n’延迟多个数字输入信号D_1’～D_n’，以分别产生多个延迟的输入信号Dt_1’～Dt_n’；
步骤804：使用多个转换装置204_1～204_n来分别将多个延迟的数字输入信号Dt_1’～Dt_n’转换为多个转换信号So_1’～So_n’；
步骤806：通过为数字基频数据N’判断数字信号型态，来产生有效信号Sv’；
步骤808：判断被二连续可调延迟线所输出的二延迟的数字输出信号的信号边缘是否对齐，并且据以产生判断信号；
步骤810：调整该二条可调延迟线中之一者，以使对应的二转换装置大体上同时接收到该二延迟的数字输出信号；
步骤812：判断是否所有的可调延迟线702_1～702_n皆已被校正。若是，继续执行步骤814；若否，执行步骤808；
步骤814：校正结束。
图9为根据本发明一第二实施例的用于校正数字传送器700的方法的流程图。请注意，假若可获得大体上相同的结果，则这些步骤并不一定要遵照图9所示的执行次序来执行，亦即其他的步骤可插入其中。图9的步骤如下：
步骤902：使用多条可调延迟线702_1～702_n来通过多个延迟时间t_1”～t_n”延迟多个数字输入信号D_1”～D_n”，以分别产生多个延迟的输入信号Dt_1”～Dt_n”；
步骤904：使用多个转换装置704_1～704_n来分别将多个延迟的数字输入信号Dt_1”～Dt_n”转换为多个转换信号So_1”～So_n”；
步骤906：检测多个转换信号So_1”～So_n”中的二转换信号之间的一相位差，以产生判断信号Sd”；
步骤908：调整二可调延迟线中之一者，以大体上消除该二转换信号之间的相位差；
步骤910：判断是否所有的可调延迟线702_1～702_n皆已被校正。若是，继续执行步骤912；若否，执行步骤906；
步骤912：校正结束。
简言之，根据以上实施例，本发明解决/减轻了由于多个转换装置之间的延迟不匹配所产生的输出噪声的问题。本发明使用了一反馈回路(feedback loop)来检测延迟的数字输入信号的信号边缘或检测转换信号的相位差或噪声，并且据以调整可调延迟线以降低所输出的放大信号的噪声层级。因此，本发明提供了高正确性以及高解析度的功效，并且易于实现。此外，本发明的数字传送器仅占用较小的面积并且产生较小的电流损耗。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (21)

1.一种数字传送器，其特征在于，该数字传送器包含：
多条可调延迟线，用以通过多个延迟时间来延迟多个数字输入信号，以分别产生多个延迟的数字输入信号；
多个转换装置，用以分别将该多个延迟的数字输入信号转换为多个转换信号；以及
一校正装置，用以调整该多条可调延迟线中至少一可调延迟线的延迟时间。
2.根据权利要求1所述的数字传送器，其特征在于，该校正装置包含：
一边缘检测电路，用以接收该多条可调延迟线中一第一可调延迟线所输出的一第一延迟的数字输入信号的一第一信号边缘以及该多条可调延迟线中一第二可调延迟线所输出的一第二延迟的数字输入信号的一第二信号边缘，并且产生一检测信号；以及
一调整电路，用以根据该检测信号来调整该第一可调延迟线的一第一延迟时间以及该第二可调延迟线的一第二延迟时间中的至少一者。
3.根据权利要求2所述的数字传送器，其特征在于，该第一可调延迟线以及该第二可调延迟线为该多条可调延迟线中的二连续可调延迟线。
4.根据权利要求2所述的数字传送器，其特征在于，该边缘检测电路为一正反开关检测器。
5.根据权利要求2所述的数字传送器，其特征在于，该数字传送器还包含：
一基频数据处理电路，用以根据一震荡信号来调变一数字基频数据，以产生该多个数字输入信号；
其中该校正装置还包含：
一型态判断电路，用以对该数字基频数据的一数字信号型态进行检测，来产生一有效信号；
其中若该数字基频数据的该数字信号型态符合一预定数字型态，该型态判断电路产生该有效信号以使能该边缘检测电路。
6.根据权利要求1所述的数字传送器，其特征在于，该校正装置包含：
多个边缘检测电路，该多个边缘检测电路中每一边缘检测电路耦接于该多条可调延迟线中二连续可调延迟线之间，以根据在该二连续可调延迟线之间的一第一可调延迟线所输出的一第一延迟的数字输入信号的一第一信号边缘以及在该二连续可调延迟线之间的一第二可调延迟线所输出的一第二延迟的数字输入信号的一第二信号边缘来产生一判断信号；以及
一调整电路，用以根据该多个边缘检测电路所分别产生的该多个判断信号，来逐一调整该多条可调延迟线的多个延迟时间。
7.根据权利要求6所述的数字传送器，其特征在于，该多个边缘检测电路为多个正反开关检测器。
8.根据权利要求6所述的数字传送器，其特征在于，该数字传送器还包含：
一基频数据处理电路，用以根据一震荡信号来调变一数字基频数据，以产生该多个数字输入信号；
其中该校正装置还包含：
一型态判断电路，用以对该数字基频数据的一数字信号型态进行检测，来产生一有效信号；
其中若该数字基频数据的该数字信号型态符合于一预定数字型态，该型态判断电路产生该有效信号以逐一使能该多个边缘检测电路。
9.根据权利要求1所述的数字传送器，其特征在于，该校正装置根据该多个转换信号的一噪声层级来调整至少一可调延迟线。
10.根据权利要求1所述的数字传送器，其特征在于，该校正装置根据该多个转换信号中二转换信号之间的相位差来调整该至少一可调延迟线。
11.根据权利要求1所述的数字传送器，其特征在于，该校正装置包含：
一相位检测电路，用以检测该多个转换信号中的一第一转换信号以及一第二转换信号之间的相位差，其中该第一转换信号对应于该多个延迟的数字输入信号中的一第一延迟的数字输入信号，该第一延迟的数字输入信号由该多条可调延迟线中的一第一可调延迟线来输出，该第二转换信号对应于该多个延迟的数字输入信号中的一第二延迟的数字输入信号，以及该第二延迟的数字输入信号由该多条可调延迟线中的一第二可调延迟线来输出；以及
一调整电路，用以调整该第一可调延迟线的一第一延迟时间以及调整该第二可调延迟线的一第二延迟时间中的至少一者。
12.根据权利要求1所述的数字传送器，其特征在于，该校正装置包含：
一相位检测电路，用以检测该多个转换信号中的一第一转换信号以及一第二转换信号之间的相位差，其中该第一转换信号对应于该多个延迟的数字输入信号中的一第一延迟的数字输入信号，该第一延迟的数字输入信号由该多条可调延迟线中的一第一可调延迟线来输出，该第二转换信号为该多个转换信号所合成的一合成信号；以及
一调整电路，用以调整该第一可调延迟线的一第一延迟时间。
13.根据权利要求12所述的数字传送器，其特征在于，该第一转换信号的功率相等于该第二转换信号的功率。
14.一种用于校正数字传送器的方法，其特征在于，该方法包含：
使用多条可调延迟线来通过多个延迟时间来延迟多个数字输入信号，以分别产生多个延迟的数字输入信号；
使用多个转换装置，来分别将该多个延迟的数字输入信号转换为多个转换信号；以及
调整该多条可调延迟线中至少一可调延迟线的延迟时间。
15.根据权利要求14所述的方法，其特征在于，调整该多条可调延迟线中至少一可调延迟线的延迟时间的步骤包含：
接收该多条可调延迟线中一第一可调延迟线所输出的一第一延迟的数字输入信号的一第一信号边缘以及该多条可调延迟线中一第二可调延迟线所输出的一第二延迟的数字输入信号的一第二信号边缘，以产生一检测信号；以及
根据该检测信号来调整该第一可调延迟线的一第一延迟时间以及该第二可调延迟线的一第二延迟时间中的至少一者。
16.根据权利要求15所述的方法，其特征在于，调整该多条可调延迟线中至少一可调延迟线的延迟时间的步骤还包含：
根据一震荡信号来调变一数字基频数据，以产生该多个数字输入信号；以及
通过对该数字基频数据的一数字信号型态进行检测，来产生一有效信号；
其中若该数字基频数据的该数字信号型态符合一预定数字型态，则产生该有效信号以检测该第一信号边缘以及该第二信号边缘。
17.根据权利要求14所述的方法，其特征在于，调整该多条可调延迟线中至少一可调延迟线的延迟时间的步骤包含：
使用多个边缘检测电路来耦接该多条可调延迟线，该多个边缘检测电路中每一边缘检测电路耦接于该多条可调延迟线中二连续可调延迟线之间，以产生一判断信号来判断在该二连续可调延迟线之间的一第一可调延迟线所输出的一第一延迟的数字输入信号的一第一信号边缘是否与在该二连续可调延迟线之间的一第二可调延迟线所输出的一第二延迟的数字输入信号的一第二信号边缘对齐；以及
根据该多个边缘检测电路所分别产生的该多个判断信号，来逐一调整该多条可调延迟线的多个延迟时间。
18.根据权利要求17所述的方法，其特征在于，调整该多条可调延迟线中至少一可调延迟线的延迟时间的步骤还包含：
根据一震荡信号来调变一数字基频数据，以产生该多个数字输入信号；以及
通过对该数字基频数据的一数字信号型态进行检测，来产生一有效信号；
其中若该数字基频数据的该数字信号型态符合一预定数字型态，则产生该有效信号以逐一使能该多个边缘检测电路。
19.根据权利要求14所述的方法，其特征在于，调整该多条可调延迟线中至少一可调延迟线的延迟时间的步骤包含：
检测该多个转换信号中的一第一转换信号以及一第二转换信号之间的相位差，其中该第一转换信号对应于该多个延迟的数字输入信号中的一第一延迟的数字输入信号，该第一延迟的数字输入信号由该多条可调延迟线中的一第一可调延迟线来输出，该第二转换信号对应于该多个延迟的数字输入信号中的一第二延迟的数字输入信号，以及该第二延迟的数字输入信号由该多条可调延迟线中的一第二可调延迟线来输出；以及
调整该第一可调延迟线的一第一延迟时间以及调整该第二可调延迟线的一第二延迟时间中的至少一者。
20.根据权利要求14所述的方法，其特征在于，调整该多条可调延迟线中至少一可调延迟线的延迟时间的步骤包含：
检测该多个转换信号中的一第一转换信号以及一第二转换信号之间的相位差，其中该第一转换信号对应于该多个延迟的数字输入信号中的一第一延迟的数字输入信号，该第一延迟的数字输入信号由该多条可调延迟线中的一第一可调延迟线来输出，该第二转换信号为该多个转换信号所合成的一合成信号；以及
调整该第一可调延迟线的一第一延迟时间，以消除该第一转换信号以及该第二转换信号之间的该相位差。
21.根据权利要求20所述的方法，其特征在于，该第一转换信号的功率相等于该第二转换信号的功率。
CN201410215813.2A 2013-05-21 2014-05-21 数字传送器以及用于校正数字传送器的方法 Expired - Fee Related CN104184439B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361825630P 2013-05-21 2013-05-21
US61/825,630 2013-05-21
US14/281,902 2014-05-20
US14/281,902 US9124267B2 (en) 2013-05-21 2014-05-20 Digital transmitter and method for calibrating digital transmitter

Publications (2)

Publication Number Publication Date
CN104184439A CN104184439A (zh) 2014-12-03
CN104184439B true CN104184439B (zh) 2017-04-12

Family

ID=51934996

Family Applications (11)

Application Number Title Priority Date Filing Date
CN201410215712.5A Expired - Fee Related CN104184417B (zh) 2013-05-21 2014-05-21 数字信号升频装置以及数字信号升频方法
CN201410215658.4A Active CN104184423B (zh) 2013-05-21 2014-05-21 切换式功率放大器与用来控制该切换式功率放大器的方法
CN201410216898.6A Expired - Fee Related CN104184452B (zh) 2013-05-21 2014-05-21 数据转换装置、数字传送装置与数字转换方法
CN201410215813.2A Expired - Fee Related CN104184439B (zh) 2013-05-21 2014-05-21 数字传送器以及用于校正数字传送器的方法
CN201410216109.9A Expired - Fee Related CN104184451B (zh) 2013-05-21 2014-05-21 可重组电路区块以及将电路区块进行组态的方法
CN201810247818.1A Withdrawn CN108632187A (zh) 2013-05-21 2014-05-21 传输器系统以及其相关的信号传输方法
CN201410215786.9A Active CN104184450B (zh) 2013-05-21 2014-05-21 信号转换装置及应用该信号转换装置的数字传送装置
CN201410216064.5A Expired - Fee Related CN104184503B (zh) 2013-05-21 2014-05-21 传输器系统以及其相关的信号传输方法
CN201810030190.XA Active CN108055008B (zh) 2013-05-21 2014-05-21 切换式功率放大器与用来控制该切换式功率放大器的方法
CN201410216882.5A Expired - Fee Related CN104184527B (zh) 2013-05-21 2014-05-21 传送功率测量装置以及传送功率测量方法
CN201710601043.9A Active CN107257231B (zh) 2013-05-21 2014-05-21 数据转换装置、数字传送装置与数字转换方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201410215712.5A Expired - Fee Related CN104184417B (zh) 2013-05-21 2014-05-21 数字信号升频装置以及数字信号升频方法
CN201410215658.4A Active CN104184423B (zh) 2013-05-21 2014-05-21 切换式功率放大器与用来控制该切换式功率放大器的方法
CN201410216898.6A Expired - Fee Related CN104184452B (zh) 2013-05-21 2014-05-21 数据转换装置、数字传送装置与数字转换方法

Family Applications After (7)

Application Number Title Priority Date Filing Date
CN201410216109.9A Expired - Fee Related CN104184451B (zh) 2013-05-21 2014-05-21 可重组电路区块以及将电路区块进行组态的方法
CN201810247818.1A Withdrawn CN108632187A (zh) 2013-05-21 2014-05-21 传输器系统以及其相关的信号传输方法
CN201410215786.9A Active CN104184450B (zh) 2013-05-21 2014-05-21 信号转换装置及应用该信号转换装置的数字传送装置
CN201410216064.5A Expired - Fee Related CN104184503B (zh) 2013-05-21 2014-05-21 传输器系统以及其相关的信号传输方法
CN201810030190.XA Active CN108055008B (zh) 2013-05-21 2014-05-21 切换式功率放大器与用来控制该切换式功率放大器的方法
CN201410216882.5A Expired - Fee Related CN104184527B (zh) 2013-05-21 2014-05-21 传送功率测量装置以及传送功率测量方法
CN201710601043.9A Active CN107257231B (zh) 2013-05-21 2014-05-21 数据转换装置、数字传送装置与数字转换方法

Country Status (3)

Country Link
US (10) US9876501B2 (zh)
EP (1) EP2824831A3 (zh)
CN (11) CN104184417B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7917798B2 (en) 2005-10-04 2011-03-29 Hypres, Inc. Superconducting digital phase rotator
US10149177B2 (en) * 2006-11-18 2018-12-04 Rfmicron, Inc. Wireless sensor including an RF signal circuit
US9876501B2 (en) 2013-05-21 2018-01-23 Mediatek Inc. Switching power amplifier and method for controlling the switching power amplifier
JP2015162753A (ja) * 2014-02-26 2015-09-07 ソニー株式会社 回路、送受信機および通信システム
WO2015161431A1 (zh) * 2014-04-22 2015-10-29 京微雅格（北京）科技有限公司 Lvds数据恢复方法及电路
US9543910B2 (en) * 2015-03-06 2017-01-10 Apple Inc. Radio frequency system switching power amplifier systems and methods
US10345882B2 (en) * 2015-03-30 2019-07-09 Mediatek Inc. Dynamic power meter with improved accuracy and single cycle resolution
US9979831B2 (en) * 2015-03-30 2018-05-22 Mediatek Inc. Method for cellular text telephone modem operation with sampling rate conversion and machine readable medium
TWI563719B (en) * 2015-05-28 2016-12-21 Airoha Tech Corp Wideband front-end device and method for filtering rf signal
US10148468B2 (en) * 2015-06-01 2018-12-04 Huawei Technologies Co., Ltd. Configurable architecture for generating a waveform
US10516563B2 (en) * 2015-09-25 2019-12-24 Intel IP Corporation Apparatus and a method for generating a radio frequency signal
US9660675B2 (en) * 2015-10-13 2017-05-23 Analog Devices Global Digital predistortion and uptilt and cable communication
CN106712867B (zh) * 2016-12-26 2020-06-26 中国电子科技集团公司第十六研究所 一种低温放大器功率稳定度测试系统
JP6917735B2 (ja) * 2017-03-07 2021-08-11 パナソニック株式会社 レーダ装置及びレーダ方法
US10705130B2 (en) * 2017-08-17 2020-07-07 Integrated Device Technology, Inc. Adaptive transmitter present detection
CN107911117B (zh) * 2017-11-22 2020-05-12 成都九芯微科技有限公司 一种高位建立时间动态校准电路
US10218370B1 (en) * 2018-03-09 2019-02-26 Infineon Technologies Ag Temperature reference gain correction for analog-to-digital converter
US11463071B2 (en) * 2018-04-23 2022-10-04 Samsung Electronics Co,. Ltd Asymmetrical filtering to improve GNSS performance in presence of wideband interference
EP3627705A1 (en) * 2018-09-21 2020-03-25 INTEL Corporation Apparatuses for generating an oscillation signal
TWI670939B (zh) * 2018-12-03 2019-09-01 新唐科技股份有限公司 具有校正功能的延遲線電路及其校正方法
US11405171B2 (en) * 2019-02-22 2022-08-02 Nxp B.V. System and method for controlling full duplex communications at an access point
EP3748512B1 (en) * 2019-06-06 2023-08-02 Infineon Technologies AG Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
EP4035271A4 (en) * 2019-09-27 2023-07-05 Intel Corporation METHODS AND DEVICES FOR REDUCING POWER CONSUMPTION AND INCREASING OPERATING FREQUENCY IN DIGITAL-ANALOG CONVERTERS
KR20210057416A (ko) * 2019-11-12 2021-05-21 삼성전자주식회사 무선 통신 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1293496A (zh) * 1999-09-14 2001-05-02 松下电器产业株式会社 传输频带限幅滤波器装置和传输装置
CN1518226A (zh) * 2003-01-10 2004-08-04 海力士半导体有限公司 具有占空比校正电路的模拟延迟锁相环
CN102498670A (zh) * 2009-09-15 2012-06-13 高通股份有限公司 具有不依赖于输入信号工作循环变化的延迟的延迟锁定环

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540904A (en) 1983-05-03 1985-09-10 The United States Of America As Represented By The Secretary Of The Air Force Tri-state type driver circuit
NL8800872A (nl) 1988-04-06 1989-11-01 Philips Nv Geintegreerde schakeling.
US4973904A (en) 1988-12-12 1990-11-27 Ncr Corporation Test circuit and method
JPH02222217A (ja) 1989-02-22 1990-09-05 Toshiba Corp プログラマブル論理回路
US5140180A (en) 1990-08-24 1992-08-18 Ncr Corporation High speed cmos flip-flop employing clocked tristate inverters
KR940007346B1 (ko) 1991-03-28 1994-08-13 삼성전자 주식회사 화상 처리 시스템의 엣지 검출 장치
US5382915A (en) * 1993-07-06 1995-01-17 Motorola, Inc. Pulsewidth-modulated amplifier having analog mode
JPH087573A (ja) 1994-06-14 1996-01-12 Mitsubishi Electric Corp 半導体記憶装置と、そのデータの読出および書込方法
US5572535A (en) 1994-07-05 1996-11-05 Motorola Inc. Method and data processing system for verifying the correct operation of a tri-state multiplexer in a circuit design
GB2317760B (en) 1996-09-27 2000-09-13 Nec Technologies Mobile telephone apparatus
KR100211581B1 (ko) * 1997-05-10 1999-08-02 윤종용 Gps 수신기로부터의 기준클럭신호 지연회로를 이용한 페이징 시스템의 호데이타 송출방법
JP3429977B2 (ja) * 1997-05-16 2003-07-28 富士通株式会社 スキュー低減回路及び半導体装置
CN1114282C (zh) 1998-05-12 2003-07-09 三星电子株式会社 减小移动台发射功率的蜂值与平均值功率比的装置和方法
US6473506B1 (en) * 1998-10-13 2002-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Signaling using phase rotation techniques in a digital communications system
US6343207B1 (en) * 1998-11-03 2002-01-29 Harris Corporation Field programmable radio frequency communications equipment including a configurable if circuit, and method therefor
JP3784979B2 (ja) 1999-02-09 2006-06-14 株式会社東芝 バス駆動回路
US6166598A (en) * 1999-07-22 2000-12-26 Motorola, Inc. Power amplifying circuit with supply adjust to control adjacent and alternate channel power
US6294957B1 (en) 2000-01-21 2001-09-25 Harris Corporation RF power amplifier having synchronous RF drive
US6346828B1 (en) 2000-06-30 2002-02-12 Intel Corporation Method and apparatus for pulsed clock tri-state control
US6738420B1 (en) * 2000-07-24 2004-05-18 Prairiecomm, Inc. Digital filter having an upsampler operational at a fractional clock rate
US6865235B2 (en) 2001-03-06 2005-03-08 Agere Systems Inc. Multi-protocol modulator
DE10142657B4 (de) * 2001-08-31 2005-02-24 Infineon Technologies Ag Schaltungsanordnung zur Erzeugung nicht-überlappender Taktphasen
US7058139B2 (en) * 2001-11-16 2006-06-06 Koninklijke Philips Electronics N.V. Transmitter with transmitter chain phase adjustment on the basis of pre-stored phase information
DE10202879B4 (de) * 2002-01-25 2004-01-29 Infineon Technologies Ag DLL-(Delay-Locked-Loop)Schaltung
US6549471B1 (en) 2002-02-11 2003-04-15 Micron Technology, Inc. Adiabatic differential driver
AU2003222402A1 (en) * 2002-05-24 2003-12-12 Koninklijke Philips Electronics N.V. Semi-synchronous receiver and apparatus for reading information
US6642749B1 (en) 2002-09-27 2003-11-04 Lsi Logic Corporation Latching sense amplifier with tri-state output
DE10247966A1 (de) * 2002-10-15 2004-05-06 Symrise Gmbh & Co. Kg 5,7,7-Trimethyloctannitril
US7394870B2 (en) * 2003-04-04 2008-07-01 Silicon Storage Technology, Inc. Low complexity synchronization for wireless transmission
US7412008B2 (en) 2003-06-30 2008-08-12 Freescale Semiconductor, Inc. Programmable phase mapping and phase rotation modulator and method
CN100397464C (zh) * 2003-11-03 2008-06-25 联咏科技股份有限公司 电压电平转换器
US8677434B2 (en) * 2003-12-03 2014-03-18 Broadcom Corporation Method and system for direct digital up-conversion in a cable modem
US7215972B2 (en) * 2003-12-09 2007-05-08 Freescale Semiconductor, Inc. Adaptive transmit power control system
JP2005295494A (ja) * 2003-12-25 2005-10-20 Matsushita Electric Ind Co Ltd 直流オフセットキャンセル回路
US7915954B2 (en) 2004-01-16 2011-03-29 Qualcomm, Incorporated Amplifier predistortion and autocalibration method and apparatus
US7843234B2 (en) 2004-04-14 2010-11-30 Qualcomm Incorporated Break-before-make predriver and level-shifter
US6930625B1 (en) * 2004-06-04 2005-08-16 Realtek Semiconductor Corp Multi-thread parallel processing sigma-delta ADC
US7463869B2 (en) 2004-06-29 2008-12-09 Texas Instruments Incorporated Low noise high isolation transmit buffer gain control mechanism
KR100639616B1 (ko) * 2004-10-29 2006-10-30 주식회사 하이닉스반도체 반도체 기억 소자에서의 지연 고정 루프 및 그의 록킹 방법
JP4791740B2 (ja) * 2005-03-14 2011-10-12 旭化成エレクトロニクス株式会社 デジタルスイッチングアンプ
JP2008005402A (ja) 2005-08-25 2008-01-10 Yokogawa Electric Corp 試験装置
US7515669B2 (en) * 2005-09-15 2009-04-07 Etron Technology, Inc. Dynamic input setup/hold time improvement architecture
JP2009516414A (ja) * 2005-11-11 2009-04-16 エヌエックスピー ビー ヴィ 積分型アナログ−ディジタルコンバータ
CN100472946C (zh) 2005-11-16 2009-03-25 弥亚微电子（上海）有限公司 一种适用于电力线载波通信的数字功率放大器
CN2849838Y (zh) * 2005-12-02 2006-12-20 浙江大学 采用异步通信机制的可重构计算单元
CN100461627C (zh) 2005-12-29 2009-02-11 南京航空航天大学 三电平开关功率放大器
WO2007081327A1 (en) * 2006-01-11 2007-07-19 Mitsubishi Electric Research Laboratories Method and apparatus for generating dynamically varying time hopping sequences for uwb signals
KR100752650B1 (ko) 2006-01-13 2007-08-29 삼성전자주식회사 데이터 버스라인의 부하를 감소시키기 위한 트라이스테이트 출력 드라이버 배치방법 및 이를 이용하는 반도체메모리장치
JP2007210454A (ja) * 2006-02-09 2007-08-23 Toyota Motor Corp 車両用スタビライザシステム
CN101390286B (zh) * 2006-02-24 2012-05-30 B&Oice动力公司 音频功率转换系统
US7586369B2 (en) 2006-03-01 2009-09-08 Panasonic Corporation Pulse modulation type electric power amplifier
US8115444B2 (en) * 2006-05-31 2012-02-14 Honeywell International, Inc. Common mode filter for motor controllers
EP2041589B1 (en) * 2006-07-17 2009-12-02 Infineon Technologies AG On-chip test circuit for an embedded comparator
US7827430B2 (en) * 2006-07-26 2010-11-02 Broadcom Corporation Integrated circuit with interpolation to avoid harmonic interference
EP2070283B1 (en) * 2006-09-26 2016-08-10 Koninklijke Philips N.V. PAPR reduction using generalized constellation rotation
US20090135897A1 (en) * 2006-10-04 2009-05-28 Yasuhito Soma Semiconductor integrated circuit and electronic device
US8472552B2 (en) * 2006-12-22 2013-06-25 Icera, Inc. Digital linear transmitter architecture
JP2008219387A (ja) * 2007-03-02 2008-09-18 Oki Electric Ind Co Ltd 発振信号出力回路
JP2008294730A (ja) * 2007-05-24 2008-12-04 Sony Corp 信号処理装置および方法、並びにプログラム
WO2009040897A1 (ja) * 2007-09-26 2009-04-02 Fujitsu Limited 送受信増幅器および遅延偏差補償方法
WO2009055897A1 (en) * 2007-11-02 2009-05-07 Ghannouchi Fadhel M All-digital multi-standard transmitter architecture using delta- sigma modulators
TWI337000B (en) 2007-12-11 2011-02-01 Rdc Semiconductor Co Ltd Tri-state i/o port
CN101483425B (zh) * 2008-01-09 2013-05-01 联咏科技股份有限公司 低功率差动信号传输装置
FR2926422B1 (fr) * 2008-01-15 2013-08-16 Commissariat Energie Atomique Systeme d'emission radiofrequence
US8040989B2 (en) * 2008-01-29 2011-10-18 Ibiquity Digital Corporation System and method for sampling rate adjustment of digital radio receiver
US20090253398A1 (en) * 2008-04-04 2009-10-08 Sheehy Paul B Modulation and upconversion techniques
US8059697B2 (en) * 2008-07-02 2011-11-15 Telefonaktiebolaget L M Ericsson (Publ) Reduced peak-to-RMS ratio multicode signal
US8058913B2 (en) * 2008-07-17 2011-11-15 Korea University Industrial & Academic Collaboration Foundation DLL-based multiphase clock generator
JP2010098623A (ja) * 2008-10-20 2010-04-30 Rohm Co Ltd Ｄ級電力増幅器
JP5355044B2 (ja) * 2008-11-11 2013-11-27 株式会社東芝 磁気共鳴映像装置
US20100135368A1 (en) * 2008-12-02 2010-06-03 Texas Instruments Incorporated Upsampling/interpolation and time alignment mechanism utilizing injection of high frequency noise
US7932762B2 (en) 2008-12-18 2011-04-26 Lsi Corporation Latch and DFF design with improved soft error rate and a method of operating a DFF
US20100164648A1 (en) 2008-12-29 2010-07-01 Lior Kravitz Innovative calibration circuit and method for high-frequency active filters
KR101012678B1 (ko) * 2009-02-04 2011-02-09 연세대학교 산학협력단 지연 동기 루프 및 이를 포함하는 전자 장치
EP2237418B1 (en) * 2009-04-03 2017-10-04 Nxp B.V. Frequency synthesiser
CN101562440B (zh) * 2009-05-12 2010-11-10 华为技术有限公司 延迟模块和方法、时钟检测装置及数字锁相环
CN101924547B (zh) * 2009-06-12 2012-02-15 苏州源赋创盈微电子科技有限公司 电流采样装置
GB2471876B (en) * 2009-07-15 2011-08-31 Toshiba Res Europ Ltd Data communication method and apparatus
CN101621489B (zh) * 2009-07-24 2012-06-27 北京大学 一种用于四相调制ofdm系统的信道估计方法
US8823343B2 (en) * 2009-12-22 2014-09-02 Yamaha Corporation Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit
TWI446361B (zh) 2010-01-21 2014-07-21 Etron Technology Inc 具有失能電路之記憶體及使記憶體失能之方法
US8228106B2 (en) * 2010-01-29 2012-07-24 Intel Mobile Communications GmbH On-chip self calibrating delay monitoring circuitry
US7990298B1 (en) * 2010-03-18 2011-08-02 Provigent Ltd. Reduction of digital-to-analog converter distortion using constellation rotation
US8154432B2 (en) * 2010-03-22 2012-04-10 Raytheon Company Digital to analog converter (DAC) having high dynamic range
JP5446021B2 (ja) * 2010-07-27 2014-03-19 株式会社日立国際電気 増幅装置
CN101958873B (zh) * 2010-10-11 2013-03-20 华中科技大学 一种降低ofdm信号峰均功率比的信息传输方法
US9281986B2 (en) 2010-10-14 2016-03-08 Mitsubishi Electric Corporation Transmission apparatus, reception apparatus, and relay apparatus
TWI445313B (zh) * 2010-11-05 2014-07-11 Nat Univ Chung Cheng Delayed locking circuit with twisted clocks
US8705657B2 (en) 2010-11-22 2014-04-22 Mediatek Inc. Digital signal processing circuit for generating output signal according to non-overlapping clock signals and input bit streams and related wireless communication transmitters
US8487664B2 (en) * 2010-11-30 2013-07-16 Infineon Technologies Ag System and method for driving a switch
JP5712582B2 (ja) 2010-12-02 2015-05-07 富士通株式会社 光送信器および光送信装置
JP2012156875A (ja) * 2011-01-27 2012-08-16 Seiko Instruments Inc 水晶発振回路の負荷容量の決定方法およびそれを用いた電子機器
US8634512B2 (en) * 2011-02-08 2014-01-21 Qualcomm Incorporated Two point modulation digital phase locked loop
US8866512B2 (en) * 2011-02-18 2014-10-21 System General Corp. Feedback terminal of power converter having programming function for parameter setting
US9237050B2 (en) * 2011-05-20 2016-01-12 Broadcom Corporation High peak to average power ratio (PAPR) mitigation in high speed data networks using symbol mapping adjustment
KR101092141B1 (ko) * 2011-05-30 2011-12-12 동화전자산업주식회사 디지털 파워앰프 스위칭 드라이브 시스템
US8325865B1 (en) * 2011-07-31 2012-12-04 Broadcom Corporation Discrete digital receiver
US8878501B2 (en) * 2011-09-01 2014-11-04 Micrel, Inc. Multi-phase power block for a switching regulator for use with a single-phase PWM controller
US8867303B2 (en) * 2011-09-16 2014-10-21 Altera Corporation Memory arbitration circuitry
US9065504B2 (en) 2011-10-28 2015-06-23 Broadcom Corporation Transmitter front end with programmable notch filter and methods for use therewith
US9680398B2 (en) * 2011-11-28 2017-06-13 Access Business Group International Llc Multi-bridge topology
US8750526B1 (en) * 2012-01-04 2014-06-10 Audience, Inc. Dynamic bandwidth change detection for configuring audio processor
US8842769B2 (en) * 2012-03-16 2014-09-23 Telefonaktiebolaget L M Ericsson (Publ) Programmable digital up-conversion for concurrent multi-band signals
US9077573B2 (en) * 2012-04-02 2015-07-07 Marvell World Trade Ltd. Very compact/linear software defined transmitter with digital modulator
CN102769455B (zh) * 2012-07-25 2014-08-13 苏州亮智科技有限公司 高速输入输出接口及其接收电路
CN102999467A (zh) * 2012-12-24 2013-03-27 中国科学院半导体研究所 基于fpga实现的高速接口与低速接口转换电路及方法
US9876501B2 (en) 2013-05-21 2018-01-23 Mediatek Inc. Switching power amplifier and method for controlling the switching power amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1293496A (zh) * 1999-09-14 2001-05-02 松下电器产业株式会社 传输频带限幅滤波器装置和传输装置
CN1518226A (zh) * 2003-01-10 2004-08-04 海力士半导体有限公司 具有占空比校正电路的模拟延迟锁相环
CN102498670A (zh) * 2009-09-15 2012-06-13 高通股份有限公司 具有不依赖于输入信号工作循环变化的延迟的延迟锁定环

Also Published As

Publication number Publication date
CN107257231B (zh) 2021-05-28
CN104184451B (zh) 2017-01-18
CN108632187A (zh) 2018-10-09
CN107257231A (zh) 2017-10-17
US9425796B2 (en) 2016-08-23
CN104184450B (zh) 2017-09-29
US20140348279A1 (en) 2014-11-27
US9712169B2 (en) 2017-07-18
US20140348269A1 (en) 2014-11-27
US20140348264A1 (en) 2014-11-27
CN104184423B (zh) 2018-02-09
CN104184417A (zh) 2014-12-03
CN104184527B (zh) 2017-04-12
CN104184503B (zh) 2018-04-24
CN108055008A (zh) 2018-05-18
CN108055008B (zh) 2021-07-30
US9917586B2 (en) 2018-03-13
CN104184451A (zh) 2014-12-03
CN104184417B (zh) 2018-07-24
CN104184503A (zh) 2014-12-03
US20140347094A1 (en) 2014-11-27
US9094004B2 (en) 2015-07-28
US20170272074A1 (en) 2017-09-21
US9876501B2 (en) 2018-01-23
US20140348217A1 (en) 2014-11-27
CN104184527A (zh) 2014-12-03
CN104184423A (zh) 2014-12-03
US20160373243A1 (en) 2016-12-22
US20140350872A1 (en) 2014-11-27
US20140348259A1 (en) 2014-11-27
US9191004B2 (en) 2015-11-17
EP2824831A3 (en) 2015-04-22
CN104184452B (zh) 2017-08-18
US20140347127A1 (en) 2014-11-27
EP2824831A2 (en) 2015-01-14
CN104184450A (zh) 2014-12-03
CN104184452A (zh) 2014-12-03
US9124267B2 (en) 2015-09-01
US9577638B2 (en) 2017-02-21
CN104184439A (zh) 2014-12-03
US9118319B2 (en) 2015-08-25
US9698785B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
CN104184439B (zh) 数字传送器以及用于校正数字传送器的方法
US10887076B2 (en) Receiver with enhanced clock and data recovery
US20190260381A1 (en) Phase rotation circuit for eye scope measurements
WO2019085091A1 (zh) 一种接收端信号占空比自适应调整的电路和方法
JP6697990B2 (ja) 半導体装置
US11627022B2 (en) Variable gain amplifier and sampler offset calibration without clock recovery
EP3780478A1 (en) Phase detection method, phase detection circuit, and clock recovery device
Park et al. A 0.83 pJ/b 52Gb/s PAM-4 baud-rate CDR with pattern-based phase detector for short-reach applications
US11838156B2 (en) Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
CN112202518B (zh) 时钟信号的相位检测方法、装置及通信设备
US8588355B2 (en) Timing recovery controller and operation method thereof
CN104280613A (zh) 一种片内信号间的相位检测与同步电路及其同步方法
CN105450217B (zh) 时钟数据恢复电路及其方法
CN105450223B (zh) 时钟数据回复装置
US7660364B2 (en) Method of transmitting serial bit-stream and electronic transmitter for transmitting a serial bit-stream
US11563605B2 (en) Horizontal centering of sampling point using multiple vertical voltage measurements
CN103973299A (zh) 数据及时钟恢复装置
US11736265B2 (en) Horizontal centering of sampling point using vertical vernier
CN202652190U (zh) 时钟的数据恢复电路
CN102611657A (zh) 一种nfc基带符号检测方法与装置
KR20160069093A (ko) 클럭 데이터 리커버리 회로 및 이를 이용하는 시스템
CN107809401A (zh) 一种基于动态门限判决的解调信号码元判定方法
CN109391384A (zh) 一种基于调制信号的数据发射方法及装置
JP2008211634A (ja) 受信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412

Termination date: 20190521