CN104064541A - 导线架、封装件及其制法 - Google Patents

导线架、封装件及其制法 Download PDF

Info

Publication number
CN104064541A
CN104064541A CN201310113966.1A CN201310113966A CN104064541A CN 104064541 A CN104064541 A CN 104064541A CN 201310113966 A CN201310113966 A CN 201310113966A CN 104064541 A CN104064541 A CN 104064541A
Authority
CN
China
Prior art keywords
lead
weld pad
lead foot
chip carrier
foot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310113966.1A
Other languages
English (en)
Inventor
张永霖
赖雅怡
王愉博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN104064541A publication Critical patent/CN104064541A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种导线架、封装件及其制法，该导线架包括芯片座、第一导脚、第二导脚、第三导脚与连接条，该等第一导脚围绕该芯片座地设置，且各该第一导脚于其接近该芯片座的一端具有一第一焊垫，该等第二导脚与该等第三导脚围绕该等第一导脚地并交错地设置，且各该第二导脚与第三导脚于其接近该芯片座的一端分别具有一第二焊垫与一第三焊垫，且该第二焊垫与该芯片座间的距离小于该第三焊垫与该芯片座间的距离，该连接条位于该第一导脚与第二导脚之间，用以连结该等第一导脚的下部侧壁。本发明可增加封装件的输入/输出的数量，并增进封装胶体与导线架之间的结合性。

Description

导线架、封装件及其制法
技术领域
本发明涉及一种导线架、封装件及其制法，尤指一种四方平面无引脚型式的导线架、封装件及其制法。
背景技术
四方平面无引脚（Quad Flat No Lead，简称QFN）封装件为一种使芯片座和导脚底面外露于封装胶体底部表面的封装单元，一般是采用表面粘着技术（surface mount technology，简称SMT）将四方平面无引脚封装件接置于印刷电路板上，由此以形成一具有特定功能的电路模块。
图1所示者，为现有的四方平面无引脚封装件的剖视图。如图所示，其以导线架做为封装件的承载件，该导线架的中央具有一芯片座（die pad）10，该半导体芯片11通过例如银胶的粘着层12以设置于该芯片座10上，接着，利用多个焊线13将半导体芯片11电性连接至该导线架的导脚14，最后，用封装胶体15包覆该半导体芯片11、焊线13、芯片座10与导脚14，以隔绝外在环境，防止半导体芯片11因外在环境的污染与湿气而造成产品失效。
由于四方平面无引脚封装件的体积较小、重量较轻，并可通过外露该芯片座以增进散热效果，故四方平面无引脚封装件常应用在例如笔记型电脑、数码相机、移动电话、MP3随身听、掌上型计算机（PDA）与平板电脑等的可携式消费性电子产品中。
然而，随着半导体工艺的进步，愈来愈多组件被整合在同一半导体芯片中，使得半导体芯片的输入/输出（I/O）数目愈来愈多，但前述现有的四方平面无引脚封装件仅具有围绕该芯片座一圈的单排导脚，而无法提供半导体芯片足够的导脚数，即使后人发展出具有双排导脚的四方平面无引脚封装件，仍无法符合现今大量输入/输出（I/O）数目的需求。
因此，如何避免上述现有技术中的种种问题，实已成为目前亟欲解决的课题。
发明内容
有鉴于上述现有技术的缺失，本发明的主要目的在于提供一种导线架、封装件及其制法，可增加封装件的输入/输出的数量，并增进封装胶体与导线架之间的结合性。
本发明的导线架包括：芯片座；多个第一导脚，其围绕该芯片座地设置，且各该第一导脚于其接近该芯片座的一端具有一第一焊垫；多个第二导脚与多个第三导脚，其围绕该等第一导脚地并交错地设置，且各该第二导脚与第三导脚于其接近该芯片座的一端分别具有一第二焊垫与一第三焊垫，且该第二焊垫与该芯片座间的距离小于该第三焊垫与该芯片座间的距离；以及连接条，其位于该第一导脚与第二导脚之间，用以连结该等第一导脚的下部侧壁。
本发明还提供一种封装件，其包括：导线架，其包括：芯片座；多个第一导脚，其围绕该芯片座地设置，且各该第一导脚于其接近该芯片座的一端具有一第一焊垫；以及多个第二导脚与多个第三导脚，其围绕该等第一导脚地并交错地设置，且各该第二导脚与第三导脚于其接近该芯片座的一端分别具有一第二焊垫与一第三焊垫，该第二焊垫与该芯片座间的距离小于该第三焊垫与该芯片座间的距离；半导体芯片，其设于该芯片座的顶面上；多个焊线，其分别将该半导体芯片电性连接至该第一焊垫、第二焊垫与第三焊垫；以及封装胶体，其形成于该导线架的顶面上，并形成于该第一焊垫、第二焊垫、第三焊垫与芯片座之间，以包覆该半导体芯片与焊线，且于该第一导脚与第二导脚之间形成有外露该等第一导脚的下部侧壁的条形凹槽。
本发明又提供一种封装件的制法，其包括：提供一导线架，其包括：芯片座；多个第一导脚，其围绕该芯片座地设置，且各该第一导脚于其接近该芯片座的一端具有一第一焊垫；多个第二导脚与多个第三导脚，其围绕该等第一导脚地并交错地设置，且各该第二导脚与第三导脚于其接近该芯片座的一端分别具有一第二焊垫与一第三焊垫，该第二焊垫与该芯片座间的距离小于该第三焊垫与该芯片座间的距离；以及连接条，其位于该第一导脚与第二导脚之间，用以连结该等第一导脚的下部侧壁；于该芯片座的顶面上设置半导体芯片；通过多个焊线分别将该半导体芯片电性连接至该第一焊垫、第二焊垫与第三焊垫；于该导线架的顶面上形成封装胶体，该封装胶体并形成于该第一焊垫、第二焊垫、第三焊垫与芯片座之间，以包覆该半导体芯片与焊线；以及移除该连接条，以于该第一导脚与第二导脚之间形成有外露该等第一导脚的下部侧壁的条形凹槽。
由上可知，本发明通过连接条的设置以使最终封装件具有三排导脚，进而在相同的封装件尺寸下提供更多的输入/输出（I/O）数目；此外，本发明还可分别于第一导脚与第二导脚上设置第一凹部与第二凹部，而能进一步增加封装胶体与导线架间的结合性。
附图说明
图1所示者为现有的四方平面无引脚封装件的剖视图。
图2A至图2B所示者分别为本发明的导线架的示意图，其中，图2A为俯视图，图2B为沿图2A的剖面线AA’的剖视图。
图3A至图3D所示者为本发明的封装件及其制法的剖视图。
符号说明
10、20 芯片座
11、32 半导体芯片
12、31 粘着层
13、33 焊线
14 导脚
15、34 封装胶体
200 通孔
201 本体部
202 突出部
21 第一导脚
210 第一凹部
211 第一焊垫
22 第二导脚
220 第二凹部
221 第二焊垫
23 第三导脚
231 第三焊垫
232 导角部
24 连接条
25 框体
26 联系条
AA’ 剖面线
240 条形凹槽。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“交错”、“接近”、“围绕”、“端”、“下部”、“上”、“底”、“顶”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2B所示者，分别为本发明的导线架的示意图，其中，图2A为俯视图，图2B为沿图2A的剖面线AA’的剖视图。如图所示，本发明的导线架包括：芯片座20；多个第一导脚21，其围绕该芯片座20地设置，且各该第一导脚21于其接近该芯片座20的一端具有一第一焊垫211；多个第二导脚22与多个第三导脚23，其围绕该等第一导脚21地并交错地设置，且各该第二导脚22与第三导脚23于其接近该芯片座20的一端分别具有一第二焊垫221与一第三焊垫231，且该第二焊垫221与该芯片座20间的距离小于该第三焊垫231与该芯片座20间的距离；以及连接条24，其位于该第一导脚21与第二导脚22之间，用以连结该等第一导脚21的下部侧壁，该连接条24的厚度小于或等于该第一导脚21的厚度的一半。
于前述的导线架中，该第一导脚21于连结至该第一焊垫211处具有最大宽度，该第二导脚22于连结至该第二焊垫221处具有最大宽度，且该第三导脚23于连结至该第三焊垫231处具有最小宽度，该第一导脚21于邻近该第一焊垫211的一端呈圆弧状，该第二焊垫221的平面位置可与该连接条24重叠。
依上所述的导线架，该第一导脚21的顶面具有第一凹部210，且该第二导脚22的顶面具有第二凹部220。
本实施例的导线架中，该芯片座20由本体部201与其周缘的突出部202所构成，且该突出部202连接一围绕该本体部201的框体25，部分该框体25与突出部202之间设有通孔200，该框体25主要做为接地之用，该框体25的角落连接有向该导线架角落延伸的联系条26，该第三导脚23于邻近该联系条26的一侧具有导角部232。
图3A至图3D所示者，为本发明的封装件及其制法的剖视图。
如图3A所示，首先，提供一导线架，其包括：芯片座20；多个第一导脚21，其围绕该芯片座20地设置，且各该第一导脚21于其接近该芯片座20的一端具有一第一焊垫211；多个第二导脚22与多个第三导脚23，其围绕该等第一导脚21地并交错地设置，且各该第二导脚22与第三导脚23于其接近该芯片座20的一端分别具有一第二焊垫221与一第三焊垫231，该第二焊垫221与该芯片座20间的距离小于该第三焊垫231与该芯片座20间的距离；以及连接条24，其位于该第一导脚21与第二导脚22之间，用以连结该等第一导脚21的下部侧壁；其中，该第一导脚21于连结至该第一焊垫211处具有最大宽度，该第二导脚22于连结至该第二焊垫221处具有最大宽度，且该第三导脚23于连结至该第三焊垫231处具有最小宽度，该第一导脚21的顶面具有第一凹部210，且该第二导脚22的顶面具有第二凹部220。接着，通过粘着层31于该芯片座20的顶面上设置半导体芯片32。
如图3B所示，通过多个焊线33分别将该半导体芯片32电性连接至该第一焊垫211、第二焊垫221与第三焊垫231。
如图3C所示，于该导线架的顶面上形成封装胶体34，该封装胶体34并形成于该第一焊垫211、第二焊垫221、第三焊垫231与芯片座20之间，以包覆该半导体芯片32与焊线33，该连接条24外露于该封装胶体34底面，该封装胶体34还填入该第一凹部210与第二凹部220中。
如图3D所示，通过刀具或激光移除该连接条24，以于该第一导脚21与第二导脚22之间形成有外露该等第一导脚21的下部侧壁的条形凹槽240，并使该等第一导脚21间的电性能相互独立。
本发明还提供一种封装件，其包括：导线架，其包括：芯片座20；多个第一导脚21，其围绕该芯片座20地设置，且各该第一导脚21于其接近该芯片座20的一端具有一第一焊垫211；以及多个第二导脚22与多个第三导脚23，其围绕该等第一导脚21地并交错地设置，且各该第二导脚22与第三导脚23于其接近该芯片座20的一端分别具有一第二焊垫221与一第三焊垫231，该第二焊垫221与该芯片座20间的距离小于该第三焊垫231与该芯片座20间的距离；半导体芯片32，其设于该芯片座20的顶面上；多个焊线33，其分别将该半导体芯片32电性连接至该第一焊垫211、第二焊垫221与第三焊垫231；以及封装胶体34，其形成于该导线架的顶面上，并形成于该第一焊垫211、第二焊垫221、第三焊垫231与芯片座20之间，以包覆该半导体芯片32与焊线33，且于该第一导脚21与第二导脚22之间形成有外露该等第一导脚21的下部侧壁的条形凹槽240。
于前述的封装件中，该第一导脚21于连结至该第一焊垫211处具有最大宽度，该第二导脚22于连结至该第二焊垫221处具有最大宽度，且该第三导脚23于连结至该第三焊垫231处具有最小宽度。
依上所述的封装件，该第一导脚21的顶面具有第一凹部210，且该第二导脚22的顶面具有第二凹部220，该封装胶体34还填入该第一凹部210与第二凹部220中。
要注意的是，为了方便说明，本实施例的第2A图仅显示整体结构的约略四分之一，且本实施例的图2B、图3A至图3D仅显示整体结构的约略二分之一。
综上所述，相比于现有技术，本发明通过连接条的设置以使最终封装件具有三排导脚，进而在相同的封装件尺寸下提供更多的输入/输出（I/O）数目；此外，本发明还可分别于第一导脚与第二导脚上设置第一凹部与第二凹部，而能进一步增加封装胶体与导线架间的结合性。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (19)

1.一种导线架，其包括：
芯片座；
多个第一导脚，其围绕该芯片座地设置，且各该第一导脚于其接近该芯片座的一端具有一第一焊垫；
多个第二导脚与多个第三导脚，其围绕该等第一导脚地并交错地设置，且各该第二导脚与第三导脚于其接近该芯片座的一端分别具有一第二焊垫与一第三焊垫，且该第二焊垫与该芯片座间的距离小于该第三焊垫与该芯片座间的距离；以及
连接条，其位于该第一导脚与第二导脚之间，用以连结该等第一导脚的下部侧壁。
2.根据权利要求1所述的导线架，其特征在于，该第一导脚于连结至该第一焊垫处具有最大宽度。
3.根据权利要求1所述的导线架，其特征在于，该第二导脚于连结至该第二焊垫处具有最大宽度。
4.根据权利要求1所述的导线架，其特征在于，该第三导脚于连结至该第三焊垫处具有最小宽度。
5.根据权利要求1所述的导线架，其特征在于，该第一导脚的顶面具有第一凹部。
6.根据权利要求1所述的导线架，其特征在于，该第二导脚的顶面具有第二凹部。
7.一种封装件，其包括：
导线架，其包括：
芯片座；
多个第一导脚，其围绕该芯片座地设置，且各该第一导脚于其接近该芯片座的一端具有一第一焊垫；以及
多个第二导脚与多个第三导脚，其围绕该等第一导脚地并交错地设置，且各该第二导脚与第三导脚于其接近该芯片座的一端分别具有一第二焊垫与一第三焊垫，该第二焊垫与该芯片座间的距离小于该第三焊垫与该芯片座间的距离；
半导体芯片，其设于该芯片座的顶面上；
多个焊线，其分别将该半导体芯片电性连接至该第一焊垫、第二焊垫与第三焊垫；以及
封装胶体，其形成于该导线架的顶面上，并形成于该第一焊垫、第二焊垫、第三焊垫与芯片座之间，以包覆该半导体芯片与焊线，且于该第一导脚与第二导脚之间形成有外露该等第一导脚的下部侧壁的条形凹槽。
8.根据权利要求7所述的封装件，其特征在于，该第一导脚于连结至该第一焊垫处具有最大宽度。
9.根据权利要求7所述的封装件，其特征在于，该第二导脚于连结至该第二焊垫处具有最大宽度。
10.根据权利要求7所述的封装件，其特征在于，该第三导脚于连结至该第三焊垫处具有最小宽度。
11.根据权利要求7所述的封装件，其特征在于，该第一导脚的顶面具有第一凹部，且该封装胶体还填入该第一凹部中。
12.根据权利要求7所述的封装件，其特征在于，该第二导脚的顶面具有第二凹部，且该封装胶体还填入该第二凹部中。
13.一种封装件的制法，包括：
提供一导线架，其包括：
芯片座；
多个第一导脚，其围绕该芯片座地设置，且各该第一导脚于其接近该芯片座的一端具有一第一焊垫；
多个第二导脚与多个第三导脚，其围绕该等第一导脚地并交错地设置，且各该第二导脚与第三导脚于其接近该芯片座的一端分别具有一第二焊垫与一第三焊垫，该第二焊垫与该芯片座间的距离小于该第三焊垫与该芯片座间的距离；以及
连接条，其位于该第一导脚与第二导脚之间，用以连结该等第一导脚的下部侧壁；
于该芯片座的顶面上设置半导体芯片；
通过多个焊线分别将该半导体芯片电性连接至该第一焊垫、第二焊垫与第三焊垫；
于该导线架的顶面上形成封装胶体，该封装胶体并形成于该第一焊垫、第二焊垫、第三焊垫与芯片座之间，以包覆该半导体芯片与焊线；以及
移除该连接条，以于该第一导脚与第二导脚之间形成有外露该等第一导脚的下部侧壁的条形凹槽。
14.根据权利要求13所述的封装件的制法，其特征在于，移除该连接条的步骤是通过刀具或激光为之。
15.根据权利要求13所述的封装件的制法，其特征在于，该第一导脚于连结至该第一焊垫处具有最大宽度。
16.根据权利要求13所述的封装件的制法，其特征在于，该第二导脚于连结至该第二焊垫处具有最大宽度。
17.根据权利要求13所述的封装件的制法，其特征在于，该第三导脚于连结至该第三焊垫处具有最小宽度。
18.根据权利要求13所述的封装件的制法，其特征在于，该第一导脚的顶面具有第一凹部，且该封装胶体还填入该第一凹部中。
19.根据权利要求13所述的封装件的制法，其特征在于，该第二导脚的顶面具有第二凹部，且该封装胶体还填入该第二凹部中。
CN201310113966.1A 2013-03-18 2013-04-03 导线架、封装件及其制法 Pending CN104064541A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102109430 2013-03-18
TW102109430A TW201438173A (zh) 2013-03-18 2013-03-18 導線架、封裝件及其製法

Publications (1)

Publication Number Publication Date
CN104064541A true CN104064541A (zh) 2014-09-24

Family

ID=51552186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310113966.1A Pending CN104064541A (zh) 2013-03-18 2013-04-03 导线架、封装件及其制法

Country Status (2)

Country Link
CN (1) CN104064541A (zh)
TW (1) TW201438173A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6938326B2 (ja) * 2017-10-17 2021-09-22 大口マテリアル株式会社 リードフレーム及びその製造方法
TWI819653B (zh) * 2022-06-13 2023-10-21 群創光電股份有限公司 電子裝置與形成電子裝置的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740407A (zh) * 2008-11-25 2010-06-16 三星电子株式会社 四方扁平无外引脚封装结构的封装工艺
CN102222657A (zh) * 2011-06-30 2011-10-19 天水华天科技股份有限公司 多圈排列双ic芯片封装件及其生产方法
CN102683230A (zh) * 2012-05-30 2012-09-19 天水华天科技股份有限公司 四边扁平无引脚多圈排列ic芯片封装件生产方法及封装件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740407A (zh) * 2008-11-25 2010-06-16 三星电子株式会社 四方扁平无外引脚封装结构的封装工艺
CN102222657A (zh) * 2011-06-30 2011-10-19 天水华天科技股份有限公司 多圈排列双ic芯片封装件及其生产方法
CN102683230A (zh) * 2012-05-30 2012-09-19 天水华天科技股份有限公司 四边扁平无引脚多圈排列ic芯片封装件生产方法及封装件

Also Published As

Publication number Publication date
TW201438173A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
CN103311225A (zh) 半导体封装件及其制法
CN103456703A (zh) 半导体封装件及其制法
CN104517922A (zh) 层叠式封装结构及其制法
CN203521406U (zh) 多芯片叠合封装结构
CN104064541A (zh) 导线架、封装件及其制法
CN101188232A (zh) 层迭封装结构及其制造方法
CN203013702U (zh) 封装结构
CN104779175A (zh) 半导体封装件及其制法
CN103515330A (zh) 封装基板暨半导体封装件及其制法
CN103915418A (zh) 半导体封装件及其制法
CN202587598U (zh) 一种焊盘结构及pcb板
CN104183508A (zh) 半导体器件的制作方法
CN201425939Y (zh) 覆晶式ic包装结构
CN104425418A (zh) 半导体封装件及其制法
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN202434503U (zh) 一种dip10集成电路器件及引线框、引线框矩阵
CN201946589U (zh) 一种改进的引线框架
CN105575942A (zh) 中介基板及其制法
CN201655779U (zh) 层叠的封装件和包括该层叠的封装件的双界面智能卡
CN104051373A (zh) 散热结构、半导体封装件及其制法
CN201838583U (zh) 贴片式引线副
CN104064530A (zh) 半导体封装件及其制法
CN103681366B (zh) 半导体封装件及其制法
CN103515329A (zh) 基板结构与使用该基板结构的半导体封装件
CN210245074U (zh) 印制线路板及固态硬盘

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140924